CN116448960A - 一种芯片的质量检测方法、装置、电子设备及存储介质 - Google Patents
一种芯片的质量检测方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN116448960A CN116448960A CN202310425563.4A CN202310425563A CN116448960A CN 116448960 A CN116448960 A CN 116448960A CN 202310425563 A CN202310425563 A CN 202310425563A CN 116448960 A CN116448960 A CN 116448960A
- Authority
- CN
- China
- Prior art keywords
- chip
- detected
- abscissa
- ordinate
- judging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 86
- 238000003860 storage Methods 0.000 title claims abstract description 21
- 239000011159 matrix material Substances 0.000 claims abstract description 63
- 238000013101 initial test Methods 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims description 32
- 238000004422 calculation algorithm Methods 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 5
- 238000007689 inspection Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 241001640034 Heteropterys Species 0.000 description 2
- 238000013142 basic testing Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Medicinal Chemistry (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Food Science & Technology (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请提供了一种芯片的质量检测方法、装置、电子设备及存储介质，该方法包括：获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果；根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数；若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果；若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。通过本申请的方式，能够确定待检测芯片的质量检测结果，不仅提高了质量检测结果的准确率，还提高了芯片质量检测的效率。
Description
技术领域
本发明涉及芯片技术领域，具体而言，涉及一种芯片的质量检测方法、装置、电子设备及存储介质。
背景技术
在芯片生产过程中，会在晶圆上刻出一定数量的芯片后，再将芯片从晶圆上切割出来。在将芯片从晶圆中切割出来之前，晶圆在搬运和存放过程中会遭遇碰撞挤压，导致晶圆中的芯片被损坏。
目前，基于物理检测检测晶圆的破损部分，然后再通过测试工程师肉眼判断破损部分中的芯片是否全部损坏。但是判断出的合格芯片也有可能是已损坏的芯片，因此这种测试工程师肉眼判断的方式误差大，效率低。
发明内容
有鉴于此，本申请的目的在于提供一种芯片的质量检测方法、装置、电子设备及存储介质，能够对所有芯片进行质量检测，不仅提高了质量检测结果的准确率，还提高了芯片质量检测的效率。
第一方面，本申请实施例提供了一种芯片的质量检测方法，该芯片的质量检测方法包括：
获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果；
根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数；
若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果；
若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。
在一种可能的实施方式中，获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果，包括：
获取待检测芯片在晶圆内的第一位置信息；
根据第一位置信息中的横坐标、预设加权矩阵对应的判定圈数，得到判定芯片的横坐标集合；
根据第一位置信息的纵坐标、预设加权矩阵对应的判定圈数，得到判定芯片的纵坐标集合；
将横坐标集合中每个横坐标，与纵坐标集合中每个纵坐标进行两两组合，得到判定芯片的第二位置信息；
获取晶圆内在判定芯片的第二位置信息对应位置的芯片的初始测试结果。
在一种可能的实施方式中，根据第一位置信息中的横坐标或纵坐标、预设加权矩阵对应的判定圈数，得到判定芯片的横坐标集合或纵坐标集合，包括：
确定不大于判定圈数，且不小于零的整数，得到判定数值；
计算第一位置信息中横坐标或纵坐标，减去判定数值的差值，得到第一横坐标集合或第一纵坐标集合；
计算第一位置信息中横坐标或纵坐标，加上判定数值的和值，得到第二横坐标集合或第二纵坐标集合；
将第一横坐标集合和第二横坐标集合均确定为目标横坐标集合，或将第一纵坐标集合和第二纵坐标集合均确定为目标纵坐标集合。
在一种可能的实施方式中，根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数，包括：
确定判定芯片与待检测芯片的第一相对位置信息；
将预设加权矩阵的所有权重值中，所处位置与预设加权矩阵的中心的第二相对位置信息为第一相对位置信息的权重值，确定为判定芯片的权重；
根据判定芯片的权重、及初始测试结果对应的数值，对所有判定芯片进行加权平均，得到待检测芯片的判定系数。
在一种可能的实施方式中，在比对判定系数和第一预置阈值或第二预置阈值，得到待检测芯片的质量检测结果之前，该方法还包括：
获取晶圆的所有芯片中处于最外围的初始外围芯片的位置信息；
从初始外围芯片中，选取横坐标或纵坐标与第一位置信息中的横坐标或纵坐标相同的芯片，得到横坐标或纵坐标对应目标外围芯片；
计算横坐标或纵坐标对应目标外围芯片的位置信息中横坐标或纵坐标，与第一位置信息中横坐标或纵坐标之间的第二差值；
比对第二差值与预置边缘圈数，确定待检测芯片是否为晶圆中的边缘芯片。
在一种可能的实施方式中，该方法还包括：
若质量检测结果为不合格，则为待检测芯片分配对应的检测算法标识数据、检测结果标识数据。
第二方面，本申请实施例还提供了一种芯片的质量检测装置，该芯片的质量检测装置包括：
获取模块，用于获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果；
计算模块，用于根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数；
比对模块，用于若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果；
比对模块，还用于若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。
在一种可能的实施方式中，获取模块，具体用于获取待检测芯片在晶圆内的第一位置信息；根据第一位置信息中的横坐标、预设加权矩阵对应的判定圈数，得到判定芯片的横坐标集合；根据第一位置信息的纵坐标、预设加权矩阵对应的判定圈数，得到判定芯片的纵坐标集合；将横坐标集合中每个横坐标，与纵坐标集合中每个纵坐标进行两两组合，得到判定芯片的第二位置信息；获取晶圆内在判定芯片的第二位置信息对应位置的芯片的初始测试结果。
在一种可能的实施方式中，获取模块，还用于：
确定不大于判定圈数，且不小于零的整数，得到判定数值；
计算第一位置信息中横坐标或纵坐标，减去判定数值的差值，得到第一横坐标集合或第一纵坐标集合；
计算第一位置信息中横坐标或纵坐标，加上判定数值的和值，得到第二横坐标集合或第二纵坐标集合；
将第一横坐标集合和第二横坐标集合均确定为目标横坐标集合，或将第一纵坐标集合和第二纵坐标集合均确定为目标纵坐标集合。
在一种可能的实施方式中，计算模块，具体用于确定判定芯片与待检测芯片的第一相对位置信息；将预设加权矩阵的所有权重值中，所处位置与预设加权矩阵的中心的第二相对位置信息为第一相对位置信息的权重值，确定为判定芯片的权重；根据判定芯片的权重、及初始测试结果对应的数值，对所有判定芯片进行加权平均，得到待检测芯片的判定系数。
在一种可能的实施方式中，该装置还包括：选取模块；
获取模块，还用于获取晶圆的所有芯片中处于最外围的初始外围芯片的位置信息；
选取模块，用于从初始外围芯片中，选取横坐标或纵坐标与第一位置信息中的横坐标或纵坐标相同的芯片，得到横坐标或纵坐标对应目标外围芯片；
计算模块，还用于计算横坐标或纵坐标对应目标外围芯片的位置信息中横坐标或纵坐标，与第一位置信息中横坐标或纵坐标之间的第二差值；
比对模块，还用于比对第二差值与预置边缘圈数，确定待检测芯片是否为晶圆中的边缘芯片。
在一种可能的实施方式中，该装置还包括：分配模块；
分配模块，用于若质量检测结果为不合格，则为待检测芯片分配对应的检测算法标识数据、检测结果标识数据。
第三方面，本申请实施例还提供了一种电子设备，包括：处理器、存储介质和总线，存储介质存储有处理器可执行的机器可读指令，当电子设备运行时，处理器与存储介质之间通过总线通信，处理器执行机器可读指令，以执行如第一方面任一项芯片的质量检测方法的步骤。
第四方面，本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器运行时执行如第一方面任一项芯片的质量检测方法的步骤。
本申请实施例提供了一种芯片的质量检测方法、装置、电子设备及存储介质，该方法包括：获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果；根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数；若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果；若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。本申请通过预设加权矩阵及待检测芯片符合的预置位置关系的判定芯片的初始测试结果计算待检测芯片的判定系数；然后通过待检测芯片是否为晶圆内的边缘芯片，确定与判定系数进行比对的阈值，比对之后得到待检测芯片的质量检测结果，不仅提高了质量检测结果的准确率，还提高了芯片质量检测的效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本申请实施例提供的一种芯片的质量检测方法的流程图；
图2示出了本申请实施例提供的另一种芯片的质量检测方法的流程图；
图3示出了本申请实施例提供的一种芯片的质量检测装置的结构示意图；
图4示出了本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应该理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。
另外，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
为了使得本领域技术人员能够使用本申请内容，结合特定应用场景“芯片技术领域”，给出以下实施方式。对于本领域技术人员来说，在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用场景。虽然本申请主要围绕“芯片技术领域”进行描述，但是应该理解，这仅是一个示例性实施例。
需要说明的是，本申请实施例中将会用到术语“包括”，用于指出其后所声明的特征的存在，但并不排除增加其它的特征。
下面对本申请实施例提供的一种芯片的质量检测方法进行详细说明。
参照图1所示，为本申请实施例提供的一种芯片的质量检测方法的流程示意图，该芯片的质量检测方法的具体执行过程为：
S101、获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果。
S102、根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数。
S103、若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果。
S104、若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。
本申请实施例提供了一种芯片的质量检测方法，该方法包括：获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果；根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数；若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果；若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。本申请通过预设加权矩阵及待检测芯片符合的预置位置关系的判定芯片的初始测试结果计算待检测芯片的判定系数；然后通过待检测芯片是否为晶圆内的边缘芯片，确定与判定系数进行比对的阈值，比对之后得到待检测芯片的质量检测结果，不仅提高了质量检测结果的准确率，还提高了芯片质量检测的效率。
下面对本申请实施例示例性的各步骤进行说明：
S101、获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果。
在本申请实施方式中，一个晶圆中会刻有多个规则排列的芯片，一般为10*10的芯片。首先需要对晶圆内所有芯片进行基础测试，比如温度测试等，晶圆内所有芯片基于基础测试的结果可以初步得到一个初始测试结果，初始测试结果为合格和不合格。待检测芯片的质量检测结果往往会和附近位置的一些芯片的测试结果相关，因此符合预置位置关系的判定芯片是指对待检测芯片的质量检测结果有影响的芯片。然后获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果。
具体地，通过下述步骤获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果：
I、获取待检测芯片在晶圆内的第一位置信息。
在本申请实施方式中，第一位置信息就是指待检测芯片的位置信息。第一位置信息中包括待检测芯片的横坐标、纵坐标。
示例，若晶圆内刻有2*2的芯片，包括芯片ABCD，则晶圆内芯片的排列方式为：其中，则芯片A的横坐标为1、纵坐标为1。
II、根据第一位置信息中的横坐标、预设加权矩阵对应的判定圈数，得到判定芯片的横坐标集合。
在本申请实施方式中，预设加权矩阵中包含有判定芯片的权重值，矩阵的中心为空值，也代表着待检测芯片的位置，判定圈数为预设加权矩阵中包围矩阵中心位置的权重值圈数。横坐标集合是指所有判定芯片的横坐标的集合。
示例，晶圆内刻有预设加权矩阵为：/>其中，a、b、c、d、e、f、g、h均为权重值，x为空值，也就是待检测芯片的位置。因为x的周围只有一圈权重值，因此，该预设加权矩阵的判定圈数为1。若预设加权矩阵为一个5*5的矩阵，易知预设加权矩阵中包围矩阵中心位置x的权重值圈数为2，即判定圈数为2。求得的横坐标集合即为A、B、C、D、E、F、G、H的横坐标的集合。
具体地，确定不大于判定圈数，且不小于零的整数，得到判定数值。
在本申请实施方式中，比如判定圈数为1，则判定数值包括1和0。
具体地，计算第一位置信息中横坐标，减去判定数值的差值，得到第一横坐标集合。
在本申请实施方式中，第一横坐标集合计算的是待检测芯片所在行，以及上面包括判定圈数内的判定芯片的横坐标。示例，若判定数值包括1、0，待检测芯片的横坐标为2，则2-1＝1、2-0＝2，则第一横坐标集合中包括1、2。
具体地，计算第一位置信息中横坐标，加上判定数值的和值，得到第二横坐标集合。
在本申请实施方式中，第二横坐标集合计算的是待检测芯片所在行，以及下面包括判定圈数内的判定芯片的横坐标。示例，若判定数值包括1、0，待检测芯片的横坐标为2，则2+1＝1＝3、2+0＝2，则第二横坐标集合中包括2、3。
具体地，将第一横坐标集合和第二横坐标集合均确定为目标横坐标集合。
示例，若第一横坐标集合中包括1、2，第二横坐标集合中包括2、3，则目标横坐标集合包括1、2、3。
III、根据第一位置信息的纵坐标、预设加权矩阵对应的判定圈数，得到判定芯片的纵坐标集合。
在本申请实施方式中，预设加权矩阵中包含有判定芯片的权重值，矩阵的中心为空值，也代表着待检测芯片的位置，判定圈数为预设加权矩阵中包围矩阵中心位置的权重值圈数。纵坐标集合是指所有判定芯片的纵坐标的集合。
示例，晶圆内刻有预设加权矩阵为：/>其中，a、b、c、d、e、f、g、h均为权重值，x为空值，也就是待检测芯片的位置。因为x的周围只有一圈权重值，因此，该预设加权矩阵的判定圈数为1。若预设加权矩阵为一个5*5的矩阵，易知预设加权矩阵中包围矩阵中心位置x的权重值圈数为2，即判定圈数为2。求得的纵坐标集合即为A、B、C、D、E、F、G、H的纵坐标的集合。
具体地，确定不大于判定圈数，且不小于零的整数，得到判定数值。
在本申请实施方式中，比如判定圈数为1，则判定数值包括1和0。
具体地，计算第一位置信息中纵坐标，减去判定数值的差值，得到第一纵坐标集合。
在本申请实施方式中，第一纵坐标集合计算的是待检测芯片所在列，以及左面包括判定圈数内的判定芯片的纵坐标。示例，若判定数值包括1、0，待检测芯片的纵坐标为2，则2-1＝1、2-0＝2，则第一纵坐标集合中包括1、2。
具体地，计算第一位置信息中纵坐标，加上判定数值的和值，得到第二纵坐标集合。
在本申请实施方式中，第二纵坐标集合计算的是待检测芯片所在行，以及下面包括判定圈数内的判定芯片的纵坐标。示例，若判定数值包括1、0，待检测芯片的纵坐标为2，则2+1＝1＝3、2+0＝2，则第二纵坐标集合中包括2、3。
具体地，将第一纵坐标集合和第二纵坐标集合均确定为目标纵坐标集合。
示例，若第一纵坐标集合中包括1、2，第二纵坐标集合中包括2、3，则目标纵坐标集合包括1、2、3。
IV、将横坐标集合中每个横坐标，与纵坐标集合中每个纵坐标进行两两组合，得到判定芯片的第二位置信息。
在本申请实施方式中，对横坐标集合中每个横坐标，与纵坐标集合中每个纵坐标进行两两组合，得到坐标组；在所有坐标组中，将横坐标与待检测芯片的第一位置信息的横坐标相同，且纵坐标与待检测芯片的第一位置信息的纵坐标相同的坐标组去除掉，得到目标坐标组；将目标坐标组内的横坐标作为判定芯片的横坐标，坐标组内的纵坐标作为判定芯片的纵坐标，得到判定芯片的第二位置信息。
示例，若待检测芯片的第一位置信息为(2，2)目标横坐标集合包括1、2、3，目标纵坐标集合包括1、2、3，可以得到坐标组(1，1)、(1、2)、(1、3)、(2，1)、(2、2)、(2、3)、(3，1)、(3、2)、(3、3)；去掉横坐标与待检测芯片的第一位置信息的横坐标相同，且纵坐标与待检测芯片的第一位置信息的纵坐标相同的坐标组后，得到的目标坐标组包括(1，1)、(1、2)、(1、3)、(2，1)、(2、3)、(3，1)、(3、2)、(3、3)；将目标坐标组内的横坐标作为判定芯片的横坐标，坐标组内的纵坐标作为判定芯片的纵坐标，可以得到所有判定芯片的第二位置信息分别为(1，1)、(1、2)、(1、3)、(2，1)、(2、3)、(3，1)、(3、2)、(3、3)。
V、获取晶圆内在判定芯片的第二位置信息对应位置的芯片的初始测试结果。
在本申请实施方式中，如果晶圆内第二位置信息对应位置的没有芯片或该位置的芯片没有测试结果，可以根据用户预设的结果缺失处理类型进行处理。缺失处理类型包括跳过和预设初始测试结果两种，如果缺失处理类型为跳过，则不再将获取该第二位置信息对应位置的芯片的初始测试结果；若确定处理类型为预设初始测试结果，则将预设的初始测试结果作为该第二位置信息对应位置的芯片的初始测试结果。
示例，若晶圆内刻有判定芯片的第二位置信息分别为(1，1)、(1、2)、(1、3)、(2，1)、(2、3)、(3，1)、(3、2)、(3、3)，因此，判定芯片为A、B、C、D、E、F、G、H。
进一步地，根据第一位置信息中的横坐标或纵坐标、预设加权矩阵对应的判定圈数，得到判定芯片的横坐标集合或纵坐标集合，包括：确定不大于判定圈数，且不小于零的整数，得到判定数值；计算第一位置信息中横坐标或纵坐标，减去判定数值的差值，得到第一横坐标集合或第一纵坐标集合；计算第一位置信息中横坐标或纵坐标，加上判定数值的和值，得到第二横坐标集合或第二纵坐标集合；将第一横坐标集合和第二横坐标集合均确定为目标横坐标集合，或将第一纵坐标集合和第二纵坐标集合均确定为目标纵坐标集合。
可选地，确定不大于判定圈数，且不小于零的整数，得到判定数值；计算第一位置信息中横坐标，减去判定数值的差值，得到第一横坐标集合；计算第一位置信息中横坐标，加上判定数值的和值，得到第二横坐标集合；将第一横坐标集合和第二横坐标集合均确定为目标横坐标集合。
可选地，确定不大于判定圈数，且不小于零的整数，得到判定数值；计算第一位置信息中纵坐标，减去判定数值的差值，得到第一纵坐标集合；计算第一位置信息中纵坐标，加上判定数值的和值，得到第二纵坐标集合；将第一纵坐标集合和第二纵坐标集合均确定为目标纵坐标集合。
S102、根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数。
通过下述步骤计算待检测芯片的判定系数：
I、确定判定芯片与待检测芯片的第一相对位置信息。
在本申请实施方式中，第一相对位置信息包括横坐标对应的第一相对位置信息和纵坐标对应的第一相对位置信息；将判定芯片的横坐标减去待检测芯片的第一位置信息中的横坐标，得到横坐标对应的第一相对位置信息；将判定芯片的纵坐标减去待检测芯片的第一位置信息中的纵坐标，得到纵坐标对应的第一相对位置信息。将横坐标对应的第一相对位置信息和纵坐标对应的第一相对位置信息，确定为该判定芯片的第一相对位置信息。
II、将预设加权矩阵的所有权重值中，所处位置与预设加权矩阵的中心的第二相对位置信息为第一相对位置信息的权重值，确定为判定芯片的权重。
在本申请实施方式中，将权重值所处位置的横坐标减去预设加权矩阵的中心的位置信息中的横坐标，得到横坐标对应的第二相对位置信息；将权重值所处位置的纵坐标减去预设加权矩阵的中心的位置信息中的纵坐标，得到纵坐标对应的第二相对位置信息。将横坐标对应的第二相对位置信息、纵坐标对应的第二相对位置信息确定为该权重值的第二相对位置信息。若判定芯片的第一相对位置信息中横坐标对应的第一相对位置信息中该权重值的横坐标对应的第二相对位置信息相同，且判定芯片的第一相对位置信息中纵坐标对应的第一相对位置信息中该权重值的纵坐标对应的第二相对位置信息相同，则将该权重值确定为该判定芯片的权重值。
III、根据判定芯片的权重、及初始测试结果对应的数值，对所有判定芯片进行加权平均，得到待检测芯片的判定系数。
在本申请实施方式中，初始测试结果包括不合格和合格两种检测结果。合格对应的数值为1，不合格对应的数值为0。
示例，晶圆内刻有预设加权矩阵为：/>A、B、D、F、G的初始测试结果为合格，C、E、H的初始测试结果为不合格，则其中，P为待检测芯片的判定系数。
S103、若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果。
在本申请实施方式中，若待检测芯片为晶圆中的边缘芯片，则说明该待检测芯片的判定芯片的数量不足，因此比对的第一预置阈值就需要大一些，以保证质量检测结果的准确。第一预置阈值为小于等于1，且大于等于0的数值；若判定系数大于等于第一预置阈值，则待检测芯片的质量检测结果为合格；若判定系数小于第一预置阈值，则待检测芯片的质量检测结果为不合格。
S104、若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。
在本申请实施方式中，若待检测芯片不为晶圆中的边缘芯片，则说明该待检测芯片的判定芯片的数量充足，因此比对的第一预置阈值就可以小一些，以保证质量检测结果的准确性。第二预置阈值为小于等于1，且大于等于0的数值；若判定系数大于等于第二预置阈值，则待检测芯片的质量检测结果为合格；若判定系数小于第二预置阈值，则待检测芯片的质量检测结果为不合格。
这里，设置两个预置，且第一预置阈值大于第二预置阈值，是为了保证通过本申请的方法得到的质量检测结果的准确率稳定，防止准确率忽高忽低。
进一步地，若质量检测结果为不合格，则为待检测芯片分配对应的检测算法标识数据、检测结果标识数据。
在本申请实施方式中，检测算法标识数据用于表明该质量检测结果是通过本申请的方式进行检测得到的，检测结果标识数据是指该质量检测结果对应的数值，不同的用户设置的数值可以不同。
这里，检测算法标识数据就是指晶圆时期对芯片进行测试留下来的bin值，也就是Sbin。检测结果标识数据就是指已拆解后出库时期的根据sbin对出库要求来区分的留下来的bin值，也就是hbin。
如图2所示，为本申请实施例提供的另一种芯片的质量检测方法的流程示意图，步骤S201至S208中，与步骤S101至S104重复的内容不再进行赘述，包括：
S201、获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果。
S202、根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数。
S203、获取晶圆的所有芯片中处于最外围的初始外围芯片的位置信息。
示例，晶圆内刻有则最外围的初始外围芯片为A、B、C、J、K、L、O、R、Q、P、I、H、G、D。
S204、从初始外围芯片中，选取横坐标或纵坐标与第一位置信息中的横坐标或纵坐标相同的芯片，得到横坐标或纵坐标对应目标外围芯片。
可选地，从初始外围芯片中，选取横坐标与第一位置信息中的横坐标相同的芯片，得到横坐标对应目标外围芯片。
示例，晶圆内刻有E为待检测芯片，因此初始外围芯片中，横坐标与第一位置信息中的横坐标相同的芯片包括B和H。
可选地，从初始外围芯片中，选取纵坐标与第一位置信息中的纵坐标相同的芯片，得到纵坐标对应目标外围芯片。
示例，晶圆内刻有E为待检测芯片，因此初始外围芯片中，纵坐标与第一位置信息中的纵坐标相同的芯片包括D和Q。
S205、计算横坐标或纵坐标对应目标外围芯片的位置信息中横坐标或纵坐标，与第一位置信息中横坐标或纵坐标之间的第二差值。
可选地，计算横坐标对应目标外围芯片的位置信息中横坐标，与第一位置信息中横坐标之间的第二差值。
在本申请实施方式中，该第二差值指的是目标外围芯片的横坐标与待检测位置信息的横坐标之间的差值。
可选地，计算纵坐标对应目标外围芯片的位置信息中纵坐标，与第一位置信息中纵坐标之间的第二差值。
在本申请实施方式中，该第二差值指的是目标外围芯片的纵坐标与待检测位置信息的纵坐标之间的差值。
S206、比对第二差值与预置边缘圈数，确定待检测芯片是否为晶圆中的边缘芯片。
在本申请实施方式中，在晶圆的所有芯片中外围预设边缘圈数内的芯片为边缘芯片，因此当所有第二差值均小于预置边缘圈数时，则待检测芯片为晶圆中的边缘芯片。
S207、若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果。
S208、若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。
基于同一发明构思，本申请实施例中还提供了与芯片的质量检测方法对应的芯片的质量检测装置，由于本申请实施例中的装置解决问题的原理与本申请实施例上述芯片的质量检测方法相似，因此装置的实施可以参见方法的实施，重复之处不再赘述。
参照图3所示，为本申请实施例提供的一种芯片的质量检测装置的示意图，该芯片的质量检测装置包括：
获取模块301，用于获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果；
计算模块302，用于根据预设加权矩阵及判定芯片的初始测试结果，计算待检测芯片的判定系数；
比对模块303，用于若待检测芯片为晶圆中的边缘芯片，则比对判定系数和第一预置阈值，得到待检测芯片的质量检测结果；
比对模块303，还用于若待检测芯片不为晶圆中的边缘芯片，则比对判定系数和第二预置阈值，得到待检测芯片的质量检测结果；第一预置阈值大于第二预置阈值。
在一种可能的实施方式中，获取模块301，具体用于获取待检测芯片在晶圆内的第一位置信息；根据第一位置信息中的横坐标、预设加权矩阵对应的判定圈数，得到判定芯片的横坐标集合；根据第一位置信息的纵坐标、预设加权矩阵对应的判定圈数，得到判定芯片的纵坐标集合；将横坐标集合中每个横坐标，与纵坐标集合中每个纵坐标进行两两组合，得到判定芯片的第二位置信息；获取晶圆内在判定芯片的第二位置信息对应位置的芯片的初始测试结果。
在一种可能的实施方式中，获取模块301，还用于：
确定不大于判定圈数，且不小于零的整数，得到判定数值；
计算第一位置信息中横坐标或纵坐标，减去判定数值的差值，得到第一横坐标集合或第一纵坐标集合；
计算第一位置信息中横坐标或纵坐标，加上判定数值的和值，得到第二横坐标集合或第二纵坐标集合；
将第一横坐标集合和第二横坐标集合均确定为目标横坐标集合，或将第一纵坐标集合和第二纵坐标集合均确定为目标纵坐标集合。
在一种可能的实施方式中，计算模块302，具体用于确定判定芯片与待检测芯片的第一相对位置信息；将预设加权矩阵的所有权重值中，所处位置与预设加权矩阵的中心的第二相对位置信息为第一相对位置信息的权重值，确定为判定芯片的权重；根据判定芯片的权重、及初始测试结果对应的数值，对所有判定芯片进行加权平均，得到待检测芯片的判定系数。
在一种可能的实施方式中，该装置还包括：选取模块304；
获取模块301，还用于获取晶圆的所有芯片中处于最外围的初始外围芯片的位置信息；
选取模块304，用于从初始外围芯片中，选取横坐标或纵坐标与第一位置信息中的横坐标或纵坐标相同的芯片，得到横坐标或纵坐标对应目标外围芯片；
计算模块302，还用于计算横坐标或纵坐标对应目标外围芯片的位置信息中横坐标或纵坐标，与第一位置信息中横坐标或纵坐标之间的第二差值；
比对模块303，还用于比对第二差值与预置边缘圈数，确定待检测芯片是否为晶圆中的边缘芯片。
在一种可能的实施方式中，该装置还包括：分配模块305；
分配模块305，用于若质量检测结果为不合格，则为待检测芯片分配对应的检测算法标识数据、检测结果标识数据。
如图4所示，本申请实施例提供的一种电子设备400，包括：处理器401、存储器402和总线，存储器402存储有处理器401可执行的机器可读指令，当电子设备运行时，处理器401与存储器402之间通过总线通信，处理器401执行机器可读指令，以执行如上述芯片的质量检测方法的步骤。
具体地，上述存储器402和处理器401能够为通用的存储器和处理器，这里不做具体限定，当处理器401运行存储器402存储的计算机程序时，能够执行上述芯片的质量检测方法。
对应于上述芯片的质量检测方法，本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器运行时执行上述芯片的质量检测方法的步骤。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考方法实施例中的对应过程，本申请中不再赘述。在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述信息处理方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种芯片的质量检测方法，其特征在于，所述芯片的质量检测方法包括：
获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果；
根据预设加权矩阵及所述判定芯片的初始测试结果，计算所述待检测芯片的判定系数；
若所述待检测芯片为所述晶圆中的边缘芯片，则比对所述判定系数和第一预置阈值，得到所述待检测芯片的质量检测结果；
若所述待检测芯片不为晶圆中的边缘芯片，则比对所述判定系数和第二预置阈值，得到所述待检测芯片的质量检测结果；所述第一预置阈值大于所述第二预置阈值。
2.根据权利要求1所述的芯片的质量检测方法，其特征在于，所述获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果，包括：
获取所述待检测芯片在晶圆内的第一位置信息；
根据所述第一位置信息中的横坐标、所述预设加权矩阵对应的判定圈数，得到所述判定芯片的横坐标集合；
根据所述第一位置信息的纵坐标、所述预设加权矩阵对应的判定圈数，得到所述判定芯片的纵坐标集合；
将所述横坐标集合中每个横坐标，与所述纵坐标集合中每个纵坐标进行两两组合，得到所述判定芯片的第二位置信息；
获取晶圆内在所述判定芯片的第二位置信息对应位置的芯片的初始测试结果。
3.根据权利要求2所述的芯片的质量检测方法，其特征在于，根据所述第一位置信息中的横坐标或所述纵坐标、所述预设加权矩阵对应的判定圈数，得到所述判定芯片的横坐标集合或纵坐标集合，包括：
确定不大于所述判定圈数，且不小于零的整数，得到判定数值；
计算所述第一位置信息中横坐标或纵坐标，减去所述判定数值的差值，得到第一横坐标集合或第一纵坐标集合；
计算所述第一位置信息中横坐标或纵坐标，加上所述判定数值的和值，得到第二横坐标集合或第二纵坐标集合；
将所述第一横坐标集合和所述第二横坐标集合均确定为目标横坐标集合，或将所述第一纵坐标集合和所述第二纵坐标集合均确定为目标纵坐标集合。
4.根据权利要求2或3所述的芯片的质量检测方法，其特征在于，所述根据预设加权矩阵及所述判定芯片的初始测试结果，计算所述待检测芯片的判定系数，包括：
确定所述判定芯片与所述待检测芯片的第一相对位置信息；
将所述预设加权矩阵的所有权重值中，所处位置与所述预设加权矩阵的中心的第二相对位置信息为所述第一相对位置信息的权重值，确定为所述判定芯片的权重；
根据所述判定芯片的权重、及初始测试结果对应的数值，对所有判定芯片进行加权平均，得到所述待检测芯片的判定系数。
5.根据权利要求2所述的芯片的质量检测方法，其特征在于，在比对所述判定系数和第一预置阈值或第二预置阈值，得到所述待检测芯片的质量检测结果之前，所述方法还包括：
获取所述晶圆的所有芯片中处于最外围的初始外围芯片的位置信息；
从所述初始外围芯片中，选取横坐标或纵坐标与所述第一位置信息中的横坐标或纵坐标相同的芯片，得到横坐标或纵坐标对应目标外围芯片；
计算所述横坐标或纵坐标对应目标外围芯片的位置信息中横坐标或纵坐标，与所述第一位置信息中横坐标或纵坐标之间的第二差值；
比对所述第二差值与预置边缘圈数，确定所述待检测芯片是否为晶圆中的边缘芯片。
6.根据权利要求1或5所述的芯片的质量检测方法，其特征在于，所述方法还包括：
若所述质量检测结果为不合格，则为所述待检测芯片分配对应的检测算法标识数据、检测结果标识数据。
7.一种芯片的质量检测装置，其特征在于，所述芯片的质量检测装置包括：
获取模块，用于获取晶圆内与待检测芯片符合的预置位置关系的判定芯片的初始测试结果；
计算模块，用于根据预设加权矩阵及所述判定芯片的初始测试结果，计算所述待检测芯片的判定系数；
比对模块，用于若所述待检测芯片为所述晶圆中的边缘芯片，则比对所述判定系数和第一预置阈值，得到所述待检测芯片的质量检测结果；
所述比对模块，还用于若所述待检测芯片不为晶圆中的边缘芯片，则比对所述判定系数和第二预置阈值，得到所述待检测芯片的质量检测结果；所述第一预置阈值大于所述第二预置阈值。
8.根据权利要求7所述的芯片的质量检测装置，其特征在于，所述获取模块，具体用于：
获取所述待检测芯片在晶圆内的第一位置信息；
根据所述第一位置信息中的横坐标、所述预设加权矩阵对应的判定圈数，得到所述判定芯片的横坐标集合；
根据所述第一位置信息的纵坐标、所述预设加权矩阵对应的判定圈数，得到所述判定芯片的纵坐标集合；
将所述横坐标集合中每个横坐标，与所述纵坐标集合中每个纵坐标进行两两组合，得到所述判定芯片的第二位置信息；
获取晶圆内在所述判定芯片的第二位置信息对应位置的芯片的初始测试结果。
9.一种电子设备，其特征在于，包括：处理器、存储介质和总线，所述存储介质存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述处理器与所述存储介质之间通过总线通信，所述处理器执行所述机器可读指令，以执行如权利要求1至6任一项所述的芯片的质量检测方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器运行时执行如权利要求1至6任一项所述的芯片的质量检测方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310425563.4A CN116448960A (zh) | 2023-04-20 | 2023-04-20 | 一种芯片的质量检测方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310425563.4A CN116448960A (zh) | 2023-04-20 | 2023-04-20 | 一种芯片的质量检测方法、装置、电子设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116448960A true CN116448960A (zh) | 2023-07-18 |
Family
ID=87135363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310425563.4A Pending CN116448960A (zh) | 2023-04-20 | 2023-04-20 | 一种芯片的质量检测方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116448960A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117890771A (zh) * | 2024-03-18 | 2024-04-16 | 上海华岭集成电路技术股份有限公司 | 晶圆测试方法 |
| CN117890771B (zh) * | 2024-03-18 | 2024-05-31 | 上海华岭集成电路技术股份有限公司 | 晶圆测试方法 |
-
2023
- 2023-04-20 CN CN202310425563.4A patent/CN116448960A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117890771A (zh) * | 2024-03-18 | 2024-04-16 | 上海华岭集成电路技术股份有限公司 | 晶圆测试方法 |
| CN117890771B (zh) * | 2024-03-18 | 2024-05-31 | 上海华岭集成电路技术股份有限公司 | 晶圆测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9916653B2 (en) | Detection of defects embedded in noise for inspection in semiconductor manufacturing | |
| CN111667448B (zh) | 一种图像处理方法、装置及设备 | |
| CN1672038A (zh) | 监控制程变异的系统与方法 | |
| CN116342599B (zh) | 缺陷检测设备的点检方法、装置、设备和存储介质 | |
| CN112669290A (zh) | 图像比对方法及装置 | |
| US20160321792A1 (en) | System and a method for automatic recipe validation and selection | |
| CN112307827B (zh) | 对象识别装置，系统和方法 | |
| US9652836B2 (en) | Defect cell clustering method and apparatus thereof | |
| CN111141208B (zh) | 一种平行线检测方法及装置 | |
| CN113469293B (zh) | 面板阵列短路检测方法、装置、电子设备及存储介质 | |
| CN108920601B (zh) | 一种数据匹配方法及装置 | |
| CN107677290B (zh) | 惯性导航系统精度评定的测试方法及装置 | |
| CN110765005B (zh) | 软件可靠性评估方法和装置 | |
| CN116448960A (zh) | 一种芯片的质量检测方法、装置、电子设备及存储介质 | |
| CN116430207A (zh) | 芯片的pat参数确定方法、装置、电子设备及存储介质 | |
| CN115690104B (zh) | 一种晶圆裂缝检测方法、装置及存储介质 | |
| CN116137061A (zh) | 数量统计模型的训练方法、装置、电子设备及存储介质 | |
| CN114880628B (zh) | 晶圆测试数据的处理方法、装置以及绘制晶圆图的方法 | |
| CN112747946B (zh) | 一种设备结构损伤检测方法及装置 | |
| CN111614318B (zh) | 光伏系统直流侧电流故障检测方法和装置 | |
| CN108269004B (zh) | 产品寿命分析方法及终端设备 | |
| CN110033433B (zh) | 一种纹理缺陷检测方法、系统、装置和存储介质 | |
| CN112435210A (zh) | 一种环形器件的质量检测方法及装置 | |
| Martien et al. | Comparative performance testing of spatially explicit genetic analytical methods | |
| CN117274267B (zh) | 掩膜版图的自动检测方法、装置、处理器以及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |