CN116417055A - 检测电路及检测方法、电子设备和计算机可读存储介质 - Google Patents
检测电路及检测方法、电子设备和计算机可读存储介质 Download PDFInfo
- Publication number
- CN116417055A CN116417055A CN202111653054.4A CN202111653054A CN116417055A CN 116417055 A CN116417055 A CN 116417055A CN 202111653054 A CN202111653054 A CN 202111653054A CN 116417055 A CN116417055 A CN 116417055A
- Authority
- CN
- China
- Prior art keywords
- data
- comparison
- error correction
- verification
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 52
- 238000012937 correction Methods 0.000 claims abstract description 135
- 238000012795 verification Methods 0.000 claims abstract description 97
- 238000012545 processing Methods 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000008439 repair process Effects 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000005284 excitation Effects 0.000 claims description 4
- 230000010076 replication Effects 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本公开是关于一种检测电路及检测方法、电子设备以及计算机可读存储介质，涉及半导体技术领域。该检测电路包括：纠错编码模块，被配置为获取待校验数据，以及基于纠错编码逻辑对待校验数据进行纠错编码处理以得到目标编码数据；数据掩码接口，被配置为接收对比编码数据，对比编码数据为待校验数据的理想编码数据；对比校验模块，被配置为对目标编码数据与对比编码数据进行校验对比处理，得到校验对比结果；逻辑验证模块，被配置为基于校验对比结果确定纠错编码模块的编码验证结果。本公开通过引入对比校验数据验证纠错编码逻辑的正确性，可以确保数据修复的可测性。
Description
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种检测电路、检测方法、电子设备以及计算机可读存储介质。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是一种半导体存储器，它主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。由于在现实中晶体管会有漏电电流的现象，导致电容上所存储的电荷数量并不足以正确的判别数据，而导致数据毁损。
在DRAM中，通过引入错误检查和纠正技术(Error Checking and Correction，ECC)来侦测及校正错误数据，以有效改善阵列Array中的单比特随机错误(One Bit RandomError)。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种检测电路、检测方法、电子设备以及计算机可读存储介质，进而至少在一定程度上克服现有的数据写入ECC阵列的方案无法确保对比校验电路的正确性，从而需分别验证对比校验电路和数据的正确性所产生的额外资源和时间消耗的问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的第一方面，提供一种检测电路，包括：纠错编码模块，被配置为获取待校验数据，以及基于纠错编码逻辑对所述待校验数据进行纠错编码处理以得到目标编码数据；数据掩码接口，被配置为接收对比编码数据，所述对比编码数据为所述待校验数据的理想编码数据；对比校验模块，被配置为对所述目标编码数据与所述对比编码数据进行校验对比处理，得到校验对比结果；逻辑验证模块，被配置为基于所述校验对比结果确定所述纠错编码模块的编码验证结果。
在本公开的一种示例性实施方案中，所述检测电路还包括数据获取模块，所述数据获取模块被配置为通过数据传输接口获取外部原始数据，以及用于复制所述外部原始数据，以生成具有预设长度的所述待校验数据。
在本公开的一种示例性实施方案中，所述纠错编码模块包括纠错编码单元，所述纠错编码单元被配置为执行：基于所述纠错编码逻辑对所述待校验数据进行纠错编码处理，得到对应的目标行校验编码与目标列校验编码；基于所述目标行校验编码与所述目标列校验编码生成所述目标编码数据。
在本公开的一种示例性实施方案中，所述检测电路还包括对比数据生成模块，所述对比数据生成模块被配置为执行：获取对比校验数据，所述对比校验数据的参数与所述待校验数据的参数相同；基于所述纠错编码逻辑对所述对比校验数据进行纠错编码处理，得到所述对比编码数据。
在本公开的一种示例性实施方案中，所述对比数据生成模块还用于：获取单字节数据，以及根据所述待校验数据的预设长度确定所述单字节数据的目标复制次数；对所述单字节数据进行所述目标复制次数的复制，以得到所述对比校验数据。
在本公开的一种示例性实施方案中，所述对比校验模块包括对比校验单元，所述对比校验单元被配置为执行：对所述目标编码数据与所述对比编码数据进行一致性校验处理，以输出用于输出表征校验对比结果的标志信号；如果所述目标编码数据与所述对比编码数据完全一致，则将所述校验对比结果确定为第一对比结果，所述对比校验电路输出第一标志信号；如果所述目标编码数据与所述对比编码数据存在差异，则将所述校验对比结果确定为第二对比结果，所述对比校验电路输出第二标志信号。
在本公开的一种示例性实施方案中，所述目标编码数据包括目标行校验编码与目标列校验编码，所述对比编码数据包括对比行校验编码与对比列校验编码；所述对比校验模块用于：通过所述对比校验电路将所述对比行校验编码逐位与对应的所述目标行校验编码进行一致性对比，以得到行对比结果；通过所述对比校验电路将所述对比列校验编码逐位与对应的所述目标列校验编码进行一致性对比，以得到列对比结果；根据所述行对比结果和所述列对比结果生成所述校验对比结果。
在本公开的一种示例性实施方案中，所述检测电路还包括数据写入模块，所述数据写入模块被配置为执行：当所述对比校验电路输出第一标志信号时，将所述目标编码数据写入至纠错编码阵列，生成阵列校验数据；所述阵列校验数据用于校验存入数据阵列的所述待校验数据。
在本公开的一种示例性实施方案中，所述逻辑验证模块包括第一验证单元，所述第一验证单元被配置为执行：接收所述第二标志信号，以及在所述第二标志信号的激励下确定待编码的所述待校验数据与理想的所述待校验数据是否相同。
在本公开的一种示例性实施方案中，所述逻辑验证模块包括第二验证单元，所述第二验证单元被配置为执行：如果所述待校验数据不正确，则对待编码的所述待校验数据进行数据修复处理，得到修复校验数据；对所述修复校验数据进行纠错编码处理，以更新所述目标编码数据；根据更新后的目标编码数据进行逻辑校验处理，以得到逻辑验证结果。
根据本公开的第一方面，提供一种检测方法，包括：获取待校验数据，基于纠错编码逻辑对所述待校验数据进行纠错编码处理以得到目标编码数据；接收通过数据掩码接口获取到的对比编码数据，所述对比编码数据为所述待校验数据的理想编码数据；对所述目标编码数据与所述对比编码数据进行校验对比处理，得到校验对比结果；根据所述校验对比结果确定所述纠错编码逻辑的编码验证结果。
根据本公开的第三方面，提供一种电子设备，包括：处理器；以及存储器，所述存储器上存储有计算机可读指令，所述计算机可读指令被所述处理器执行时实现根据上述的检测方法。
根据本公开的第四方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现根据上述的检测方法。
本公开提供的技术方案可以包括以下有益效果：
本公开的示例性实施例中的检测方法，一方面，通过数据掩码接口直接获取对比编码数据，这种数据获取方式相比于从检查纠错阵列和存储区域中获取数据更加简单高效。另一方面，根据目标编码数据和对比编码数据的校验对比结果判断纠错编码逻辑的正确性，可以快速测试纠错编码模块中纠错编码逻辑的正确性，保证纠错编码模块生成的目标编码数据能够有效进行数据纠错，提高数据读写的效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施方式的检测电路的方框图；
图2示意性示出了根据本公开的示例性实施方式的检测电路的数据流向图；
图3示意性示出了根据本公开的示例性实施方式的检测方法的流程图；
图4示意性示出了根据本公开一示例性实施例的电子设备的框图；
图5示意性示出了根据本公开一示例性实施例的计算机可读存储介质的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
ECC是在奇偶校验的基础上发展而来，Parity内存是通过在原来数据位的基础上增加一个校验位来检查数据位上8位数据的正确性。在IC芯片(Integrated Circuit Chip)设计中RAM模块输出信号有Parity信号和ECC信号；其中，parity信号表示RAM中写入的数据与读出的数据是否一致。ECC可以负责纠错，能够修正1比特的数据。
写入检查纠错阵列(Ecc Array)的方法目前来说有两种：一种是将外部的128位数据进行译码，生成对应的8位Ecc parity的值，128位数据写入主阵列(main array)，而8位数据写入Ecc Array里，读操作时解码指针指向哪位bit出错，从而实现定位纠错的功能。另一种主要是通过读出Ecc Array里的值，用于后端测试，不做纠错功能。压缩写入模块(Compress write)将128位数据写入每个存储区域(Cloumn plane)，此时每个Columnplane的数据是一样的，此时Ecc Array复制Column plane7/Column plane8的数据，后面测试可以读出Ecc array的数据，主要用于判断Array里是否有错。然而采用上述方式，如果数据出错，encode电路也出错，只有等到读阶段才能判断数据错误。
基于此，在本示例实施例中，首先提供了一种检测电路，图1示意性示出了根据本公开的示例性实施方式的检测电路的方框图。参考图1，上述检测电路100可以包括下述组成部分：
纠错编码模块110，被配置为获取待校验数据，以及基于纠错编码逻辑对待校验数据进行纠错编码处理以得到目标编码数据；
数据掩码接口120，被配置为接收对比编码数据，对比编码数据为待校验数据的理想编码数据；
对比校验模块130，被配置为对目标编码数据与对比编码数据进行校验对比处理，得到校验对比结果；
逻辑验证模块140，被配置为基于校验对比结果确定纠错编码模块的编码验证结果。
根据本示例实施例中的检测电路，一方面，通过数据掩码接口直接获取对比编码数据，这种数据获取方式相比于从检查纠错阵列和存储区域中获取数据更加简单高效。另一方面，根据目标编码数据和对比编码数据的校验对比结果判断纠错编码逻辑的正确性，可以快速测试纠错编码模块中纠错编码逻辑的正确性，保证纠错编码模块生成的目标编码数据能够有效进行数据纠错，提高数据读写的效率。
下面，将对本示例实施例中的检测电路进行进一步的说明。
纠错编码模块110，被配置为获取待校验数据，以及基于纠错编码逻辑对待校验数据进行纠错编码处理以得到目标编码数据。
在本公开的一种示例性实施方案中，待校验数据是从外部获取到的待进行正确性校验的原始数据；纠错编码逻辑是对数据进行纠错编码处理所采用的编码规则的集合，例如，纠错编码逻辑可以设置在纠错编码模块中；纠错编码处理是对待校验数据进行纠错编码处理以进行数据纠错的处理过程。目标编码数据可以是对待校验数据进行纠错编码处理后所生成的编码数据。
参考图1，检测电路在进行检测处理之前，可以先获取待校验数据，并通过纠错编码模块110对获取到的待校验数据进行纠错编码处理。具体的，为了实现针对待校验数据的纠错编码处理，可以在纠错编码模块110中预先布置纠错逻辑电路，其中，纠错逻辑电路可以是对待校验数据进行纠错编码等逻辑运算和操作的电路，纠错逻辑电路基于纠错编码逻辑生成，以通过纠错编码逻辑对待校验数据进行纠错编码处理，得到目标编码数据。
在本公开的一种示例性实施方案中，检测电路还包括数据获取模块，数据获取模块被配置为通过数据传输接口获取外部原始数据，以及用于复制外部原始数据，以生成具有预设长度的待校验数据。
其中，数据传输接口可以是用于获取外部原始数据所采用的传输接口。外部原始数据可以是检测电路外部存储的原始数据。预设长度可以是用于进行电路检测所预先指定的待校验数据的长度。
检测电路100可以通过数据获取模块获取待检测数据，参考图2，图2示意性示出了根据本公开的示例性实施方式的检测电路的数据流向图。数据获取模块可以通过数据传输接口210获取外部原始数据，外部原始数据可以存储在预先划定的数据存储区域中，例如，外部原始数据可以为单字节数据，即8bit长度的原始数据。在获取到外部原始数据后，数据获取模块可以根据待校验数据预先设定的预设长度，基于外部原始数据进行数据复制操作，以生成具有预设长度的待校验数据。例如，待校验数据的数据长度可以为128bit，由于外部原始数据为8bit，则执行15次复制操作，可以得到128bit的待校验数据。在得到待校验数据后，可以通过数据输入/输出模块220将其写入纠错编码模块110中。
本领域技术人员容易理解的是，在其他示例性实施例中，可以根据具体校验需求确定外部原始数据以及待校验数据分别对应的数据长度、外部原始数据的来源，本公开对此不作任何特殊限定。
在本公开的一种示例性实施方案中，纠错编码模块包括纠错编码单元，纠错编码单元被配置为执行：基于纠错编码逻辑对待校验数据进行纠错编码处理，得到对应的目标行校验编码与目标列校验编码；基于目标行校验编码与目标列校验编码生成目标编码数据。
其中，目标行校验编码可以是对待校验数据对应的行数据进行编码处理后所得到的数据。目标列校验编码对待校验数据对应的列数据进行编码处理后所得到的数据。
继续参考图2，本公开通过纠错编码模块110中预先配置的纠错编码逻辑对待校验数据进行纠错编码处理。举例而言，纠错编码逻辑可以配置为采用ECC算法对待校验数据进行纠错编码处理。
本实施例中，纠错编码逻辑将基于ECC进行纠错编码，生成待校验数据对应的目标行校验编码与目标列校验编码。在分别得到目标行校验编码和目标列校验编码后，可以基于目标行校验编码与目标列校验编码生成目标编码数据。
数据掩码接口120，被配置为接收对比编码数据，对比编码数据为待校验数据的理想编码数据。
在本公开的一种示例性实施方案中，对比编码数据可以是采用纠错编码逻辑对从外部获取到的对比校验数据进行纠错编码处理后得到的编码数据，对比编码数据可以作为判断目标编码数据是否正确的判断依据，即对比编码数据被认为是一种正确的用于参考对比的编码数据。
继续参考图1，检测电路100在对待校验数据进行编码处理得到目标编码数据时，可以通过数据掩码接口120接收对比编码数据，以将对比编码数据写入至对比校验模块130中。
在本公开的一种示例性实施方案中，检测电路还包括对比数据生成模块，对比数据生成模块被配置为执行：获取对比校验数据，对比校验数据的参数与待校验数据的参数相同；基于纠错编码逻辑对对比校验数据进行纠错编码处理，得到对比编码数据。其中，对比校验数据与待校验数据可以通过不同的方式获取。需要说明的是，对比数据生成模块既可设置于芯片内部，也可设置于芯片外部，当对比数据生成模块设置于芯片外部时，处于芯片内部的检测电路通过数据掩码端口接收生成的对比编码数据。
为了验证纠错编码逻辑的正确性，还需确定出与目标编码数据进行数据对比的对比编码数据。得到对比编码数据的具体过程如下：先获取对比校验数据，在获取到对比校验数据后，可以针对对比校验数据进行纠错编码处理，对对比校验数据进行纠错编码处理时所采用的纠错编码逻辑与纠错编码模块中理想的纠错编码逻辑相同。
在本公开的一种示例性实施方案中，对比数据生成模块还用于：获取单字节数据，以及根据待校验数据的预设长度确定单字节数据的目标复制次数；对单字节数据进行目标复制次数的复制，以得到对比校验数据。
对比校验数据可以基于单字节数据生成。举例而言，单字节数据可以从预先划定的数据存储区域中获取，例如，数据存储区域可以是Colunmn plane，此时，可以从Colunmnplane获取单字节数据，即8bit数据。在获取到单字节数据之后，可以确定待校验数据的预设长度，例如，预设长度可以是128bit、256字节等；根据待检验数据的预设长度可以确定出对单字节数据的目标复制次数，例如，当待校验数据的预设长度为128bit时，针对单字节数据的目标复制次数为15。在确定出目标复制次数后，可以对单字节数据进行目标复制次数的复制操作，以得到对比校验数据。
需要说明的是，待校验数据可以采用与对比校验数据同样的生成方式得到，本公开对比不再进行赘述。
在本公开的一种示例性实施方案中，检测电路还包括驱动模块，驱动模块被配置为执行：将获取到的对比编码数据写入至对比校验模块，以进行校验对比处理。
在得到对比校验数据后，可以通过驱动模块将对比编码数据写入至对比校验模块。驱动模块可以设置于数据输入/输出模块，继续参考图2，图2中的数据输入/输出模块220将对比编码数据写入至对比校验模块130中，以进行校验对比处理过程。
对比校验模块130，被配置为对目标编码数据与对比编码数据进行校验对比处理，得到校验对比结果。
在本公开的一种示例性实施方案中，校验对比结果可以对目标编码数据与对比编码数据进行校验对比处理后，判断两者是否一致的结果。
在将目标编码数据与对比编码数据写入至对比校验模块130后，可以根据对比校验模块130中配置的数据一致性对比校验处理逻辑，对两者进行校验对比处理，并得到相应的一致性对比结果。
在本公开的一种示例性实施方案中，对比校验模块包括对比校验单元，对比校验单元被配置为执行：对目标编码数据与对比编码数据进行一致性校验处理，以输出用于表征校验对比结果的标志信号；如果目标编码数据与对比编码数据完全一致，则将校验对比结果确定为第一对比结果，并输出第一标志信号，即Flag＝0；如果目标编码数据与对比编码数据存在差异，则将校验对比结果确定为第二对比结果，并输出第二标志信号，即Flag＝1。
在本公开的一种示例性实施方案中，目标编码数据包括目标行校验编码与目标列校验编码，对比编码数据包括对比行校验编码与对比列校验编码；对比校验模块用于：将对比行校验编码逐位与对应的目标行校验编码进行一致性对比，以得到行对比结果；将对比列校验编码逐位与对应的目标列校验编码进行一致性对比，以得到列对比结果；根据行对比结果和列对比结果生成校验对比结果。
在经过纠错编码处理后，目标编码数据与对比编码数据中均包含多位数据，如目标编码数据可以包括目标行校验编码与目标列校验编码，对比编码数据包括对比行校验编码与对比列校验编码。例如，根据ECC算法对待校验数据进行编码处理后，目标编码数据中可以包含6比特的目标列校验编码和16比特的目标行校验编码，以及两个多余的置1比特。同样的，对比编码数据是采用同样的纠错编码逻辑生成，将得到同样数量的对比行校验编码与对比列校验编码。
在得到上述编码数据后，将对比行校验编码逐位与对应的目标行校验编码进行一致性对比，例如，对6比特的对比列校验编码与对应6比特的目标列校验编码逐位进行一致性对比，得到列对比结果。并且，对16比特的对比行校验编码与对应16比特的目标行校验编码逐位进行一致性对比，得到行对比结果。另外，可以对多余的校验位进行一致性对比，最后，根据行对比结果、列对比结果以及多余填充位的对比结果生成校验对比结果。
逻辑验证模块140，被配置为基于校验对比结果确定纠错编码模块的编码验证结果。
在本公开的一种示例性实施方案中，编码验证结果可以是纠错编码逻辑的正确性验证结果，编码验证结果包括纠错编码逻辑正确和纠错编码逻辑错误两种情况。
根据输出的目标编码数据与对比编码数据的对比结果，可以进一步确定纠错编码逻辑的正确性，并得到逻辑验证结果。例如，如果校验对比结果为第一对比结果，则判断两个数据一致，因此，可以认为纠错编码模块110中的纠错编码逻辑正确。如果校验对比结果为第二对比结果，则判断两个数据不一致，可能是数据在传输过程中出错，还可能是纠错编码逻辑不正确，此时，需进一步验证数据正确性。
在本公开的一种示例性实施方案中，检测电路还包括数据写入模块，数据写入模块被配置为执行：当接收到第一标志信号时，将目标编码数据写入至纠错编码阵列，生成阵列校验数据；阵列校验数据用于校验存入数据阵列的待校验数据。
其中，纠错编码阵列可以是存储目标编码数据的检查与纠正阵列，如纠错编码阵列可以是Ecc Array。阵列校验数据可以是将目标编码数据写入至纠错编码阵列后所生成的数据。
参考图2，即对比校验模块130输出Flag＝0时，Flag信号可以通过瞬时数据队列230(Transient Data Queue，TDQ)读出。当接收到第一标志信号时，即当Flag＝0时，可以认为目标编码数据与对比编码数据一致，则纠错编码逻辑正确，并目标编码数据将写入至纠错编码阵列，生成阵列校验数据，所生成的阵列校验数据可以用于校验存入数据阵列的待校验数据，以进一步确定数据正确性。
在本公开的一种示例性实施方案中，逻辑验证模块包括第一验证单元，第一验证单元被配置为执行：接收第二标志信号，以及在第二标志信号的激励下待编码的待校验数据与理想的待校验数据是否相同。
当接收到第二标志信号时，继续参考图2，即当对比校验模块130输出第二标志信号时，可以将第二标志信号输入至TDQ中，TDQ在接收到第二标志信号时，在第二标志信号的激励下，第一验证单元触发执行验证待校验数据与理想的待验证数据是否相同。如果待校验数据与理想的待验证数据相同，则认为接收到的待验证数据正确；如果待校验数据与理想的待验证数据不相同，则认为接收到的待验证数据有误，可能是数据本身存在错误，也可能是在数据传输过程中产生错误。
在本公开的一种示例性实施方案中，逻辑验证模块包括第二验证单元，第二验证单元被配置为执行：如果待校验数据不正确，则对待编码的待校验数据进行数据修复处理，得到修复校验数据；对修复校验数据进行纠错编码处理，以更新目标编码数据；根据更新后的目标编码数据进行逻辑校验处理，以得到逻辑验证结果。
其中，数据修复处理可以是对等待进行纠错编码处理的待校验数据进行纠错修复的处理过程。修复校验数据可以是对待校验数据经过数据修复处理后得到的数据。
如果判断出待校验数据存在错误时，可以对待编码的待校验数据进行数据修复处理，即对待校验数据进行数据纠错修复，得到修复校验数据。在得到修复校验数据后，可以继续采用纠错编码逻辑对修复校验数据进行纠错编码处理，生成新的编码数据，并将最新生成的编码数据作为更新后的目标编码数据。根据更新后的目标编码数据进行逻辑校验处理，以得到逻辑验证结果。
在待校验数据出错，且纠错编码逻辑也出错的情况下，只有等到读阶段才能判断数据错误。而采用上述检测方式可以快速测试纠错编码逻辑，从而避免数据纠错的错误率，并提高数据读写的效率。
本公开的示例性实施例中的检测方法，一方面，通过数据掩码接口直接获取对比编码数据，这种数据获取方式相比于从检查纠错阵列和存储区域中获取数据更加简单高效。另一方面，根据目标编码数据和对比编码数据的校验对比结果判断纠错编码逻辑的正确性，可以快速测试纠错编码模块中纠错编码逻辑的正确性，保证纠错编码模块生成的目标编码数据能够有效进行数据纠错，提高数据读写的效率。
应当注意，尽管在上文详细描述中提及了检测电路的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，在本示例实施例中，还提供了一种检测方法，可以利用服务器来实现本公开的检测方法，也可以利用终端设备来实现本公开所述的方法，其中，本公开中描述的终端可以包括诸如手机、平板电脑、笔记本电脑、掌上电脑、个人数字助理(Personal DigitalAssistant，PDA)、等移动终端，以及诸如台式计算机等固定终端。图3示意性示出了根据本公开的一些实施例的检测方法流程的示意图。参考图3，该检测方法可以包括以下步骤：
步骤S610，获取待校验数据，基于纠错编码逻辑对待校验数据进行纠错编码处理以得到目标编码数据；
步骤S620，接收通过数据掩码接口获取到的对比编码数据，对比编码数据为待校验数据的理想编码数据；
步骤S630，对目标编码数据与对比编码数据进行校验对比处理，得到校验对比结果；
步骤S640，根据校验对比结果确定纠错编码逻辑的编码验证结果。
上述中各检测方法的具体细节已经在对应的检测电路的虚拟模块中进行了详细的描述，因此此处不再赘述。
需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
此外，在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施例、完全的软件实施例(包括固件、微代码等)，或硬件和软件方面结合的实施例，这里可以统称为“电路”、“模块”或“系统”。
下面参考图4来描述根据本公开的这种实施例的电子设备700。图4显示的电子设备700仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图4所示，电子设备700以通用计算设备的形式表现。电子设备700的组件可以包括但不限于：上述至少一个处理单元710、上述至少一个存储单元720、连接不同系统组件(包括存储单元720和处理单元710)的总线730、显示单元740。
其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元710执行，使得所述处理单元710执行本说明书上述“示例性方法”部分中描述的根据本公开各种示例性实施例的步骤。
存储单元720可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)721和/或高速缓存存储单元722，还可以进一步包括只读存储单元(ROM)723。
存储单元720可以包括具有一组(至少一个)程序模块725的程序/实用工具724，这样的程序模块725包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线730可以表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备700也可以与一个或多个外部设备770(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备700交互的设备通信，和/或与使得该电子设备700能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口750进行。并且，电子设备700还可以通过网络适配器760与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器760通过总线730与电子设备700的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备700使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施例的描述，本领域的技术人员易于理解，这里描述的示例实施例可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施例的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施例中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施例的步骤。
参考图5所示，描述了根据本发明的实施例的用于实现上述方法的程序产品800，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
Claims (13)
1.一种检测电路，其特征在于，包括：
纠错编码模块，被配置为获取待校验数据，以及基于纠错编码逻辑对所述待校验数据进行纠错编码处理以得到目标编码数据；
数据掩码接口，被配置为接收对比编码数据，所述对比编码数据为所述待校验数据的理想编码数据；
对比校验模块，被配置为对所述目标编码数据与所述对比编码数据进行校验对比处理，得到校验对比结果；
逻辑验证模块，被配置为基于所述校验对比结果确定所述纠错编码模块的编码验证结果。
2.根据权利要求1所述的电路，其特征在于，所述检测电路还包括数据获取模块，所述数据获取模块被配置为通过数据传输接口获取外部原始数据，以及用于复制所述外部原始数据，以生成具有预设长度的所述待校验数据。
3.根据权利要求1所述的电路，其特征在于，所述纠错编码模块包括纠错编码单元，所述纠错编码单元被配置为执行：
基于所述纠错编码逻辑对所述待校验数据进行纠错编码处理，得到对应的目标行校验编码与目标列校验编码；
基于所述目标行校验编码与所述目标列校验编码生成所述目标编码数据。
4.根据权利要求1所述的电路，其特征在于，所述检测电路还包括对比数据生成模块，所述对比数据生成模块被配置为执行：
获取对比校验数据，所述对比校验数据的参数与所述待校验数据的参数相同；
基于所述纠错编码逻辑对所述对比校验数据进行纠错编码处理，得到所述对比编码数据。
5.根据权利要求4所述的电路，其特征在于，所述对比数据生成模块还用于：
获取单字节数据，以及根据所述待校验数据的预设长度确定所述单字节数据的目标复制次数；
对所述单字节数据进行所述目标复制次数的复制，以得到所述对比校验数据。
6.根据权利要求1所述的电路，其特征在于，所述对比校验模块包括对比校验单元，所述对比校验单元被配置为执行：
对所述目标编码数据与所述对比编码数据进行一致性校验处理，以输出用于表征校验对比结果的标志信号；
如果所述目标编码数据与所述对比编码数据完全一致，则将所述校验对比结果确定为第一对比结果，并输出第一标志信号；
如果所述目标编码数据与所述对比编码数据存在差异，则将所述校验对比结果确定为第二对比结果，并输出第二标志信号。
7.根据权利要求6所述的电路，其特征在于，所述目标编码数据包括目标行校验编码与目标列校验编码，所述对比编码数据包括对比行校验编码与对比列校验编码；
所述对比校验模块用于：
将所述对比行校验编码逐位与对应的所述目标行校验编码进行一致性对比，以得到行对比结果；
将所述对比列校验编码逐位与对应的所述目标列校验编码进行一致性对比，以得到列对比结果；
根据所述行对比结果和所述列对比结果生成所述校验对比结果。
8.根据权利要求6所述的电路，其特征在于，所述检测电路还包括数据写入模块，所述数据写入模块被配置为执行：
当接收到所述第一标志信号时，将所述目标编码数据写入至纠错编码阵列，生成阵列校验数据；所述阵列校验数据用于校验存入数据阵列的所述待校验数据。
9.根据权利要求8所述的电路，其特征在于，所述逻辑验证模块包括第一验证单元，所述第一验证单元被配置为执行：
接收所述第二标志信号，以及在所述第二标志信号的激励下确定待编码的所述待校验数据与理想的所述待校验数据是否相同。
10.根据权利要求9所述的电路，其特征在于，所述逻辑验证模块包括第二验证单元，所述第二验证单元被配置为执行：
如果所述待校验数据不正确，则对待编码的所述待校验数据进行数据修复处理，得到修复校验数据；
对所述修复校验数据进行纠错编码处理，以更新所述目标编码数据；
根据更新后的目标编码数据进行逻辑校验处理，以得到逻辑验证结果。
11.一种数据修复方法，其特征在于，包括：
获取待校验数据，基于纠错编码逻辑对所述待校验数据进行纠错编码处理以得到目标编码数据；
接收通过数据掩码接口获取到的对比编码数据，所述对比编码数据为所述待校验数据的理想编码数据；
对所述目标编码数据与所述对比编码数据进行校验对比处理，得到校验对比结果；
根据所述校验对比结果确定所述纠错编码逻辑的编码验证结果。
12.一种电子设备，其特征在于，包括：
处理器；以及
存储器，所述存储器上存储有计算机可读指令，所述计算机可读指令被所述处理器执行时实现根据权利要求11中所述的数据修复方法。
13.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现根据权利要求11中所述的数据修复方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111653054.4A CN116417055A (zh) | 2021-12-30 | 2021-12-30 | 检测电路及检测方法、电子设备和计算机可读存储介质 |
| US17/843,476 US11855656B2 (en) | 2021-12-30 | 2022-06-17 | Detection circuit and detection method, electronic device, and computer-readable storage medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111653054.4A CN116417055A (zh) | 2021-12-30 | 2021-12-30 | 检测电路及检测方法、电子设备和计算机可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116417055A true CN116417055A (zh) | 2023-07-11 |
Family
ID=86991157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111653054.4A Pending CN116417055A (zh) | 2021-12-30 | 2021-12-30 | 检测电路及检测方法、电子设备和计算机可读存储介质 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11855656B2 (zh) |
| CN (1) | CN116417055A (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2840445B1 (fr) * | 2002-06-03 | 2004-09-10 | St Microelectronics Sa | Circuit memoire comportant un code correcteur d'erreur |
| JP2006048777A (ja) * | 2004-08-02 | 2006-02-16 | Toshiba Corp | Ｎａｎｄフラッシュメモリおよびデータ書き込み方法 |
| DE102005016051B4 (de) * | 2005-04-07 | 2019-06-13 | Infineon Technologies Ag | Speicherüberprüfungsvorrichtung und Verfahren zum Überprüfen eines Speichers |
| CN102279776B (zh) | 2010-06-11 | 2015-06-24 | 无锡中星微电子有限公司 | 一种错误检查与纠正能力的测试方法及装置 |
| JP2021149769A (ja) * | 2020-03-23 | 2021-09-27 | キオクシア株式会社 | メモリシステムおよびシフトレジスタ型メモリ |
| KR20220050315A (ko) * | 2020-10-16 | 2022-04-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
-
2021
- 2021-12-30 CN CN202111653054.4A patent/CN116417055A/zh active Pending
-
2022
- 2022-06-17 US US17/843,476 patent/US11855656B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20230216524A1 (en) | 2023-07-06 |
| US11855656B2 (en) | 2023-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100891332B1 (ko) | 에러 정정 부호화기를 이용하여 에러를 체크하는 ｂｃｈ에러 정정 방법 및 회로 | |
| CN102017425B (zh) | 用于执行级联纠错的方法和系统 | |
| US20100211856A1 (en) | Systems and methods for error correction and decoding on multi-level physical media | |
| CN107918571B (zh) | 测试储存单元的方法以及使用该方法的装置 | |
| US9208027B2 (en) | Address error detection | |
| US20040117688A1 (en) | Error correction for flash memory | |
| KR20150054380A (ko) | 근거리 무선 통신 칩의 펌웨어 업데이트 방법 및 이를 구현하는 전자 시스템 | |
| US8495464B2 (en) | Reliability support in memory systems without error correcting code support | |
| CN111192622B (zh) | 闪存控制器及其中的编码电路与解码电路 | |
| CN110968450A (zh) | 数据存储方法及装置、存储介质、电子设备 | |
| TW201543496A (zh) | 資料處理方法、記憶體控制電路單元以及記憶體儲存裝置 | |
| TWI536749B (zh) | 解碼方法、記憶體儲存裝置與記憶體控制電路單元 | |
| US10243583B2 (en) | CPU error remediation during erasure code encoding | |
| WO2022146790A1 (en) | Providing host-based error detection capabilities in a remote execution device | |
| US20040088497A1 (en) | Methods and apparatus for exchanging data using cyclic redundancy check codes | |
| CN113223601A (zh) | 一次写入型存储器码的纠错码管理的电路、系统和方法 | |
| CN116417055A (zh) | 检测电路及检测方法、电子设备和计算机可读存储介质 | |
| CN115827304A (zh) | 一种片内高速总线数据的校验系统及校验方法 | |
| US11934263B2 (en) | Parity protected memory blocks merged with error correction code (ECC) protected blocks in a codeword for increased memory utilization | |
| CN113010114A (zh) | 一种数据处理方法、装置、计算机设备及存储介质 | |
| CN115729746A (zh) | 一种基于crc和ecc存储数据保护方法 | |
| CN111857664B (zh) | 一种应用开发的方法、装置、设备及存储介质 | |
| CN115412103B (zh) | 一种针对数据屏蔽的纠错方法、装置及存储介质 | |
| US9529664B2 (en) | Using error correcting codes for parity purposes | |
| US20230315571A1 (en) | Integrated error correction code (ecc) and parity protection in memory control circuits for increased memory utilization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |