CN116406197A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116406197A
CN116406197A CN202211437176.4A CN202211437176A CN116406197A CN 116406197 A CN116406197 A CN 116406197A CN 202211437176 A CN202211437176 A CN 202211437176A CN 116406197 A CN116406197 A CN 116406197A
Authority
CN
China
Prior art keywords
disposed
pad
pattern
pad pattern
same layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211437176.4A
Other languages
English (en)
Inventor
吴明洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116406197A publication Critical patent/CN116406197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置可以包括定义有显示区域和焊盘区域的显示面板。显示面板可以包括基底基板、像素、焊盘组、对齐标记以及保护层。焊盘组可以包括沿着第一方向排列的多个焊盘。对齐标记可以在第一方向上与焊盘组间隔开。保护层可以覆盖多个焊盘和对齐标记，可以定义有分别使多个焊盘的上表面露出的多个开口。多个焊盘分别可以包括至少一个焊盘图案，对齐标记可以配置在与所述至少一个焊盘图案之中最远离基底基板的焊盘图案相同的层。

Description

显示装置
技术领域
本发明涉及包括对齐标记的显示装置。
背景技术
显示装置包括显示面板和电路膜。显示面板可以与电路膜电连接。例如，电路膜可以通过各向异性导电膜而与显示面板的焊盘电连接。或者，电路膜的电极与显示面板的焊盘也可以在不使用各向异性导电膜的情况下通过超声波接合方式被电连接。为了提高电路膜与显示面板的连接准确度，可以利用对齐标记(例如，PCB识别标记(Fiducial Mark))。
发明内容
本发明的一目的在于，提供一种提高产品可靠性的显示装置。
本发明的一实施例涉及的显示装置可以包括定义有显示区域和焊盘区域的显示面板。所述显示面板可以包括基底基板、像素、焊盘组、对齐标记以及保护层。所述像素可以配置在所述基底基板上并且配置在所述显示区域中。所述焊盘组可以配置在所述基底基板上并且配置在所述焊盘区域中，包括沿着第一方向排列的多个焊盘。所述对齐标记可以配置在所述基底基板上并且配置在所述焊盘区域中，在所述第一方向上与所述焊盘组间隔开。所述保护层可以覆盖所述多个焊盘和所述对齐标记，定义有分别使多个所述焊盘的上表面露出的多个开口。所述多个焊盘可以分别包括至少一个焊盘图案，所述对齐标记可以配置在与所述至少一个焊盘图案之中最远离所述基底基板的焊盘图案相同的层。
可以是，所述像素包括具备至少一个晶体管的像素电路以及与所述像素电路电连接的发光元件，所述至少一个晶体管包括有源区域、栅电极、源电极以及漏电极。
可以是，所述至少一个焊盘图案包括第一焊盘图案以及配置在所述第一焊盘图案上且与所述第一焊盘图案电连接的第二焊盘图案。可以是，所述对齐标记配置在与所述第二焊盘图案相同的层，所述对齐标记包括与所述第二焊盘图案相同的物质。
可以是，所述第一焊盘图案配置在与所述栅电极相同的层，所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，所述对齐标记配置在与所述源电极及所述漏电极相同的层。
可以是，所述显示装置还包括：遮光图案，配置在所述至少一个晶体管与所述基底基板之间。
可以是，所述第一焊盘图案配置在与所述遮光图案相同的层，所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，所述对齐标记配置在与所述源电极及所述漏电极相同的层。
可以是，所述第一焊盘图案配置在与所述遮光图案相同的层，所述第二焊盘图案配置在与所述栅电极相同的层，所述对齐标记配置在与所述栅电极相同的层。
可以是，所述至少一个焊盘图案还包括：第三焊盘图案，配置在所述第一焊盘图案与所述第二焊盘图案之间，与所述第一焊盘图案及所述第二焊盘图案电连接。
可以是，所述第一焊盘图案配置在与所述遮光图案相同的层，所述第三焊盘图案配置在与所述栅电极相同的层，所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，所述对齐标记配置在与所述源电极及所述漏电极相同的层。
可以是，所述对齐标记被设置为多个，多个所述对齐标记被排列成在其间夹着所述焊盘组而彼此间隔开。
可以是，所述焊盘组被设置为多个，多个所述焊盘组被排列成沿着所述第一方向间隔开。
可以是，所述显示装置还包括：电路膜，与所述焊盘组电连接，所述电路膜包括分别与所述多个焊盘电连接的多个连接电极以及与所述对齐标记对齐的基板对齐标记。
可以是，所述至少一个焊盘图案之中最远离所述基底基板的所述焊盘图案包括第一导电层以及直接配置在所述第一导电层上的第二导电层，所述第二导电层包括铟锡氧化物。
可以是，所述显示装置还包括：多个附加导电图案，配置在所述保护层上，分别与多个所述焊盘的所述上表面接触，所述多个附加导电图案分别包括铟锡氧化物。
本发明的一实施例涉及的显示装置可以包括定义有显示区域和焊盘区域的显示面板。所述显示面板可以包括基底基板、像素、遮光图案、焊盘组、对齐标记以及保护层。所述像素可以包括具备晶体管的像素电路以及与所述像素电路电连接的发光元件，所述晶体管可以包括有源区域、栅电极、源电极以及漏电极。所述遮光图案可以配置在所述晶体管与所述基底基板之间。所述焊盘组可以配置在所述基底基板上并且配置在所述焊盘区域中，包括沿着第一方向排列的多个焊盘。所述对齐标记可以配置在所述基底基板上并且配置在所述焊盘区域中，在所述第一方向上与所述焊盘组间隔开。所述保护层可以覆盖所述多个焊盘和所述对齐标记，定义有分别使多个所述焊盘的上表面露出的多个开口。所述保护层可以与多个所述焊盘的最上面各自的一部分及所述对齐标记的最上面直接接触。
可以是，所述多个焊盘分别包括第一焊盘图案以及配置在所述第一焊盘图案上且与所述第一焊盘图案电连接的第二焊盘图案，所述对齐标记配置在与所述第二焊盘图案相同的层上。
可以是，所述第一焊盘图案配置在与所述遮光图案相同的层，所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，所述对齐标记配置在与所述源电极及所述漏电极相同的层。
可以是，所述第一焊盘图案配置在与所述遮光图案相同的层，所述第二焊盘图案配置在与所述栅电极相同的层，所述对齐标记配置在与所述栅电极相同的层。
可以是，所述第一焊盘图案配置在与所述栅电极相同的层，所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，所述对齐标记配置在与所述源电极及所述漏电极相同的层。
可以是，所述多个焊盘分别还包括：第三焊盘图案，配置在所述第一焊盘图案与所述第二焊盘图案之间，与所述第一焊盘图案及所述第二焊盘图案电连接。可以是，所述第一焊盘图案配置在与所述遮光图案相同的层，所述第三焊盘图案配置在与所述栅电极相同的层，所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，所述对齐标记配置在与所述源电极及所述漏电极相同的层。
(发明效果)
如上所述，对齐标记可以形成在与焊盘图案相同的层。或者，在焊盘由多个焊盘图案构成的情况下，对齐标记可以形成在与最上部的焊盘图案相同的层。即，由于焊盘图案和对齐标记通过相同的工序同时形成，因此在对齐电路膜与显示面板时，焊盘图案的位置公差可以不影响电路膜与显示面板的对齐。因此，相比对齐标记位于与焊盘图案不同的层的情况，电路膜的电极与使焊盘图案的上表面露出的保护层的开口之间的对齐公差可以减小。即，可以提高电路膜与显示面板的对齐准确度，由此可以提高显示装置的产品可靠性。
附图说明
图1是本发明的一实施例涉及的显示装置的立体图。
图2是本发明的一实施例涉及的显示装置的剖视图。
图3是本发明的一实施例涉及的显示面板和电路膜的平面图。
图4a是本发明的一实施例涉及的显示面板的一部分的放大图。
图4b是本发明的一实施例涉及的电路膜的一部分的放大图。
图4c是示出本发明的一实施例涉及的对齐标记和基板对齐标记的放大图。
图5是本发明的一实施例涉及的显示装置的剖视图。
图6至图8是本发明的一实施例涉及的显示面板的剖视图。
图9是本发明的一实施例涉及的显示装置的剖视图。
图10至图12是本发明的一实施例涉及的显示面板的剖视图。
符号说明：
DP：显示面板；BS：基底基板；PD：焊盘；PG：焊盘组；AM：对齐标记；OP：开口；INS2/INSP：保护层；PD1：第一焊盘图案；PD2：第二焊盘图案；PD3：第三焊盘图案；G1：栅电极；CNE2：源电极；CNE1：漏电极；CPT2：遮光图案；CF：电路膜；SAM：基板对齐标记。
具体实施方式
在本说明书中，在提及某一构成要素(或者区域、层、部分等)位于其他构成要素上、与其连接或者结合的情况下，表示可以直接配置/连接/结合在其他构成要素上，或者在其间还可以配置有第三构成要素。
相同的符号指代相同的构成要素。此外，在附图中，构成要素的厚度、比率以及尺寸为了技术内容的有效说明而有所夸张。“和/或”包括所有可以定义相关的构成要素的一个以上的组合。
第一、第二等用语可以用于说明各种构成要素，但所述的构成要素不应限于所述的用语。所述的用语仅用作使一个构成要素区别于其他构成要素的目的。例如，在不超出本发明的权利范围的情况下，第一构成要素可以被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。单数的表述在文中没有明确相反意思时包括多个的表述。
此外，“在下方”、“在下侧”、“在上方”、“在上侧”等用语为了说明图示的构成要素的连接关系而使用。所述的用语是相对的概念，以图示的方向为基准进行说明。
“包括”或者“具有”等用语应理解为是指代说明书上记载的特征、数字、步骤、操作、构成要素、部件或者它们的组合的存在，并不是事先排除一个或者其以上的其他特征、数字、步骤、操作、构成要素、部件或者它们的组合的存在或附加可能性。
“部(part)”、“单元”这样的用语表示执行特定功能的软件构成要素(component)或者硬件构成要素。硬件构成要素例如可以包括FPGA(field-programmable gate array)或者ASIC(application-specific integrated circuit)。软件构成要素可以指代被可执行代码和/或可访问的存储介质内的可执行代码所使用的数据。因此，软件构成要素例如可以是面向个体的软件构成要素、类构成要素和作业构成要素，可以包括进程、功能、属性、步骤、子程序、程序代码段、驱动器、固件、微码、电路、数据、数据库、数据结构、表格、排列或者变数。
只要没有不同的定义，在本说明书中使用的所有用语(包括技术用语以及科学用语)具有与本领域技术人员通常所理解的意思相同的意思。此外，如在通常使用的字典中定义的用语这样的用语应解释为具有与相关技术脉络上的含义一致的含义，并且除非在本申请中明确定义，否则不应解释为过于理想化或过于形式化的含义。
以下，参照附图，说明本发明的实施例。
图1是本发明的一实施例涉及的显示装置DD的立体图。图2是本发明的一实施例涉及的显示装置DD的剖视图。
参照图1和图2，显示装置DD可以通过显示面DD-IS显示图像。显示面DD-IS平行于由第一方向DR1和第二方向DR2定义的面。配置在显示装置DD的最上侧的部件的上表面可以被定义为显示面DD-IS。
显示面DD-IS的法线方向(即，显示装置DD的厚度方向)指代第三方向DR3。以下说明的各层或单元的前表面(或者，上表面)和背面(或者，下表面)根据第三方向DR3来区分。
显示装置DD可以包括显示区域DA和非显示区域NDA。在显示区域DA中配置单元像素PXU，在非显示区域NDA中未配置单元像素PXU。沿着显示面DD-IS的边缘来定义非显示区域NDA。非显示区域NDA可以包围显示区域DA。在本发明的一实施例中，也可以省略非显示区域NDA，或者也可以仅在显示区域DA的一侧配置非显示区域NDA。在图1中例示性地示出了平面型显示装置DD，但是显示装置DD也可以具有弯曲的形状。
本发明涉及的显示装置DD包括显示面板DP和光控制层OSL。在光控制层OSL上还可以配置提供显示装置DD的前表面的保护膜、窗或功能性涂层。
显示面板DP可以包括基底基板BS、配置在基底基板BS上的电路元件层DP-CL、元件层DP-OLED以及封装层TFE。显示面板DP实质上可以生成图像。显示面板DP可以是发光型显示面板，例如，显示面板DP可以是有机发光显示面板、无机发光显示面板、有机-无机发光显示面板、量子点显示面板、微型LED显示面板或纳米LED显示面板。
基底基板BS可以是提供配置电路元件层DP-CL的基础面的部件。基底基板BS可以是玻璃基板、金属基板或高分子基板等。但是，实施例并不限于此，基底基板BS可以是无机层、有机层或复合材料层。
电路元件层DP-CL包括单元像素PXU的驱动电路或信号线。元件层DP-OLED包括配置在每个单元像素PXU中的发光元件。
封装层TFE包括密封发光元件的至少一个无机层和有机层。
光控制层OSL可以变换由发光元件生成的源光的光学性质。光控制层OSL可以包括将源光变换为其他颜色的光的光变换图案以及使源光散射的散射图案。
图3是本发明的一实施例涉及的显示面板DP和电路膜CF的平面图。图4a是本发明的一实施例涉及的显示面板DP的一部分的放大图。图4b是本发明的一实施例涉及的电路膜CF的一部分的放大图。图4c是示出本发明的一实施例涉及的对齐标记AM和基板对齐标记SAM的放大图。
参照图3以及图4a至图4c，显示面板DP定义显示区域DA和焊盘区域PDA。在图3中示出了包括于显示面板DP中的信号线SL1～SLn、DL1～DLm和像素PX11至PXnm的平面上的配置关系。信号线SL1～SLn、DL1～DLm可以包括多个扫描线SL1～SLn以及多个数据线DL1～DLm。
像素PX11至PXnm分别连接到多个扫描线SL1～SLn中对应的扫描线和多个数据线DL1～DLm中对应的数据线。像素PX11至PXnm分别可以包括像素驱动电路和发光元件。根据像素PX11至PXnm各自的像素驱动电路的构成，在显示面板DP中可以具备更多种类的信号线。
对于图1所示的显示装置DD的显示区域DA和非显示区域NDA，在显示面板DP中也可以进行相同的定义。像素PX11至PXnm配置在显示区域DA中，栅极驱动电路GDC配置在非显示区域NDA中。但是，这仅仅是一例，栅极驱动电路GDC的至少一部分或整体也可以配置在显示区域DA中。像素PX11至PXnm中的多个像素构成一个组，反复配置这些组。所述组相当于在图1中说明的单元像素PXU。
显示面板DP可以包括多个焊盘组PG。多个焊盘组PG可以沿着第一方向DR1被排列成间隔开。焊盘组PG可以包括多个焊盘PD。多个焊盘PD可以配置在基底基板BS上。多个焊盘PD可以沿着第一方向DR1被排列成间隔开。
多个焊盘PD可以配置在非显示区域NDA中。例如，在非显示区域NDA中可以定义与显示面板DP的边缘DPe相邻的焊盘区域PDA，多个焊盘PD可以配置在焊盘区域PDA中。焊盘区域PDA可以定义在显示区域DA与显示面板DP的边缘DPe之间。电路基板CS(例如，柔性电路膜)可以电连接到焊盘PD。例如，电路基板CS可以通过各向异性导电膜(AnisotropicConductive Film)而与焊盘PD电连接。或者，电路基板CS的电极与焊盘PD也可以在不使用各向异性导电膜的情况下通过超声波接合方式而被电连接。
驱动芯片(未图示)可以包括用于驱动显示面板DP的像素PX11至PXnm的驱动元件(例如，数据驱动电路)。驱动芯片可以安装在显示面板DP上，例如可以安装在焊盘区域PDA中或者也可以安装在电路基板CS上。
显示面板DP可以包括基底基板BS(参照图5)、像素PX11至PXnm、焊盘组PG、对齐标记AM和保护层INS2或INSP(参照图5或图9)。像素PX11至PXnm可以配置在基底基板BS上。
对齐标记AM可以配置在基底基板BS上，并且可以配置在焊盘区域PDA中。对齐标记AM可以被排列成相对于焊盘组PG在第一方向DR1上间隔开。例如，对齐标记AM可以被设置为多个，多个对齐标记AM可以被排列成在其间夹着焊盘组PG而间隔开。对于保护层INS2或INSP的详细说明将后述。
显示装置DD(参照图1)还可以包括电路膜CF。电路膜CF可以被设置为多个。一个电路膜CF可以与一个焊盘组PG结合。多个电路膜CF可以与多个焊盘组PG分别结合。
电路膜CF可以包括多个连接电极CTE(参照图4b)和基板对齐标记SAM。多个连接电极CTE可以分别与多个焊盘PD电连接。在平面上观察时，基板对齐标记SAM可以与对齐标记AM对齐。
在将电路膜CF附着于显示面板DP的焊盘区域PDA的工序中，重要的是应精密地调节应附接电路膜CF的区域的位置。通过使配置在焊盘区域PDA中的对齐标记AM和配置在电路膜CF中的基板对齐标记SAM的左右两个末端一致的过程，电路膜CF可以在与显示面板DP对齐之后被附着于显示面板DP。
图5是本发明的一实施例涉及的显示装置DD的剖视图。图5是沿着图1的I-I'截取的剖视图。
参照图5，例示性地示出了第一晶体管T1以及与其对应的一个像素区域PXA的截面。单元像素PXU(参照图1)可以包括具备至少一个第一晶体管T1的像素电路(未图示)以及与像素电路(未图示)电连接的发光元件OLED。第一晶体管T1可以包括沟道区域(或者，有源区域)A1、栅电极G1、漏电极CNE1和源电极CNE2。
显示装置DD可以包括显示面板DP和光控制层OSL。显示面板DP可以包括基底基板BS、电路元件层DP-CL、元件层DP-OLED以及封装层TFE。
电路元件层DP-CL的电源线CPT1和遮光图案CPT2可以配置在基底基板BS上。电源线CPT1和遮光图案CPT2可以包括金属。缓冲层BFL可以配置在基底基板BS上，并且覆盖电源线CPT1和遮光图案CPT2。遮光图案CPT2可以配置在第一晶体管T1与基底基板BS之间。
在缓冲层BFL上可以配置与遮光图案CPT2重叠的半导体图案D1、A1、S1。半导体图案D1、A1、S1可以包括源极区域S1、沟道区域(或者，有源区域)A1以及漏极区域D1。半导体图案D1、A1、S1可以根据掺杂与否或掺杂程度而具有不同的电性质。半导体图案D1、A1、S1可以包括传导率高的第一区域D1、S1以及传导率低的第二区域A1。第一区域D1、S1可以用N型掺杂剂或P型掺杂剂来掺杂。P类型的晶体管可以包括用P型掺杂剂掺杂的掺杂区域，N类型的晶体管可以包括用N型掺杂剂掺杂的掺杂区域。第二区域A1可以是非掺杂区域或者是以比第一区域D1、S1低的浓度掺杂的区域。
第一绝缘层INS1可以配置在半导体图案D1、A1、S1的一部分和缓冲层BFL上。在图5中例示性地示出了第一绝缘层INS1以一体的形状配置在缓冲层BFL上的情况，但是并不限于此。例如，第一绝缘层INS1可以被图案化为预定的形状，从而被配置成与栅电极G1、漏电极CNE1及源电极CNE2重叠。具体而言，第一绝缘层INS1可以包括分离成多个的绝缘图案，多个绝缘图案可以彼此被分离而被配置成分别与栅电极G1、漏电极CNE1及源电极CNE2重叠。缓冲层BFL和第一绝缘层INS1可以是无机层。
栅电极G1、漏电极CNE1和源电极CNE2可以配置在第一绝缘层INS1上。
漏电极CNE1可以通过定义在第一绝缘层INS1和缓冲层BFL中的第一接触孔CH1而与供给用于提供给发光元件OLED的电源的电源线CPT1连接。可以通过电源线CPT1向第一晶体管T1提供第一电压(未图示)。漏电极CNE1可以通过定义在第一绝缘层INS1中的第二接触孔CH2而与漏极区域D1连接。
源电极CNE2可以通过定义在第一绝缘层INS1和缓冲层BFL中的第三接触孔CH3而与遮光图案CPT2连接。源电极CNE2可以通过定义在第一绝缘层INS1中的第四接触孔CH4而与源极区域S1连接。
保护层INS2可以配置在栅电极G1、漏电极CNE1和源电极CNE2上。保护层INS2可以包括无机物。保护层INS2可以在缓冲层BFL上被配置成覆盖栅电极G1、漏电极CNE1和源电极CNE2。保护层INS2可以被称为第二绝缘层。
第三绝缘层INS3可以配置在保护层INS2上。第三绝缘层INS3可以包括有机层。第三绝缘层INS3可以提供平坦的上表面。缓冲层BFL至第三绝缘层INS3是包括第一晶体管T1的层，其可以被定义为电路元件层DP-CL。
元件层DP-OLED可以配置在电路元件层DP-CL上。元件层DP-OLED可以包括发光元件OLED和像素定义膜PDL。此外，虽然未图示，但是元件层DP-OLED也可以进一步包括配置在像素定义膜PDL上的间隔件。发光元件OLED可以包括第一电极(或者，阳极)AE、空穴控制层HCL、发光层EML、电子控制层ECL和第二电极(或者，阴极)CE。
第一电极AE可以配置在第三绝缘层INS3上，第一电极AE可以通过定义在第三绝缘层INS3和保护层INS2中的第五接触孔CH5而与源电极CNE2连接。通过第一电极AE与源电极CNE2连接，源极区域S1可以通过源电极CNE2而与发光元件OLED连接。
像素定义膜PDL可以配置在第三绝缘层INS3和第一电极AE的一部分上。像素定义膜PDL的开口部PDL-OP使第一电极AE的至少一部分露出。像素定义膜PDL的开口部PDL-OP可以定义发光区域LA。配置有像素定义膜PDL的区域可以被定义为不发光区域NLA。
空穴控制层HCL可以共同配置在发光区域LA和不发光区域NLA中。如空穴控制层HCL这样的公共层可以被配置成在图3所示的显示区域DA中与多个像素PX11至PXnm重叠。空穴控制层HCL可以包括空穴传输层和空穴注入层。
发光层EML配置在空穴控制层HCL上。发光层EML可以共同配置在发光区域LA和不发光区域NLA中。发光层EML可以生成源光。在本实施例中，源光可以是蓝色光，以下将其作为第一颜色光来进行说明。
电子控制层ECL配置在发光层EML上。电子控制层ECL可以包括电子传输层和电子注入层。电子控制层ECL可以共同配置在发光区域LA和不发光区域NLA中。
第二电极CE可以配置在电子控制层ECL上。第二电极CE可以共同配置在像素PX11至PXmn(参照图3)中。
封装层TFE可以配置在第二电极CE上，从而覆盖发光元件OLED。封装层TFE可以包括配置在第二电极CE上的第一无机封装层EN1、配置在第一无机封装层EN1上的有机封装层EN2以及配置在有机封装层EN2上的第二无机封装层EN3。第一无机封装层EN1和第二无机封装层EN3可以包括无机物，有机封装层EN2可以包括有机物。第一无机封装层EN1和第二无机封装层EN3可以保护发光元件OLED免受水分/氧的影响。有机封装层EN2可以保护发光元件OLED免受如灰尘粒子这样的异物质的影响。
光控制层OSL可以配置在封装层TFE上。在本实施例中示出了光控制层OSL接触到封装层TFE的最上侧的无机层上的情况，但是在封装层TFE的最上侧的无机层与光控制层OSL之间还可以配置附加的缓冲层。
在封装层TFE上配置分隔壁(或者，分割图案)BW。分隔壁BW被配置成与不发光区域NLA重叠。在分隔壁BW中形成开口部BW-OP。开口部BW-OP定义与不发光区域NLA对应的像素区域PXA。
在开口部BW-OP的内侧可以配置光学图案OPP。光学图案OPP可以与定义分隔壁BW的开口部BW-OP的分隔壁BW相接。光学图案OPP可以是光变换图案或散射图案。例如，在像素区域PXA是绿色像素区域或红色像素区域的情况下，光学图案OPP可以是光变换图案。光变换图案可以在吸收由发光元件OLED生成的源光之后生成其他颜色的光，其他颜色的光可以是绿色光或红色光。例如，在像素区域PXA为蓝色像素区域的情况下，光学图案OPP可以是散射图案。散射图案可以散射由发光元件OLED生成的源光。
第一绝缘层INSa可以覆盖分隔壁BW和光学图案OPP。第一绝缘层INSa可以是密封分隔壁BW和光学图案OPP的无机层。在本发明的一实施例中，第一绝缘层INSa可以被省略。
第二绝缘层INSb可以配置在第一绝缘层INSa上。第二绝缘层INSb可以具有比第一绝缘层INSa低的折射率。例如，第二绝缘层INSb的折射率可以在1.1以上且1.5以下。第二绝缘层INSb的折射率可以根据第二绝缘层INSb所包括的中空无机粒子和/或空白(void)等的比率来调节。第二绝缘层INSb可以更垂直地提供源光以及被变换的光。
第三绝缘层INSc可以配置在第二绝缘层INSb上。第三绝缘层INSc可以是密封下侧的结构物的无机层。第三绝缘层INSc也可以被省略。
在第三绝缘层INSc上配置与像素区域PXA对应的滤色器CRF。滤色器CRF可以降低对于外部光的反射率。滤色器CRF可以与像素区域PXA重叠，并且一部分可以与相邻于像素区域PXA的周边区域NPXA重叠。滤色器CRF可以与相邻的其他滤色器部分重叠。
第四绝缘层INSd可以配置在滤色器CRF上。第四绝缘层INSd可以包括有机层，可以提供平坦面。
图6是本发明的一实施例涉及的显示面板DP(参照图2)的剖视图。图6是沿着图4a的II-II'截取的剖视图。
参照图5和图6，焊盘PD可以包括一个焊盘图案PD。因此，用相同的符号表示了焊盘PD和焊盘图案PD。焊盘PD可以配置在第一绝缘层INS1上。焊盘图案PD可以包括与图5所示的栅电极G1、漏电极CNE1及源电极CNE2相同的物质，可以通过与图5所示的栅电极G1、漏电极CNE1及源电极CNE2相同的工序形成。在图6中举例说明了焊盘PD包括一个焊盘图案PD的情况，但是并不特别限于此。例如，焊盘PD可以包括多个焊盘图案。对此的详细说明将后述。
对齐标记AM可以被配置成在与第一方向DR1并排的方向上与焊盘PD间隔开。对齐标记AM可以配置在与焊盘图案PD相同的层。
焊盘图案PD可以包括第一导电层CL1以及直接配置在第一导电层CL1上的第二导电层CL2。第一导电层CL1可以是依次层叠了钛(Ti)和铜(Cu)的双重层，第二导电层CL2可以包括铟锡氧化物(Indium Tin Oxide)。对齐标记AM也可以包括第一导电层CL1和第二导电层CL2。对齐标记AM和焊盘图案PD可以在同一工序中被图案化而形成。
保护层INS2可以覆盖焊盘PD和对齐标记AM。保护层INS2可以覆盖焊盘PD的上表面PDU的一部分(即PDU2)，并且可以覆盖整个对齐标记AM。详细而言，焊盘PD的上表面PDU的第二上表面部分PDU2可以被保护层INS2覆盖。在保护层INS2中可以定义使焊盘PD的上表面PDU的一部分(即PDU1)露出的开口OP。详细而言，在保护层INS2中可以定义使焊盘PD的上表面PDU的第一上表面部分PDU1露出的开口OP。第二上表面部分PDU2可以是上表面PDU的与侧面(未图示)连接的部分。保护层INS2可以与焊盘PD的最上面PDUP的一部分及对齐标记AM的最上面AMUP直接接触。
在图6中示出了保护层INS2覆盖一个焊盘PD的情况，但是保护层INS2可以覆盖多个焊盘PD以及对齐标记AM。此外，在保护层INS2中可以定义分别使多个焊盘PD的上表面PDU的第一上表面部分PDU1露出的多个开口OP。
电路膜CF可以包括基板对齐标记SAM和连接电极CTE。基板对齐标记SAM和连接电极CTE可以包括相同的物质，可以通过相同的工序形成。因此，基板对齐标记SAM和连接电极CTE可以配置在相同的层上。电路膜CF的基板对齐标记SAM可以与显示面板DP(参照图5)的对齐标记AM对齐。通过基板对齐标记SAM与对齐标记AM的对齐，电路膜CF的连接电极CTE可以与焊盘PD对齐。
为了使电路膜CF与多个焊盘PD电连接，重要的是电路膜CF的连接电极CTE的位置与保护层INS2的开口OP的位置对齐。根据本发明，对齐标记AM可以形成在与最上部的焊盘图案PD相同的层。即，由于焊盘图案PD与对齐标记AM通过相同的工序同时形成，因此在对齐电路膜CF与显示面板DP(参照图3)时，焊盘图案PD的位置公差可以不影响电路膜CF与显示面板DP的对齐。具体而言，在产生了焊盘图案PD的位置公差的情况下，在对齐标记AM中也会产生相同的位置公差，因此在以对齐标记AM为基准对齐电路膜CF和显示面板DP的情况下，焊盘图案PD的位置公差可以不产生影响。因此，相比对齐标记AM位于与焊盘图案PD不同的层的情况，电路膜CF的连接电极CTE与使焊盘图案PD的上表面PDU的第一上表面部分PDU1露出的保护层INS2的开口OP之间的对齐公差可以减小。即，可以提高电路膜CF与显示面板DP的对齐准确度，由此可以提高显示装置DD(参照图1)的产品可靠性。
图7是本发明的一实施例涉及的显示面板DP(参照图2)的剖视图。图7是沿着图4a的II-II'截取的剖视图。在说明图7时，仅对与图6存在差异的部分进行说明，对于相同的构成要素赋予相同的符号，并且省略对其的说明。
参照图5和图7，焊盘PD可以包括第一焊盘图案PD1和第二焊盘图案PD2。第一焊盘图案PD1可以配置在基底基板BS上。第二焊盘图案PD2可以配置在第一绝缘层INS1上。第二焊盘图案PD2可以配置在第一焊盘图案PD1上，可以通过定义在第一绝缘层INS1和缓冲层BFL中的接触孔CHP而与第一焊盘图案PD1电连接。
第一焊盘图案PD1可以配置在与图5所示的电源线CPT1及遮光图案CPT2相同的层。第一焊盘图案PD1可以包括与电源线CPT1及遮光图案CPT2相同的物质，可以通过与电源线CPT1及遮光图案CPT2相同的工序来形成。
第二焊盘图案PD2可以配置在与栅电极G1、漏电极CNE1及源电极CNE2相同的层。第二焊盘图案PD2可以包括与栅电极G1、漏电极CNE1及源电极CNE2相同的物质，并且可以通过与栅电极G1、漏电极CNE1及源电极CNE2相同的工序形成。
第一焊盘图案PD1可以是依次层叠了钛(Ti)和铜(Cu)的双重层，第二焊盘图案PD2可以是依次层叠了钛(Ti)、铜(Cu)和铟锡氧化物(ITO，Indium Tin Oxide)的三重层。第一焊盘图案PD1和第二焊盘图案PD2之中最远离基底基板BS的第二焊盘图案PD2可以包括第一导电层CL1以及直接配置在第一导电层CL1上的第二导电层CL2。第一导电层CL1可以是依次层叠了钛(Ti)和铜(Cu)的双重层，第二导电层CL2可以包括铟锡氧化物(Indium TinOxide)。但是，这仅仅是一例，构成第一焊盘图案PD1、第二焊盘图案PD2、第一导电层CL1以及第二导电层CL2各自的金属物质和层结构并不限于此。
对齐标记AM可以配置在与第一焊盘图案PD1和第二焊盘图案PD2之中在第三方向DR3上最远离基底基板BS的第二焊盘图案PD2相同的层。即，对齐标记AM可以配置在与第二焊盘图案PD2相同的层，可以包括与第二焊盘图案PD2相同的物质。即，对齐标记AM可以配置在与栅电极G1(参照图5)相同的层。
保护层INS2可以覆盖焊盘PD和对齐标记AM。保护层INS2可以与焊盘PD的最上面PDUP的一部分及对齐标记AM的最上面AMUP直接接触。焊盘PD可以被设置为多个，保护层INS2可以与多个焊盘PD的最上面PDUP各自的一部分及对齐标记AM的最上面AMUP直接接触。
为了使电路膜CF(参照图6)与多个焊盘PD电连接，重要的是电路膜CF的连接电极CTE(参照图6)的位置与保护层INS2的开口OP的位置对齐。根据本发明，对齐标记AM可以形成在与最上部的第二焊盘图案PD2相同的层。即，由于第二焊盘图案PD2和对齐标记AM通过相同的工序同时形成，因此在对齐电路膜CF和显示面板DP(参照图3)时，第二焊盘图案PD2的位置公差可以不影响电路膜CF与显示面板DP的对齐。具体而言，在产生了第二焊盘图案PD2的位置公差的情况下，在对齐标记AM中也会产生相同的位置公差，因此在以对齐标记AM为基准对齐电路膜CF和显示面板DP的情况下，第二焊盘图案PD2的位置公差可以不产生影响。因此，相比对齐标记AM位于与第二焊盘图案PD2不同的层的情况，电路膜CF的连接电极CTE与使第二焊盘图案PD2的上表面露出的保护层INS2的开口OP之间的对齐公差可以减小。即，可以提高电路膜CF与显示面板DP的对齐准确度，由此可以提高显示装置DD(参照图1)的产品可靠性。
图8是本发明的一实施例涉及的显示面板DP(参照图2)的剖视图。图8是沿着图4a的II-II'截取的剖视图。在说明图8时，仅对与图6存在差异的部分进行说明，对于相同的构成要素赋予相同的符号，并且省略对其的说明。
参照图8，附加导电图案CLa可以配置在保护层INS2上。附加导电图案CLa可以与焊盘图案PDa的上表面PDUa接触。附加导电图案CLa可以包括铟锡氧化物。
在图8中示出了覆盖一个焊盘PDa的情况，但是焊盘组PG(参照图3)可以包括多个焊盘PDa，保护层INS2可以覆盖多个焊盘PDa。因此，显示装置DD(参照图2)可以包括与多个焊盘PDa的上表面PDUa分别接触的多个附加导电图案CLa，多个附加导电图案CLa分别可以包括铟锡氧化物(Indium Tin Oxide)。
图9是本发明的一实施例涉及的显示装置DD的剖视图。图9是沿着图1的I-I'截取的剖视图。在说明图9时，仅对与图5存在差异的部分进行说明，对于相同的构成要素赋予相同的符号，并且省略对其的说明。
栅电极G1可以配置在第一绝缘层INS1上。第二绝缘层INS2a可以配置在栅电极G1上而覆盖栅电极G1。
漏电极CNE1a可以通过定义在第二绝缘层INS2a、第一绝缘层INS1和缓冲层BFL中的第一接触孔CH1而与供给用于提供给发光元件OLED的电源的电源线CPT1连接。可以通过电源线CPT1向第一晶体管T1提供第一电压(未图示)。漏电极CNE1a可以通过定义在第二绝缘层INS2a和第一绝缘层INS1中的第二接触孔CH2而与漏极区域D1连接。
源电极CNE2a可以通过定义在第二绝缘层INS2a、第一绝缘层INS1和缓冲层BFL中的第三接触孔CH3而与遮光图案CPT2连接。源电极CNE2a可以通过定义在第二绝缘层INS2a和第一绝缘层INS1中的第四接触孔CH4而与源极区域S1连接。
保护层INSP可以配置在漏电极CNE1a和源电极CNE2a上，可以覆盖漏电极CNE1a和源电极CNE2a。第三绝缘层INS3可以配置在保护层INSP上。第三绝缘层INS3可以包括有机层。第三绝缘层INS3可以提供平坦的上表面。
图10至图12是本发明的一实施例涉及的显示面板DP(参照图2)的剖视图。图10至图12是沿着图4a的II-II'截取的剖视图。在说明图10至图12时，仅对与图7存在差异的部分进行说明，对于相同的构成要素赋予相同的符号，并且省略对其的说明。
参照图9和图10，焊盘PDb可以包括第一焊盘图案PD1a和第二焊盘图案PD2a。第一焊盘图案PD1a可以配置在第一绝缘层INS1上。第二焊盘图案PD2a可以配置在第二绝缘层INS2a上。第二焊盘图案PD2a可以配置在第一焊盘图案PD1a上，可以通过定义在第二绝缘层INS2a中的接触孔CHPa而与第一焊盘图案PD1a电连接。
第一焊盘图案PD1a可以配置在与图9所示的栅电极G1相同的层。第一焊盘图案PD1a可以包括与栅电极G1相同的物质，可以通过与栅电极G1相同的工序形成。
第二焊盘图案PD2a可以配置在与漏电极CNE1a及源电极CNE2a相同的层。第二焊盘图案PD2a可以包括与漏电极CNE1a及源电极CNE2a相同的物质，可以通过与漏电极CNE1a及源电极CNE2a相同的工序形成。
保护层INSP可以覆盖第二焊盘图案PD2a和对齐标记AMb。保护层INSP可以覆盖第二焊盘图案PD2a的上表面的一部分，并且可以覆盖整个对齐标记AMb。在保护层INSP中可以定义使第二焊盘图案PD2a的上表面的一部分露出的开口OPa。
对齐标记AMb可以配置在与第一焊盘图案PD1a和第二焊盘图案PD2a之中最远离基底基板BS的第二焊盘图案PD2a相同的层。即，对齐标记AMb可以配置在与第二焊盘图案PD2a相同的层，可以包括与第二焊盘图案PD2a相同的物质。即，对齐标记AMb可以配置在与漏电极CNE1a及源电极CNE2a相同的层。
参照图9和图11，焊盘PDc可以包括第一焊盘图案PD1b和第二焊盘图案PD2b。第一焊盘图案PD1b可以配置在基底基板BS上。第二焊盘图案PD2b可以配置在第二绝缘层INS2a上。第二焊盘图案PD2b可以配置在第一焊盘图案PD1b上，可以通过定义在第二绝缘层INS2a、第一绝缘层INS1和缓冲层BFL中的接触孔CHPb而与第一焊盘图案PD1b电连接。
第一焊盘图案PD1b可以配置在与图9所示的电源线CPT1及遮光图案CPT2相同的层。第一焊盘图案PD1b可以包括与电源线CPT1及遮光图案CPT2相同的物质，可以通过与电源线CPT1及遮光图案CPT2相同的工序形成。
第二焊盘图案PD2b可以配置在与漏电极CNE1a及源电极CNE2a相同的层。第二焊盘图案PD2b可以包括与漏电极CNE1a及源电极CNE2a相同的物质，可以通过与漏电极CNE1a及源电极CNE2a相同的工序形成。
保护层INSP可以覆盖第二焊盘图案PD2b和对齐标记AMb。保护层INSP可以覆盖第二焊盘图案PD2b的上表面的一部分，并且可以覆盖整个对齐标记AMb。在保护层INSP中可以定义使第二焊盘图案PD2b的上表面的一部分露出的开口OPb。
对齐标记AMb可以配置在与第一焊盘图案PD1b和第二焊盘图案PD2b之中最远离基底基板BS的第二焊盘图案PD2b相同的层。即，对齐标记AMb可以配置在与第二焊盘图案PD2b相同的层，可以包括与第二焊盘图案PD2b相同的物质。即，对齐标记AMb可以配置在与漏电极CNE1a及源电极CNE2a相同的层。
参照图9和图12，焊盘PDd可以包括第一焊盘图案PD1c、第二焊盘图案PD2c以及第三焊盘图案PD3。
第一焊盘图案PD1c可以配置在基底基板BS上。第三焊盘图案PD3可以配置在第一绝缘层INS1上，可以通过定义在第一绝缘层INS1和缓冲层BFL中的第一接触孔CHP1而与第一焊盘图案PD1c电连接。第二焊盘图案PD2c可以配置在第二绝缘层INS2a上，可以通过定义在第二绝缘层INS2a中的第二接触孔CHP2而与第三焊盘图案PD3电连接。即，第三焊盘图案PD3可以配置在第一焊盘图案PD1c与第二焊盘图案PD2c之间，可以与第一焊盘图案PD1c及第二焊盘图案PD2c电连接。
第一焊盘图案PD1c可以配置在与图9所示的电源线CPT1及遮光图案CPT2相同的层。第一焊盘图案PD1c可以包括与电源线CPT1及遮光图案CPT2相同的物质，可以通过与电源线CPT1及遮光图案CPT2相同的工序形成。
第二焊盘图案PD2c可以配置在与漏电极CNE1a及源电极CNE2a相同的层。第二焊盘图案PD2可以包括与漏电极CNE1a及源电极CNE2a相同的物质，可以通过与漏电极CNE1a及源电极CNE2a相同的工序形成。
第三焊盘图案PD3可以配置在与栅电极G1相同的层。第三焊盘图案PD3可以包括与栅电极G1相同的物质，可以通过与栅电极G1相同的工序形成。
保护层INSP可以覆盖第二焊盘图案PD2c和对齐标记AMb。保护层INSP可以覆盖第二焊盘图案PD2c的上表面的一部分，并且可以覆盖整个对齐标记AMb。在保护层INSP中可以定义使第二焊盘图案PD2c的上表面的一部分露出的开口OPc。
对齐标记AMb可以配置在与第一焊盘图案PD1c、第二焊盘图案PD2c及第三焊盘图案PD3之中最远离基底基板BS的第二焊盘图案PD2c相同的层。即，对齐标记AMb可以配置在与第二焊盘图案PD2c相同的层，可以包括与第二焊盘图案PD2c相同的物质。即，对齐标记AMb可以配置在与漏电极CNE1a及源电极CNE2a相同的层。
为了使电路膜CF(参照图6)与多个焊盘PDd电连接，重要的是电路膜CF的连接电极CTE(参照图6)的位置与保护层INSP的开口OPc的位置对齐。根据本发明，对齐标记AMb可以形成在与最上部的第二焊盘图案PD2c相同的层。即，由于第二焊盘图案PD2c与对齐标记AMb通过相同的工序同时形成，因此在对齐电路膜CF和显示面板DP(参照图3)时，第二焊盘图案PD2c的位置公差可以不影响电路膜CF与显示面板DP的对齐。具体而言，在产生了第二焊盘图案PD2c的位置公差的情况下，在对齐标记AMb中也产生相同的位置公差，因此在以对齐标记AMb为基准对齐电路膜CF与显示面板DP的情况下，第二焊盘图案PD2c的位置公差可以不产生影响。因此，相比对齐标记AM形成在与第二焊盘图案PD2c不同的层的情况，电路膜CF的连接电极CTE与使第二焊盘图案PD2c的上表面露出的保护层INSP的开口OPc之间的对齐公差可以减小。即，可以提高电路膜CF与显示面板DP的对齐准确度，由此可以提高显示装置DD(参照图1)的产品可靠性。
以上，参照本发明的优选实施例进行了说明，但是本领域的熟练技术人员或本领域的普通技术人员应当能够理解在超出权利要求书所记载的本发明的思想和技术领域的范围内可以对本发明进行各种修正以及变更。因此，本发明的技术范围并不限于说明书的详细说明所记载的内容，应当仅通过权利要求书来确定。

Claims (20)

1.一种显示装置，包括：
显示面板，定义有显示区域和焊盘区域，
所述显示面板包括：
基底基板；
像素，配置在所述基底基板上并且配置在所述显示区域中；
焊盘组，配置在所述基底基板上并且配置在所述焊盘区域中，包括沿着第一方向排列的多个焊盘；
对齐标记，配置在所述基底基板上并且配置在所述焊盘区域中，在所述第一方向上与所述焊盘组间隔开；以及
保护层，覆盖所述多个焊盘和所述对齐标记，定义有分别使多个所述焊盘的上表面露出的多个开口，
所述多个焊盘分别包括至少一个焊盘图案，所述对齐标记配置在与所述至少一个焊盘图案之中最远离所述基底基板的焊盘图案相同的层。
2.根据权利要求1所述的显示装置，其中，
所述像素包括具备至少一个晶体管的像素电路以及与所述像素电路电连接的发光元件，
所述至少一个晶体管包括有源区域、栅电极、源电极以及漏电极。
3.根据权利要求2所述的显示装置，其中，
所述至少一个焊盘图案包括第一焊盘图案以及配置在所述第一焊盘图案上且与所述第一焊盘图案电连接的第二焊盘图案，
所述对齐标记配置在与所述第二焊盘图案相同的层，
所述对齐标记包括与所述第二焊盘图案相同的物质。
4.根据权利要求3所述的显示装置，其中，
所述第一焊盘图案配置在与所述栅电极相同的层，
所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，
所述对齐标记配置在与所述源电极及所述漏电极相同的层。
5.根据权利要求3所述的显示装置，还包括：
遮光图案，配置在所述至少一个晶体管与所述基底基板之间。
6.根据权利要求5所述的显示装置，其中，
所述第一焊盘图案配置在与所述遮光图案相同的层，
所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，
所述对齐标记配置在与所述源电极及所述漏电极相同的层。
7.根据权利要求5所述的显示装置，其中，
所述第一焊盘图案配置在与所述遮光图案相同的层，
所述第二焊盘图案配置在与所述栅电极相同的层，
所述对齐标记配置在与所述栅电极相同的层。
8.根据权利要求5所述的显示装置，其中，
所述至少一个焊盘图案还包括：第三焊盘图案，配置在所述第一焊盘图案与所述第二焊盘图案之间，与所述第一焊盘图案及所述第二焊盘图案电连接。
9.根据权利要求8所述的显示装置，其中，
所述第一焊盘图案配置在与所述遮光图案相同的层，
所述第三焊盘图案配置在与所述栅电极相同的层，
所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，
所述对齐标记配置在与所述源电极及所述漏电极相同的层。
10.根据权利要求1所述的显示装置，其中，
所述对齐标记被设置为多个，
多个所述对齐标记被排列成在其间夹着所述焊盘组而彼此间隔开。
11.根据权利要求1所述的显示装置，其中，
所述焊盘组被设置为多个，
多个所述焊盘组被排列成沿着所述第一方向间隔开。
12.根据权利要求1所述的显示装置，还包括：
电路膜，与所述焊盘组电连接，
所述电路膜包括分别与所述多个焊盘电连接的多个连接电极以及与所述对齐标记对齐的基板对齐标记。
13.根据权利要求1所述的显示装置，其中，
所述至少一个焊盘图案之中最远离所述基底基板的所述焊盘图案包括第一导电层以及直接配置在所述第一导电层上的第二导电层，
所述第二导电层包括铟锡氧化物。
14.根据权利要求1所述的显示装置，还包括：
多个附加导电图案，配置在所述保护层上，分别与多个所述焊盘的所述上表面接触，
所述多个附加导电图案分别包括铟锡氧化物。
15.一种显示装置，包括：
显示面板，定义有显示区域和焊盘区域，
所述显示面板包括：
基底基板；
像素，包括具备晶体管的像素电路以及与所述像素电路电连接的发光元件，所述晶体管包括有源区域、栅电极、源电极以及漏电极；
遮光图案，配置在所述晶体管与所述基底基板之间；
焊盘组，配置在所述基底基板上并且配置在所述焊盘区域中，包括沿着第一方向排列的多个焊盘；
对齐标记，配置在所述基底基板上并且配置在所述焊盘区域中，在所述第一方向上与所述焊盘组间隔开；以及
保护层，覆盖所述多个焊盘和所述对齐标记，定义有分别使多个所述焊盘的上表面露出的多个开口，
所述保护层与多个所述焊盘的最上面各自的一部分及所述对齐标记的最上面直接接触。
16.根据权利要求15所述的显示装置，其中，
所述多个焊盘分别包括第一焊盘图案以及配置在所述第一焊盘图案上且与所述第一焊盘图案电连接的第二焊盘图案，
所述对齐标记配置在与所述第二焊盘图案相同的层上。
17.根据权利要求16所述的显示装置，其中，
所述第一焊盘图案配置在与所述遮光图案相同的层，
所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，
所述对齐标记配置在与所述源电极及所述漏电极相同的层。
18.根据权利要求16所述的显示装置，其中，
所述第一焊盘图案配置在与所述遮光图案相同的层，
所述第二焊盘图案配置在与所述栅电极相同的层，
所述对齐标记配置在与所述栅电极相同的层。
19.根据权利要求16所述的显示装置，其中，
所述第一焊盘图案配置在与所述栅电极相同的层，
所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，
所述对齐标记配置在与所述源电极及所述漏电极相同的层。
20.根据权利要求16所述的显示装置，其中，
所述多个焊盘分别还包括：第三焊盘图案，配置在所述第一焊盘图案与所述第二焊盘图案之间，与所述第一焊盘图案及所述第二焊盘图案电连接，
所述第一焊盘图案配置在与所述遮光图案相同的层，
所述第三焊盘图案配置在与所述栅电极相同的层，
所述第二焊盘图案配置在与所述源电极及所述漏电极相同的层，
所述对齐标记配置在与所述源电极及所述漏电极相同的层。
CN202211437176.4A 2022-01-04 2022-11-17 显示装置 Pending CN116406197A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220000998A KR20230105756A (ko) 2022-01-04 2022-01-04 표시 장치
KR10-2022-0000998 2022-01-04

Publications (1)

Publication Number Publication Date
CN116406197A true CN116406197A (zh) 2023-07-07

Family

ID=86991448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211437176.4A Pending CN116406197A (zh) 2022-01-04 2022-11-17 显示装置

Country Status (3)

Country Link
US (1) US20230217748A1 (zh)
KR (1) KR20230105756A (zh)
CN (1) CN116406197A (zh)

Also Published As

Publication number Publication date
US20230217748A1 (en) 2023-07-06
KR20230105756A (ko) 2023-07-12

Similar Documents

Publication Publication Date Title
JP7148411B2 (ja) エレクトロルミネセント表示基板及びその製造方法、表示パネル並びに表示装置
US20210141304A1 (en) Mask strips, array substrates and display screens
US9437659B2 (en) Organic electroluminescent display device
US11625119B2 (en) Display device including an input sensor having a corner area
US11793037B2 (en) Display panel and display device
CN113161391A (zh) 显示装置
US11687201B2 (en) Electronic apparatus including a display panel
US20230100542A1 (en) Electronic device
CN116406197A (zh) 显示装置
US20220197420A1 (en) Electronic device
US11653523B2 (en) Display device
US20230083430A1 (en) Display device and method of providing the same
US20230397461A1 (en) Display device and manufacturing method of the same
US11449164B1 (en) Display device
CN219679162U (zh) 显示基板及显示装置
US20240065062A1 (en) Display device
US11625132B2 (en) Touch pad and method for manufacturing the same, touch display device
CN113311606B (zh) 显示装置用基板及其显示装置
CN115220269B (zh) 显示面板及显示装置
US11747931B2 (en) Touch display device
KR20230167775A (ko) 표시장치
KR20240049113A (ko) 표시장치
CN115701760A (zh) 显示装置
CN115939147A (zh) 覆晶薄膜、显示模组及显示装置
CN116056522A (zh) 包括感测电极的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication