CN116391179A - 多级存储器装置性能通知 - Google Patents

Abstract

本发明描述用于多级存储器装置性能通知的方法、系统和装置。存储器系统可包含与第一性能等级相关联的第一类型的第一存储器单元集和与第二性能等级相关联的第二类型的第二存储器单元集。所述存储器系统可具有接口和与所述第一存储器单元集和所述第二存储器单元集耦合的控制电路。所述控制电路可配置成确定与所述第一性能等级和所述第二性能等级之间的转换相关联的第一参数。所述控制电路还可配置成至少部分地基于确定所述第一参数而将所述第一参数存储在第一寄存器中。

Description

多级存储器装置性能通知

交叉引用

本专利申请案要求梁(Liang)等人的在2020年8月19日提交的名称为“多级存储器装置性能通知(MULTI-STAGE MEMORY DEVICE PERFORMANCE NOTIFICATION)”的美国专利申请案第16/997,055号的优先权，所述申请案让与给本受让人且明确地以引用的方式并入本文中。

背景技术

下文大体上涉及用于存储器的一或多个系统，且更具体地说，涉及多级存储器装置性能通知。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。举例来说，二进制存储器单元可编程到两个支持状态中的一个，通常对应于逻辑1或逻辑0。在一些实例中，单个存储器单元可支持多于两个可能的状态，所述状态中的任一个可由存储器单元存储。为存取由存储器装置存储的信息，组件可以读取或感测存储器装置内的一或多个存储器单元的状态。为存储信息，组件可以将存储器装置内的一或多个存储器单元写入或编程到对应状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D Xpoint)、或非(not-or，NOR)和与非(not-and，NAND)存储器装置等。存储器装置可为易失性或非易失性的。除非由外部电源周期性更新，否则易失性存储器单元(例如，DRAM单元)可随时间推移而丢失其编程状态。非易失性存储器单元(例如，NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。

附图说明

图1说明根据本文所公开的实例的支持多级存储器装置性能通知的系统的实例。

图2说明根据本文所公开的实例的支持多级存储器装置性能通知的存储器裸片的实例。

图3说明根据本文所公开的实例的支持多级存储器装置性能通知的顺序写入性能分布的实例。

图4说明根据本文所公开的实例的支持多级存储器装置性能通知的寄存器的实例。

图5说明根据本文所公开的实例的支持多级存储器装置性能通知的过程流程图的实例。

图6展示根据本公开的各方面的支持多级存储器装置性能通知的存储器系统的框图。

图7展示说明根据本文所公开的实例的支持多级存储器装置性能通知的一或多种方法的流程图。

具体实施方式

主机系统可通过发送存取命令来在存储器系统处发起存取操作(例如，读取、写入、刷新操作)。存储器系统可取决于各种因素而在变化的性能等级下完成存取操作。举例来说，存储器系统可从主机系统接收写入命令。在一些实例中，写入命令可与顺序写入相关联，例如，与一或多个写入命令相关联的数据集存储在连续存储器位置中。也就是说，存储器系统中的存储器单元可写入到对应于顺序逻辑块地址(LBA)的序列中。在这类实例中，存储器系统可具有顺序写入性能分布，其具有多个等级。举例来说，存储器系统可具有顺序写入性能分布，其具有三个等级，所述三个等级可称为突发(burst)、维持(sustain)和脏(dirty)。在一些实例中，等级(例如，突发和维持)可与不同存储器类型的装置或与不同类型的存储器单元相关联。举例来说，在存储器系统利用NAND存储器时，等级可与单层级单元(SLC)或多层级单元(MLC)相关联。其它等级(例如，脏)可与执行存储器组织或例如垃圾收集操作的存储器管理操作相关联。在一些实例中，在与第一等级(例如，突发)而非与第二等级(例如，维持)相关联时，可在较短持续时间内(例如，较快)执行顺序写入操作。主机系统可能不了解存储器系统正在哪一等级下操作或存储器系统将在何时从一个等级转换到另一等级。

计算系统(例如，包含主机系统和存储器系统的计算系统)可发起基准测试以衡量计算系统的整体性能。在一些实例中，基准测试可包含采用顺序写入操作。在这类情况下，主机系统可将顺序写入命令发送到存储器系统。在主机系统不了解存储器系统正在哪一等级下操作或存储器系统将在何时从一个等级转换到另一等级时，基准测试的性能可降低。也就是说，缺少主机系统与存储器系统之间的协调可能导致性能分布的等级之间的非预期转换。举例来说，存储器系统可在第一等级下开始一或多个顺序写入操作，但转换到第二等级且减慢顺序写入操作的整体速度，而主机并不意识到这类转换将发生或已发生。

本文中描述用于确定与多个性能等级之间的转换相关联的参数以将来自存储器系统的信息提供到主机系统以供协调以提高在不同存储器性能等级中消耗资源的效率的系统、装置和技术。举例来说，存储器装置可确定每一性能等级(例如，突发或维持等级)中的剩余地址空间。也就是说，存储器系统可确定多少空间可用于将额外数据存储在存储器单元中，同时维持每一性能等级。在其它实例中，存储器系统可确定用于恢复给定性能等级的持续时间(例如，从维持恢复到突发或从脏恢复到维持的持续时间)。存储器系统可将参数和信息存储在寄存器中，主机系统可经由与存储器系统耦合的接口(例如，UFS接口)存取所述寄存器。主机系统接着可请求参数和信息，且存储器系统可响应于请求而将参数提供到主机系统。通过知晓用于恢复给定性能等级的剩余地址空间或持续时间，主机系统和存储器系统可更好地协调且提高基准测试或其它顺序写入操作中的整体性能。

首先在参考图1和2所描述的系统和裸片的上下文中描述本公开的特征。在参考图3至5所描述的上下文顺序写入性能分布、数据部分和过程流程图中描述本公开的特征。本公开的这些和其它特征通过涉及参考图6至7所描述的多级存储器装置性能通知的设备图和流程图进一步说明且参考所述设备图和流程图而描述。

图1说明根据本文所公开的实例的支持多级存储器装置性能通知的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。

存储器系统110可为或包含任何装置或装置集合，其中所述装置或装置集合包含至少一个存储器阵列。举例来说，存储器系统110可为或包含通用快闪存储(UFS)装置、嵌入式多媒体控制器(eMMC)装置、快闪装置、通用串行总线(USB)快闪装置、安全数字(SD)卡、固态硬盘(SSD)、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，或非易失性DIMM(NVDIMM)，以及其它可能性。

系统100可包含在计算装置中，所述计算装置为例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具物联网(IoT)功能的装置、嵌入式计算机(例如，包含在交通工具、工业设备或联网商业装置中的嵌入式计算机)，或包含存储器和处理装置的任何其它计算装置。

系统100可包含主机系统105，其可与存储器系统110耦合。主机系统105可包含一或多个装置，并且在一些情况下可包含处理器芯片组和由处理器芯片组执行的软件堆叠。举例来说，主机系统105可包含配置成用于与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓存器(例如，主机系统105本地的或包含在主机系统105中的存储器)、存储器控制器(例如，NVDIMM控制器)和存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统105可使用存储器系统110，例如将数据写入到存储器系统110以及从存储器系统110读取数据。虽然图1中展示一个存储器系统110，但应理解，主机系统105可与任何数量的存储器系统110耦合。

主机系统105可以经由至少一个物理主机接口与存储器系统110耦合。在一些情况下，主机系统105和存储器系统110可配置成使用相关联协议经由物理主机接口通信(例如，以在存储器系统110与主机系统105之间交换或以其它方式传达控制、地址、数据和其它信号)。物理主机接口的实例可包含但不限于串行高级技术附件(SATA)接口、UFS接口、eMMC接口、外围组件互连高速(PCIe)接口、USB接口、光纤通道、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、双数据速率(DDR)、双列直插式存储器模块(DIMM)接口(例如，支持DDR的DIMM套接接口)、开放NAND快闪接口(ONFI)、低功率双数据速率(LPDDR)。在一些实例中，一或多个这类接口可包含在主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115中或以其它方式在其间得到支持。在一些实例中，主机系统105可经由用于包含在存储器系统110中的每一存储器装置130或存储器装置140的相应物理主机接口，或经由用于包含在存储器系统110中的每一类型的存储器装置130或存储器装置140的相应物理主机接口而与存储器系统110耦合(例如，主机系统控制器106可与存储器系统控制器115耦合)。

存储器系统110可包含存储器系统控制器115、存储器装置130和存储器装置140。存储器装置130可包含第一类型的存储器单元(例如，非易失性存储器单元的类型)的一或多个存储器阵列，且存储器装置140可包含第二类型的存储器单元(例如，易失性存储器单元的类型或与存储器装置140不同的非易失性存储器单元的类型)的一或多个存储器阵列。在一些实例中，存储器系统110可利用存储器装置140作为高速缓存器。虽然在图1的实例中展示一个存储器装置130和一个存储器装置140，但应理解，存储器系统110可包含任何数量的存储器装置130和存储器装置140，且在一些情况下，存储器系统110可缺少存储器装置130或存储器装置140。

存储器系统控制器115可与主机系统105耦合且通信(例如，经由物理主机接口)。存储器系统控制器115还可与存储器装置130或存储器装置140耦合及通信以执行例如在存储器装置130或存储器装置140处读取数据、写入数据、擦除数据或刷新数据的操作，以及可通常称为存取操作的其它此类操作。在一些情况下，存储器系统控制器115可从主机系统105接收命令且与一或多个存储器装置130或存储器装置140通信以执行此类命令(例如，在一或多个存储器装置130或存储器装置140内的存储器阵列处)。举例来说，存储器系统控制器115可从主机系统105接收命令或操作，且可将命令或操作转换成指令或适当的命令，以实现对存储器装置130或存储器装置140的所需存取。且在一些情况下，存储器系统控制器115可与主机系统105且与一或多个存储器装置130或存储器装置140交换数据(例如，响应于或以其它方式结合来自主机系统105的命令)。举例来说，存储器系统控制器115可将与存储器装置130或存储器装置140相关联的响应(例如，数据包或其它信号)转换成用于主机系统105的对应信号。

存储器系统控制器115可配置成用于与存储器装置130或存储器装置140相关联的其它操作。举例来说，存储器系统控制器115可执行或管理操作，例如耗损均衡操作、垃圾收集操作、例如错误检测操作或错误校正操作等错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、健康监测，以及与来自主机系统105的命令相关联的逻辑地址(例如，逻辑块地址(LBA))和与存储器装置130或存储器装置140内的存储器单元相关联的物理地址(例如，物理块地址)之间的地址转换。

存储器系统控制器115可包含硬件，例如一或多个集成电路或离散组件、缓冲存储器或其组合。硬件可包含具有专用(例如，硬译码)逻辑的电路系统，以执行本文中归于存储器系统控制器115的操作。存储器系统控制器115可为或包含微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP))，或任何其它合适的处理器或处理电路系统。

存储器系统控制器115还可包含本地存储器120。在一些情况下，本地存储器120可包含只读存储器(ROM)或可存储操作码(例如，可执行指令)的其它存储器，所述操作码可由存储器系统控制器115执行以执行本文中归于存储器系统控制器115的功能。在一些情况下，本地存储器120可另外或替代地包含静态随机存取存储器(SRAM)或可供存储器系统控制器115用于内部存储或计算的其它存储器，例如与本文中归于存储器系统控制器115的功能有关的内部存储或计算。另外或替代地，本地存储器120可用作存储器系统控制器115的高速缓存器。举例来说，在从存储器装置130或存储器装置140读取或向其写入时，数据可存储到本地存储器120，并且可在本地存储器120内供主机系统105(例如，具有相对于存储器装置130或存储器装置140的减小的时延)用于后续根据高速缓存策略进行检索或操控(例如，更新)。

虽然图1中的存储器系统110的实例已说明为包含存储器系统控制器115，但在一些情况下，存储器系统110可不包含存储器系统控制器115。举例来说，存储器系统110可另外或替代地依赖于外部控制器(例如，由主机系统105实施)或可分别在存储器装置130或存储器装置140内部的一或多个本地控制器135或本地控制器145，以执行本文中归于存储器系统控制器115的功能。一般来说，本文中归于存储器系统控制器115的一或多个功能可在一些情况下改为由主机系统105、本地控制器135或本地控制器145或其任何组合执行。

存储器装置140可包含易失性存储器单元的一或多个阵列。举例来说，存储器装置140可包含随机存取存储器(RAM)存储器单元，例如动态RAM(DRAM)存储器单元和同步DRAM(SDRAM)存储器单元。在一些实例中，存储器装置140可包含一或多个非易失性存储器单元阵列。举例来说，存储器装置140可包含铁电RAM(FeRAM)存储器单元或3D交叉点(3DXP)存储器单元。在一些实例中，存储器装置140可支持具有相对于存储器装置130的减小的时延的随机存取操作(例如，由主机系统105进行)，或可提供相对于存储器装置130的一或多个其它性能差异。在其它实例中，存储器装置140可支持具有相对于存储器装置130的减小的时延的顺序写入操作。

存储器装置130可包含非易失性存储器单元的一或多个阵列。举例来说，存储器装置130可包含NAND(例如，NAND快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电RAM(FeRAM)、磁性RAM(MRAM)、NOR(例如，NOR快闪)存储器、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)和电可擦除可编程ROM(EEPROM)。

在一些实例中，存储器装置130或存储器装置140可分别包含(例如，在同一裸片上或同一封装内)本地控制器135或本地控制器145，其可对存储器装置130或存储器装置140的一或多个存储器单元执行操作。本地控制器135或本地控制器145可结合存储器系统控制器115操作，或可执行本文中归于存储器系统控制器115的一或多个功能。在一些情况下，包含本地控制器135或本地控制器145的存储器装置130或存储器装置140可称为受管理存储器装置，且可包含与本地(例如，裸片上或封装内)控制器(例如，本地控制器135或本地控制器145)组合的存储器阵列和相关电路系统。受管理存储器装置的实例为受管理NAND(MNAND)装置。

在一些情况下，存储器装置130可以是或包含NAND装置(例如，NAND快闪装置)。存储器装置130可以是包含一或多个裸片160的封装。在一些实例中，裸片160可以是从晶片切割的一块电子级半导体(例如，从硅晶片切割的硅裸片)。每一裸片160可包含一或多个平面165，且每一平面165可包含相应的一组块170，其中每一块170可包含相应的一组页175，且每一页175可包含一组存储器单元。

在一些情况下，NAND存储器装置130可包含配置成各自存储一个信息位的存储器单元，其可称为单层级单元(SLC)。在一些实例中，NAND存储器装置130可利用SLC存储器单元作为高速缓存器。也就是说，裸片160中的SLC存储器单元(例如，存储器阵列)可用作用于NAND存储器装置130的高速缓存器。另外或替代地，NAND存储器装置130可包含配置成各自存储多个信息位的存储器单元，其在配置成各自存储两个信息位的情况下可称为多层级单元(MLC)，在配置成各自存储三个信息位的情况下称为三层级单元(TLC)，在配置成各自存储四个信息位的情况下称为四层级单元(QLC)，或更一般地称为多层级存储器单元。多层级存储器单元可相对于SLC存储器单元提供更大的存储密度，但在一些情况下，可能涉及用于支持电路系统的更窄读取或写入容限或更大复杂度。

在一些情况下，平面165可以指块170的群组，并且在一些情况下，并行操作可在不同平面165内进行。举例来说，并行操作可在不同块170内的存储器单元上执行，只要不同块170处于不同平面165中即可。在一些情况下，在不同平面165中执行并行操作可具有一或多个限制，例如相同操作是在相应平面165内具有相同页地址的不同页175内的存储器单元上执行的(例如，涉及命令解码、页地址解码电路系统或跨平面165共享的其它电路系统)。

在一些情况下，块170可包含组织成行(页175)和列(例如，串，未展示)的存储器单元。举例来说，同一页175中的存储器单元可共享共同字线(例如，与其耦合)，并且同一串中的存储器单元可共享共同数字线(其可替代地称为位线)(例如，与其耦合)。

对于一些NAND架构，存储器单元可在第一粒度级别(例如，在页粒度级别)读取及编程(例如，写入)，但可在第二粒度级别(例如，在块粒度级别)擦除。也就是说，页175可为可独立地编程或读取(例如，作为单个编程或读取操作的一部分同时编程或读取)的存储器的最小单元(例如，存储器单元集)，且块170可为可独立地擦除(例如，作为单个擦除操作的一部分同时擦除)的存储器的最小单元(例如，存储器单元集)。此外，在一些情况下，NAND存储器单元可在其可用新数据重新写入之前被擦除。因此，举例来说，在一些情况下，可直到包含页175的整个块170已被擦除才更新所使用的页175。

在一些情况下，为更新块170内的一些数据同时保留块170内的其它数据，存储器装置130可以将待保留的数据复制到新块170且将更新后的数据写入到新块170的一或多个其余页。存储器装置130(例如，本地控制器135)或存储器系统控制器115可将保留在旧块170中的数据标记或以其它方式指定为无效或作废，且更新L2P映射表以使数据的逻辑地址(例如，LBA)与新的有效块170而非旧的无效块170相关联。在一些情况下，例如由于时延或耗损考虑，此类复制和重新映射可能比擦除和重新写入整个旧块170更佳。在一些情况下，L2P映射表的一或多个复本可存储在存储器装置130的存储器单元内(例如，或多个块170或平面165内)，以供本地控制器135或存储器系统控制器115使用(例如，参考及更新)。

在一些情况下，可维持L2P表且可在页粒度级别将数据标记为有效或无效，且页175可含有效数据、无效数据或不含数据。无效数据可以是由于数据的较新版本或更新版本存储在存储器装置130的不同页175中而过时的数据。无效数据先前可能已编程到无效页175，但可能不再与有效逻辑地址(例如由主机系统105参考的逻辑地址)相关联。有效数据可以是存储在存储器装置130上的此类数据的最新版本。不包含数据的页175可以是从未被写入或已被擦除的页175。

在一些情况下，存储器系统控制器115、本地控制器135或本地控制器145可执行存储器装置130或存储器装置140的操作(例如，作为一或多个媒体管理算法的一部分)，例如耗损均衡、后台刷新、垃圾收集、清理、块扫描、健康监测，或其它操作，或其任何组合。在一些实例中，主机系统105可通过发送主机主动垃圾收集(HAGC)命令来发起垃圾收集操作。举例来说，在存储器装置130内，块170可以具有含有有效数据的一些页175和含有无效数据的一些页175。为避免等待块170中的所有页175具有无效数据以便擦除及重复使用块170，可调用被称作“垃圾收集”的算法，以允许块170被擦除及释放为用于后续写入操作的空闲块。垃圾收集可指媒体管理操作集，其包含例如选择含有有效和无效数据的块170、选择块中含有有效数据的页175、将来自所选择页175的有效数据复制到新位置(例如，另一块170中的空闲页175)、将先前选择的页175中的数据标记为无效，以及擦除所选择块170。因此，可增加已擦除的块170的数目，使得可使用更多的块170来存储后续数据(例如，随后从主机系统105接收到的数据)。

存储器装置130可与错误控制单元150(ECU)通信。ECU 150可执行例如错误检测操作、错误校正操作、错误校正码操作或其组合等操作。本地控制器135可将信息发送到ECU150以及从ECU 150接收信息。

在一些实例中，存储器系统110可从主机系统105接收一或多个顺序写入命令，例如与顺序写入命令相关联的数据集存储在连续存储器位置中。也就是说，存储器系统中的存储器单元可写入到对应于顺序LBA的序列中。在此类情况下，存储器系统110可在执行顺序写入命令的同时在多个性能等级中的一个处操作。主机系统105可能不了解存储器系统110正在哪一性能等级处操作且低效地消耗资源。

如本文中所描述，存储器系统110可确定与在执行顺序写入操作期间从一个性能等级转换到另一性能等级相关联的参数。存储器系统110可将参数存储在可由主机存取的寄存器处(例如，存储在存储器系统控制器115或本地存储器120中)。存储器系统110可基于所执行的后续顺序写入操作或垃圾收集操作而更新参数。主机系统105可通过发送与参数所存储的寄存器相关联的读取命令来请求参数。通过请求参数，主机系统105可能够更高效地消耗与给定性能等级相关联的资源。

系统100可包含根据本文所公开的实例的支持多级存储器装置性能通知的任何数量的非暂时性计算机可读媒体。举例来说，主机系统105、存储器系统控制器115、存储器装置130或存储器装置140可包含或以其它方式可存取一或多个非暂时性计算机可读媒体，所述非暂时性计算机可读媒体存储指令(例如，固件)以用于执行本文中归于主机系统105、存储器系统控制器115、存储器装置130或存储器装置140的功能。举例来说，这类指令在由主机系统105(例如，由主机系统控制器106)、由存储器系统控制器115、由存储器装置130(例如，由本地控制器135)或由存储器装置140(例如，由本地控制器145)执行时可使得主机系统105、存储器系统控制器115、存储器装置130或存储器装置140执行如本文中所描述的相关联功能。

图2说明根据本文所公开的实例的支持多级存储器装置性能通知的存储器装置200的实例。在一些情况下，存储器装置200可以是参考图1所描述的存储器装置130的实例。图2是存储器装置200的各种组件和特征的说明性表示。因此，应了解，展示存储器装置200的组件和特征以说明功能相互关系，且未必是存储器装置200内的实际物理定位。虽然用数字指示符标记图2中包含的一些元件，而未标记一些其它对应元件，但所述元件是相同的或将理解为类似的，以便增大所描绘特征的可见度和清晰度。

存储器装置200可包含一或多个存储器单元，例如存储器单元205-a和存储器单元205-b。例如在存储器单元205-a的放大图中，存储器单元205可为例如快闪或其它类型的NAND存储器单元。

每一存储器单元205可编程为存储表示一或多个信息位的逻辑值。在一些情况下，单个存储器单元205(例如SLC存储器单元205)可编程到两个支持状态中的一个，且因此可一次存储一个信息位(例如，逻辑0或逻辑1)。在其它情况下，单个存储器单元205(例如MLC、TLC、QLC、PLC或其它类型的多层级存储器单元205)可编程到多于两个支持状态中的一个，且因此可一次存储多于一个信息位。在一些实例中，单个MLC存储器单元205可编程到四个支持状态中的一个，且因此可一次存储与四个逻辑值(例如，逻辑00、逻辑01、逻辑10或逻辑11)中的一个对应的两个信息位。在一些实例中，单个TLC存储器单元205可编程到八个支持状态中的一个，且因此可一次存储与八个逻辑值(例如，000、001、010、011、100、101、110或111)中的一个对应的三个信息位。在一些实例中，单个QLC存储器单元205可编程到十六个支持状态中的一个，且因此可一次存储与十六个逻辑值(例如，0000、0001、......、1111)中的一个对应的四个信息位。在一些实例中，单个PLC存储器单元205可编程到三十二个支持状态中的一个，且因此可一次存储与三十二个逻辑值(例如，00000、00001、......、11111)中的一个对应的五个信息位。

在一些情况下，多层级存储器单元205(例如，MLC存储器单元、TLC存储器单元、QLC存储器单元)可物理上不同于SLC单元。举例来说，多层级存储器单元205可使用不同单元几何形状或可能使用不同材料制造。在一些情况下，多层级存储器单元205可与SLC单元物理上相同或类似，且存储器块中的其它电路系统(例如，控制器、感测放大器、驱动器)可配置成将存储器单元操作(例如，读取及编程)为SLC单元，或MLC单元，或TLC单元等。

不同类型的存储器单元205可以不同方式存储信息。在DRAM存储器阵列中，举例来说，每一存储器单元205可包含如下电容器：其包含存储表示可编程状态且因此所存储的信息的电荷的介电材料(例如，绝缘体)。在FeRAM存储器阵列中，作为另一实例，每一存储器单元205可包含如下电容器：其包含存储表示可编程状态且因此所存储的信息的电荷或极化的铁电材料。

不同类型的存储器单元205可与不同性能等级相关联。举例来说，SLC单元可在第一持续时间中编程到逻辑状态(例如，存储逻辑状态)。多层级存储器单元(例如，MLC、TLC、QLC、PLC)可在第二持续时间中编程到逻辑状态(例如，存储逻辑状态)，其中第一持续时间短于第二持续时间。也就是说，与多层级存储器单元相比，SLC存储器单元可更快地存储数据集。在一些实例中，不同存储器单元205还可与不同存储容量相关联。也就是说，如上文和本文中其它地方所论述，SLC存储器单元可存储一个信息位，而多层级存储器单元205可存储多个信息位。因此，存储器装置200可利用具有较高性能和较低存储的存储器单元(例如，SLC存储器单元)作为高速缓存器。也就是说，存储器装置200可利用包含SLC存储器单元的存储器阵列作为高速缓存器阵列。

在一些NAND存储器阵列(例如，快闪阵列)中，每一存储器单元205可包含具有用于存储表示逻辑值的电荷量的浮动栅极或介电材料的晶体管。举例来说，图2中的放大说明包含可用于存储逻辑值的晶体管210(例如，金属氧化物半导体(MOS)晶体管)的NAND存储器单元205-a。晶体管210具有控制栅极215，并且还可包含浮动栅极220，其中浮动栅极220包夹在介电材料225的两个部分之间。晶体管210包含第一节点230(例如，源极或漏极)和第二节点235(例如，漏极或源极)。可通过将一定数量的电子(例如，一定量的电荷)放置(例如，写入、存储)在浮动栅极220上来将逻辑值存储在晶体管210中。待存储在浮动栅极220上的电荷的量可取决于待存储的逻辑值。存储在浮动栅极220上的电荷可影响晶体管210的阈值电压，由此影响在晶体管210被激活时(例如，在电压施加到控制栅极215时)流经晶体管210的电流的量。

可通过将电压施加到控制栅极215(例如，经由字线260施加到控制节点240)以激活晶体管210并且测量(例如，检测、感测)流经第一节点230或第二节点235(例如，经由数字线265)的所得电流量来感测存储在晶体管210中的逻辑值(例如，作为读取操作的一部分)。举例来说，感测组件270可确定SLC存储器单元205是否以二进制方式存储逻辑0或逻辑1(例如，基于在读取电压施加到控制栅极215时穿过存储器单元205的电流存在或不存在，或基于电流是高于还是低于阈值电流)。对于多层级存储器单元205，感测组件270可基于在读取电压施加到控制栅极215时各个中间阈值电流电平来确定存储在存储器单元205中的逻辑值。在多层级架构的一个实例中，感测组件270可基于定义可由TLC存储器单元205存储的八个潜在逻辑值的八个不同电流电平或电流范围而确定TLC存储器单元205的逻辑值。

通过将两个电压(例如，高于阈值的电压或低于阈值的电压)中的一个施加到存储器单元205以在浮动栅极220上存储或不存储电荷且由此使得存储器单元205存储两个可能逻辑值中的一个，可写入SLC存储器单元205。举例来说，在第一电压相对于晶体管210的体节点245(例如，经由字线260)施加到控制节点240时(例如，在控制节点240处于比块体更高的电压下时)，电子可隧穿到浮动栅极220中。在一些情况下，体节点245可替代地称为主体节点。将电子注入到浮动栅极220中可称为编程存储器单元205，且可作为编程操作的一部分而发生。已编程存储器单元在一些情况下可被视为存储逻辑0。在第二电压相对于晶体管210的体节点245(例如，经由字线260)施加到控制节点240时(例如，在控制节点240处于比体节点245更低的电压下时)，电子可离开浮动栅极220。从浮动栅极220去除电子可称为经擦除存储器单元205，且可作为擦除操作的一部分而发生。经擦除存储器单元可在一些情况下被视为存储逻辑1。在一些情况下，存储器单元205可归因于页175的存储器单元205共享共同字线260而在页175粒度级别下编程，且存储器单元205可归因于块的存储器单元205共享共同偏置的体节点245而在块170粒度级别下经擦除。

与写入SLC存储器单元205相比，写入多层级(例如，MLC、TLC或QLC)存储器单元205可能涉及在更精细粒度级别下将不同电压施加到存储器单元205(例如，施加到其控制节点240或体节点245)以更精细地控制存储在浮动栅极220上的电荷的量，由此实现待表示的一组较大逻辑值。因此，相对于SLC存储器单元205，多层级存储器单元205可提供更大的存储密度，但在一些情况下，可能涉及用于支持电路系统的更窄读取或写入容限或更大复杂度。

电荷捕集NAND存储器单元205可与浮动栅极NAND存储器单元205以类似方式操作，但作为将电荷存储在浮动栅极220上的替代或补充，电荷捕集NAND存储器单元205可存储表示控制栅极215下方的介电材料中的逻辑状态的电荷。因此，电荷捕集NAND存储器单元205可包含或可不包含浮动栅极220。

在一些实例中，存储器单元205的每一行可连接到对应字线260，并且存储器单元205的每一列可连接到对应数字线265。因此，一个存储器单元205可位于字线260与数字线265的交叉点处。此交叉点可称为存储器单元205的地址。数字线265可替代地称为位线。在一些情况下，字线260和数字线265可大体上彼此垂直且可形成存储器单元205的阵列。在一些情况下，字线260和数字线265可大体上称为存取线或选择线。

在一些情况下，存储器装置200可包含三维(3D)存储器阵列，其中可在彼此的顶部上形成多个二维(2D)存储器阵列。与2D阵列相比，这可以增加可以放置或制造在单个裸片或衬底上的存储器单元205的数量，这又可以降低生产成本或提高存储器阵列的性能或两者兼而有之。在图2的实例中，存储器装置200包含存储器单元205的多个层级(例如，叠组)。在一些实例中，所述层级可由电绝缘材料分隔开。每一层级可以对准或定位成使得存储器单元205可以在每一层级上彼此对准(例如，精确对准、重叠或大致对准)，从而形成存储器单元堆叠275。在一些情况下，存储器单元堆叠275可称为存储器单元205的串。

可通过行解码器260-a和列解码器250控制存取存储器单元205。举例来说，行解码器260-a可从存储器控制器255接收行地址且基于接收到的行地址而激活适当字线260。类似地，列解码器250可从存储器控制器255接收列地址且激活适当数字线265。因此，通过激活一个字线260和一个数字线265，可存取一个存储器单元205。

在存取后，可通过感测组件270读取或感测存储器单元205。举例来说，感测组件270可配置成基于通过存取存储器单元205产生的信号而确定存储器单元205的所存储逻辑值。信号可包含存储器单元205的数字线265上的电流、电压或电流和电压两者，并且可取决于由存储器单元205存储的逻辑值。感测组件270可包含配置成检测及放大数字线265上的信号(例如，电流或电压)的各种晶体管或放大器。由感测组件270检测到的存储器单元205的逻辑值可经由输入/输出组件280输出。在一些情况下，感测组件270可为列解码器250或行解码器260-a的一部分，或感测组件270可以其它方式连接到列解码器250或行解码器260-a，或与列解码器250或行解码器260-a电子通信。

可通过激活相关字线260和数字线265以使逻辑值(例如，表示一或多个信息位)能够存储在存储器单元205中来编程或写入存储器单元205。列解码器250或行解码器260-a可例如从输入/输出组件280接受将写入到存储器单元205的数据。如先前所论述，在NAND存储器(例如，在一些NAND和3D NAND存储器装置中使用的快闪存储器)的情况下，可通过将电子存储在浮动栅极或绝缘层中来写入存储器单元205。

存储器控制器255可通过各种组件，例如行解码器260-a、列解码器250和感测组件270控制存储器单元205的操作(例如，读取、写入、重写、刷新)。在一些情况下，行解码器260-a、列解码器250和感测组件270中的一或多个可与存储器控制器255处于相同位置。存储器控制器255可产生行地址信号和列地址信号以便激活所需字线260和数字线265。在一些实例中，存储器控制器255可产生及控制在存储器装置200的操作期间使用的各个电压或电流。

如上文和本文中其它地方所描述，存储器装置200中的存储器单元可具有变化的性能等级。举例来说，在存储器装置200执行顺序写入操作时，与多层级存储器单元相比，SLC存储器单元可更快地执行顺序写入操作。在一些实例中，主机系统(例如，参考图1所描述的主机系统105)不了解存储器装置200当前正在哪一性能等级下操作。在其它实例中，主机系统可能不了解存储器装置可在何时从一个性能等级转换到另一性能等级。也就是说，主机系统可能不了解在存储器装置200转换成将数据存储在多层级存储器单元205中之前，SLC存储器单元可存储多少数据。因此，即使主机系统请求存储器装置200将数据存储在SLC存储器单元处(例如，在写突发命令中)，存储器装置200仍可随着SLC存储器单元中的可用空间可能耗尽而具有性能等级的改变。在主机系统不了解性能等级时或在可发生转换时，整个系统(例如，参考图1所描述的系统100)可利用增加的资源。

如本文中所描述，存储器装置200可确定与多个性能等级相关联的参数，因为其处理例如顺序写入操作的命令且将其存储在可由主机系统存取的寄存器处。举例来说，存储器装置200可确定保持与SLC存储器单元相关联的可用地址空间。在一些实例中，存储器装置200还可确定恢复SLC存储器单元中的额外空间的持续时间(例如，SLC存储器单元处的垃圾收集操作的持续时间)。存储器装置200还可确定多层级存储器单元的类似参数(例如，剩余多少地址空间和恢复额外空间的持续时间)。通过允许主机系统可存取这些参数，存储器装置200可更高效地消耗与多个性能等级相关联的资源。

图3说明根据本文所公开的实例的支持多级存储器装置性能通知的顺序写入性能分布300的实例。顺序写入分布300可与本文中所描述且参考图1和2中所描述的系统由系统或其组件执行的写入操作相关联。举例来说，顺序写入分布300可与主机系统(例如，参考图1所描述的主机系统105)和存储器系统(例如，参考图1所描述的存储器系统110)相关联。顺序写入分布300可描绘存储器系统可在一或多个顺序写入操作期间操作所处的多个性能等级。

顺序写入性能分布300的y轴可表示在存储器系统处执行的顺序写入操作期间所测量的整体性能。在一些实例中，性能310可与顺序写入速度相关联，例如存储器系统正存储从主机系统接收的数据(例如，将数据写入到存储器单元)的快速程度。在其它实例中，性能310可与主机系统和存储器系统之间的数据传送速率相关联，例如在给定时段内的写入操作期间在主机系统与存储器系统之间传送多少数据的测量值。

顺序写入性能分布300的x轴可表示所使用的LBA的数量。举例来说，存储器系统可具有与存储器系统中的存储器单元的数量相关联的可用LBA的数量。在用于存储从主机装置接收到的数据的可用LBA的数量上描绘顺序写入分布330。

突发阶段315可与顺序写入性能分布330中的第一性能等级相关联。在一些实例中，突发阶段315可与存储器系统的高速缓存器相关联。也就是说，突发阶段315可与存储器系统中用作高速缓存器的第一存储器单元集(例如，第一存储器阵列)相关联。在一些实例中，突发阶段315的性能等级可表示可如何快速编程(例如，写入到)第一存储器单元集。在一些情况下，突发阶段315可与SLC存储器单元相关联。在其它情况下，突发阶段315可与不同存储器类型相关联，例如3DXP或FeRAM存储器。与突发阶段315相关联的存储器可具有相对较高的顺序写入速度，且与维持阶段320及脏阶段325相比，突发阶段315可具有较高的整体性能。

维持阶段320可与顺序写入性能分布300中的第二性能等级相关联。在一些实例中，维持阶段320可与存储器系统的主存储存储器相关联。举例来说，维持阶段320可与存储器系统中的第二存储器单元集(例如，第二存储器阵列)相关联。在一些实例中，维持阶段315的性能等级可表示可如何快速编程(例如，写入到)第二存储器单元集。在一些情况下，维持阶段320可与MLC、TLC、QLC或PLC存储器单元(例如，参考图2所描述)相关联。与维持阶段320相关联的存储器可具有相对较高的存储容量，且因此与突发阶段相比，存储器系统可以在维持阶段操作更长的时间或进行更多的写入操作。

脏阶段325可与顺序写入性能分布300中的第三性能等级相关联。在一些实例中，脏阶段325可与存储器系统处的存储器组织操作相关联。举例来说，脏阶段325可与存储器系统处的垃圾收集操作相关联。由于存储器系统在垃圾收集操作期间将数据传送到新位置(例如，参考图1所论述)，因此同一时间期间顺序写入操作的整体性能可为低的。虽然脏阶段325展示为在维持阶段320之后发生，但在一些实例中，与脏阶段325相关联的操作可在突发阶段315或维持阶段320之后或期间发生。也就是说，主机系统可在任何时段期间在存储器系统处发起存储器组织操作，且在存储器组织操作期间的性能可由脏阶段325表示。

在由主机系统在存储器系统处发起的顺序写入操作期间，主机系统可能不了解存储器系统当前正在操作的顺序写入性能分布330的哪一阶段。在其它实例中，主机系统可能不了解存储器系统将在何时从顺序写入性能分布300的一个等级转换到另一等级。在任一情况下，可降低顺序写入操作的整体性能。举例来说，主机系统可能不了解在顺序写入命令的执行期间，存储器系统将从突发阶段315转换到维持阶段320。在其它实例中，主机系统可能不了解存储器组织操作的长度，且在存储器系统释放额外空间时发送顺序写入命令。另外或替代地，主机系统不了解存储器装置的性能等级可减小基准测试的结果。也就是说，系统(例如，系统100)可发起基准测试，且存储器系统可在基准测试的执行期间从性能的一个等级转换到性能的另一等级。这可减小在基准测试期间测量的整体性能。

如本文中所描述，存储器系统可通知主机与性能等级之间的转换相关联的参数，使得主机系统可在每一性能等级处更高效地消耗资源。举例来说，存储器系统可确定对应性能等级的空闲地址空间或恢复给定性能等级的持续时间。通过知道存储器系统当前正在哪一阶段操作，主机系统可能够与存储器系统协调以增加顺序写入操作的整体性能，例如通过修改操作序列以允许存储器系统保持阶段中或转换到具有较高性能等级的阶段。也就是说，主机系统可能够更好地与存储器系统协调以增加存储器系统在具有较高性能等级的阶段(例如，突发阶段315)处操作的持续时间。

图4说明根据本文所公开的实例的支持多级存储器装置性能通知的寄存器400的实例。在一些实例中，寄存器400可存储在存储器系统(例如，参考图1所描述的存储器系统110)处。在一些实例中，寄存器400可由主机系统(例如，参考图1所描述的主机系统105)存取。

在此实例中，寄存器400可具有寄存器405-a到405-d。在其它实例中，寄存器400可包含多于或少于四个(4)个寄存器405。寄存器405可配置成存储信息、参数和命令信号(例如，用于存取操作、耗损均衡操作、ECC操作、初始化操作的命令，如参考图1所描述)。寄存器405可配置成可由主机系统存取。每一寄存器还可配置成具有以下属性：名称、存取属性、大小、类型、MDV、描述和附注。名称可配置成指示指定寄存器405的名称。存取属性可指示给定寄存器405是否可从主机系统读取或写入到主机系统，例如，可在给定寄存器405上执行的存取类型。大小可配置成指示存储在每一寄存器405中的数据的大小。大小可具有各种粒度，例如大小可在kB(千字节)或MB(兆字节)中。所述类型可配置成识别装置层级属性或属性阵列。在一些实例中，类型还可包含指定索引字段中的有效值的量的“#Ind.”信息。在类型识别属性阵列时，类型可包含指示选择器字段的有效值的量的额外“#Sel.”值。MDV可配置成指示在装置制造之后指定属性值的制造商默认值(MDV)。描述可配置成解释或识别存储在每一寄存器405中的寄存器值415的目的。附注可配置成指示每一寄存器405的其它属性中未指定的额外信息。

每一寄存器405还可包含寄存器地址410和寄存器值415。寄存器地址可为配置成指示待检索的特定类型的描述符的值。举例来说，寄存器地址410可指示选择寄存器405的装置描述符、单元描述符或串描述符。寄存器值415可为存储在每一寄存器405中的数据、参数或值。

如本文中且参考图3所描述，存储器系统可具有与执行顺序写入操作相关联的多个性能阶段(例如，参考图3所描述的顺序写入性能分布300)。为避免资源的额外消耗，存储器系统可配置成向主机系统通知与给定阶段或从一个阶段或性能阶段到另一个阶段或性能阶段的转换相关联的各种参数。存储器系统可将这些参数存储在寄存器405-a到405-d处。主机系统可随后发送从寄存器405-a到405-d读取参数的读取命令。

举例来说，寄存器405-a可将与突发阶段(例如参考图3所描述的突发阶段315)性能的剩余LBA空间相关联的参数作为寄存器值415存储。在此类实例中，寄存器405-a可具有用于寄存器地址410的值40h。寄存器405-a的其它属性可包含名称“用于突发写入性能的剩余LBA空间”、只读存取属性、四(4)个字节的大小、用于所述类型的值A/LU/0或D、用于所述MDV的值00h。描述可指示存储为寄存器值415的参数与在与突发阶段相关联的存储器中可用的空间量相关联。举例来说，存储器系统可确定与突发阶段相关联的存储器单元的数量(例如，第一存储器单元集)，所述存储器单元可用于存储从主机系统接收到的写入到存储器系统的数据。存储器系统接着可确定与可用的存储器单元的数量相关联的大小，且将信息存储在寄存器405-a的寄存器值415中。寄存器值415可指示以kB、MB、GB(千兆字节)、TB(太字节)等为单位的大小，根据存储器系统的存储容量递增。大小的粒度可取决于存储器系统的大小而变化。作为存储在寄存器405-a中的参数的实例，寄存器值415可指示存储器中不存在与突发阶段相关联的可用空间。在其它实例中，寄存器值415可指示与突发相关联的存储器中可用的一(1)MB空间。

在一些实例中，寄存器405-b可将与用于维持阶段(例如参考图3所描述的维持320)性能的剩余LBA空间相关联的参数作为寄存器值415存储。在此类实例中，寄存器405-b可具有用于寄存器地址410的值41h。寄存器405-b的其它属性可包含名称“用于维持写入性能的剩余LBA空间”、只读存取属性、四(4)个字节的大小、用于所述类型的值A/LU/0或D、用于所述MDV的值00h。描述可指示存储为寄存器值415的参数与在与维持阶段相关联的存储器中可用的空间量相关联。举例来说，存储器系统可确定与维持阶段相关联的存储器单元的数量(例如，第二存储器单元集)，所述存储器单元可用于存储从主机系统接收到的写入到存储器系统的数据。存储器系统接着可确定与可用的存储器单元的数量相关联的大小，且将信息存储在寄存器405-b的寄存器值415中。如上文所描述，寄存器值415可指示以kB、MB、GB、TB等为单位的大小，根据存储器系统的存储容量递增。另外或替代地，寄存器405-b的寄存器值415中利用的大小的粒度可与寄存器405-a的寄存器值415中利用的大小的粒度相同或不同。举例来说，寄存器405-b中的寄存器值415可指示与维持相关联的存储器中可用的一(1)GB的空间。

在一些实例中，寄存器405-c可将表示与从维持阶段转换回到突发阶段相关联的持续时间的参数作为寄存器值415而存储。也就是说，存储器系统可确定指示从维持阶段恢复到突发阶段的持续时间的参数。恢复的持续时间可与用于每一性能等级中的自由空间的存储器组织操作相关联。举例来说，存储器系统可发起垃圾收集操作以释放存储器中的与突发阶段相关联的额外空间，且参数可指示垃圾收集操作的持续时间。举例来说，在参数表示从维持阶段转换回到突发阶段的持续时间时，寄存器405-c可具有寄存器地址410的值42h。寄存器405-c的其它属性可包含名称“用于从维持写入的突发写入的恢复时间”、只读存取属性、四(4)个字节的大小、用于类型30的值A/LU/0或D、用于MDV的值00h。描述可指示存储为寄存器值415的参数与将用以从维持等级恢复突发等级的时间量相关联。举例来说，寄存器值415可指示存储器系统将花费十(10)秒以从维持阶段恢复到突发阶段。取决于存储器系统的存储容量和存储器组织操作的大小，时间量可具有不同粒度，例如纳秒、毫秒、秒、分钟、小时等。

在一些实例中，寄存器405-d可将表示与从脏阶段转换回到维持阶段相关联的持续时间的参数作为寄存器值415而存储。也就是说，存储器系统可确定指示从脏阶段恢复到维持阶段的持续时间的参数。举例来说，存储器系统可发起垃圾收集操作以释放存储器中的与维持相关联的额外空间，且参数可指示垃圾收集操作的持续时间。在参数表示从脏阶段转换回到维持阶段的持续时间时，寄存器405-d可具有寄存器地址410的值43h。寄存器405-d的其它属性可包含名称“用于从脏写入的维持写入的恢复时间”、只读存取属性、四(4)个字节的大小、用于类型的值A/LU/0或D、用于MDV的值00h。描述可指示存储为寄存器值415的参数与将用以从脏等级恢复维持等级的时间量相关联。举例来说，寄存器值415可指示存储器系统将花费40秒以从脏阶段恢复到维持阶段。寄存器405-d中的寄存器值415的粒度可与寄存器405-c中寄存器值415的粒度不同或相同，例如以分钟而非秒为单位。

应注意，上文针对寄存器地址410的值所列的实例和其它属性(包含名称、存取属性、大小、类型、MDV、描述和附注)不是限制性的。也就是说，寄存器405可具有除本文中所描述的地址、值或属性之外的地址、值或属性。

图5说明根据本文所公开的实例的支持多级存储器装置性能通知的过程流程图500的实例。过程流程图500可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理系统、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实例中，过程流程图500可由参考图1所描述的系统(例如，系统100)执行。举例来说，过程流程图500可由主机系统505(例如，参考图1所描述的主机系统105)和存储器系统510(例如，参考图2所描述的存储器系统110)执行。在一些实例中，系统存储器可执行代码的集合以控制存储器装置的功能元件以执行下文描述的功能。尽管以特定的顺序或次序显示，但除非另有说明，否则可以修改过程的次序。因此，所说明实例用作实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，可在各种实例中省略一或多个过程。因此，并非每一实例中都使用所有过程。其它过程流程也是可能的。

在515处，可接收到第一写入命令。举例来说，存储器系统510可从主机系统505接收第一写入命令。可在存储器系统控制器(例如，参考图1所描述的存储器系统控制器115)处接收到第一写入命令。在一些实例中，存储器系统可接收与顺序写入操作相关联的第一写入命令。存储器系统控制器可从主机系统接收额外写入命令，每一额外写入命令与不同数据相关联。

在520处，可执行第一写入命令。举例来说，存储器系统510可执行第一写入命令。存储器系统控制器可在与第一写入命令相关联的存储器单元集上发起写入操作且将与第一写入命令相关联的数据集写入到存储器单元集。在一些实例中，第一写入命令可为顺序写入命令(例如，参考图1所描述)。

在525处，可确定参数。举例来说，存储器系统控制器可在执行第一写入命令之后确定参数。在一些实例中，参数可与参考图4所描述的性能等级之间的转换相关联。举例来说，存储器系统可确定可用于将数据存储在与性能的突发等级(例如，参考图3所描述的突发阶段315)或维持等级(例如，参考图3所描述的维持阶段320)相关联的存储器中的空间量。在其它实例中，存储器系统可确定与从维持阶段恢复到突发阶段或从脏阶段恢复到维持阶段相关联的持续时间。可基于执行写入命令而确定参数。也就是说，存储器系统可基于在第一写入命令的执行期间存储在与突发阶段相关联的存储器中的数据的数量而确定可用于将数据存储在与突发阶段相关联的存储器中的空间量。

在530处，可接收到第二写入命令。举例来说，存储器系统510可从主机系统505接收第二写入命令。可在存储器系统控制器处接收到第二写入命令。在一些实例中，存储器系统可接收与顺序写入操作相关联的第二写入命令。

在535处，可执行第二写入命令。举例来说，存储器系统510可执行第二写入命令。存储器系统控制器可在与第二写入命令相关联的存储器单元集上发起写入操作且将与第二写入命令相关联的数据集写入到存储器单元集。在一些实例中，第二写入命令可为顺序写入命令写入命令。

在540处，可更新参数。举例来说，存储器系统控制器可在执行第二写入命令之后更新参数。在一些实例中，执行接收到的第二写入命令可改变与突发或维持阶段相关联的存储器中可用的空间量。在此类实例中，存储器系统控制器可更新参考525确定的参数。举例来说，第二写入命令可在存储器与突发阶段相关联时发生。在执行第二写入命令之后，存储器系统可确定与突发阶段相关联的存储器中可用的空间量已减小。存储器系统可因此更新存储与用于突发阶段的剩余空间(例如，LBA空间)相关联的参数的寄存器。替代地，在存储器与维持阶段相关联时，可发生第二写入命令。存储器系统可更新存储与用于维持阶段的剩余空间(例如，LBA空间)相关联的参数或与从维持阶段恢复到突发阶段相关联的持续时间的寄存器。然而，替代地，在存储器与脏阶段相关联时，可发生第二写入命令。存储器系统可更新存储与相关联于从脏阶段恢复到维持阶段的持续时间相关联的参数的寄存器。

在545处，可接收到读取命令。举例来说，存储器系统510可从主机系统505接收读取命令。可在存储器系统控制器接收读取命令。在一些实例中，存储器系统可接收与存储在525或540处由存储器系统确定的一或多个参数的寄存器(例如，参考图4所描述的寄存器405)相关联的读取命令。主机系统可请求参数中的一或多个以确定存储器系统在执行顺序写入操作时正在哪一等级处操作。举例来说，主机系统505可请求可用于将数据存储在与突发阶段相关联的存储器中的空间量。

在550处，存储器系统510可将在525或540处由存储器系统确定的一或多个参数输出到主机系统505。由存储器系统发送的参数可与在545处接收到的读取命令相关联。也就是说，如果从主机系统505接收的读取命令请求第一参数，那么存储器系统可输出第一参数(例如，可用于将数据存储在与突发阶段相关联的存储器中的空间量)。可从寄存器读取参数。

在555处，可发起存储器组织操作。举例来说，主机系统505可发起存储器组织操作。在从存储器系统510接收参数之后，主机系统505可知道存储器系统510处的当前性能等级，且存储器系统510何时可在执行顺序写入操作时转换到另一性能等级。也就是说，主机系统505可利用参数以与存储器系统510更好地协调且更有效地使用资源。举例来说，主机系统505可确定待发送到存储器系统510的下一顺序写入命令与数据的第一大小相关联。对应于可用于将数据存储在与突发相关联的存储器中的大小的参数可具有第二大小。如果主机系统505确定第一大小大于第二大小(例如，写入命令将使得存储器系统在执行期间从突发转换到维持)，那么主机系统505可发起存储器组织操作(例如，垃圾收集操作)以增加与突发相关联的存储器中可用空间的量。举例来说，主机系统505可确定待发起的基准测试具有两个GB的大小，但与突发相关联的存储器中的可用大小为一GB。在此情况下，主机系统505可发起垃圾收集操作以在发起基准测试之前在与突发相关联的存储器处释放至少一个GB的空间。在其它实例中，主机系统505可利用与从一个性能等级到另一性能等级的转换相关联的持续时间来调度存储器组织操作。举例来说，如果主机系统505了解将花费十(10)分钟来从维持恢复突发，那么主机系统505可在系统(例如，参考图1所描述的系统100)较不活动时发起存储器组织操作，例如，如果系统为智能手机，那么主机系统505可在用户较不活动时(如在一或多个应用处于休眠或非活动状态中时)发起存储器组织操作。通过知道参数，主机系统505可更有效地利用资源。

在560处，可接收到存储器组织命令。举例来说，存储器系统510从主机系统505接收存储器组织命令。可在存储器系统控制器接收到存储器组织命令。

在565处，可执行存储器组织操作。举例来说，存储器系统510可执行存储器组织操作。在一些实例中，存储器系统可通过传送数据而执行存储器组织操作。举例来说，存储器系统510可将存储在与突发阶段相关联的存储器中的数据(例如，无效数据)传送到与维持阶段相关联的存储器。在其它实例中，存储器系统510可通过从与维持阶段相关联的存储器擦除数据(例如，无效数据)而执行存储器组织操作。在任一情况下，存储器系统510在执行存储器组织操作时的性能等级可处于脏阶段(例如，参考图3所描述的脏阶段325)。在一些实例中，在执行存储器组织操作时，与存储器组织操作相关联的存储器单元集可为空闲的。也就是说，如果存储器系统510接收与存储器单元集相关联的额外写入命令，那么存储器系统510可终止且暂停存储器组织操作。在此类情况下，存储器系统510可在完成终止和/或暂停的存储器组织操作之前等待额外存储器组织命令。

在570处，可更新参数。举例来说，存储器系统控制器可在执行存储器组织操作之后更新参数。在一些实例中，执行存储器组织操作可改变与突发和维持阶段相关联的存储器中可用的空间量。在此类实例中，存储器系统控制器可更新参考525或540确定的参数。举例来说，在执行存储器组织操作之后，存储器系统510可确定与突发阶段相关联的存储器中可用的空间量已增加。在其中暂停或终止存储器组织操作的情况下(例如，参考565所描述)，存储器系统510可更新与恢复突发或维持阶段相关联的持续时间。这可使得主机系统505能够发送后续读取命令以接收信息且确定将利用多少额外时间来完成终止的存储器组织操作。在系统较不活动时，主机系统505可发送后续存储器组织命令以完成存储器组织操作，如参考555所描述。

图6展示根据本文所公开的实例的支持多级存储器装置性能通知的存储器系统605的框图600。存储器系统605可以是参考图1至5所描述的存储器系统的各方面的实例。存储器系统605可包含存取命令接收器组件610、参数组件615、存储组件620、参数输出组件625、存储器组织组件630和存取操作组件635。这些模块中的每一个可以直接或间接地彼此通信(例如，经由一或多个总线)。

存取命令接收器组件610可接收与第一类型的第一存储器单元集和第二类型的第二存储器单元集相关联的存取命令集，其中第一性能等级与对第一存储器单元集的存取相关联且第二性能等级与对第二存储器单元集的存取相关联。在一些实例中，存取命令接收器组件610可在存储第一参数之后接收与第一寄存器相关联的读取命令。在一些情况下，存取命令接收器组件610可在存储第二参数之后接收与第二寄存器相关联的读取命令。在一些情况下，存取命令接收器组件610可接收发起与第一存储器单元集和第二存储器单元集相关联的存储器组织操作的命令。在一些实例中，存取命令接收器组件610可接收与第一存储器单元集相关联的存取命令。

参数组件615可基于接收存取命令集而确定与第一性能等级和第二性能等级之间的转换相关联的第一参数。在一些实例中，参数组件615可确定第一存储器单元集中可用于存储写入到存储器系统的数据的存储器单元的数量，其中第一参数指示所述数量。在一些情况下，参数组件615可确定与从第二性能等级转换到第一性能等级相关联的持续时间，其中第一参数指示所述持续时间。

在一些情况下，参数组件615可确定与第二性能等级和第三性能等级之间的转换相关联的第二参数。在一些实例中，参数组件615可确定第二存储器单元集中可用于存储写入到存储器系统的数据的存储器单元的数量，其中第二参数指示所述数量。在一些情况下，参数组件615可确定与从第三性能等级转换到第二性能等级相关联的持续时间，其中第二参数指示所述持续时间。在一些情况下，参数组件615可基于发起存储器组织操作而更新存储在第一寄存器中的第一参数。在一些实例中，参数组件615可基于终止存储器组织操作而更新存储在第一寄存器中的第一参数。

存储组件620可基于确定第一参数而将第一参数存储在第一寄存器中。在一些实例中，存储组件620可基于确定第二参数而将第二参数存储在第二寄存器中。在一些情况下，存储组件620中的第一存储器单元集与存储器系统的高速缓存存储器阵列相关联。

参数输出组件625可基于接收读取命令而从第一寄存器输出第一参数。在一些实例中，参数输出组件625可从第二寄存器输出第二参数。

存储器组织组件630可基于接收命令而发起存储器组织操作。在一些实例中，存储器组织组件630可基于发起存储器组织操作而将数据集从第一存储器单元集传送到第二存储器单元集。在一些情况下，存储器组织组件630可基于接收存取命令而终止存储器组织操作。

存取操作组件635可在第一持续时间中对与第一性能等级相关联的第一存储器单元集执行存取。在一些情况下，存取操作组件635可在第二持续时间中对与第二性能等级相关联的第二存储器单元集执行存取，第二持续时间超出第一持续时间。

图7展示说明根据本公开的各方面的支持多级存储器装置性能通知的一或多种方法700的流程图。方法700的操作可由如本文中所描述的存储器系统或其组件实施。举例来说，方法700的操作可由参考图6所描述的存储器系统执行。在一些实例中，存储器系统可执行指令集以控制存储器系统的功能元件来执行所描述的功能。另外或替代地，存储器系统可使用专用硬件执行所描述的功能的各方面。

在705处，存储器系统可接收与第一类型的第一存储器单元集和第二类型的第二存储器单元集相关联的存取命令集，其中第一性能等级与对第一存储器单元集的存取相关联且第二性能等级与对第二存储器单元集的存取相关联。可根据本文中所描述的方法执行705的操作。在一些实例中，可由参考图6所描述的存取命令接收器组件执行705的操作的各方面。

在710处，存储器系统可基于接收存取命令集而确定与第一性能等级和第二性能等级之间的转换相关联的第一参数。可根据本文中所描述的方法执行710的操作。在一些实例中，可由参考图6所描述的参数组件执行710的操作的各方面。

在715处，存储器系统可基于确定第一参数而将第一参数存储在第一寄存器中。可根据本文中所描述的方法执行715的操作。在一些实例中，可由参考图6所描述的存储组件执行715的操作的各方面。

在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法700。设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：接收与第一类型的第一存储器单元集和第二类型的第二存储器单元集相关联的存取命令集，其中第一性能等级与对第一存储器单元集的存取相关联且第二性能等级与对第二存储器单元集的存取相关联；基于接收存取命令集而确定与第一性能等级和第二性能等级之间的转换相关联的第一参数；以及基于确定第一参数而将第一参数存储在第一寄存器中。

在本文中所描述的方法700和设备的一些情况下，确定第一参数可包含用于以下的操作、特征、构件或指令：确定第一存储器单元集中可用于存储写入到存储器系统的数据的存储器单元的数量，其中第一参数指示所述数量。

在本文中所描述的方法700和设备的一些情况下，确定第一参数可包含用于以下的操作、特征、构件或指令：确定与从第二性能等级转换到第一性能等级相关联的持续时间，其中第一参数指示所述持续时间。

本文中所描述的方法700和设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在存储第一参数之后接收与第一寄存器相关联的读取命令；以及基于接收读取命令而从第一寄存器输出第一参数。

本文中所描述的方法700和设备的一些情况可进一步包含用于以下的操作、特征、构件或指令：确定与第二性能等级和第三性能等级之间的转换相关联的第二参数；以及基于确定第二参数而将第二参数存储在第二寄存器中。

在本文中所描述的方法700和设备的一些情况下，确定第二参数可包含用于以下的操作、特征、构件或指令：确定第二存储器单元集中可用于存储写入到存储器系统的数据的存储器单元的数量，其中第二参数指示所述数量。

在本文中所描述的方法700和设备的一些实例中，确定第二参数可包含用于以下的操作、特征、构件或指令：确定与从第三性能等级转换到第二性能等级相关联的持续时间，其中第二参数指示所述持续时间。

本文中所描述的方法700和设备的一些情况可进一步包含用于以下的操作、特征、构件或指令：在存储第二参数之后接收与第二寄存器相关联的读取命令；以及从第二寄存器输出第二参数。

本文中所描述的方法700和设备的一些情形可进一步包含用于以下的操作、特征、构件或指令：接收发起与第一存储器单元集和第二存储器单元集相关联的存储器组织操作的命令；基于接收命令而发起存储器组织操作；以及基于发起存储器组织操作而更新存储在第一寄存器中的第一参数。

本文中所描述的方法700和设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：基于发起存储器组织操作而将数据集从第一存储器单元集传送到第二存储器单元集。

本文中所描述的方法700和设备的一些情况可进一步包含用于以下的操作、特征、构件或指令：接收与第一存储器单元集相关联的存取命令；基于接收存取命令而终止存储器组织操作；以及基于终止存储器组织操作而更新存储在第一寄存器中的第一参数。

在本文中所描述的方法700和设备的一些情况下，第一性能等级可与对第一存储器单元集执行存取的第一持续时间相关联，且第二性能等级可与对第二存储器单元集执行存取的第二持续时间相关联，第二持续时间超出第一持续时间。

在本文中所描述的方法700和设备的一些实例中，第一存储器单元集可与存储器系统的高速缓存存储器阵列相关联。

应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可以组合来自方法中的两个或更多个的部分。

描述一种设备。设备可包含：第一类型的第一存储器单元集和第二类型的第二存储器单元集，其中第一性能等级与对第一类型的第一存储器单元集的存取相关联且第二性能等级与对第二类型的第二存储器单元集的存取相关联；接口，其与第一存储器单元集和第二存储器单元集耦合；控制电路，其与接口、第一存储器单元集和第二存储器单元集耦合，其中控制电路配置成确定与第一性能等级和第二性能等级之间的转换相关联的第一参数且基于确定第一参数而将第一参数存储在第一寄存器中。

在一些情况下，控制电路可进一步配置成确定第一存储器单元集中可用于存储写入到存储器系统的数据的存储器单元的数量，其中第一参数指示所述数量。

在一些实例中，控制电路可进一步配置成确定与从第二性能等级转换到第一性能等级相关联的持续时间，其中第一参数指示所述持续时间。

在一些情况下，控制电路可进一步配置成在存储第一参数之后接收与第一寄存器相关联的读取命令，且基于接收读取命令而从第一寄存器输出第一参数。

在一些情况下，控制电路可进一步配置成确定与第二性能等级和第三性能等级之间的转换相关联的第二参数，且基于确定第二参数而将第二参数存储在第二寄存器中。

在一些实例中，控制电路可进一步配置成确定第二存储器单元集中可用于存储写入到存储器系统的数据的存储器单元的数量，其中第二参数指示所述数量。

在一些情况下，控制电路可进一步配置成确定与从第三性能等级转换到第二性能等级相关联的持续时间，其中第二参数指示所述持续时间。

在一些情况下，控制电路可进一步配置成在存储第二参数之后接收与第二寄存器相关联的读取命令，且从第二寄存器输出第二参数。

在一些实例中，控制电路可进一步配置成：接收发起与第一存储器单元集和第二存储器单元集相关联的存储器组织操作的命令；基于接收命令而发起存储器组织操作；以及基于发起存储器组织操作而更新存储在第一寄存器中的第一参数。

在一些情况下，控制电路可进一步配置成基于发起存储器组织操作而将数据集从第一存储器单元集传送到第二存储器单元集。

在一些情况下，控制电路可进一步配置成：接收与第一存储器单元集相关联的存取命令；基于接收存取命令而终止存储器组织操作；以及基于终止存储器组织操作而更新存储在第一寄存器中的第一参数。

在一些实例中，第一性能等级可与对第一存储器单元集执行存取的第一持续时间相关联，且第二性能等级可与对第二存储器单元集执行存取的第二持续时间相关联，第二持续时间超出第一持续时间。

在一些情况下，第一存储器单元集可与存储器系统的高速缓存存储器阵列相关联。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传达，在闭路关系中，信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可以是绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或通道分离。如果通道是n型的(即，多数载流子为电子)，那么FET可被称为n型FET。如果通道是p型(即，多数载流子是空穴)，那么FET可被称为p型FET。通道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致通道变得导电。在大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。在小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，这些技术可在并无这些具体细节的情况下实践。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中本公开所描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器；但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它这类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文中所使用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者，通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于携载或存储呈指令或数据结构形式的所需程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。同样，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字影音光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘利用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种存储器系统，其包括：

第一类型的第一存储器单元集和第二类型的第二存储器单元集，其中第一性能等级与对所述第一类型的所述第一存储器单元集的存取相关联且第二性能等级与对所述第二类型的所述第二存储器单元集的存取相关联；

接口，其与所述第一存储器单元集和所述第二存储器单元集耦合；以及

控制电路，其与所述接口、所述第一存储器单元集和所述第二存储器单元集耦合，其中所述控制电路配置成：

确定与所述第一性能等级和所述第二性能等级之间的转换相关联的第一参数；以及

至少部分地基于确定所述第一参数而将所述第一参数存储在第一寄存器中。

2.根据权利要求1所述的存储器系统，其中为确定所述第一参数，所述控制电路进一步配置成：

确定所述第一存储器单元集中能够用于存储写入到所述存储器系统的数据的存储器单元的数量，其中所述第一参数指示存储器单元的所述数量。

3.根据权利要求1所述的存储器系统，其中为确定所述第一参数，所述控制电路进一步配置成：

确定与从所述第二性能等级转换到所述第一性能等级相关联的持续时间，其中所述第一参数指示所述持续时间。

4.根据权利要求1所述的存储器系统，其中所述控制电路进一步配置成：

在存储所述第一参数之后接收与所述第一寄存器相关联的读取命令；以及

至少部分地基于接收所述读取命令而从所述第一寄存器输出所述第一参数。

5.根据权利要求1所述的存储器系统，其中所述控制电路进一步配置成：

确定与所述第二性能等级和第三性能等级之间的转换相关联的第二参数；以及

至少部分地基于确定所述第二参数而将所述第二参数存储在第二寄存器中。

6.根据权利要求5所述的存储器系统，其中为确定所述第二参数，所述控制电路进一步配置成：

确定所述第二存储器单元集中能够用于存储写入到所述存储器系统的数据的存储器单元的数量，其中所述第二参数指示存储器单元的所述数量。

7.根据权利要求5所述的存储器系统，其中为确定所述第二参数，所述控制电路进一步配置成：

确定与从所述第三性能等级转换到所述第二性能等级相关联的持续时间，其中所述第二参数指示所述持续时间。

8.根据权利要求5所述的存储器系统，其中所述控制电路进一步配置成：

在存储所述第二参数之后接收与所述第二寄存器相关联的读取命令；以及

从所述第二寄存器输出所述第二参数。

9.根据权利要求1所述的存储器系统，其中所述控制电路进一步配置成：

接收发起与所述第一存储器单元集和所述第二存储器单元集相关联的存储器组织操作的命令；

至少部分地基于接收所述命令而发起所述存储器组织操作；以及

至少部分地基于发起所述存储器组织操作而更新存储在所述第一寄存器中的所述第一参数。

10.根据权利要求9所述的存储器系统，其中所述控制电路进一步配置成：

至少部分地基于发起所述存储器组织操作而将数据集从所述第一存储器单元集传送到所述第二存储器单元集。

11.根据权利要求9所述的存储器系统，其中所述控制电路进一步配置成：

接收与所述第一存储器单元集相关联的存取命令；

至少部分地基于接收所述存取命令而终止所述存储器组织操作；以及

至少部分地基于终止所述存储器组织操作而更新存储在所述第一寄存器中的所述第一参数。

12.根据权利要求1所述的存储器系统，其中：

所述第一性能等级与对所述第一存储器单元集执行存取的第一持续时间相关联；且

所述第二性能等级与对所述第二存储器单元集执行存取的第二持续时间相关联，所述第二持续时间超出所述第一持续时间。

13.根据权利要求1所述的存储器系统，其中所述第一存储器单元集与所述存储器系统的高速缓存存储器阵列相关联。

14.一种由存储器系统执行的方法，其包括：

接收与第一类型的第一存储器单元集和第二类型的第二存储器单元集相关联的多个存取命令，其中第一性能等级与对所述第一存储器单元集的存取相关联且第二性能等级与对所述第二存储器单元集的存取相关联；

至少部分地基于接收所述多个存取命令而确定与所述第一性能等级和所述第二性能等级之间的转换相关联的第一参数；以及

至少部分地基于确定所述第一参数而将所述第一参数存储在第一寄存器中。

15.根据权利要求14所述的方法，其中确定所述第一参数包括：

确定所述第一存储器单元集中能够用于存储写入到所述存储器系统的数据的存储器单元的数量，其中所述第一参数指示存储器单元的所述数量。

16.根据权利要求14所述的方法，其中确定所述第一参数包括：

确定与从所述第二性能等级转换到所述第一性能等级相关联的持续时间，其中所述第一参数指示所述持续时间。

17.根据权利要求14所述的方法，其进一步包括：

在存储所述第一参数之后接收与所述第一寄存器相关联的读取命令；以及

至少部分地基于接收所述读取命令而从所述第一寄存器输出所述第一参数。

18.根据权利要求14所述的方法，其进一步包括：

确定与所述第二性能等级和第三性能等级之间的转换相关联的第二参数；以及

至少部分地基于确定所述第二参数而将所述第二参数存储在第二寄存器中。

19.根据权利要求18所述的方法，其中确定所述第二参数包括：

确定所述第二存储器单元集中能够用于存储写入到所述存储器系统的数据的存储器单元的数量，其中所述第二参数指示存储器单元的所述数量。

20.根据权利要求18所述的方法，其中确定所述第二参数包括：

确定与从所述第三性能等级转换到所述第二性能等级相关联的持续时间，其中所述第二参数指示所述持续时间。

21.根据权利要求18所述的方法，其进一步包括：

在存储所述第二参数之后接收与所述第二寄存器相关联的读取命令；以及

从所述第二寄存器输出所述第二参数。

22.一种非暂时性计算机可读媒体，其存储包括指令的代码，所述指令在由电子装置的处理器执行时使得所述电子装置：

确定与第一性能等级和第二性能等级之间的转换相关联的第一参数，其中所述第一性能等级与对第一类型的第一存储器单元集的存取相关联且所述第二性能等级与对第二类型的第二存储器单元集的存取相关联；以及

至少部分地基于确定所述第一参数而将所述第一参数存储在第一寄存器中。

23.根据权利要求22所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置：

确定所述第一存储器单元集中能够用于存储写入到存储器系统的数据的存储器单元的数量，其中所述第一参数指示存储器单元的所述数量。

24.根据权利要求22所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置：

确定与从所述第二性能等级转换到所述第一性能等级相关联的持续时间，其中所述第一参数指示所述持续时间。

25.根据权利要求22所述的非暂时性计算机可读媒体，其中所述指令在由所述电子装置的所述处理器执行时进一步使得所述电子装置：

在存储所述第一参数之后接收与所述第一寄存器相关联的读取命令；以及

至少部分地基于接收所述读取命令而从所述第一寄存器输出所述第一参数。

Images