CN114077394A - 将存储器系统数据传送到辅助阵列 - Google Patents

将存储器系统数据传送到辅助阵列 Download PDF

Info

Publication number
CN114077394A
CN114077394A CN202110907843.XA CN202110907843A CN114077394A CN 114077394 A CN114077394 A CN 114077394A CN 202110907843 A CN202110907843 A CN 202110907843A CN 114077394 A CN114077394 A CN 114077394A
Authority
CN
China
Prior art keywords
memory
memory array
information
power mode
reduced power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110907843.XA
Other languages
English (en)
Other versions
CN114077394B (zh
Inventor
N·格勒斯
梁卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114077394A publication Critical patent/CN114077394A/zh
Application granted granted Critical
Publication of CN114077394B publication Critical patent/CN114077394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625Power saving in storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3275Power saving in memory, e.g. RAM, cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629Configuration or reconfiguration of storage systems
    • G06F3/0634Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0685Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0683Plurality of storage devices
    • G06F3/0688Non-volatile semiconductor memory arrays
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本申请案是针对将存储器系统数据传送到辅助阵列。存储器系统可以被配置成用于响应于例如与不同操作电力级相关联的操作模式等的各种操作模式之间的转变而在相对易失性存储器阵列和相对非易失性存储器阵列之间传送信息。举例来说,在进入电力减小的模式之前,所述存储器系统可识别存储于易失性存储器阵列中的信息并且将所述所识别的信息传送到辅助非易失性存储器阵列。此类信息可返回到所述相对易失性存储器阵列以支持在退出所述电力减小的模式之后的存储器系统操作。在一些实例中,在所述存储器系统和所述主机系统之间交换的此类信息可与所述存储器系统的处理能力相关联,且所描述的操作可被称为将存储器系统处理信息暂停到辅助阵列。

Description

将存储器系统数据传送到辅助阵列
交叉引用
本专利申请案主张格罗什(Grosz)等人在2020年8月10日申请的标题为“将存储器系统数据传送到辅助阵列(TRANSFERRING MEMORY SYSTEM DATA TO AN AUXILIARYARRAY)”的第16/989,599号美国专利申请案的优先权,所述美国专利申请案转让给本受让人且明确地以全文引用的方式并入本文中。
技术领域
技术领域涉及将存储器系统数据传送到辅助阵列。
背景技术
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说,二进制存储器单元可被编程为常常对应于逻辑1或逻辑0的两个支持状态中的一个。在一些实例中,单个存储器单元可支持多于两个可能状态,存储器单元可存储所述两个可能状态中的任一个。为了存取由存储器装置存储的信息,组件可读取或感测存储器装置内的一或多个存储器单元的状态。为了存储信息,组件可将存储器装置内的一或多个存储器单元写入或编程到对应状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、三维交叉点存储器(3D Xpoint)、或非(NOR)和与非(NAND)存储器装置等。存储器装置可以是易失性或非易失性的。易失性存储器单元(例如,DRAM单元)除非由外部电源周期性地刷新,否则可能随时间推移而丢失其编程状态。非易失性存储器单元(例如,NAND存储器单元)即使在不存在外部电源的情况下仍可在很长一段时间内维持其编程状态。
发明内容
描述一种设备。所述设备可包含第一存储器阵列,其被配置成用于存储与主机系统交换的信息;第二存储器阵列,其与第一存储架构相关联;和第三存储器阵列,其与第二存储架构相关联。在一些实例中,所述设备可包含控制器,其与所述第一存储器阵列、所述第二存储器阵列和所述第三存储器阵列耦合。在一些实例中,所述控制器可被配置成致使所述设备:接收与进入电力减小的模式相关联的命令;至少部分地基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述第二存储器阵列的信息写入到所述第三存储器阵列;和在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可存储包含指令的代码,所述指令在由电子装置的处理器执行时致使所述电子装置:在包含被配置成用于存储与主机系统交换的信息的第一存储器阵列的存储器系统处,接收与进入电力减小的模式相关联的命令;至少部分地基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述存储器系统的第二存储器阵列的信息写入到所述存储器系统的第三存储器阵列;和在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
描述一种在存储器系统处执行的方法。所述方法可包含在包含被配置成用于存储与主机系统交换的信息的第一存储器阵列的所述存储器系统处,接收与进入电力减小的模式相关联的命令;至少部分地基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述存储器系统的第二存储器阵列的信息写入到所述存储器系统的第三存储器阵列;和在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
附图说明
图1说明根据本文所公开的实例的支持将存储器系统数据传送到辅助阵列的系统的实例。
图2说明根据本文所公开的实例的支持将存储器系统数据传送到辅助阵列的系统以及相关联操作和信令的实例。
图3示出根据本文所公开的实例的支持将存储器系统数据传送到辅助阵列的存储器系统的框图。
图4示出根据本文所公开的实例的说明支持将存储器系统数据传送到辅助阵列的一或多种方法的流程图。
具体实施方式
包含快闪存储器系统的一些存储器系统可包含例如机载处理器、中央处理单元(CPU)、专用集成电路(ASIC)或其它处理器的处理能力,其可与存储器系统的一或多个存储器阵列包含在同一封装中。这类处理能力可支持存储器系统处的各种操作,例如地址映射或转译、紧密耦合存储器(TCM)技术、进程间通信(IPC)技术、阵列冗余技术、高速缓存、耗损均衡以及其它信息管理或阵列管理技术。在一些存储器系统中,处理能力可与存储于存储器系统处的例如固件表或高速缓存信息的信息相关联(例如,由所述信息支持),这可涉及将处理信息存储于存储器系统的与关联于代表主机装置存储(例如,供主机装置存取)的信息的存储器隔开的存储器阵列中。
在一些实例中,存储器系统的处理信息(例如,存储器系统数据)可存储于存储器系统的易失性存储器阵列中,所述易失性存储器阵列例如在存储器系统的处理器本地或以其它方式与存储器系统的处理器相关联或可由存储器系统的处理器存取的静态随机存取存储器(SRAM)阵列。处理信息存储于易失性存储器阵列中可支持在一些操作模式期间的相对低时延和相对低电力消耗。然而,易失性存储器阵列可依赖于刷新操作维持所存储的信息,且与刷新操作相关联的电力消耗可在电力减小的模式(例如空闲模式、待机模式或断电模式)期间限制存储器系统的效率,其中存储器系统可能不会主动执行或以其它方式支持存取操作。
根据本文所公开的实例,存储器系统可以被配置成用于响应于或以其它方式伴随着各个操作模式(例如与不同操作电力级相关联的操作模式)之间的转变而将存储器系统信息传送到辅助存储器阵列。举例来说,在进入电力减小的模式之前(例如,响应于与存储器系统进入电力减小的模式相关联的命令),存储器系统可识别存储于相对易失性存储器阵列中的信息并且传送所识别的信息以将其维持于相对非易失性辅助存储器阵列处,所述相对非易失性辅助存储器阵列可与被配置成用于存储与主机装置交换的信息的主阵列隔开。传送到辅助存储器阵列的此类信息可返回到相对易失性存储器阵列以支持在退出电力减小的模式之后的存储器系统操作。在一些实例中,在相对易失性存储器阵列和相对非易失性辅助存储器阵列之间交换的此类信息可与存储器系统的处理能力相关联,且在各种实例中,此类信息的传送可被称作在省电操作之前或期间传送、暂停或分担存储器系统处理信息。
通过将此类信息传送到相对非易失性存储器阵列,存储器系统可能够减少或消除原本与将此类信息维持于存储器系统的相对易失性阵列中相关联的刷新操作,以及其它断电操作,这可减少存储器系统在电力减小的模式期间的电力消耗。
首先在如参考图1和2所描述的系统、装置以及相关联操作和信令的上下文中描述本公开的特征。本公开的这些和其它特征进一步由涉及如参考图3和4所描述的将存储器系统数据传送到辅助阵列的设备图和流程图说明并且参考所述设备图和流程图进行描述。
图1说明根据本文所公开的实例的支持将存储器系统数据传送到辅助阵列的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。
存储器系统110可以是或包含任何装置或装置的集合,其中装置或装置的集合包含至少一个存储器阵列。例如,存储器系统110可为或包含通用快闪存储(UFS)装置、嵌入式多媒体控制器(eMMC)装置、快闪装置、通用串行总线(USB)快闪装置、安全数字(SD)卡、固态驱动器(SSD)、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM),或非易失性DIMM(NVDIMM),以及其它可能性。
系统100可包含在计算装置中,所述计算装置如台式计算机、手提式计算机、网络服务器、移动装置、交通工具(例如,飞机、无人机、火车、汽车或其它运输工具)、具物联网(IoT)功能的装置、嵌入式计算机(例如,包含在交通工具、工业设备或联网商业装置中的嵌入式计算机),或包含存储器和处理装置的任何其它计算装置。
系统100可包含可与存储器系统110耦合的主机系统105。在一些实例中,此耦合可包含与主机系统控制器106的接口,所述主机系统控制器106可以是配置成使得主机系统105根据如本文中所描述的实例进行各种操作的控制器或控制组件的实例。主机系统105可包含一或多个装置,且在一些情况下可包含处理器芯片组和通过处理器芯片组执行的软件堆栈。例如,主机系统105可包含被配置成用于与存储器系统110或其中的装置通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓存(例如,主机系统105本地的或包含在所述主机系统中的存储器)、存储器控制器(例如,NVDIMM控制器)和存储协议控制器(例如,PCIe控制器、SATA控制器)。主机系统105可使用存储器系统110例如将数据写入到存储器系统110以及从存储器系统110读取数据。虽然图1中示出一个存储器系统110,但应理解,主机系统105可与任何数量的存储器系统110耦合。
主机系统105可经由至少一个物理主机接口与存储器系统110耦合。在一些情况下,主机系统105和存储器系统110可被配置成使用相关联协议经由物理主机接口通信(例如,以在存储器系统110与主机系统105之间交换或以其它方式传达控制、地址、数据和其它信号)。物理主机接口的实例可包含但不限于串行高级技术附件(SATA)接口、UFS接口、eMMC接口、外围组件互连高速(PCIe)接口、USB接口、光纤信道、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、双数据速率(DDR)、双列直插式存储器模块(DIMM)接口(例如,支持DDR的DIMM套接接口)、开放NAND快闪接口(ONFI)、低功率双数据速率(LPDDR)。在一些实例中,一或多个这种接口可包含在主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115中或以其它方式在其间得到支持。在一些实例中,主机系统105可经由用于包含在存储器系统110中的每一存储器装置130或存储器装置140的相应物理主机接口,或经由用于包含在存储器系统110中的每一类型的存储器装置130或存储器装置140的相应物理主机接口而与存储器系统110耦合(例如,主机系统控制器106可与存储器系统控制器115耦合)。
存储器系统110可包含存储器系统控制器115、存储器装置130和存储器装置140。存储器装置130可包含第一类型的存储器单元(例如,非易失性存储器单元的类型,具有相对低易失性程度的存储器单元)的一或多个存储器阵列,且存储器装置140可包含第二类型的存储器单元(例如,易失性存储器单元的类型,具有相对高易失性程度的存储器单元)的一或多个存储器阵列。存储器装置130、存储器装置140或其组合可指具有被配置成用于存储与主机系统105交换的信息(例如,在存储器系统110和主机系统105之间交换的用户数据、主机系统105借助于读取命令存取的数据、代表主机系统105借助于写入命令写入的数据)的存储器阵列的存储器装置。虽然在图1的实例中展示一个存储器装置130和一个存储器装置140,但应理解,存储器系统110可包含任何数量的存储器装置130和存储器装置140,且在一些情况下,存储器系统110可不具有存储器装置130或存储器装置140。
存储器系统控制器115可与主机系统105耦合且通信(例如,经由物理主机接口与主机系统控制器106耦合且通信),并且可为被配置成致使存储器系统110根据如本文所描述的实例执行各种操作的控制器或控制组件的实例。在一些实例中,存储器系统控制器115还可与存储器装置130或存储器装置140耦合且通信以执行操作,例如在存储器装置130或存储器装置140处读取数据、写入数据、擦除数据或刷新数据,以及可通常被称作存取操作的其它此类操作。在一些情况下,存储器系统控制器115可从主机系统105接收命令且与一或多个存储器装置130或存储器装置140通信以执行此类命令(例如,在所述一或多个存储器装置130或存储器装置140内的存储器阵列处)。举例来说,存储器系统控制器115可从主机系统105接收命令或操作并且可将所述命令或操作转换成指令或适当命令以实现对存储器装置130或存储器装置140的所要存取。且在一些情况下,存储器系统控制器115可与主机系统105以及一或多个存储器装置130或存储器装置140交换数据(例如,响应于或以其它方式结合来自主机系统105的命令)。举例来说,存储器系统控制器115可将与存储器装置130或存储器装置140相关联的响应(例如,数据包或其它信号)转换成用于主机系统105的对应信号。
存储器系统控制器115可以被配置成用于与存储器装置130或存储器装置140相关联的其它操作。举例来说,存储器系统控制器115可执行或管理操作,例如耗损均衡操作、垃圾收集操作、例如错误检测操作或错误校正操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、健康监测,以及与来自主机系统105的命令相关联的逻辑地址(例如,逻辑块地址(LBA))和与存储器装置130或存储器装置140内的存储器单元相关联的物理地址(例如,物理块地址)之间的地址转译。
存储器系统控制器115可包含硬件,如一或多个集成电路或离散组件、缓冲存储器或其组合。硬件可包含具有专用(例如,硬译码)逻辑的电路系统,以执行本文中归于存储器系统控制器115的操作。存储器系统控制器115可以是或包含微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP)),或任何其它合适的处理器或处理电路系统。
存储器系统控制器115还可包含本地存储器120。在一些情况下,本地存储器120可包含只读存储器(ROM)或其它存储器,其可存储可由存储器系统控制器115执行的操作代码(例如,可执行指令)以执行本文中归于存储器系统控制器115的功能。在一些情况下,本地存储器120可另外或替代地包含SRAM或其它存储器(例如,保持存储器),其可供存储器系统控制器115用于例如与本文中归于存储器系统控制器115的功能有关的内部存储或计算。另外或替代地,本地存储器120可充当用于存储器系统控制器115的高速缓存器。举例来说,在从存储器装置130或存储器装置140读取或者向存储器装置130或存储器装置140写入时,数据可存储到本地存储器120,并且可在本地存储器120内可用以用于根据高速缓存策略由主机系统105后续检索或操纵(更新)(例如,在相对于存储器装置130或存储器装置140的减少的时延的情况下)。
存储器装置140可包含易失性存储器单元的一或多个阵列。举例来说,存储器装置140可包含随机存取存储器(RAM)存储器单元,例如动态RAM(DRAM)存储器单元和同步DRAM(SDRAM)存储器单元。在一些实例中,存储器装置140可在相对于存储器装置130的减小的时延的情况下支持随机接入操作(例如,由主机系统105进行),或可提供相对于存储器装置130的一或多个其它性能差异。
存储器装置130可包含非易失性存储器单元的一或多个阵列。举例来说,存储器装置130可包含NAND(例如,NAND快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电RAM(FeRAM)、磁性RAM(MRAM)、NOR(例如,NOR快闪)存储器、自旋转移力矩(STT)MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)和电可擦除可编程ROM(EEPROM)。
在一些实例中,存储器装置130或存储器装置140可分别包含(例如,在同一裸片上或同一封装内)本地控制器135或本地控制器145,其可执行存储器装置130或存储器装置140的一或多个存储器单元上的操作。本地控制器135或本地控制器145可结合存储器系统控制器115操作,或可执行本文中归于存储器系统控制器115的一或多个功能。在一些情况下,包含本地控制器135或本地控制器145的存储器装置130或存储器装置140可被称为受管理存储器装置,且可包含与本地(例如,裸片上或封装内)控制器(例如,本地控制器135或本地控制器145)组合的存储器阵列和相关电路系统。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一些情况下,存储器装置130可以是或包含NAND装置(例如,NAND快闪装置)。存储器装置130可为或包含存储器裸片160。举例来说,在一些情况下,存储器装置130可以是包含一或多个裸片160的封装。在一些实例中,裸片160可以是从晶片切割的一块电子级半导体(例如,从硅晶片切割的硅裸片)。每个裸片160可包含一或多个平面165,并且每个平面165可包含相应的块170的集,其中每个块170可包含相应的页175的集,并且每个页175可包含存储器单元集。
在一些情况下,平面165可指块170的群组,且在一些情况下,可在不同平面165内发生并行操作。举例来说,可对不同块170内的存储器单元执行并行操作,只要不同块170处于不同平面165中即可。在一些情况下,在不同平面165中执行并行操作可受制于一或多个限制,例如对不同页面175内的存储器单元执行并行操作,所述存储器单元在其相应平面165内具有相同页地址(例如,与命令解码、页地址解码电路系统,或跨越平面165共享的其它电路系统相关)。
在一些情况下,块170可包含组织成行(页175)和列(例如,串,未展示)的存储器单元。举例来说,同一页175中的存储器单元可共享共同字线(例如,与其耦合),并且同一串中的存储器单元可共享共同数字线(其可替代地被称为位线)(例如,与其耦合)。
对于一些NAND架构,存储器单元可在第一粒度级别(例如,在页粒度级别)读取和编程(例如,写入),但可在第二粒度级别(例如,在块粒度级别)擦除。也就是说,页175可为可独立地编程或读取(例如,作为单个编程或读取操作的一部分同时编程或读取)的存储器(例如,存储器单元的集合)的最小单元,且块170可为可独立地擦除(例如,作为单个擦除操作的一部分同时擦除)的存储器(例如,存储器单元的集合)的最小单元。此外,在一些情况下,NAND存储器单元可在可使用新数据重新写入之前被擦除。因此,举例来说,在一些情况下,可直到包含页175的整个块170已被擦除才更新所使用的页175。
在一些情况下,为了在块170内更新一些数据,同时保留块170内的其它数据,存储器装置130可将待保留的数据复制到新块170且将更新的数据写入到新块170的一或多个其余页面。存储器装置130(例如,本地控制器135)或存储器系统控制器115可将保持在旧块170中的数据标记或以其它方式指定为无效或过时,且更新L2P映射表以使数据的逻辑地址(例如,LBA)与新的有效块170而不是旧的无效块170相关联。在一些情况下,例如由于时延或耗损考虑,此类复制和重新映射可能比擦除和重写整个旧块170更佳。在一些情况下,L2P映射表的一或多个副本可存储在存储器装置130的存储器单元内(例如,一或多个块170或平面165内)以供本地控制器135或存储器系统控制器115使用(例如,参考和更新)。
在一些情况下,可维护L2P表且可在页粒度级别将数据标记为有效或无效,并且页175可含有效数据、无效数据或不含数据。无效数据可以是由于数据的最新版本或更新版本存储在存储器装置130的不同页175中而过时的数据。无效数据先前已被编程到无效页175,但可能不再与有效逻辑地址,例如由主机系统105参考的逻辑地址相关联。有效数据可为存储在存储器装置130上的此数据的最新版本。不包含数据的页175可以是从未被写入或已被擦除的页175。
在一些情况下,存储器系统控制器115、本地控制器135或本地控制器145可执行存储器装置130或存储器装置140的操作(例如,作为一或多个媒体管理算法的一部分),例如耗损均衡、后台刷新、垃圾收集、清理、块扫描、健康监测,或其它操作,或其任何组合。举例来说,在存储器装置130内,块170可具有含有有效数据的一些页175和含有无效数据的一些页175。为了避免等待块170中的所有页175具有无效数据以便擦除和重复使用块170,可调用称为“垃圾收集”的算法,以允许块170被擦除和释放为用于后续写入操作的空闲块。垃圾收集可指媒体管理操作集,其包含例如:选择含有有效和无效数据的块170;选择所述块中含有有效数据的页175;将所述有效数据从所选页175复制到新位置(例如,另一块170中的自由页175);将先前选择的页175中的数据标记为无效;和擦除所选块170。因此,可增加已擦除的块170的数目,使得可使用更多的块170来存储后续数据(例如,随后从主机系统105接收到的数据)。
存储器系统控制器115可为存储器系统110的处理器,例如存储器系统110的嵌入式或专用处理器的实例(例如,存储器系统110的CPU或ASIC),其可与存储器系统110的一或多个存储器阵列包含在同一封装中(例如,包含存储器装置130、存储器装置140或其组合的同一封装或组合件中)。存储器系统控制器115可支持存储器系统110的各种处理能力,包含地址映射或转译、TCM技术、IPC技术、阵列冗余技术、高速缓存、耗损均衡,以及其它信息管理或阵列管理技术。
可通过机载信息存储或在其它方面不同于存储器装置130或存储器装置140的存储(例如本地存储器120的存储器阵列)支持存储器系统控制器115的操作。举例来说,在一些操作模式(例如,标称操作模式、主动操作模式)期间,本地存储器120可被配置成存储处理信息(例如,存储器系统数据),例如TCM信息、IPC信息、冗余阵列信息、高速缓存信息、固件映射表或其各种组合。
使用易失性存储器单元架构(例如SRAM架构)实施本地存储器120可在存储器系统110的一些操作模式期间与相对低时延相关联。然而,为了将所存储的信息维持于本地存储器120的易失性存储器阵列中,本地存储器120可被配置成执行各种周期性刷新操作。在一些实例中,与本地存储器120的刷新操作相关联的电力消耗可在电力减小的模式(例如空闲模式或待机模式)期间限制存储器系统110的效率,其中存储器系统110可能不会主动执行或以其它方式支持存取操作(例如,如由主机装置所命令的存取操作)。另外或替代地,虽然此类信息可存储于存储器装置130中,但举例来说,存储器装置130可配置有与相对粗的重写或擦除粒度或相对长的时延或相对低的耐久性(例如,经由期望寿命的重写循环数量)以及其它特性或其组合相关联的存储器架构,这在一些情况下可能不利于支持信息传送。
根据本文所公开的实例,系统100可以被配置成用于响应于或以其它方式伴随着各个操作模式(例如与不同操作电力级相关联的操作模式)之间的转变而在本地存储器120和存储器装置150(例如,辅助存储器装置、辅助存储器阵列)之间传送存储器系统信息(例如,与存储器系统110的处理能力相关联的信息、支持存储器系统控制器115的操作的信息、存储于本地存储器120中的信息)。举例来说,在进入存储器系统110的电力减小的模式之前(例如,响应于来自主机系统105的命令或进入电力减小的模式的其它确定),存储器系统控制器115可识别存储于本地存储器120中的信息,并且将所识别的信息传送到存储器装置150。
在存储器系统110在电力减小的模式中操作或者处于空闲或待机状态时,所传送的信息可维持在存储器装置150处。可在存储器系统110退出电力减小的模式之后将信息返回到本地存储器120以支持(例如,存储器系统控制器115的)存储器系统110的操作,这可响应于来自主机系统105的命令或存储器系统110处的其它确定(例如,与存储器系统110退出电力减小的模式相关联)。
为了支持在存储器系统110处于电力减小的模式中时维持信息,存储器装置150可配置有不同于本地存储器120、存储器装置130和存储器装置140中的一或多个的存储架构。举例来说,存储器装置150可包含具有不同于存储器装置130的非易失性架构的一或多个非易失性存储器单元阵列。在各种实例中,存储器装置150可配置有与存储器装置130相比更细或更小的重写或擦除粒度,或与存储器装置130相比更短的存取时延,与存储器装置130相比较大的耐久性限制,以及可有利于在转变到电力减小的模式或从电力减小的模式转变期间传送存储器系统信息的其它特性。在一些实例中,存储器装置130可包含NAND存储器单元,且存储器装置150可包含相变存储器(PCM)存储器单元、自选存储器单元、3D交叉点(3DXP)存储器单元,或某一其它基于硫族化物的存储器单元。
在一些实例中,存储器装置150可与存储器系统控制器115、存储器装置130或存储器装置140中的一或多个形成于不同芯片(例如,不同半导体晶片)上,但可与存储器系统控制器115、存储器装置130和存储器装置140装配于同一衬底或以其它方式耦合到同一衬底。存储器装置150可包含本地控制器155,其可在存储器装置150的一或多个存储器单元上执行操作(例如,以在存储器装置150处执行例如读取数据、写入数据、擦除数据或刷新数据的操作)。在一些实例中,本地控制器155的所描述的功能性可集成在存储器系统控制器115中,所述存储器系统控制器115可控制本地存储器120和存储器装置150的存储器单元两者的方面,以及其它实例。在一些实例中,参考存储器装置150描述的非易失性存储器单元可与本地存储器120包含在同一封装或芯片中,所述封装或芯片例如包含存储器系统控制器115的组件中的一或多个(例如,组件中的每一个)的芯片或集成电路。
系统100可包含支持将存储器系统数据传送到辅助阵列的任何数量的非暂时性计算机可读媒体。举例来说,主机系统105、存储器系统控制器115、存储器装置130或存储器装置140可包含或以其它方式可存取一或多个非暂时性计算机可读媒体,所述非暂时性计算机可读媒体存储指令(例如,固件)以用于执行本文中归于主机系统105、存储器系统控制器115、存储器装置130或存储器装置140的功能。举例来说,此类指令当由主机系统105(例如,由主机系统控制器106)、由存储器系统110(例如,由存储器系统控制器115)、由存储器装置130(例如,由本地控制器135)或由存储器装置140(例如,由本地控制器145)执行时可致使主机系统105、存储器系统110、存储器装置130或存储器装置140执行如本文中所描述的相关联功能。
图2说明根据本文所公开的实例的支持将存储器系统数据传送到辅助阵列的系统200以及相关联操作和信令的实例。系统200包含主机系统105-a和存储器系统110-a,其可为参考图1所描述的相应系统的实例。主机系统105-a和存储器系统110-a可经由接口(例如,物理主机接口)以通信方式耦合,所述接口可包含与一或多个通信信道相关联的携载信号的导体,其可操作以在主机系统105-a和存储器系统110-a之间传送所描述的信令。
存储器系统110-a可包含存储器系统控制器115-a、本地存储器120-a、存储器装置130-a和存储器装置150-a,其可为参考图1所描述的存储器系统110的相应组件的实例。虽然示出为在图2中的存储器系统控制器115-a的说明性边界外部,但在一些实例中,本地存储器120-a和存储器装置150-a中的一个或两个可为存储器系统控制器115-a的组件(例如,同一封装的部分)。存储器装置130-a可包含与第一易失性程度相关联的存储器阵列(例如,NAND存储器阵列),且本地存储器120-a可包含与第二易失性程度相关联的存储器阵列(例如,较大易失性程度,SRAM存储器阵列)。存储器装置150-a可与不同于本地存储器120-a或存储器装置130-a中的一个或两个的存储架构相关联,例如硫族化物存储器架构(例如,具有硫族化物存储器单元阵列)。主机系统105-a可包含主机系统控制器106-a,其可为参考图1所描述的主机系统105的相应组件的实例。
存储器系统控制器115-a和主机系统控制器106-a可为分别被配置成致使存储器系统110-a和主机系统105-a执行根据如本文中所描述的实例的各种操作的控制器或控制组件的实例。另外或替代地,由存储器系统110-a执行的操作可实施为存储于存储器中的指令(例如,存储于与存储器系统控制器115-a或存储器系统110-a耦合的存储器中的固件)。举例来说,所述指令当由控制器(例如,存储器系统控制器115-a)执行时可致使控制器执行存储器系统110-a的所描述操作。另外或替代地,由主机系统105-a执行的操作可实施为存储于存储器中的指令(例如,存储于与主机系统控制器106-a或主机系统105-a耦合的存储器中的固件)。举例来说,所述指令当由控制器(例如,主机系统控制器106-a)执行时可致使控制器执行主机系统105-a的所描述操作。
在205处,主机系统105-a可将命令(例如,经由主机系统控制器106-a)发射到存储器系统110-a,可经由存储器系统控制器115-a接收所述命令。205的命令可与存储器系统110-a进入电力减小的模式相关联。举例来说,205的命令可为存储器系统110-a进入电力减小的模式的显式命令(例如,UFS电力命令、开始/停止单元命令),或可由存储器系统控制器115-a针对进入电力减小的模式以其它方式进行解释的不同类型的命令(例如,隐式命令)。在一些实例中,205的命令可为存取命令(例如,读取命令、写入命令、刷新命令),存储器系统控制器115-a可使用所述存取命令开始定时器。在此类实例中,如果定时器在存储器系统控制器115-a未接收到另一命令的情况下达到阈值,那么存储器系统控制器115-a可起始与进入电力减小的模式相关联的操作(例如,继续进行到210)。
在210处,至少部分地基于接收到205的命令,存储器系统110-a可将存储于本地存储器120-a中的存储器系统信息传送到存储器装置150-a。信息传送可受存储器系统控制器115-a控制,或经由存储器系统控制器115-a传送,或这两者。在210处发射的信息可与存储器系统110-a的处理能力(例如存储器系统控制器115-a的处理能力或存储器系统110-a的另一处理器的处理能力)相关联。举例来说,在210处发射的信息可包含TCM信息、IPC信息、冗余阵列信息、高速缓存器信息、固件映射表或其各种组合。
在一些实例中,210处传送的存储器系统信息可包含高速缓存的或缓冲的数据,例如用户数据,以用于与主机系统105-a交换。举例来说,主机系统105-a可使所发射的数据写入到存储器系统110-a,所述所发射的数据可能已被存储器系统110-a高速缓存于本地存储器120-a处。在一些实例中,可优选的是将此类数据传送到存储器装置150-a而非存储器装置130-a(例如,归因于存储器装置130-a的相对粗的存取粒度,归因于与存储器装置130-a相关联的相对长的时延,归因于存储器装置130-a相对高的电力消耗,以及其它原因)。因此,在一些实例中,响应于205的命令,存储器系统110-a(例如,存储器系统控制器115-a)可确定将高速缓存于本地存储器120-a处的用户数据传送到存储器装置150-a(例如,而非确定将高速缓存于本地存储器120-a处的数据传送到存储器装置130-a)。
在215处,存储器系统110-a可进入电力减小的模式(例如,在210处传送存储器系统信息之后),这可由存储器系统控制器115-a进行控制或以其它方式进行协调。在各种实例中,电力减小的模式可指待机模式、空闲模式、断电模式、深度断电模式,或支持相对于在215之前的操作(例如,正常操作、标称操作、主动操作)减小电力消耗的任何其它模式。在一些实例中,在215处,存储器系统110-a可进入减少与操作本地存储器120-a相关联的电力消耗(例如,停用或解除激活本地存储器120-a,抑止本地存储器120-a上的刷新操作)的电力模式。另外或替代地,在215处,存储器系统110-a可进入减少与操作存储器装置130相关联的电力消耗(例如,停用或解除激活存储器装置130-a)的模式。在一些实例中,在215处,存储器系统110-a可进入从本地存储器120-a、存储器装置130-a和存储器装置150-a中的每一个移除电力的模式,其中存储器系统信息的保持可由存储器装置150-a的非易失性程度支持。
在一些实例中,在220处,主机系统105-a可将另一命令(例如,经由主机系统控制器106-a)发射到存储器系统110-a,可经由存储器系统控制器115-a接收所述另一命令。220的命令可与存储器系统110-a退出电力减小的模式相关联。举例来说,220的命令可为存储器系统110-a退出电力减小的模式或进入主动模式的显式命令(例如,UFS功率命令、开始/停止单元命令),或可由存储器系统控制器115-a以其它方式解释为退出电力减小的模式的命令(例如,触发退出电力减小的模式)的不同类型的命令(例如,隐式命令)。这类命令可与主机系统105-a确定存储器系统110-a将退出电力减小的模式相关联。在一些实例中,220的命令可为存取命令(例如,读取命令、写入命令、刷新命令),其可与主机系统105-a确定存取存储器系统110-a相关联。存储器系统控制器115-a可使用这类存取命令起始与退出电力减小的模式相关联的操作(例如,继续进行到225)。在一些实例中,可省略220的命令,且存储器系统110-a可以其它方式起始或被触发以退出电力减小的模式(例如,至少部分地基于存储器系统110-a被恢复供电)。
在225处,存储器系统110-a可退出电力减小的模式(例如,至少部分地基于220的命令,或其它确定或触发),这可由存储器系统控制器115-a进行控制或以其它方式进行协调。在各种实例中,退出电力减小的模式可指转变到主动模式,使各种组件或电路系统通电,将本地存储器120-a或存储器装置130-a启用或进行供电,或其各种组合。在其中220的命令省略(例如,当存储器系统110-a确定退出电力减小的模式时)的实例中,存储器系统110-a可将指示(例如,对存储器系统110-a正在退出或已退出电力减小的模式的指示)发射给主机系统105-a。
在230处,存储器系统110-a可将存储于存储器装置150-a中的存储器系统信息传送到本地存储器120-a。信息传送可受存储器系统控制器115-a控制,或经由存储器系统控制器115-a传送,或这两者。可基于在220处接收到命令,或基于存储器系统110-a处做出的某一其它确定而起始230的传送。至少部分地基于230的操作,存储器系统110-a可恢复到正常、标称或在其它方面为主动的功能性。
虽然230的与将存储器系统信息返回到本地存储器120-a相关联的操作被描述为在225处从电力减小的模式退出之后,但在一些实例中,此类操作的次序可反向。举例来说,存储器系统110-a可被配置成在(例如,完全)退出电力减小的模式,或以其它方式返回到正常、标称或在其它方面为主动的功能性之前,将存储器系统信息返回到本地存储器120-a。在此类实例中,存储器系统110-a可被配置成至少将刷新操作恢复到本地存储器120-a以支持在完全退出电力减小的模式之前维持存储器系统信息。
图3示出根据本文所公开的实例的支持将存储器系统数据传送到辅助阵列的存储器系统305的框图300。存储器系统305可为参考图1和2所描述的存储器系统的方面的实例。存储器系统305可包含第一存储器阵列310、第二存储器阵列315、第三存储器阵列320、命令接收组件325、信息管理组件330和操作模式管理组件335。这些模块中的每一个可直接或间接(例如,经由一或多个总线)与彼此通信。
在一些实例中,第一存储器阵列310可为参考图1所描述的(例如,裸片160的)存储器装置130的存储器阵列的实例。第一存储器阵列310可以被配置成用于存储与主机装置(例如,非易失性存储装置)交换的信息。在一些实例中,第二存储器阵列315可为参考图1所描述的本地存储器120的(例如,存储器系统控制器115的,存储器系统305的ASIC或其它处理组件的或以其它方式可由存储器系统305的ASIC或其它处理组件存取的)存储器阵列的实例。在一些实例中,第三存储器阵列320可为参考图1所描述的存储器装置150的阵列(例如,辅助阵列)的实例。在一些实例中,第三存储器阵列320可在存储器系统控制器115外部。在一些实例中,例如当存储器系统控制器115包含具有不同存储器架构的不同存储器阵列时,第三存储器阵列320可为存储器系统控制器115的组件(例如,在存储器系统控制器115内,作为与存储器系统控制器115的同一封装的部分)。
在一些实例中,第一存储器阵列310、第二存储器阵列315和第三存储器阵列320中的两个或更多个可指存储器系统305的与不同存储架构(例如,不同类型的存储器单元、不同信息存储技术)相关联的存储器阵列。举例来说,第一存储器阵列310可与第一存储架构相关联,且第三存储器阵列320可与第二(例如,不同的)存储架构相关联。在一些实例中,第一存储器阵列310可指与第一易失性程度相关联的存储器阵列,且第二存储器阵列315可指与大于第一易失性程度的第二易失性程度相关联的存储器阵列。在一些实例中,第二存储器阵列315可与第二易失性程度相关联,且第三存储器阵列320可与小于第二易失性程度的第三易失性程度相关联。在一些实例中,第一存储器阵列310和第三存储器阵列320中的每一个可被配置成支持非易失性存储。
在一些实例中,第一存储器阵列310可与第一重写或擦除粒度相关联,且第三存储器阵列320可与比第一重写或擦除粒度更小(例如,更细)的第二重写或擦除粒度相关联。在一些实例中,第一存储器阵列310可与第一存取时延(例如,存取延迟、存取持续时间)相关联,且第三存储器阵列320可与短于第一存取时延的第二存取时延相关联。在一些实例中,第一存储器阵列310可包含NAND存储器单元集合。在一些实例中,第二存储器阵列315可包含SRAM单元集合。在一些实例中,第三存储器阵列320可包含硫族化物存储器单元集合。
命令接收组件325可被配置成(例如,从主机系统)接收命令。在一些实例中,命令接收组件325可接收与进入电力减小的模式相关联的命令。在一些实例中,命令接收组件325可接收与退出电力减小的模式相关联的命令。
信息管理组件330可以被配置成用于管理存储器系统305处的信息存储和传送的方面。在一些实例中,受信息管理组件330管理的信息可与存储器系统的处理能力相关联。举例来说,此类信息可包含TCM信息、IPC信息、冗余阵列信息、高速缓存器信息、固件映射表或其各种组合。在一些实例中,信息管理组件330可被配置成将来自第二存储器阵列315的此类信息写入(例如,交换、传送、基于接收到与进入电力减小的模式相关联的命令)到第三存储器阵列320。在一些实例中,信息管理组件330可被配置成将来自第三存储器阵列320的此类信息写入(例如,交换、传送、基于退出电力减小的模式、基于接收到与退出电力减小的模式相关联的命令)到第二存储器阵列315,这可包含返回先前存储于第二存储器阵列315处的信息。
操作模式管理组件335可被配置成管理存储器系统305的各个操作模式,包含此类操作模式之间的转变。在一些实例中,操作模式管理组件335可被配置成支持存储器系统305至少部分地基于命令接收组件325接收到与进入电力减小的模式相关联的命令而进入电力减小的模式。在一些实例中,操作模式管理组件335可被配置成支持存储器系统305在将来自第二存储器阵列315的信息写入到第三存储器阵列320之后进入电力减小的模式。在一些实例中,为进入电力减小的模式,操作模式管理组件335可进入减小与操作第二存储器阵列315相关联的电力消耗的电力模式。在一些实例中,为进入电力减小的模式,操作模式管理组件335可从第一存储器阵列310、第二存储器阵列315和第三存储器阵列320移除电力。
在一些实例中,操作模式管理组件335可被配置成支持存储器系统305至少部分地基于命令接收组件325接收到与退出电力减小的模式相关联命令而退出电力减小的模式。在一些实例中,操作模式管理组件335可被配置成支持存储器系统305在将来自第三存储器阵列320的信息写入到第二存储器阵列315之后退出电力减小的模式。在一些实例中,为退出电力减小的模式,操作模式管理组件335可恢复供给第一存储器阵列310、第二存储器阵列315和第三存储器阵列320的电力。
图4示出根据本文所公开的实例的说明支持将存储器系统数据传送到辅助阵列的一或多种方法400的流程图。方法400的操作可由如本文中所描述的存储器系统或其组件来实施。举例来说,方法400的操作可由如参考图3所描述的存储器系统执行。这类存储器系统可包含被配置成用于存储与主机装置、第二存储器阵列和第三存储器阵列交换的信息的第一存储器阵列。在一些实例中,存储器系统可执行指令集以控制存储器系统的功能元件来执行所描述的功能。另外或替代地,存储器系统可使用专用硬件执行所描述的功能的方面。
在405处,方法400可包含(例如,在存储器系统处)接收与进入电力减小的模式相关联的命令。可根据本文中所描述的方法执行405的操作。在一些实例中,可由参考图3所描述的命令接收组件执行405的操作的方面。
在410处,方法400可包含基于接收到与进入电力减小的模式相关联的命令,将来自(例如,存储器系统的)第二存储器阵列的信息写入到(例如,存储器系统的)第三存储器阵列。可根据本文中所描述的方法执行410的操作。在一些实例中,可由参考图3所描述的信息管理组件执行410的操作的方面。
在415处,方法400可包含在将信息写入到第三存储器阵列之后进入电力减小的模式。可根据本文中所描述的方法执行415的操作。在一些实例中,可由参考图3所描述的操作模式管理组件执行415的操作的方面。
在一些实例中,如本文中所描述的设备可执行一或多种方法,例如方法400。所述设备可包含用于以下操作的特征、电路系统、逻辑、装置或指令(例如,非暂时性计算机可读媒体存储的可由处理器执行的指令):在包含被配置成用于存储与主机系统交换的信息的第一存储器阵列的存储器系统处,接收与进入电力减小的模式相关联的命令;基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述存储器系统的第二存储器阵列的信息写入到所述存储器系统的第三存储器阵列;和在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
本文所描述的方法400和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令:退出所述电力减小的模式;和基于退出所述电力减小的模式,将来自所述第三存储器阵列的所述信息写入到所述第二存储器阵列。
本文所描述的方法400和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令:在所述存储器系统处接收与退出所述电力减小的模式相关联的命令,且退出所述电力减小的模式可基于接收到与退出所述电力减小的模式相关联的所述命令。
在本文所描述的方法400和设备的一些实例中,所述信息可与所述存储器系统的处理能力相关联。
在本文所描述的方法400和设备的一些实例中,所述信息可包含TCM信息、IPC信息、冗余阵列信息、高速缓存器信息、固件映射表或其组合。
在本文所描述的方法400和设备的一些实例中,进入电力减小的模式可包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令:进入减小与操作所述第二存储器阵列相关联的电力消耗的电力模式。
在本文所描述的方法400和设备的一些实例中,进入电力减小的模式可包含用于以下操作的操作、特征、电路系统、逻辑、装置或指令:从所述第一存储器阵列、所述第二存储器阵列和所述第三存储器阵列移除电力。
在本文所描述的方法400和设备的一些实例中,所述第二存储器阵列可与第一易失性程度相关联,且所述第三存储器阵列可与小于所述第一易失性程度的第二易失性程度相关联。
在本文所描述的方法400和设备的一些实例中,所述第一存储器阵列可与第一存储架构相关联,且所述第三存储器阵列可与第二存储架构相关联。
在本文所描述的方法400和设备的一些实例中,所述第一存储器阵列可与第一重写或擦除粒度相关联,且所述第三存储器阵列可与小于所述第一重写或擦除粒度的第二重写或擦除粒度相关联。
在本文所描述的方法400和设备的一些实例中,所述第一存储器阵列可与第一存取时延相关联,且所述第三存储器阵列可与短于所述第一存取时延的第二存取时延相关联。
在本文所描述的方法400和设备的一些实例中,第一存储器阵列可包含NAND存储器单元集合,第二存储器阵列可包含SRAM单元集合,且第三存储器阵列可包含硫族化物存储器单元集合。
应注意,上文所描述的方法描述了可能的实施方案,且操作和步骤可经重新布置或以其它方式修改,且其它实施方案是可能的。另外,可组合来自所述方法中的两种或更多种的部分。
描述一种设备。所述设备可包含第一存储器阵列,其被配置成用于存储与主机系统交换的信息;第二存储器阵列,其与第一存储架构相关联;第三存储器阵列,其与第二存储架构相关联;和控制器或控制组件,其与所述第一存储器阵列、所述第二存储器阵列和所述第三存储器阵列耦合。在一些实例中,所述控制器或控制组件可被配置成致使所述设备:接收与进入电力减小的模式相关联的命令;基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述第二存储器阵列的信息写入到所述第三存储器阵列;和在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
在所述设备的一些实例中,所述控制器或控制组件可被进一步配置成退出电力减小的模式,并且基于退出电力减小的模式,将来自第三存储器阵列的信息写入到第二存储器阵列。
在所述设备的一些实例中,所述控制器或控制组件可被进一步配置成接收与退出所述电力减小的模式相关联的命令;和基于接收到与退出所述电力减小的模式相关联的所述命令,退出所述电力减小的模式。
在所述设备的一些实例中,所述信息可与设备的处理能力相关联。在一些实例中,所述信息可包含TCM信息、IPC信息、冗余阵列信息、高速缓存器信息、固件映射表或其组合。
在所述设备的一些实例中,为进入所述电力减小的模式,所述控制器或控制组件可被配置成进入减小与操作所述第二存储器阵列相关联的电力消耗的电力模式。
在所述设备的一些实例中,为进入电力减小的模式,控制器或控制组件可被配置成从第一存储器阵列、第二存储器阵列和第三存储器阵列移除电力。
在所述设备的一些实例中,所述第二存储器阵列可与第一易失性程度相关联,且所述第三存储器阵列可与可小于所述第一易失性程度的第二易失性程度相关联。
在所述设备的一些实例中,第一存储器阵列可与第三存储架构相关联。
在所述设备的一些实例中,所述第一存储器阵列可与第一重写或擦除粒度相关联,且所述第三存储器阵列可与可小于所述第一重写或擦除粒度的第二重写或擦除粒度相关联。
在所述设备的一些实例中,所述第一存储器阵列可与第一存取时延相关联,且所述第三存储器阵列可与可短于所述第一存取时延的第二存取时延相关联。
在一些实例中,第一存储器阵列包含NAND存储器单元集合,第二存储器阵列包含SRAM单元集合,且第三存储器阵列包含硫族化物存储器单元集合。
描述一种非暂时性计算机可读媒体。所述非暂时性计算机可读媒体可存储包含指令的代码,所述指令在由电子装置的处理器执行时致使所述电子装置:在包含被配置成用于存储与主机系统交换的信息的第一存储器阵列的存储器系统处,接收与进入电力减小的模式相关联的命令;至少部分地基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述存储器系统的第二存储器阵列的信息写入到所述存储器系统的第三存储器阵列;和在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
在非暂时性计算机可读媒体的一些实例中,所述指令在由所述电子装置的所述处理器执行时可进一步致使所述电子装置退出电力减小的模式,并且至少部分地基于退出电力减小的模式,将来自第三存储器阵列的信息写入到第二存储器阵列。
在非暂时性计算机可读媒体的一些实例中,所述指令在由所述电子装置的所述处理器执行时可进一步致使所述电子装置在所述存储器系统处接收与退出所述电力减小的模式相关联的命令,且退出所述电力减小的模式可至少部分地基于接收到与退出所述电力减小的模式相关联的所述命令。
在非暂时性计算机可读媒体的一些实例中,所述信息可与存储器系统的处理能力相关联。在一些实例中,所述信息可包含TCM信息、IPC信息、冗余阵列信息、高速缓存器信息、固件映射表或其组合。
在非暂时性计算机可读媒体的一些实例中,所述指令在由所述电子装置的所述处理器执行时可进一步致使所述电子装置进入减小与操作所述第二存储器阵列相关联的电力消耗的电力模式。
在非暂时性计算机可读媒体的一些实例中,进入所述电力减小的模式的所述指令在由所述电子装置的所述处理器执行时可致使所述电子装置从所述第一存储器阵列、所述第二存储器阵列和所述第三存储器阵列移除电力。
在非暂时性计算机可读媒体的一些实例中,所述第二存储器阵列可与第一易失性程度相关联,且所述第三存储器阵列可与小于所述第一易失性程度的第二易失性程度相关联。
在非暂时性计算机可读媒体的一些实例中,第一存储器阵列可与第一存储架构相关联,且第三存储器阵列可与第二存储架构相关联。
在非暂时性计算机可读媒体的一些实例中,所述第一存储器阵列可与第一重写或擦除粒度相关联,且所述第三存储器阵列可与可小于所述第一重写或擦除粒度的第二重写或擦除粒度相关联。
在非暂时性计算机可读媒体的一些实例中,所述第一存储器阵列可与第一存取时延相关联,且所述第三存储器阵列可与短于所述第一存取时延的第二存取时延相关联。
在非暂时性计算机可读媒体的一些实例中,第一存储器阵列可包含多个NAND存储器单元,第二存储器阵列可包含多个SRAM单元,且第三存储器阵列可包含多个硫族化物存储器单元。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个以上描述中参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号;然而,所属领域的一般技术人员应理解,信号可表示信号的总线,其中总线可具有各种位宽度。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径,那么组件被视为彼此电子通信(或彼此导电接触,或彼此连接,或彼此耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中,可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件,在开路关系中,信号当前无法通过导电路径在组件之间传达,在闭路关系中,信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时,组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路,则组件彼此隔离。举例来说,由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时,所述控制器实现以下改变:阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中论述的装置,包含存储器阵列,可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中,衬底是半导体晶片。在其它实例中,衬底可以是绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET),且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的,且可包括经重掺杂,例如简并,半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即,大部分载流子为电子),那么FET可被称为n型FET。如果沟道是p型的(即,大部分载流子为电洞),那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如,将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置,且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”,且不“优选于”或“优于”其它实例。详细描述包含具体细节,以提供对所描述技术的理解。然而,这些技术可在没有这些细节的情况下实践。在一些情况下,以框图形式示出熟知结构和装置,以免混淆所描述实例的概念。
在附图中,类似组件或特征可以具有相同的参考标记。另外,可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记,那么描述适用于具有相同第一参考标记的类似组件中的任一个,与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个以上描述中参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器,但在替代方案中,处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器,或任何其它此配置)。
本文中所描述的技术可在硬件、通过处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说,归因于软件的性质,上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处,包含经分布以使得功能的部分在不同物理位置处实施。并且,如本文中所使用,包含在权利要求书中,项目的列表(例如,以例如“……中的至少一个”或“……中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。另外,如本文所用,短语“基于”不应理解为提及封闭条件集。举例来说,在不脱离本公开的范围的情况下,描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说,如本文所用,短语“基于”应同样地解释为短语“至少部分地基于”。
计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用于携载或存储呈指令或数据结构形式的所要程序代码构件且可由通用或专用计算机或者通用或专用处理器存取的任何其它非暂时性媒体。并且,适当地将任何连接称作计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源发射软件,那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用,磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改,且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此,本公开不限于本文所述的实例和设计,而是被赋予与本文所公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种设备,其包括:
第一存储器阵列,其被配置成用于存储与主机系统交换的信息,
第二存储器阵列,其与第一存储架构相关联,
第三存储器阵列,其与第二存储架构相关联,和
控制器,其与所述第一存储器阵列、所述第二存储器阵列和所述第三存储器阵列耦合,其中所述控制器被配置成致使所述设备:
接收与进入电力减小的模式相关联的命令;
至少部分地基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述第二存储器阵列的信息写入到所述第三存储器阵列;和
在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
2.根据权利要求1所述的设备,其中所述控制器被进一步配置成致使所述设备:
退出所述电力减小的模式;和
至少部分地基于退出所述电力减小的模式,将来自所述第三存储器阵列的所述信息写入到所述第二存储器阵列。
3.根据权利要求2所述的设备,其中所述控制器被进一步配置成致使所述设备:
接收与退出所述电力减小的模式相关联的命令;和
至少部分地基于接收到与退出所述电力减小的模式相关联的所述命令,退出所述电力减小的模式。
4.根据权利要求1所述的设备,其中所述信息与所述设备的处理能力相关联。
5.根据权利要求4所述的设备,其中所述信息包括紧密耦合存储器TCM信息、进程间通信IPC信息、冗余阵列信息、高速缓存器信息、固件映射表或其组合。
6.根据权利要求1所述的设备,其中为进入所述电力减小的模式,所述控制器被配置成致使所述设备:
进入减小与操作所述第二存储器阵列相关联的电力消耗的电力模式。
7.根据权利要求1所述的设备,其中为进入所述电力减小的模式,所述控制器被配置成致使所述设备:
从所述第一存储器阵列、所述第二存储器阵列和所述第三存储器阵列移除电力。
8.根据权利要求1所述的设备,其中所述第二存储器阵列与第一易失性程度相关联,且所述第三存储器阵列与小于所述第一易失性程度的第二易失性程度相关联。
9.根据权利要求1所述的设备,其中所述第一存储器阵列与第三存储架构相关联。
10.根据权利要求1所述的设备,其中所述第一存储器阵列与第一重写或擦除粒度相关联,且所述第三存储器阵列与小于所述第一重写或擦除粒度的第二重写或擦除粒度相关联。
11.根据权利要求1所述的设备,其中所述第一存储器阵列与第一存取时延相关联,且所述第三存储器阵列与短于所述第一存取时延的第二存取时延相关联。
12.根据权利要求1所述的设备,其中:
所述第一存储器阵列包括多个NAND存储器单元;
所述第二存储器阵列包括多个静态随机存取存储器SRAM单元;且
所述第三存储器阵列包括多个硫族化物存储器单元。
13.一种存储包括指令的代码的非暂时性计算机可读媒体,所述指令在由电子装置的处理器执行时致使所述电子装置:
在包含被配置成用于存储与主机系统交换的信息的第一存储器阵列的存储器系统处,接收与进入电力减小的模式相关联的命令;
至少部分地基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述存储器系统的第二存储器阵列的信息写入到所述存储器系统的第三存储器阵列;和
在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
14.根据权利要求13所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步致使所述电子装置:
退出所述电力减小的模式;和
至少部分地基于退出所述电力减小的模式,将来自所述第三存储器阵列的所述信息写入到所述第二存储器阵列。
15.根据权利要求14所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步致使所述电子装置:
在所述存储器系统处接收与退出所述电力减小的模式相关联的命令,其中退出所述电力减小的模式至少部分地基于接收到与退出所述电力减小的模式相关联的所述命令。
16.根据权利要求13所述的非暂时性计算机可读媒体,其中所述信息与所述存储器系统的处理能力相关联。
17.根据权利要求16所述的非暂时性计算机可读媒体,其中所述信息包括紧密耦合存储器TCM信息、进程间通信IPC信息、冗余阵列信息、高速缓存器信息、固件映射表或其组合。
18.根据权利要求13所述的非暂时性计算机可读媒体,其中进入所述电力减小的模式的所述指令在由所述电子装置的所述处理器执行时致使所述电子装置:
进入减小与操作所述第二存储器阵列相关联的电力消耗的电力模式。
19.根据权利要求13所述的非暂时性计算机可读媒体,其中进入所述电力减小的模式的所述指令在由所述电子装置的所述处理器执行时致使所述电子装置:
从所述第一存储器阵列、所述第二存储器阵列和所述第三存储器阵列移除电力。
20.根据权利要求13所述的非暂时性计算机可读媒体,其中所述第二存储器阵列与第一易失性程度相关联,且所述第三存储器阵列与小于所述第一易失性程度的第二易失性程度相关联。
21.根据权利要求13所述的非暂时性计算机可读媒体,其中所述第一存储器阵列与第一存储架构相关联,且所述第三存储器阵列与第二存储架构相关联。
22.根据权利要求13所述的非暂时性计算机可读媒体,其中所述第一存储器阵列与第一重写或擦除粒度相关联,且所述第三存储器阵列与小于所述第一重写或擦除粒度的第二重写或擦除粒度相关联。
23.根据权利要求13所述的非暂时性计算机可读媒体,其中所述第一存储器阵列与第一存取时延相关联,且所述第三存储器阵列与短于所述第一存取时延的第二存取时延相关联。
24.根据权利要求13所述的非暂时性计算机可读媒体,其中:
所述第一存储器阵列包括多个NAND存储器单元;
所述第二存储器阵列包括多个静态随机存取存储器SRAM单元;且
所述第三存储器阵列包括多个硫族化物存储器单元。
25.一种在存储器系统处执行的方法,所述方法包括:
在包含被配置成用于存储与主机系统交换的信息的第一存储器阵列的所述存储器系统处,接收与进入电力减小的模式相关联的命令;
至少部分地基于接收到与进入所述电力减小的模式相关联的所述命令,将来自所述存储器系统的第二存储器阵列的信息写入到所述存储器系统的第三存储器阵列;和
在将所述信息写入到所述第三存储器阵列之后进入所述电力减小的模式。
CN202110907843.XA 2020-08-10 2021-08-09 将存储器系统数据传送到辅助阵列 Active CN114077394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/989,599 US11748005B2 (en) 2020-08-10 2020-08-10 Transferring memory system data to an auxiliary array
US16/989,599 2020-08-10

Publications (2)

Publication Number Publication Date
CN114077394A true CN114077394A (zh) 2022-02-22
CN114077394B CN114077394B (zh) 2024-04-26

Family

ID=80115042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110907843.XA Active CN114077394B (zh) 2020-08-10 2021-08-09 将存储器系统数据传送到辅助阵列

Country Status (2)

Country Link
US (1) US11748005B2 (zh)
CN (1) CN114077394B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220405003A1 (en) * 2021-06-17 2022-12-22 Seagate Technology Llc Balancing power, endurance and latency in a ferroelectric memory

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090300269A1 (en) * 2008-05-28 2009-12-03 Radke William H Hybrid memory management
CN102754088A (zh) * 2009-12-07 2012-10-24 桑迪士克科技股份有限公司 用于在非易失性存储器阵列中的同时后台和前台操作的方法和系统
US20160259589A1 (en) * 2015-03-06 2016-09-08 Kabushiki Kaisha Toshiba Memory system
CN106406493A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
CN106527651A (zh) * 2015-09-09 2017-03-22 联发科技股份有限公司 功率节省方法及其存储装置
US20190303284A1 (en) * 2018-03-29 2019-10-03 Intel Corporation Non-volatile file update media
CN110308866A (zh) * 2018-03-20 2019-10-08 爱思开海力士有限公司 存储器系统及其操作方法
US20200233474A1 (en) * 2017-02-01 2020-07-23 Hewlett-Packard Development Company, L.P. Delay of power off to write data from volatile to non-volatile memory of a solid state drive

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8650471B2 (en) * 2011-06-28 2014-02-11 Dell Products L.P. System and method for look-aside parity based raid
US9069551B2 (en) * 2011-12-22 2015-06-30 Sandisk Technologies Inc. Systems and methods of exiting hibernation in response to a triggering event
US9870169B2 (en) * 2015-09-04 2018-01-16 Intel Corporation Interleaved all-level programming of non-volatile memory

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090300269A1 (en) * 2008-05-28 2009-12-03 Radke William H Hybrid memory management
CN102754088A (zh) * 2009-12-07 2012-10-24 桑迪士克科技股份有限公司 用于在非易失性存储器阵列中的同时后台和前台操作的方法和系统
US20160259589A1 (en) * 2015-03-06 2016-09-08 Kabushiki Kaisha Toshiba Memory system
CN106406493A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 能降低功耗的电子装置及降低电子装置功耗的方法
US20180150128A1 (en) * 2015-07-30 2018-05-31 Huawei Technologies Co., Ltd. Electronic device capable of reducing power consumption and method for reducing power consumption of electronic device
CN106527651A (zh) * 2015-09-09 2017-03-22 联发科技股份有限公司 功率节省方法及其存储装置
US20200233474A1 (en) * 2017-02-01 2020-07-23 Hewlett-Packard Development Company, L.P. Delay of power off to write data from volatile to non-volatile memory of a solid state drive
CN110308866A (zh) * 2018-03-20 2019-10-08 爱思开海力士有限公司 存储器系统及其操作方法
US20190303284A1 (en) * 2018-03-29 2019-10-03 Intel Corporation Non-volatile file update media
CN110322914A (zh) * 2018-03-29 2019-10-11 英特尔公司 非易失性文件更新介质

Also Published As

Publication number Publication date
CN114077394B (zh) 2024-04-26
US20220043590A1 (en) 2022-02-10
US11748005B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
CN114077393B (zh) 将存储器系统数据传送到主机系统
US11907556B2 (en) Data relocation operation techniques
CN115705889A (zh) 功率管理技术
CN115248662A (zh) 动态超级块
US11755490B2 (en) Unmap operation techniques
CN114077394B (zh) 将存储器系统数据传送到辅助阵列
US20230367486A1 (en) Block conversion to preserve memory capacity
US20230289096A1 (en) Performance in a fragmented memory system
CN115729848A (zh) 直接逻辑到物理地址映射
CN115729630A (zh) 汽车引导优化
WO2022193129A1 (en) Memory management procedures for write boost mode
CN115373909A (zh) 存储器系统中的故障管理技术
WO2022040914A1 (en) Unmap backlog in a memory system
CN114647378A (zh) 用于垃圾收集的有效数据标识
US11989133B2 (en) Logical-to-physical mapping compression techniques
US20230376206A1 (en) Write booster buffer flush operation
CN114520016B (zh) 用于存储器地址区的激活和去激活的增强
WO2022193212A1 (en) Memory read performance techniques
US11687291B2 (en) Techniques for non-consecutive logical addresses
US20240078020A1 (en) Write booster pinning
US11929107B2 (en) Techniques for memory cell refresh
US11762771B2 (en) Advanced power off notification for managed memory
US20240086070A1 (en) Read disturb management for memory
US20240176550A1 (en) Transferring valid data using a system latch
EP4060501A1 (en) Redundant array management techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant