CN116387415A - 一种发光二极管用电极制备方法 - Google Patents

一种发光二极管用电极制备方法 Download PDF

Info

Publication number
CN116387415A
CN116387415A CN202310259713.9A CN202310259713A CN116387415A CN 116387415 A CN116387415 A CN 116387415A CN 202310259713 A CN202310259713 A CN 202310259713A CN 116387415 A CN116387415 A CN 116387415A
Authority
CN
China
Prior art keywords
electrode
layer
photoresist
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310259713.9A
Other languages
English (en)
Inventor
王新建
朱广敏
张舜
陶羽宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202310259713.9A priority Critical patent/CN116387415A/zh
Publication of CN116387415A publication Critical patent/CN116387415A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供了一种发光二极管用电极制备方法,包括:涂覆光刻胶,并在所述光刻胶上制作电极制备孔以及围绕所述电极制备孔的第一凹槽,所述电极制备孔贯穿所述光刻胶,所述第一凹槽未贯穿所述光刻胶;其中,所述电极制备孔和所述第一凹槽在竖直平面的截面形状均为梯形;在形成有所述电极制备孔和所述第一凹槽的光刻胶上制作层叠电极金属层,所述层叠电极金属层包括位于所述光刻胶上的第一部分和位于所述电极制备孔中的第二部分;所述层叠电极金属层包括依次层叠的基础层以及包裹层,所述包裹层包裹所述基础层;剥除所述光刻胶以及位于所述光刻胶上的第一部分,留下所述电极制备孔中的第二部分作为电极。

Description

一种发光二极管用电极制备方法
技术领域
本公开涉及发光二极管制作领域,特别涉及一种发光二极管用电极制备方法。
背景技术
发光二极管(Light Emitting Diode,LED)芯片是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
LED芯片至少包括外延层及位于外延层上且与外延层相连的电极,电极用于与电源接触并将电流导入外延层中。电极在制备过程中,需要在外延层的表面涂覆光刻胶,并在光刻胶的表面留出电极制备孔,在电极制备孔内蒸镀电极,最后去除光刻胶。
在倒装式LED芯片中,为了提高光的外量子效率,通常采用具有高反射材料的Cr/Al或者Cr/Ag作为N电极以及P电极。同时,为避免空气以及化学制剂和Al或者Ag的反应,通常以包裹Cr/Al或者Cr/Ag的形式,在Cr/Al或者Cr/Ag上再设置多个Ti/Pt或者Ni/Pt叠层。为了简单有效的制备上述包裹式叠层金属电极,相关技术中将光刻胶中的电极制备孔设置为梯形,并利用Ti或者Ni金属具有较大的张应力和高粘附性的特点,使得Ti或者Ni金属在蒸镀过程中能够使电极制备孔的开口随着蒸镀时间而逐渐变大,从而一次性制备包裹式叠层金属电极。然而,如何进一步提高包裹式叠层金属电极的包裹程度,从而进一步降低空气或者化学制剂对反射金属层的影响,仍然是目前需要解决的难题。
发明内容
本公开实施例提供了一种发光二极管用电极制备方法,能够进一步提高包裹式叠层金属电极的包裹程度。所述技术方案如下:
本公开实施例提供了一种发光二极管用电极制备方法,所述发光二极管用电极制备方法包括:
涂覆光刻胶,并在所述光刻胶上制作电极制备孔以及围绕所述电极制备孔的第一凹槽,所述电极制备孔贯穿所述光刻胶,所述第一凹槽未贯穿所述光刻胶;其中,所述电极制备孔和所述第一凹槽在竖直平面的截面形状均为梯形,所述电极制备孔的底部对应梯形的下底边,所述第一凹槽的底部对应梯形的上底边;
在形成有所述电极制备孔和所述第一凹槽的光刻胶上制作层叠电极金属层,所述层叠电极金属层包括位于所述光刻胶上的第一部分和位于所述电极制备孔中的第二部分;所述层叠电极金属层包括依次层叠的基础层以及包裹层,所述包裹层包裹所述基础层;
剥除所述光刻胶以及位于所述光刻胶上的第一部分,留下所述电极制备孔中的第二部分作为电极。
可选地,所述第一凹槽对应的梯形为等腰梯形,所述第一凹槽对应的梯形的上底边和斜边的夹角范围为100度至135度。
可选地,所述第一凹槽的深度范围为0.4倍至0.6倍的所述光刻胶的厚度,所述第一凹槽的下底边长度范围为10μm至15μm,所述第一凹槽与所述电极制备孔的水平距离范围为0.25μm至5μm。
可选地,所述电极制备孔对应的梯形为等腰梯形,所述电极制备孔对应的梯形的下底边和斜边的夹角范围为10度至45度。
可选地,所述在所述光刻胶上制作电极制备孔以及围绕所述电极制备孔的第一凹槽,包括:
对所述光刻胶进行第一次曝光处理,所述第一次曝光处理对应所述电极制备孔;对所述光刻胶进行第二次曝光处理,所述第二次曝光处理对应所述第一凹槽;对所述光刻胶进行显影处理,得到所述电极制备孔和所述第一凹槽。
可选地,所述方法还包括:
在制作所述层叠电极金属层之前,在所述第一凹槽内制作间隔分布的多个第二凹槽。
可选地,所述多个第二凹槽位于所述第一凹槽的底部及所述第一凹槽靠近所述电极制备孔的侧面。
可选地,所述第二凹槽的深度范围为0.1倍至0.2倍的所述光刻胶的厚度。
可选地,所述多个第二凹槽的总面积占所述第一凹槽的底部及靠近所述电极制备孔的侧面的总面积的30%至60%。
本公开实施例还提供了一种发光二极管芯片,所述发光二极管芯片采用如前任一项所述的方法制备而成。
在本公开实施例中,所述基础层为Cr/Al或者Cr/Ag叠层,所述包裹层为多个周期的Ni/Pt或者Ti/Pt叠层。
可选地,所述层叠电极金属层还包括所述包裹层的焊接层,所述焊接层可以为Au层。
示例性地,层叠电极金属层包括依次层叠的基础层、包裹层以及焊接层。基础层为Cr/Al或者Cr/Ag叠层;包裹层为多个周期的Ni/Pt或者Ti/Pt叠层,周期数量为2-4个;焊接层为Au层。
其中,所述层叠电极金属层包括位于所述光刻胶上的第一部分和位于所述电极制备孔中的第二部分。
在电极制备孔内的第二部分中,焊接层Au覆盖包裹层的侧边和顶面,包裹层覆盖基础层的侧边和顶面,避免空气以及化学制剂和基础层的Al或者Ag反应。
下面以层叠电极金属层中的包裹层为2个周期的Ni/Pt为例对本公开实施例的效果进行说明:
在基础层上蒸镀第一层Ni层,由于Ni金属良好的粘附性,第一层Ni层会和电极制备孔边缘内部接触;在第一层Ni层上蒸镀第一层Pt层,由于Pt金属不具备良好的粘附性,第一层Pt层在电极制备孔边缘处不会覆盖第一层Ni层;在第一层Pt层蒸镀第二层Ni层,第二层Ni层在电极制备孔边缘处会覆盖第一层Pt层,且和第一层Ni层接触;在第二层Ni层上蒸镀第二层Pt层,第二层Pt层在电极制备孔边缘处不会覆盖第二层Ni层;在第二层Pt层蒸镀Au层,Au层在电极制备孔边缘处会覆盖第二层Pt层,且和第二层Ni层接触。
由于Pt金属具有非常高的张应力,因此,第一Pt金属层蒸镀后,向电极制备孔的边缘施加一个沿着光刻胶表面向外的水平力,从而能够扩大电极制备孔的开口。第二Pt金属层蒸镀后,上述水平力进一步增大,从而进一步扩大电极制备孔的开口。也就是说,在上述制备过程中,正梯形的电极制备孔的开口是逐渐增大的,这使得蒸镀到电极制备孔中的各个金属层的面积也逐渐增大,从而实现后蒸镀的金属层包括先蒸镀的金属层的效果,从而提高包裹式叠层金属电极的包裹效果。
其中,包裹层施加到电极制备孔的边缘的力F,F可以分解为F水平和F垂直两个方向的分力,其中F水平决定开口扩大程度,F垂直对开口扩大没有作用。本公开通过在电极制备孔的周围设置第一凹槽,由于倒梯形的第一凹槽的存在,包裹层的各层蒸镀到光刻胶之后,包裹层在电极制备孔的边缘处的形状相比于没有第一凹槽的情况更加扁平,使得F水平更大,从而增大了两次Pt金属层蒸镀后电极制备孔的开口的扩大程度,能够实现金属电极的各个叠层更好地包裹。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管用电极制备方法的流程图;
图2是本公开实施例提供的包裹层施加到电极制备孔的边缘的力的示意图;
图3是本公开实施例提供的另一种发光二极管用电极制备方法的流程图;
图4是本公开实施例提供的发光二极管芯片制备过程示意图;
图5是本公开实施例提供的发光二极管芯片制备过程示意图;
图6是本公开实施例提供的发光二极管芯片制备过程示意图;
图7是本公开实施例提供的发光二极管芯片制备过程示意图;
图8是本公开实施例提供的一种发光二极管芯片的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管用电极制备方法的流程图。参见图1,该发光二极管用电极制备方法包括如下步骤:
101:涂覆光刻胶,并在所述光刻胶上制作电极制备孔以及围绕所述电极制备孔的第一凹槽。
其中,涂覆光刻胶可以是指在发光二极管芯片的外延层上涂覆光刻胶。
其中,所述电极制备孔贯穿所述光刻胶,所述第一凹槽未贯穿所述光刻胶;其中,所述电极制备孔和所述第一凹槽在竖直平面的截面形状均为梯形,所述电极制备孔的底部对应梯形的下底边,所述第一凹槽的底部对应梯形的上底边。
也即,电极制备孔为正梯形,第一凹槽为倒梯形。
102:在形成有所述电极制备孔和所述第一凹槽的光刻胶上制作层叠电极金属层。
其中,所述层叠电极金属层包括依次层叠的基础层以及包裹层,所述包裹层包裹所述基础层。
在本公开实施例中,所述基础层为Cr/Al或者Cr/Ag叠层,所述包裹层为多个周期的Ni/Pt或者Ti/Pt叠层。
可选地,所述层叠电极金属层还包括所述包裹层的焊接层,所述焊接层可以为Au层。
示例性地,层叠电极金属层包括依次层叠的基础层、包裹层以及焊接层。基础层为Cr/Al或者Cr/Ag叠层;包裹层为多个周期的Ni/Pt或者Ti/Pt叠层,周期数量为2-4个;焊接层为Au层。
其中,所述层叠电极金属层包括位于所述光刻胶上的第一部分和位于所述电极制备孔中的第二部分。
在电极制备孔内的第二部分中,焊接层Au覆盖包裹层的侧边和顶面,包裹层覆盖基础层的侧边和顶面,避免空气以及化学制剂和基础层的Al或者Ag反应。
103:剥除所述光刻胶以及位于所述光刻胶上的第一部分,留下所述电极制备孔中的第二部分作为电极。
下面以层叠电极金属层中的包裹层为2个周期的Ni/Pt为例对本公开实施例的效果进行说明:
在基础层上蒸镀第一层Ni层,由于Ni金属良好的粘附性,第一层Ni层会和电极制备孔边缘内部接触;在第一层Ni层上蒸镀第一层Pt层,由于Pt金属不具备良好的粘附性,第一层Pt层在电极制备孔边缘处不会覆盖第一层Ni层;在第一层Pt层蒸镀第二层Ni层,第二层Ni层在电极制备孔边缘处会覆盖第一层Pt层,且和第一层Ni层接触;在第二层Ni层上蒸镀第二层Pt层,第二层Pt层在电极制备孔边缘处不会覆盖第二层Ni层;在第二层Pt层蒸镀Au层,Au层在电极制备孔边缘处会覆盖第二层Pt层,且和第二层Ni层接触。
由于Pt金属具有非常高的张应力,因此,第一Pt金属层蒸镀后,向电极制备孔的边缘施加一个沿着光刻胶表面向外的水平力,从而能够扩大电极制备孔的开口。第二Pt金属层蒸镀后,上述水平力进一步增大,从而进一步扩大电极制备孔的开口。也就是说,在上述制备过程中,正梯形的电极制备孔的开口是逐渐增大的,这使得蒸镀到电极制备孔中的各个金属层的面积也逐渐增大,从而实现后蒸镀的金属层包括先蒸镀的金属层的效果,从而提高包裹式叠层金属电极的包裹效果。
图2示出了包裹层施加到电极制备孔的边缘的力F,F可以分解为F水平和F垂直两个方向的分力,其中F水平决定开口扩大程度,F垂直对开口扩大没有作用。本公开通过在电极制备孔的周围设置第一凹槽,由于倒梯形的第一凹槽的存在,包裹层的各层蒸镀到光刻胶之后,包裹层在电极制备孔的边缘处的形状相比于没有第一凹槽的情况更加扁平,也即图中角度η更小,η更小使得F水平更大,从而增大了两次Pt金属层蒸镀后电极制备孔的开口的扩大程度,能够实现金属电极的各个叠层更好地包裹。
图3是本公开实施例提供的一种发光二极管用电极制备方法的流程图。参见图3,该发光二极管用电极制备方法包括如下步骤:
201:在衬底上制作外延层。
在本公开实施例的一种实现方式中,衬底可以为蓝宝石衬底。
在本公开实施例的其他实现方式中,衬底也可为蓝宝石平片、GaN平片、SiC平片、Si平片其中的一种衬底。本公开对此不做限制。
示例性地,衬底的尺寸可为2英寸、4英寸或6英寸。
其中,外延层包括依次层叠的缓冲层、N型氮化物半导体层、量子阱发光层、P型氮化物半导体层和氧化铟锡(Indium tin oxide,ITO)电流扩展层。
示例性地,参见图4,步骤201可以包括:利用光刻技术在衬底11上沉积缓冲层(图中未示出)、N型氮化物半导体层12、量子阱发光层(图中未示出)以及P型氮化物半导体层13;在P型氮化物半导体层13上制备图形化的光刻胶;对外延片进行等离子体蚀刻处理,制备出mesa台阶20及边缘台阶21结构;在P型氮化物半导体层13上制备ITO电流扩展层14。
在本公开所提供的一种实现方式中,外延层的结构可如前述图4中所示。在本公开所提供的其他实现方式中,外延层的结构也可以在图4的基础上增加或减少膜层结构,本公开对此不做限制。
需要说明的是,在本公开实施例中,可以采用VeecoK465iorC4orRBMOCVD(MetalOrganicChemicalVaporDeposition,金属有机化合物化学气相沉淀)设备或者AIXTRON金属有机化合物化学气相沉淀设备实现发光二极管的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
202:在所述外延层的表面涂覆光刻胶。
在ITO电流扩展层14表面、mesa台阶20表面以及边缘台阶21表面涂覆光刻胶。其中,光刻胶的厚度范围为2至12μm。
203:在所述光刻胶上制作电极制备孔以及围绕所述电极制备孔的第一凹槽。
示例性地,步骤203可以包括:对所述光刻胶进行第一次曝光处理,所述第一次曝光处理对应所述电极制备孔;对所述光刻胶进行第二次曝光处理,所述第二次曝光处理对应所述第一凹槽;对所述光刻胶进行显影处理,得到所述电极制备孔和所述第一凹槽。
其中,两次曝光处理通过控制光刻版的透光量,实现正梯形的电极制备孔和倒梯形的第一凹槽的制作。
在本公开实施例中,所述第一凹槽可以是围绕电极制备孔的环状的凹槽,该环状可以是圆环、矩形环或者圆角矩形环等。通过环状的凹槽围绕电极制备孔,从而实现电极制备孔开口的扩大。
可选地,在第一次曝光处理之前,该方法还包括:对光刻胶进行烘烤、匀胶等处理。光刻胶的烘烤的温度可为90~100℃,光刻胶的烘烤的时间可为30min。能够对光刻胶进行较好的软化,便于对光刻胶进行后续匀胶曝光等操作。
如图5所示,电极制备孔33贯穿所述光刻胶31,电极制备孔33在竖直平面的截面形状为梯形,电极制备孔33的底部对应梯形的下底边,也即电极制备孔33是正梯形。
示例性地,电极制备孔33对应的梯形为等腰梯形,所述电极制备孔33对应的梯形的下底边和斜边的夹角α的范围为10度至45度。例如,夹角α为30度。
其中,电极制备孔33的上、下底边长度是根据电极的设计尺寸来确定的。例如,上底边长度要大于层叠电极金属层的第二部分中基础层的长度,小于包裹层以及焊接层的长度,包裹层以及焊接层是开口被扩大后蒸镀进去的。下底边长度大于焊接层的长度。
通过上述设计能够使得蒸镀到电极制备孔33中的金属层的长度逐渐增大,实现包裹层包裹基础层,焊接层包裹包裹层的结构。
如图5所示,所述第一凹槽32未贯穿所述光刻胶31,所述第一凹槽32在竖直平面的截面形状为梯形,所述第一凹槽32的底部对应梯形的上底边,也即第一凹槽32是倒梯形。
其中,第一凹槽32在竖直平面的截面也即环状的凹槽的断面,断面的形状是倒梯形。
示例性地,所述第一凹槽32对应的梯形为等腰梯形,所述第一凹槽32对应的梯形的上底边和斜边的夹角β的范围为100度至135度。例如,夹角β为120度。
所述第一凹槽32的深度范围为0.4倍至0.6倍的所述光刻胶31的厚度,所述第一凹槽32的下底边长度范围为10μm至15μm,所述第一凹槽32与所述电极制备孔33的水平距离范围为0.25μm至5μm。例如,所述第一凹槽32的深度为0.5倍的所述光刻胶31的厚度,所述第一凹槽32的下底边长度为12μm,所述第一凹槽32与所述电极制备孔33的水平距离为2μm。
采用上述形状和尺寸的第一凹槽能够使得包裹层在电极制备孔的边缘处的形状更加扁平,有利于水平方向力扩大电极制备孔的开口。
值得说明的是,电极制备孔33和第一凹槽32在竖直平面的截面形状为梯形,电极制备孔33可以为台状结构,例如圆台、棱台等,第一凹槽32是断面为梯形的圆环、矩形环或者圆角矩形环。
204:在所述第一凹槽内制作间隔分布的多个第二凹槽。
示例性地,步骤204可以包括:对所述光刻胶进行第三次曝光处理,所述第三次曝光处理对应所述多个第二凹槽;对所述光刻胶进行显影处理,得到所述间隔分布的多个第二凹槽。
如图6所示,所述多个第二凹槽51位于所述第一凹槽的底部及靠近所述电极制备孔的侧面。
由于包裹层给电极制备孔开口边缘处的施加的力,还受到包裹层因Ni层或Ti层的张力而产生的形变大小的影响。多个第二凹槽51形成的凹凸结构,增加了包裹层的和光刻胶之间的粘附性,当包裹层因张应力而收缩体积而拉紧开口时,凹凸结构起到定位作用,能够有效的减少包裹层因Pt金属层或者Ti金属层的张应力而形变的体积,进而提高包裹层给予电极制备孔开口边缘处的水平方向的力。
在其他可能的实现方式中,第二凹槽51也可以设置在整个第一凹槽的底部及侧面。
示例性地,所述第二凹槽的深度范围为0.1倍至0.2倍的所述光刻胶的厚度。所述多个第二凹槽的总面积占所述第一凹槽的底部及靠近所述电极制备孔的侧面的总面积的30%至60%。例如,所述第二凹槽的深度为0.15倍的所述光刻胶的厚度。所述多个第二凹槽的总面积占所述第一凹槽的底部及靠近所述电极制备孔的侧面的总面积的50%。
通过上述第二凹槽的深度和面积设计,能够保证凹凸结构有效增加了包裹层的和光刻胶之间的粘附性。
其中,第二凹槽可以是位于第一凹槽内且围绕电极制备孔的环状的凹槽,该环状可以是圆环、矩形环或者圆角矩形环等。通过多圈第二凹槽保证凹凸结构有效增加了包裹层的和光刻胶之间的粘附性。
第二凹槽的断面的形状可以为长方体、圆柱体、其他规则或不规则形状。
205:在形成有所述电极制备孔和所述第一凹槽的光刻胶上制作层叠电极金属层。
其中,所述层叠电极金属层包括位于所述光刻胶上的第一部分和位于所述电极制备孔中的第二部分。
其中,层叠电极金属层包括依次层叠的基础层、包裹层以及焊接层。
基础层为Cr/Al或者Cr/Ag叠层;包裹层为多个周期的Ni/Pt或者Ti/Pt叠层,周期数量为2-4个;焊接层为Au层。
下面以层叠电极金属层中的包裹层为2个周期的叠层为例对步骤205进行说明,如图7所示:
在图形化的光刻胶层31的表面通过电子束蒸发技术蒸镀Cr/Al或者Cr/Ag基础层41;
在Cr/Al或者Cr/Ag基础层41上利用电子束蒸发技术蒸镀2个Ni/Pt叠层或者Ti/Pt叠层构成的包裹层42;
在包裹层42上利用电子束蒸发技术蒸镀Au焊接层43。
其中,Cr层的厚度为0.5nm至3nm,Al或者Ag层的厚度为10nm至200nm,Ni层或者Ti层的厚度为50nm至500nm,Pt层的厚度为30nm至200nm,Au层的厚度为500nm至1500nm。
可选地,为了更好的实现包裹层42对基础层41的包裹,在基础层41和包裹层42之间还可以增加低导热的NiCr金属材料。低导热的NiCr金属层能够有效的阻隔包裹层42和焊接层43的热量沿着垂直于LED芯片表面的方向往下传导,从而促进热量沿着平行于LED芯片的表面传递到电极制备孔开口处,使得电极制备孔开口附近的光刻胶更软,进而有利于包裹层42收缩电极制备孔开口边缘处的光刻胶,增大电极制备孔开口。
示例性地,层叠电极金属层中电极蒸镀的压力为2.0×10-6Torr。可以保证整个电极的稳定制备。
可选地,第一Ni电极金属层的蒸镀速率为2~10A/s。
在蒸镀过程中,第一Ni电极金属层的蒸镀速率保持在以上范围内,可以保证得到的第一Ni电极金属层的结构较为致密,第一Ni电极金属层在收缩时会对光刻胶稳定产生作用力。而采用以上蒸镀速率得到的第一Ni电极金属层的质量也较好,表面较为平整,可以保证第一Ni电极金属层之后蒸镀的电机金属层的质量。
示例性地,第一Ni电极金属层的蒸镀温度为20-70℃。
第一Ni电极金属层的蒸镀温度在此范围内时,可以保证第一Ni电极金属层的晶体质量。同时第一Ni电极金属层与第一Ni电极金属层之后的电极金属层之间的蒸镀温差不会过大,可以保证第一Ni电极金属层的收缩程度较小,对光刻胶的形变影响相对较小。
可选地,第二Ni电极金属层的蒸镀速率与第一Ni电极金属层的蒸镀速率相同。可以保证光刻胶的进一步收缩,控制电极制备孔在远离外延层的方向上的孔径进一步增大,实现电极制备孔内电极两侧进一步外扩,稳定沉积。
可选地,第二Ni电极金属层的蒸镀温度大于第一Ni电极金属层的蒸镀温度。
第二Ni电极金属层的蒸镀温度大于第一Ni电极金属层的蒸镀温度,可以保证第二Ni电极金属层在第一Ni电极金属层产生的收缩基础上进一步收缩,控制电极制备孔在远离外延层的方向上的孔径进一步变大,实现电极制备孔的孔径的缓慢过渡以及电极制备孔内电极的稳定沉积。
示例性地,第一Ni电极金属层的蒸镀温度与第二Ni电极金属层的蒸镀温度之差为5℃~15℃。能够保证电极制备孔的孔径的缓慢过渡。
206:剥除所述光刻胶以及位于所述光刻胶上的第一部分,留下所述电极制备孔中的第二部分作为电极。
利用剥离技术除去光刻胶以及其上的金属电极层的第一部分,仅仅留下电极制备孔33内的金属电极层的第二部分作为电极。例如,使用有机溶剂去除光刻胶,便于光刻胶的剥离。
这里,在发光二极管芯片制备时分别开设了2个电极制备孔,每个电极制备孔周围都开设多个第一凹槽,进而制备得到2个电极,2个电极分别为N电极以及P电极。
可选地,该方法还包括:利用光刻技术和离子束蒸发技术制作分布式布拉格反射镜(Distributed Bragg Reflection,DBR)反射层、P焊盘和N焊盘,得到倒装LED芯片。其中,DBR反射层包括SiO2/TiO2结构。
本公开实施例还提供了一种发光二极管芯片,该发光二极管芯片采用如图1或3所示的方法流程制备。
该发光二极管芯片包括衬底及依次层叠在衬底上的外延层与电极。电极与外延层相连且电极位于外延层上。
图8是本公开实施例提供的一种发光二极管芯片的结构示意图,参见图8,该发光二极管芯片包括衬底11,层叠在衬底11上的缓冲层(图中未示出)、N型氮化物半导体层12、量子阱发光层(图中未示出)、P型氮化物半导体层13以及ITO电流扩展层14,位于N型氮化物半导体层12上的N电极15,位于ITO电流扩展层14上的P电极16,覆盖电流扩展层14、N电极15和P电极16的DBR反射层17,位于DBR反射层17上并连接P电极16的P焊盘18,位于DBR反射层17上并连接N电极15的N焊盘19。
其中,N电极15和P电极16均包括依次层叠的基础层、包裹层以及焊接层。
基础层为Cr/Al或者Cr/Ag叠层;包裹层为多个周期的Ni/Pt或者Ti/Pt叠层,周期数量为2-4个;焊接层为Au层。
其中,Cr层的厚度为0.5nm至3nm,Al或者Ag层的厚度为10nm至200nm,Ni层或者Ti层的厚度为50nm至500nm,Pt层的厚度为30nm至200nm,Au层的厚度为500nm至1500nm。
以上所述,并非对本公开作任何形式上的限制,虽然本公开已通过实施例揭露如上,然而并非用以限定本公开,任何熟悉本专业的技术人员,在不脱离本公开技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本公开技术方案的内容,依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本公开技术方案的范围内。

Claims (10)

1.一种发光二极管用电极制备方法,其特征在于,所述发光二极管用电极制备方法包括:
涂覆光刻胶,并在所述光刻胶上制作电极制备孔以及围绕所述电极制备孔的第一凹槽,所述电极制备孔贯穿所述光刻胶,所述第一凹槽未贯穿所述光刻胶;其中,所述电极制备孔和所述第一凹槽在竖直平面的截面形状均为梯形,所述电极制备孔的底部对应梯形的下底边,所述第一凹槽的底部对应梯形的上底边;
在形成有所述电极制备孔和所述第一凹槽的光刻胶上制作层叠电极金属层,所述层叠电极金属层包括位于所述光刻胶上的第一部分和位于所述电极制备孔中的第二部分;所述层叠电极金属层包括依次层叠的基础层以及包裹层,所述包裹层包裹所述基础层;
剥除所述光刻胶以及位于所述光刻胶上的第一部分,留下所述电极制备孔中的第二部分作为电极。
2.根据权利要求1所述的发光二极管用电极制备方法,其特征在于,所述第一凹槽对应的梯形为等腰梯形,所述第一凹槽对应的梯形的上底边和斜边的夹角范围为100度至135度。
3.根据权利要求2所述的发光二极管用电极制备方法,其特征在于,所述第一凹槽的深度范围为0.4倍至0.6倍的所述光刻胶的厚度,所述第一凹槽的下底边长度范围为10μm至15μm,所述第一凹槽与所述电极制备孔的水平距离范围为0.25μm至5μm。
4.根据权利要求1所述的发光二极管用电极制备方法,其特征在于,所述电极制备孔对应的梯形为等腰梯形,所述电极制备孔对应的梯形的下底边和斜边的夹角范围为10度至45度。
5.根据权利要求1至4任一项所述的发光二极管用电极制备方法,其特征在于,所述在所述光刻胶上制作电极制备孔以及围绕所述电极制备孔的第一凹槽,包括:
对所述光刻胶进行第一次曝光处理,所述第一次曝光处理对应所述电极制备孔;对所述光刻胶进行第二次曝光处理,所述第一次曝光处理的形状对应所述第一凹槽;对所述光刻胶进行显影处理,得到所述电极制备孔和所述第一凹槽。
6.根据权利要求1至4任一项所述的发光二极管用电极制备方法,其特征在于,所述方法还包括:
在制作所述层叠电极金属层之前,在所述第一凹槽内制作间隔分布的多个第二凹槽。
7.根据权利要求6所述的发光二极管用电极制备方法,其特征在于,所述多个第二凹槽位于所述第一凹槽的底部及所述第一凹槽靠近所述电极制备孔的侧面。
8.根据权利要求6所述的发光二极管用电极制备方法,其特征在于,所述第二凹槽的深度范围为0.1倍至0.2倍的所述光刻胶的厚度。
9.根据权利要求6所述的发光二极管用电极制备方法,其特征在于,所述多个第二凹槽的总面积占所述第一凹槽的底部及靠近所述电极制备孔的侧面的总面积的30%至60%。
10.一种发光二极管芯片,其特征在于,所述发光二极管芯片采用如权利要求1至9任一项所述的方法制备而成。
CN202310259713.9A 2023-03-17 2023-03-17 一种发光二极管用电极制备方法 Pending CN116387415A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310259713.9A CN116387415A (zh) 2023-03-17 2023-03-17 一种发光二极管用电极制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310259713.9A CN116387415A (zh) 2023-03-17 2023-03-17 一种发光二极管用电极制备方法

Publications (1)

Publication Number Publication Date
CN116387415A true CN116387415A (zh) 2023-07-04

Family

ID=86970420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310259713.9A Pending CN116387415A (zh) 2023-03-17 2023-03-17 一种发光二极管用电极制备方法

Country Status (1)

Country Link
CN (1) CN116387415A (zh)

Similar Documents

Publication Publication Date Title
US8735185B2 (en) Light emitting device and fabrication method thereof
US8202753B2 (en) LED having vertical structure and method for fabricating the same
EP2897181B1 (en) Method for manufacturing a light emitting device
WO2011016201A1 (ja) 発光素子および発光装置
US20130193448A1 (en) Patterned substrate and stacked light emitting diode
JP2009152474A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
WO2011143918A1 (zh) 发光二极管及其制造方法
US20130193406A1 (en) Light emitting diode and fabrication method thereof
US20130214246A1 (en) Light emitting diode and fabrication method thereof
US9306122B2 (en) Light emitting diode and a manufacturing method thereof, a light emitting device
CN102130252B (zh) 发光二极管及其制造方法
WO2012040978A1 (zh) 发光装置及其制造方法
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
CN102064253A (zh) 发光二极管及其制造方法
CN116387415A (zh) 一种发光二极管用电极制备方法
CN116469982A (zh) 一种发光二极管用电极制备方法
JP5980668B2 (ja) 発光ダイオード
JP5980667B2 (ja) 発光ダイオード
CN114709317A (zh) 提高散热性的柔性衬底发光二极管芯片及其制备方法
CN116504881A (zh) 发光二极管及巨量转移方法
KR20110043577A (ko) 발광소자와 그 제조방법
KR20120007478A (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination