CN116368734A - 用于并行化晶体管的设备及方法 - Google Patents

Abstract

描述用于并行化晶体管(102、105、108、111)的方法、设备、系统及制品。一种实例性设备包含第一裸片(114、116)上的第一晶体管(102、105)及第二裸片(118、120)上的第二晶体管(108、111)。所述实例性设备包含耦合到所述第一裸片(114、116)及所述第二裸片(118、120)的并行反馈端子及包含第一触点(137a、137c、137e、137g)及第二触点(137b、137d、137f、137h)的电流传感器(136、138、140、142)。所述实例性设备包含耦合到所述电流传感器(136、138、140、142)及切换端子(117)或接地端子(119)中的至少一者的电阻器。所述实例性设备包含有源驱动控制器(180、182、184、186)，其包含耦合到所述电阻器的第一输入、耦合到所述并行反馈端子的第二输入及耦合到并行反馈端子的输出。所述实例性设备包含经调适以耦合到栅极驱动器及误差放大器(156、158、160、162)的边缘延迟控制器(172、174、176、178)，且控制触点经调适以耦合到所述栅极驱动器。

Description

用于并行化晶体管的设备及方法

技术领域

本发明大体上涉及晶体管，且更特定来说，涉及用于并行化晶体管的设备及方法。

背景技术

在一些装置中，诸如场效应晶体管(FET)的晶体管与另一晶体管并行连接。并行耦合晶体管可经控制以将电流提供到负载，诸如通过晶体管的栅极处的脉宽调制(PWM)信号。

发明内容

一种实例性设备包含第一裸片上的第一晶体管，所述第一晶体管包含第一端子、第二端子及控制触点。所述第一端子耦合到电压总线端子，且所述第二端子耦合到切换端子。所述设备进一步包含第二裸片上的第二晶体管，所述第二晶体管包含第三端子及第四端子。所述第三端子耦合到所述电压总线端子且所述第四端子耦合到所述切换端子。所述设备进一步包含耦合到所述第一裸片及所述第二裸片的并行反馈端子。所述设备进一步包含电流传感器，其包含第一触点及第二触点。所述第一触点耦合到所述第一晶体管的所述第一端子且所述第二触点耦合到所述第一晶体管的所述第二端子。所述设备包含耦合到所述电流传感器及所述切换端子或接地端子中的至少一者的电阻器。所述设备进一步包含有源驱动控制器，其包含耦合到所述电阻器的第一输入、耦合到所述并行反馈端子的第二输入及耦合到所述并行反馈端子的输出。所述设备进一步包含经调适以耦合到栅极驱动器及误差放大器的边缘延迟控制器，且所述控制触点经调适以耦合到所述栅极驱动器。

附图说明

图1是实施并行化晶体管的实例性模拟电路的示意图。

图2是说明图1的模拟电路的并行化控制器的实例性实施方案的框图。

图3是用于实施图2的实例性有源驱动控制器的实例性模拟电路的图示。

图4是用于在实例性无源驱动模式期间实施图3的有源驱动控制器的实例性平均电流实施方案的图3的模拟电路的实例性区段的示意图。

图5是用于在实例性有源驱动模式期间实施图3的有源驱动控制器的实例性平均电流实施方案的图3的模拟电路的实例性区段的示意图。

图6是用于在实例性无源驱动模式期间实施图2的有源驱动控制器的实例性跟随领导实施方案的图3的模拟电路的实例性区段的示意图。

图7是用于在实例性有源驱动模式期间实施图2的有源驱动控制器的实例性跟随领导实施方案的图3的模拟电路的实例性区段的示意图。

图8是用于实施图2的实例性故障监控器及实例性故障指示器的实例性模拟电路的图示。

图9是表示可经执行以实施图1到8中所表示的实例性模拟电路的并行化控制器的实例性计算机可读指令的流程图。

图10是表示可经执行以实施图1、2及8中所表示的实例性模拟电路的并行化控制器用于故障监控的实例性计算机可读指令的流程图。

图11A到11B是对应于图1到8的模拟电路上观察到的实例性信号的实例性信号图。

图12是说明本文中所描述的模拟电路中具有并行化晶体管的裸片上的偏移信号振铃的减少及信号更快安定的效应的实例性信号图。

图13是说明用于实施并行化晶体管的实例性数字电路的实例性实施方案的实例性框图。

图14是用于基于图13的框图实施并行化晶体管的实例性数字电路的图示。

图15是用于基于实例性峰值电流感测技术使用数字通信总线来实施并行化晶体管的实例性数字电路的图示。

图16是用于基于实例性温度感测技术实施并行化晶体管的实例性数字电路的图示。

图17是表示可经执行以实施图13的并行化控制器及图14到16的实例性数字电路的实例性计算机可读指令的流程图。

图18A到18B说明实例性信号图，其说明根据本文中所描述的技术构造的数字电路中的并行裸片之间的峰值切换电流失配减少。

图19是经结构化以执行图9到10的实例性计算机可读指令以实施图1到2的实例性并行化控制器的实例性处理器平台的框图。

图20是经结构化以执行图17的实例性计算机可读指令以实施图14到16的实例性并行化控制器的实例性处理器平台的框图。

具体实施方式

图式未必按比例绘制。一般来说，图式及本发明中的相同元件符号指代相同或类似部件。尽管图式以清晰线及边界展示层及区域，但这些线及/或边界的部分或全部可为理想化的。实际上，边界及/或线可为不可观察、混合及/或不规则的。

尽管图式以清晰线及边界展示层及区域，但这些线及/或边界的部分或全部可为理想化的。实际上，边界及/或线可为不可观察、混合及/或不规则的。

功率级用于各种电路中，诸如功率转换电路、功率因数校正电路、不连续电流模式功率切换电路、连续电流模式功率切换电路、适配器或电动汽车充电单元。一种用于在功率级中提供更多功率及/或更多电流的技术是并行耦合晶体管。当并行耦合时，晶体管连接到共同电压源及负载且由脉宽调制(PWM)栅极驱动器信号(例如PWM信号)驱动。接收相同PWM信号的并行耦合晶体管提高功率级获得更多输出电流的能力，因为并行耦合晶体管共享电流负载。

在一些装置中，接收相同PWM信号的并行耦合晶体管在精确相同时间接通及/或切断。当并行耦合晶体管在完全相同时间接通时，负载电流在并行耦合晶体管之间均等分流，且共享涌入电流。然而，实际上，即使并行耦合晶体管可由相同PWM信号驱动，但由于过程变化，每一晶体管可在略微不同时间接通。当使用并行耦合晶体管时，响应于PWM信号而接通的并行耦合晶体管中的第一晶体管将经历高于其它晶体管的涌入电流。例如，先接通的晶体管将在短时间周期内传导总负载电流，而非在其它并行耦合晶体管之间分流负载电流。因此，高电流值可传导通过裸片与接地之间的电感器，而另一裸片尚未接通以导致印刷电路板(PCB)上的大电压波动(例如约10到20V)。这些大电压波动有时称为接地反弹。当所关注的信号显著小于由于不相等切换时间而产生的接地反弹信号的幅度时，接地反弹可引起过多噪声，直到其被消除。传导总负载电流的单个并行耦合晶体管遇到高安全操作区(SOA)应力，因此晶体管在使晶体管受应力且导致更快退化的条件下操作。

本文中所描述的实例性设备、方法、系统及制品(例如物理存储媒体)能够在非常嘈杂环境中传送与并行晶体管的切换相关联的所关注低电平信号。本文中所描述的实例性技术主动驱动(例如调整)并行晶体管(在并行裸片上)之间的并行反馈引脚上的电压电平以减少通过每一晶体管的电压安定所需的时间量。在本文中所描述的一些实例性设备、方法、系统及制品中，电阻器耦合于并行反馈引脚之间。并行反馈引脚耦合于并行晶体管之间。当电压波动由于并行晶体管切换而发生时，将电阻器耦合于并行反馈引脚之间限制电流通过静电放电(ESD)单元。例如，如果并行反馈引脚之间没有电阻器，那么两个接地总线(连接到每一裸片的接地)之间可迅速形成大电压差且因此在裸片之间引起大电流。此一大电压差可导致超过连接单独接地总线的ESD二极管的电流限制。并行反馈引脚之间的电阻器有利地限制电流且抑制电压波动，同时仍允许每一个别裸片主动调整晶体管之间的共同电压电平。如本文中所使用，晶体管可为任何类型的晶体管，诸如场效应晶体管(FET)、金属氧化物半导体场效应晶体管(MOSFET)等。

在本文中所描述的一些实例性设备、方法、系统及制品中，为了在包含并行化晶体管的模拟电路上的切换事件之后加速电压信号安定，基于在晶体管中的每一者上观察到的峰值电流值来调整并行化晶体管之间的并行反馈引脚上的电压。随着每一并行反馈引脚基于由其相应晶体管经历的峰值电流来调整，晶体管之间的总线上的总电流变为平均值且帮助减少使裸片中的每一者上的电压稳定所需的安定时间。

在本文中所描述的一些实例性设备、方法、系统及制品中，为了在包含并行化晶体管的模拟电路上的切换事件之后加速电压信号安定，基于一个晶体管经指定为领导(例如，通过满足领导条件)调整来并行反馈引脚上的电压，同时基于领导来调整其它并行晶体管(例如跟随者)。在一些实例中，基于诸如具有最低或最高峰值电压值、峰值切换电流值、温度及/或其它电路特性的领导条件来选择领导。在一些此类实例中，领导可基于并行晶体管中的每一者的性能改变而在整个操作中改变。在一些此类实例中，本文中所描述的跟随领导技术能够消除模拟电路上的临界值电阻器，借此减少电阻器修整及高精度温度系数电阻器维护的需要。

本文中所描述的实例性设备、方法、系统及制品(例如物理存储媒体)能够在并行晶体管之间进行故障监控及通信以防止一个晶体管上的故障影响另一晶体管的性能。例如，本文中所描述的实例性技术在并行晶体管之间传送过电压、欠电压、超温及/或其它故障以防止一个晶体管的关断导致另一晶体管中的过电流条件。本文中的实例性技术响应于并行配置中一或多个晶体管的故障状态而停用彼此同步的晶体管的并行化。

本文中所描述的实例性设备、方法、系统及制品(例如物理存储媒体)加速在包含并行化晶体管的数字电路上的切换事件之后电压信号的安定时间。在一些此类实例中，包含第一晶体管的第一裸片耦合到两个并行反馈引脚，且包含第二晶体管(与第一晶体管并行)的第二裸片耦合到两个其它并行反馈引脚。在每一裸片的并行反馈引脚中的一者上，相应裸片传送表示其自身峰值特性(诸如峰值电压、峰值电流、峰值温度等)信息的PWM信号，而在第二并行反馈引脚上，裸片接入表示另一并行晶体管的峰值特性的PWM信号。在一些实例中，数字总线具有连续时间滤波器以调整PWM边缘时间且减少切换事件之后的安定时间。如本文中所使用，“切换事件”指代在晶体管切换期间及之后直到信号的电压及/或电流值稳定的时间周期。例如，在晶体管的控制触点上的信号改变(例如，从高到低或从低到高)之后，切换事件开始，且在电压反弹(例如波动)安定(诸如减小90％、每时间值减小指定电压偏差等)时结束。

图1是用于实施本文中所描述的并行化晶体管的实例模拟电路100的示意图。模拟电路100包含晶体管102、105、108及111，其中控制由晶体管102、105、108及111传递的峰值电流。晶体管102、105、108及111各自分别包含两个电流端子(103及104、106及107、109及110、112及113)。晶体管102、105、108及111可形成于相应裸片114、116、118及120上。裸片114、116、118及120可热耦合到至少一个散热器。

在图1中所说明的实例中，脉宽调制产生器122(PWM产生器122)产生PWM信号124及126(例如PWM-HS及PWM-LS)分别用于并行耦合的高侧晶体管102、108及并行耦合的低侧晶体管105、111。实例性并行化控制器128耦合到PWM产生器122及高侧晶体管102，且实例性并行化控制器132耦合到PWM产生器122及高侧晶体管108。同样地，实例性并行化控制器130耦合到PWM产生器122及低侧晶体管105，且实例性并行化控制器134耦合到PWM产生器122及低侧晶体管111。在图1的实例中，PWM产生器122产生PWM信号124及126(例如PWM-HS及PWM-LS)；然而，PWM产生器122不限于产生两个PWM信号124及126(例如PWM-HS及PWM-LS)。例如，可针对四个晶体管(102、105、108及111)产生四个PWM信号，且因此可由PWM产生器122针对每一晶体管个别实施一延迟。

晶体管102及108形成并行耦合的一对高侧晶体管。晶体管105及111形成也并行耦合的一对低侧晶体管。高侧晶体管102及108耦合于实例性正电压总线PVDD 115与实例性切换电路节点SW 117之间，且实例性低侧晶体管105及111耦合于切换电路节点SW 117与实例性局部电路接地PGND 119之间。如本文中所使用，局部电路接地PGND 119及正电压总线PVDD 115有时称为电压总线节点。如本文中所使用，局部电路接地PGND 119有时称为接地节点。因此，晶体管连接到电压总线节点(例如正电压总线PVDD 115(如果其是高侧晶体管)、局部电路接地PGND 119(如果其是低侧晶体管))及切换电路节点SW 117。在本文中所使用的一些实例中，切换电路节点SW 117称为切换节点。高侧及低侧晶体管(102、105、108及111)可包含外延形成于硅衬底上的氮化镓(GaN)层。GaN沟道(例如2DEG沟道)中的电子比硅(Si)沟道(例如反转沟道)中的电子移动更快，且因此，GaN晶体管(例如高电子迁移率晶体管(HEMT))响应于PWM信号而比Si晶体管更快接通及/或切断。此外，用GaN层制造的晶体管在漏极与源极端子之间包含比用Si制造的晶体管更低的电容。因此，响应于GaN晶体管(例如高电子迁移率晶体管(HEMT))经受硬切换，漏极到源极电压的振幅较高且漏极电流的振幅较高(例如，漏极到源极电压的振幅与漏极电流的振幅重叠)的时间减少。漏极到源极电压的振幅较高且漏極电流的振幅较高的时间减少允许GaN晶体管(例如高电子迁移率晶体管(HEMT))在硬切换期间安全操作且降低晶体管的功耗。在本文中所描述的一些实例中，可使用硅衬底或任何其它晶体管衬底来制造晶体管102、105、108及111。

在本文中所描述的实例中，高侧晶体管102的电流端子103及104(例如源极及漏极端子)可各自耦合(例如连接)到高侧晶体管108的相应电流端子109及110且其间没有耦合中介无源组件(例如电感器、电容器)。实例性高侧晶体管102及108的电流端子103、104、109及110分别经并行耦合使得比仅由一个实例性高侧晶体管切换的其它可能更大的功率及/或电流量可切换。

同样地，在本文中所描述的一些实例中，低侧晶体管105的电流端子106及107(例如源极及漏极端子)可各自耦合(例如连接)到低侧晶体管111的相应电流端子112及113且其间没有耦合中介无源组件(例如电感器、电容器)。实例性低侧晶体管105及111的电流端106、107、112、113分别经并行耦合使得比仅由一个实例性低侧晶体管切换的其它可能更大的功率及/或电流量可切换。

尽管实例性高侧及低侧晶体管(102、105、108及111)分别成对耦合，但实例性高侧及低侧晶体管(102、105、108及111)中的每一者可响应于与个别晶体管相关联的峰值电流而个别控制。例如，如果高侧晶体管102传导大于高侧晶体管108的初始峰值电流，那么高侧晶体管102可响应于高侧晶体管108的局部初始峰值电流而切换。类似地，如果高侧晶体管108传导大于高侧晶体管102的初始峰值电流，那么高侧晶体管108可响应于高侧的局部初始峰值电流而切换。同样地，如果低侧晶体管105传导大于低侧晶体管111的初始峰值电流，那么低侧晶体管105可响应于低侧晶体管111的局部峰值电流而切换。如果低侧晶体管111传导大于低侧晶体管105的初始峰值电流，那么低侧晶体管111可响应于低侧晶体管105的局部峰值电流而切换。

实例性PWM产生器122经布置以响应于实例性电路节点SW 117而产生实例性脉宽调制高侧信号124用于控制实例性高侧晶体管102及108。替代地，实例性PWM产生器122可经布置以响应于系统操作参数(诸如由模拟电路100供电的电阻、电感或电容负载的输出电压)而控制实例性高侧晶体管102及108(及/或低侧晶体管105及111)。实例性PWM产生器122经布置以响应于实例性电路节点SW 117而产生实例性脉宽调制低侧信号126用于控制实例性低侧晶体管105及111。实例性PWM产生器122可由实例性电源轨PVDD 115及PGND 119供电。在各种实例中，PWM产生器122可为处理器，诸如微控制器或数字信号处理器(DSP)。

实例性脉宽调制高侧信号124(例如PWM-HS)耦合到第一并行化控制器128及第二并行化控制器132。实例性脉宽调制低侧信号126(例如PWM-LS)耦合到第三并行化控制器130及第四并行化控制器134。

实例性并行化控制器(例如128、130、132及134中的一者)各自包含实例性电流传感器(例如分别为136、138、140及142)、实例性误差放大器(例如分别为156、158、160及162)、实例性边缘延迟控制器(例如分别为172、174、176及178)、实例性有源驱动控制器(例如分别为180、182、184及186)及实例性故障监控系统(例如分别为188、190、192及194)。并行化控制器(例如128、130、132及134中的一者)可包含于所控制的高侧或低侧晶体管(例如分别为102、105、108及111)的相同裸片(例如分别为114、116、118及120)上。替代地，并行化控制器(例如128、130、132及134中的一者)可包含于所控制的高侧或低侧晶体管(例如分别为102、105、108及111)的单独裸片(例如分别为114、116、118及120)上。

实例性电流传感器136、138、140及142分别耦合到实例性高侧及低侧晶体管(102、105、108及111)。实例性电流传感器136、138、140及142可布置于多芯片模块上相邻于安装于多芯片模块上的组件(例如包含要监控的高侧或低侧晶体管的芯片)。实例性电流传感器可几乎位于裸片或多芯片模块上的任何位置，其中电流传感器耦合到实例性相应金属氧化物半导体场效应晶体管。电流传感器136、138、140、142包含实例性触点137a、137b、137c、137d、137e、137f、137g、137h。例如，电流传感器136包含耦合到电流端子103的实例性第一触点137a及耦合到电流端子104的实例性第二触点137b。

在一个实例中，电流传感器136、138、140及142布置于其上布置每一相应高侧及低侧晶体管(102、105、108及111)的相同裸片上。在另一实例中，电流传感器136、138、140及142可布置于其上承载每一相应高侧及低侧晶体管(102、105、108及111)的多芯片模块上。实例性电流传感器136、138、140及142耦合到相应实例性高侧及低侧晶体管(102、105、108及111)。例如，电流传感器136、138、140及142可通过布置于相同裸片(例如114、116、118、120)上来耦合到相应高侧及低侧晶体管(102、105、108及111)。

实例性电流传感器136、138、140及142经布置(例如放置)以产生相应局部感测晶体管峰值电流144、146、148及150，使得每一信号指示相应实例性高侧及低侧晶体管(102、105、108、111)的感测晶体管峰值电流。此外，指示感测晶体管峰值电流144、146、148、150的每一信号也可为电压信号。感测晶体管峰值电流144、146、148、150耦合到实例性误差放大器156、158、160、162的反相输入端子。在一些实例中，误差放大器156、158、160、162是运算放大器。分别针对高侧及低侧电路中的每一者产生共享全局峰值电流信号152、154的实例，使得全局电流信号152、154响应于高侧及低侧中的每一者的至少两个晶体管的电流指示而产生。在本文中所描述的一些实例中，每一相应全局电流信号152、154是表示相应平均峰值电流的信号(例如，全局电流高侧152表示感测晶体管峰值电流144及148的平均峰值电流)。

每一相应全局电流信号152、154耦合到实例性误差放大器156、158、160、162的非反相输入端子。例如，全局电流高侧(GLOBAL CUR HS)信号152耦合到误差放大器156及160，且全局电流低侧(GLOBAL CUR LS)信号154耦合到运算放大器158及162。此外，指示全局电流信号(152或154)的每一信号也可为电压信号。替代地，实例性全局电流信号(152或154)可耦合到误差放大器156、158、160、162的反相输入端子。同样地，实例性局部电流信号(144、146、148及150)可分别耦合到误差放大器156、158、160及162的非反相输入端子。

实例性误差放大器156、158、160及162中的每一者经布置以响应于相应全局电流信号152及154及局部电流信号144、146、148及150而产生相应局部电流差量参考信号164、166、168及170。每一相应局部电流差量参考信号164、166、168及170耦合到边缘延迟控制器172、174、176及178的相应输入端子。

实例性边缘延迟控制器172、174、176及178可为模拟电路，其中每一实例性边缘延迟控制器可响应于相应局部电流差量参考信号164、166、168及170而使相应脉宽调制信号(124或126)延迟。边缘延迟控制器172、174、176及178也可由经数字控制的一或多个数字延迟块串实施。

第一边缘延迟控制器172及第二边缘延迟控制器176产生耦合到高侧晶体管102及108的相应栅极(例如控制)端子的相应延迟PWM信号。脉宽调制低侧(PWM-LS)信号126耦合到第三边缘延迟控制器174及第四边缘延迟控制器178。第三边缘延迟控制器174及第四边缘延迟控制器178产生耦合到低侧晶体管105及111的相应栅极端子的相应延迟PWM信号。

实例性高侧晶体管102及108响应于断言实例性脉宽调制高侧信号124而激活(例如，通过建立传导沟道)。实例性晶体管102及108中的至少一者也响应于相应实例性边缘延迟控制器172、176而激活。实例性低侧晶体管105及111以类似方式激活，但响应于低侧脉宽调制低侧信号126及布置。

图1的说明实例的实例性有源驱动控制器180、182、184、186分别调整并行化晶体管之间的全局电流以减少电压在晶体管切换期间安定所需的时间量。例如，有源驱动控制器180可调整与在晶体管102、108之间共享的全局峰值电流152相关联的电压电平。有源驱动控制器180可响应于切换事件(例如PWM信号124改变)而激活。类似地，有源驱动控制器182、184、186可响应于切换事件(例如其相应PWM信号124、126改变)而激活以减少相应晶体管105、108、111上的电压波动的安定时间。结合图2到8及图10说明及描述有源驱动控制器180、182、184、186的结构及操作的进一步细节。

图1的说明实例的实例性故障监控系统188、190、192、194识别及/或传送其相应裸片114、116、118、120上的故障条件。在一些实例中，故障监控系统188、190、192、194检测其相应裸片114、116、118、120中诸如过电压、欠电压、过电流、欠电流、过高温度及/或任何其它潜在问题条件的条件。在一些此类实例中，故障监控系统188、190、192、194将任何故障传送到与检测到故障的裸片并行的裸片114、116、118、120中的任何其它裸片。故障监控系统188、190、192、194使裸片114、116、118、120能够协调地对故障作出反应。例如，如果在裸片114上检测到故障，那么故障监控系统188可将故障传送到裸片118，因此能够协调行动以校正故障(诸如结束裸片114、118的并行化、同时将晶体管102、108切断或连接到高阻抗(HiZ)等)。结合图9及11说明及描述故障监控系统188、190、192、194的结构及操作的进一步细节。

图2是说明图1的模拟电路100的并行化控制器128、130、132、134的实例性实施方案的框图200。为了视觉清楚，图2中未说明裸片114、116、118、120，但并行化控制器128、130、132、134对应于图1的相应裸片114、116、118、120。图2的说明实例的框图200包含图1的模拟电路100的并行化控制器128、130、132、134、正电压总线PVDD 115、切换电路节点SW117、局部电路接地PGND 119、电流传感器136、138、140、142、误差放大器156、158、160、162、边缘延迟控制器172、174、176、178、有源驱动控制器180、182、184、186及故障监控系统188、190、192、194。在图2的框图200中，实例性电流传感器136、138、140、142包含实例性峰值电流转电压转换器202、204、206、208及实例性芯片电压转电流转换器210、212、214、216。此外，在图2的框图200中，实例性故障监控系统188、190、192、194包含实例性故障监控器218、220、222、224及实例性故障指示器226、228、230、232。此外，图2的框图200包含实例性并行反馈引脚234、236、238、240、实例性并行反馈节点235、237及实例性时序控制器242、244、246、248。

如图2中所说明，裸片114包含第一局部切换电路节点117a，且裸片118包含第二局部切换电路节点117b。第一局部切换电路节点117a及第二局部切换电路节点117b耦合到切换电路节点SW 117。类似地，裸片116包含第一局部电路接地119a且裸片120包含第二局部电路接地119b。第一局部电路接地199a及第二局部电路接地199b耦合到局部电路接地PGND119。

为简洁起见，图2中的讨论集中于裸片114上的并行化控制器128。然而，归于并行化控制器128及/或并行化控制器128上的任何组件(例如电流传感器136、误差放大器156、边缘延迟控制器172、有源驱动控制器180、故障监控系统188、峰值电流转电压转换器202、芯片电压转电流转换器210、故障监控器218及/或故障指示器226)的任何功能性及/或特性同样适用于并行化控制器128、130、132、134及/或并行控制器128、130、132、134的相应组件中的任何者。

图2的说明实例的实例性峰值电流转电压转换器202确定对应于通过与裸片114相关联的晶体管的电流的峰值电流值。例如，峰值电流转电压转换器202可确定在指定周期(例如采样周期)内通过晶体管观察到的峰值电流值。在一些实例中，峰值电流转电压转换器202包含一或多个电容器及/或一或多个运算放大器。在图3的实例中说明及描述峰值电流转电压转换器202的进一步细节及描述。

图2的说明实例的实例性芯片电压转电流转换器210将来自峰值电流转电压转换器202的电压值转换为可提供到实例性并行反馈引脚234及误差放大器156的电流值。例如，芯片电压转电流转换器210可向误差放大器156提供电流值(例如，通过电阻器转换成电压)以与并行反馈引脚234上的电压比较，借此能够将表示通过裸片114上的晶体管的峰值电流的误差值计算为连接裸片114、118的并行反馈引脚234、238上的电流及/或电压值。在一些实例中，芯片电压转电流转换器210包含将由峰值电流转电压转换器202输出的电压转换为代表性电流值的一或多个电阻器。通过使用峰值电流转电压转换器202及芯片电压转电流转换器210的组合，电流传感器136使其它并行裸片(例如裸片114)能够接入对应于跨裸片114上的晶体管的峰值电流的信息且借此进行调整(诸如调整脉宽边缘时序、调整并行反馈引脚234、238上的电压等)以提高并行性能(诸如均衡通过晶体管的峰值切换电流、减小电压偏移、减少切换事件之后的电压振铃等)。

图2的说明实例的实例性故障监控器218确定任何其它并行裸片(例如裸片118)上是否存在故障条件。在一些实例中，故障监控器218基于并行反馈引脚234处的电压电平来确定并行裸片上是否存在故障条件。在一些实例中，故障监控器218测量并行反馈引脚234上的电压相对于时间的变化且基于并行反馈引脚234上的电压相对于时间的变化超过阈值电压变化率来确定并行裸片上存在故障条件。在一些实例中，故障监控器218与裸片114上的逻辑块通信以响应于检测到故障条件而引起裸片114、118之间的并行化断开及/或调整。

图2的说明实例的实例性故障指示器226检测裸片114上的故障条件。例如，故障指示器226可检测裸片114上的电压是否超过最大电压阈值或未能满足最小电压阈值。类似地，故障指示器226可检测裸片114上的电流值是否超过最大电流阈值。在一些实例中，故障指示器226可检测裸片114上的温度超过阈值的条件。在一些实例中，故障指示器226可检测裸片114上的信号的频率值超过阈值的条件。响应于不同故障，故障指示器226可智能地调整并行反馈引脚234上的电压电平。例如，响应于检测到裸片114上的信号的频率太高，故障指示器226可闭合开关(诸如晶体管、固态开关等)以将并行反馈引脚234直接连接到高于切换电路节点SW 117的电压(诸如5V、10V等)。在一些实例中，响应于检测到裸片114上的故障条件，故障指示器226可闭合开关(诸如晶体管、固态开关等)且将并行反馈引脚234连接到切换电路节点SW 117以引起裸片114上的电压变为低值(诸如接地值、0V等)。在图8中说明及描述故障监控器218及故障指示器226的进一步细节。

图2的说明实例的实例性并行反馈引脚234是耦合到连接并行裸片114、118的实例性并行反馈节点235总线的引脚。图2的说明实例的并行反馈节点235耦合到裸片114、118。图2的说明实例的并行反馈节点237耦合到裸片116、120。并行反馈节点235耦合到并行反馈引脚234、238，而并行反馈节点237耦合到并行反馈引脚236、240。并行反馈引脚234使裸片114洞察并行裸片118上的电压电平，因为其位于连接裸片114、118的总线上。在一些实例中，并行反馈引脚234实施于裸片114上。在图3到9中说明及描述并行反馈引脚234的进一步细节。

图2的说明实例的实例性时序控制器242控制并行化控制器128上的采样时间、消隐时间及/或时序窗口。采样周期是边缘延迟控制器174可主动调整传输到晶体管以同步化切换时间的PWM脉冲的时序的时间。消隐周期是防止采样以允许由切换引起的电压波动有时间安定的时间。例如，消隐周期可与有源驱动控制器180尝试消除裸片114及/或并行反馈节点235上的电压振铃的时间相关联。图2的时序控制器242可由一或多个定时器及/或控制逻辑实施以引起并行化控制器128的其它组件在指定时间周期期间采用某些行为(诸如防止边缘延迟控制器172在消隐周期期间采样、引起有源驱动控制器180在指定时间量内驱动电压等)。

尽管在图2中说明实施图1的并行化控制器128、130、132、134的实例性方式，但图2中所说明的元件、过程及/或装置中的一或多者可依任何其它方式组合、划分、重新布置、省略、消除及/或实施。此外，实例性电流传感器136、138、140、142、实例性误差放大器156、158、160、162、实例性边缘延迟控制器172、174、176、178、实例性有源驱动控制器180、182、184、186、实例性故障监控系统188、190、192、194、实例性峰值电流转电压转换器202、204、206、208、实例性芯片电压转电流转换器210、212、214、216、实例性故障监控器218、220、222、224、实例性故障指示器226、228、230、232及/或更一般来说，图2的实例性并行化控制器128、130、132、134可由硬件、软件、固件及/或硬件、软件及/或固件的任何组合实施。因此，例如，实例性电流传感器136、138、140、142、实例性误差放大器156、158、160、162、实例性边缘延迟控制器172、174、176、178、实例性有源驱动控制器180、182、184、186、实例性故障监控系统188、190、192、194、实例性峰值电流转电压转换器202、204、206、208、实例性芯片电压转电流转换器210、212、214、216、实例性故障监控器218、220、222、224、实例性故障指示器226、228、230、232及/或更一般来说，图2的实例性并行化控制器128、130、132、134可由一或多个模拟或数字电路、逻辑电路、可编程处理器、可编程控制器、图形处理单元(GPU)、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑装置(PLD)及/或现场可编程逻辑装置(FPLD)实施。实例性电流传感器136、138、140、142、实例性误差放大器156、158、160、162、实例性边缘延迟控制器172、174、176、178、实例性有源驱动控制器180、182、184、186、实例性故障监控系统188、190、192、194、实例性峰值电流转电压转换器202、204、206、208、实例性芯片电压转电流转换器210、212、214、216、实例性故障监控器218、220、222、224、实例性故障指示器226、228、230、232及/或更一般来说，图2的实例性并行化控制器128、130、132、134中的至少一者特此明确定义为包含非暂时性计算机可读存储装置或存储磁盘，诸如存储器、数字多功能盘(DVD)、压缩磁盘(CD)、蓝光磁盘等，包含软件及/或固件。此外，图2的实例性并行化控制器128、130、132、134可包含一或多个元件、过程及/或装置外加或替代图2中所说明的元件、过程及/或装置，及/或可包含超过一个任何或所有说明元件、过程及装置。如本文中所使用，短语“通信”(包含其变形)涵盖直接通信及/或通过一或多个中间组件的间接通信，且无需直接物理(例如有线)通信及/或持续通信，而是另外包含依周期性间隔、预定间隔、非周期性间隔及/或一次性事件的选择性通信。

图3是用于实施图2的实例性有源驱动控制器182的实例性平均电流实施方案的实例性模拟电路300的图示。在此实例性实施方案中，调整实例性低侧晶体管306的接通及/或切断时间。低侧晶体管306包含实例性控制触点307。实例性低侧晶体管306可为图1的裸片116上的晶体管105的表示。尽管图3的模拟电路300的说明集中于低侧晶体管306的细节，但描述及说明同样适用于其它低侧晶体管(例如图1的晶体管111)以及高侧晶体管(例如图1的晶体管102、108)。因此，图3描绘耦合到实例性功率转换电路302及实例性平均器326的并行化控制器130。在一些实例中，功率转换电路302及/或平均器326可为并行化控制器130的部件(诸如集成到并行化控制器130、包含于并行化控制器130中等)。在此实例中，并行化控制器130包含电流传感器138、温度传感器332及边缘延迟控制器174。在本文中所描述的其它实例中，可重新布置电流传感器138、温度传感器332、边缘延迟控制器174、平均器326及功率转换电路302相互的顺序。当多个晶体管并行耦合时，所有并行耦合的晶体管存在额外复制并行化控制器(例如图1的并行化控制器134)。平均器326耦合到所有现存并行化控制器(例如130、134)。

实例性功率转换电路302可为用于功率级的任何电路。例如，降压转换器具有将高直流(DC)输入电压转换为低DC输出电压的晶体管。在其它实例中，功率转换电路302可经采用到诸如汽车应用、个人电子装置、集成芯片等的功率级中。此外，本文中所描述的其它实例包含用于GaN功率级(例如包含GaN晶体管的功率级)的功率转换电路。

实例性PWM产生器304针对低侧晶体管306产生PWM信号(例如接通及/或切断信号)。PWM产生器304的实例性实施方案包含使用诸如时序芯片、比较器等的集成电路。不论实施方案如何，针对每一个别并行耦合晶体管，PWM产生器304耦合到并行化控制器(例如130、134)。并行化控制器(例如130、134)针对每一并行耦合晶体管提供个别经调整PWM信号。

实例性低侧晶体管306是三端子切换装置(例如HEMT)。本文中所描述的实例包含由氮化镓(GaN)衬底制造的低侧晶体管306。本文中所描述的实例包含用于功率级应用中的GaN晶体管。进一步实例性功率级应用包含功率因数校正电路、不连续电流模式功率切换电路、连续电流模式功率切换电路、适配器、电动汽车充电单元等。此外，本文中所描述的实例包含并行耦合GaN晶体管。其它实例包含低侧晶体管306及/或使用诸如硅(Si)、碳化硅(SIC)或任何其它衬底的另一衬底制造的并行耦合晶体管。

在一些实例中，峰值电流转电压转换器204包含实例性第一经修整电阻器310、实例性放大器312、实例性电阻器314、实例性放大电阻器316、实例性捕获电容器318及实例性电压缓冲器320。

实例性电流传感器138包含第一经修整电阻器310。第一经修整电阻器310通过产生电压降来帮助测量电流。所产生的电压降与由低侧晶体管306经历的电流成比例。例如，当来自低侧晶体管306的峰值电流行进通过第一经修整电阻器310时，跨第一经修整电阻器310产生电压降。跨电压降测量的峰值电压与通过低侧晶体管306的峰值电流成比例。经由实例性第一经修整电阻器310测量的实例性电流表示依与幅度成比例的方式流经低侧晶体管306的电流(例如，可具有大于或小于流经晶体管的实际峰值电流的幅度)。

实例性放大器312是放大第一经修整电阻器310上的电压的低偏移电压、高带宽放大器。替代地，放大器312可为输出与输入成比例的值的任何装置。由于放大器312，在第一经修整电阻器310上捕获的电压被强加于电阻器314上。第一经修整电阻器310与放大器312的正端子耦合且电阻器314与放大器312的负端子耦合。在其它实例中，第一经修整电阻器310可耦合到放大器312的负端子及/或电阻器314可耦合到放大器312的正端子。

实例性电阻器314耦合到放大电阻器316。可跨放大电阻器316上的电压降来增大及/或减小电阻器314上的电压。放大电阻器316耦合到实例性电压捕获电容器318。例如，流经第一经修整电阻器310的峰值电流由于电压降而转移为电阻器314上的峰值电压。放大电阻器316产生由电压捕获电容器318捕获的比例峰值电压。

实例性电压捕获电容器318耦合到一系列实例性电压缓冲器320、322。其它实例具有耦合到电压捕获电容器318的仅一个电压缓冲器320或322或耦合到电压捕获电容器318的多个电压缓冲器320、322。

实例性电压缓冲器320、322确保来自电压捕获电容器318的峰值电压值跨捕获经修整电阻器324转移。在图3的说明实例中，电压缓冲器322及捕获经修整电阻器324包含于芯片电压转电流转换器212中。

在一些实例中，实例性芯片电压转电流转换器210包含实例性电压缓冲器322及实例性捕获经修整电阻器324。

捕获经修整电阻器324耦合到并行反馈引脚236及实例性第二经修整电阻器330。在本文中所描述的一些实例中，第二经修整电阻器330包含等于捕获经修整电阻器324的电阻。同样地，并行反馈引脚236包含电阻与第二经修整电阻器330的电阻等效的电阻器。并行反馈引脚236与平均器326耦合。用于全数并行耦合晶体管的等效数目个经修整电阻器耦合到并行反馈引脚236。例如，针对并行耦合的三个晶体管，三个电阻器可耦合到相同外部并行反馈引脚236。替代地，单个电阻器可耦合到并行反馈引脚236，单个电阻器具有等效于所有现存并行耦合晶体管的并行电阻值的电阻。

平均器326可包含实例性外部电阻器328。外部电阻器328是已知值的精密电阻器，使得第二经修整电阻器330可经调谐以具有大致(例如+/-5％)等于外部电阻器328的电阻值。通过具有大致相等电阻值，大致相等(例如+/-5％)电流量通过外部电阻器328及第二经修整电阻器330。在一些实例中，外部电阻器328是用于裸片116及另一并行裸片(例如裸片120)两者的共同外部电阻器。在一些实例中，每一裸片自身具有外部电阻器。

在图4的说明实例中，外部电阻器328耦合于并行反馈节点237与电压总线节点(例如裸片116的情况中的第一局部电路接地119a)之间。在一些实例中，外部电阻器328耦合于并行反馈节点237与切换电路节点SW 117之间(例如，在高侧晶体管的情况中)。在本文中所描述的一些实例性实施方案(诸如图6及7的区段600、700中所说明的跟随领导实施方案)中，外部电阻器328是不必要的且被排除。在图4的说明实例中，第二经修整电阻器330耦合到芯片电压转电流转换器212及电压总线节点(例如裸片116的情况中的第一局部电路接地119a)。在一些实例中，第二经修整电阻器330耦合到芯片电压转电流转换器212及切换电路节点SW 117。

在一些实例中，平均器326可包含一组并行耦合电阻，其中平均器326产生并行耦合电阻组上的度量。在此实例中，平均器实施于耦合到至少一个并行化控制器的外部电路上。替代地，平均器326可内部实施于相同于并行化控制器(例如图1及2的并行化控制器130或134)的电路及/或裸片上。在一些实例中，平均器326可接收单个晶体管初始峰值电流，单个晶体管被视为领导晶体管。在一些此类实例中，平均器326的输出是领导晶体管的初始峰值电流。在领导晶体管情况中，调整并行耦合的接通及/或切断时间直到其初始峰值电流匹配领导晶体管峰值电流。

实例性温度传感器332耦合到电流传感器138的输出。温度感测网络332包含获得低侧晶体管306的温度值的感测电阻器(例如热阻器)。温度感测网络332接收至少两个电压值：带隙温度电压346及温度电压348。带隙温度电压是与温度无关的参考电压。带隙温度电压346可在从0到1.25V的范围内；然而，带隙温度电压346不限于上述范围。温度电压348取决于热阻器温度。温度电压348也可在从0到1.2V的范围内；然而，温度电压不限于上述定义范围。在一些实例中，带隙温度电压346具有不同上限或下限(诸如0V到2V、0V到5V等)。热阻器包含其中电阻响应于温度变化而变化的可变电阻器。例如，恒定电流将通过热阻器强加。当晶体管变热时，电阻器上的电压改变，因此允许测量温度值。此值接着通过一系列缓冲器及放大器发送以将晶体管温度值的百分比发送到电流传感器138输出及平均器326。替代地，发送到边缘延迟控制器174的值可为每一个别晶体管峰值电流加上个别晶体管温度信息的百分比的加权平均值。

实例性边缘延迟控制器174耦合到平均器326、温度传感器332及电流传感器138。个别低侧晶体管306的峰值电流及峰值温度值依电压的形式接收于边缘延迟控制器174处。替代地，个别低侧晶体管306的峰值电流及峰值温度值可依电流、温度、电压等形式接收于边缘延迟控制器174处。此外，从平均器326获得的平均峰值电流及/或结温度值发送到边缘延迟控制器174。

在图3的说明实例中，图2的实例性边缘延迟控制器174包含误差放大器158。在一些实例中，误差放大器158可为与边缘延迟控制器174分离(例如，不包含于边缘延迟控制器174内)的组件。在一些此类实例中，误差放大器158耦合到边缘延迟控制器174，如图2的框图200中所说明。边缘延迟控制器174包含缓冲器336、338、差分放大器340及延迟产生器342。一系列缓冲器可代替缓冲器336、338存在。

在图3所描述的实例中，差分放大器340的正输入耦合到缓冲器336的输出。此外，差分放大器340的负输入耦合到缓冲器338的输出。在本文中所描述的其它实例中，差分放大器340的负输入可耦合到缓冲器336的输出。同样地，差分放大器340的正输入可耦合到缓冲器338的输出。差分放大器340基于个别晶体管峰值电流与平均晶体管峰值电流之间的比较来产生信号。在本文中所描述的其它实例中，差分放大器340可基于个别晶体管温度值与平均晶体管温度值之间的比较来产生信号。

实例性边缘延迟控制器174包含延迟产生器342。延迟产生器342耦合到脉宽调制(PWM)产生器304及差分放大器340的输出。延迟产生器342可从差分放大器340接收电流、电压及/或温度值。延迟产生器342将延迟(例如时序及/或频率的移位)从PWM产生器304施加到信号。延迟产生器342可使用从差分放大器340及PWM产生器接收的信息以使用调整回路(诸如伺服机构回路等)来调整并行耦合晶体管的接通及/或切断时间。延迟产生器342通过实例性伺服机构回路发送从差分放大器340接收的信息。例如，伺服机构回路使用误差感测反馈来控制并行耦合晶体管的操作。伺服机构回路产生第二信号，其是脉宽调制信号的经调整变体。此外，额外伺服机构回路可针对每一个别晶体管存在。替代地，延迟产生器342可依本文中未直接描述的任何方式修改来自PWM产生器304的信号。延迟产生器342的输出耦合到栅极驱动器344。栅极驱动器344通常将延迟产生器342的输出及/或边缘延迟控制器174的输出传送到低侧晶体管306的控制触点307。

图3的说明实例包含图1及2的实例性有源驱动控制器182。说明实例的有源驱动控制器182可为电流平均型有源驱动控制器或跟随领导型有源驱动控制器。电流平均型有源驱动控制器的实例结合图4到5说明及描述。跟随领导型有源驱动控制器的实例结合图6到7说明及描述。

图4是用于在实例性无源驱动模式期间实施图3的有源驱动控制器350的实例性平均电流实施方案的图3的模拟电路300的实例性区段400的示意图。区段400包含来自图2及3的芯片电压转电流转换器212、并行反馈引脚236、外部电阻器328及第二经修整电阻器330。模拟电路300的区段400包含实例性p型场效应晶体管(PFET)402a、402b、实例性切换采样电阻器406a、406b、实例性电阻器开关407a、407b及实例性延迟运算放大器408。无源驱动模式在实例性电流平均有源驱动控制器501不在操作时发生，且因此不主动将电压驱动到并行反馈引脚236上。因此，电流平均有源驱动控制器501未在图4的区段400中说明。

在图4的说明实例中，芯片电压转电流转换器212包含两个实例性PFET 402a、402b。PFET 402a、402b经电流镜射使得通过PFET 402a、402b的电流大致相等(例如+/-1％)。因此，电压转电流转换器212的输出是两个电流，其中的一者连接到并行反馈引脚236，且其中的另一者内部使用(例如，可由运算放大器408经由切换采样电阻器406a、406b接入)，借此能够比较裸片116上的峰值电流与其它并行裸片(例如裸片120)上的峰值电流。

图4的说明实例的实例性切换采样电阻器406a、406b分别连接到包含并行反馈引脚236的并行反馈节点237及包含表示裸片116上的峰值电流的电流值的线。切换采样电阻器包含第一切换采样电阻器406a及第二切换采样电阻器406b。在图4的说明实例中，第一切换采样电阻器406a耦合到实例性第一电阻器开关407a及延迟运算放大器408。在图4的说明实例中，第二采样电阻器406b耦合到实例性第二电阻器开关407b及延迟运算放大器408。在图4的说明实例中，第一电阻器开关407a耦合到第一切换采样电阻器406a及包含并行反馈引脚236的并行反馈节点237。第二电阻器开关407b耦合到第二切换采样电阻器406b及第二经修整电阻器330。在一些实例中，第一电阻器开关407a及第二电阻器开关407b同步调制。因此，当第一电阻器开关407a及第二电阻器开关407b闭合时，延迟运算放大器408能够比较裸片116上的峰值电流值与表示并行裸片(例如裸片120)上的峰值电流平均值的电流值。

延迟运算放大器408包含实例性第一输入410及实例性第二输入412。在图4的说明实例中，当第一电阻器开关407a闭合时，第一输入410耦合到并行反馈节点237。在图4的说明实例中，当第二电阻器开关407b闭合时，第二输入412耦合到第二经修整电阻器330。如本文中所使用，闭合第一及第二开关407a、407b的过程称为“采样”。在采样期间，图1的说明实例的延迟运算放大器408比较裸片116上的电流及/或电压值与包含并行反馈引脚236的并行反馈节点237上的电流及/或电压值。在一些实例中，采样周期基于误差放大器158前面的滤波器的电阻-电容(RC)时间常数来确定。通过使用与滤波器的RC时间常数成比例的时间，两个单独裸片将用类似时间常数处理信号且用类似时间常数调整PWM延迟。图4的说明实例的实例性延迟运算放大器408输出对应于其上安装延迟运算放大器408的裸片116上观察到的峰值电流与并行裸片上观察到的峰值电流平均值之间的差的值。在一些实例中，延迟运算放大器408将输出值提供到边缘延迟控制器174以引起脉宽调制信号的时序调整以较佳地同步化并行晶体管之间的电压电平。在一些实例中，延迟运算放大器408是图1到3的误差放大器158及/或边缘延迟控制器174的组件。

图5是用于在实例性有源驱动模式期间实施图3的有源驱动控制器182的实例性平均电流实施方案的图3的模拟电路300的实例性区段500的示意图。实例性区段500包含实例性电流平均有源驱动控制器501及实例性缓冲电阻器508。电流平均有源驱动控制器501包含实例性第一输入502、实例性第二输入504及实例性输出506。图5的说明实例的第一输入502耦合到第二经修整电阻器330。因此，电流平均有源驱动控制器501可确定与通过裸片116的晶体管(例如图1的晶体管105)的电流成比例的跨第二经修整电阻器330的电压值。图5的说明实例的第二输入504耦合到并行反馈引脚236及并行反馈节点237。电流平均有源驱动控制器501的输出506耦合到并行反馈引脚236及并行反馈节点237。在图5的说明实例中，电流平均有源驱动控制器501可通过确定跨第二经修整电阻器330的电压来接入对应于通过裸片116上的晶体管105的峰值电压的电压输出。依此方式，电流平均有源驱动控制器501可确定是否将电压主动驱动到并行反馈引脚236上以尝试减少与切换事件相关联的电压振铃(例如快速电压波动)。在平均电流实施方案中，每一并行裸片输出与所述裸片上的峰值电流成比例的电压，且因此并行反馈节点237上的电压表示所有裸片的峰值电流的平均值。

图4的区段400未说明电流平均有源驱动控制器501，因为电流平均有源驱动控制器501在无源驱动模式期间未激活。在有源驱动模式期间，如图5中所说明，电流平均有源驱动控制器501驱动(诸如引起、输出等)电压到并行反馈引脚236上。在一些实例中，模拟电路300包含在无源驱动模式与有源驱动模式之间切换的模式控制器。例如，为了在无源驱动模式与有源驱动模式之间切换，模式控制器可切换连接以实现电流平均有源驱动控制器501。

图5的说明实例的实例性电流平均有源驱动控制器501是图1到3的有源驱动控制器182的实例性实施方案。电流平均有源驱动控制器501接收对应于裸片116上的峰值电压的电压值。在图5的说明中，电流平均有源驱动控制器501将基于裸片116上的峰值电压的电压值(例如，经由第一输入502接收)及对应于并行裸片上的其它峰值电压的电压值(例如，经由第二输入504接收)驱动到并行反馈引脚236上。在一些实例中，电流平均有源驱动控制器501是单位增益缓冲器。在一些实例中，电流平均有源驱动控制器501是运算放大器。在一些实例中，电流平均有源驱动控制器501响应于检测到电压波动(例如与并行晶体管的切换相关联的电压波动)而激活。在一些实例中，当电流平均有源驱动控制器501将电压主动输出到并行反馈引脚236上时，消隐周期发生。例如，当电流平均有源驱动控制器501主动驱动并行反馈引脚236上的电压时及/或在之后的指定持续时间(例如，由时序窗口定义)内，与切换采样电阻器406a、406b相关联的电阻器开关407a、407b可保持打开，借此防止采样发生。例如，时序窗口可基于切换事件之后的电压振铃的预期持续时间来定义。在一些实例中，在此时序窗口的第一部分(诸如前50％、前70％等)期间，电流平均有源驱动控制器501将电压输出到并行反馈引脚236上以尝试减少及/或消除电压振铃。在一些此类实例中，在时序窗口的第二部分期间，电流平均有源驱动控制器501不再主动驱动电压。例如，时序窗口的第二部分用于允许任何残余电压振铃之一些剩余时间被动减少(诸如无需主动驱动、独自等)。在一些实例中，时序窗口由图2的时序控制器242控制。实例性采样周期及消隐周期的详细说明及描述结合图11A到11B的信号图进一步描述。

图5的说明实例的实例性缓冲电阻器508抑制并行裸片上的有源驱动控制器尝试调整并行反馈引脚上的电压的效应。例如，当电流平均有源驱动控制器501将电压输出到并行反馈引脚236上时，类似有源驱动控制器(在并行裸片上)可将不同电压输出到其并行反馈引脚上，并行反馈引脚在并行反馈节点237上连接到并行反馈引脚236。为了避免由于此电压对抗效应的快速波动，缓冲电阻器508减小快速电压波动且具有平均效应，使得连接两个裸片的并行反馈节点237具有表示由相应有源驱动控制器输出的电压的平均值的电压值。

图6是用于在实例性无源驱动模式期间实施图3的有源驱动控制器182的实例性跟随领导实施方案的图3的模拟电路300的实例性区段600的示意图。不同于图4及5的电流平均实施方案的区段400、500，图6的区段600无需外部经修整电阻器(例如图3中的外部电阻器328)。在跟随领导实施方案的实例中，在一组并行裸片中，具有表示其峰值电流值的最低电压的裸片(例如领导)上的有源驱动控制器在无源驱动模式中将其电压驱动到并行裸片之间的并行反馈节点237上(例如，驱动到并行反馈引脚236上)。在此一实例中，领导条件在裸片上的电压电平低于并行裸片上的电压电平时满足。在一些此类实例，其它裸片(其不具有表示其峰值电流的最低电压值)未将电压驱动到并行反馈节点237上，且因此其相应有源驱动控制器看到其裸片上的电压与并行反馈节点237上的电压之间的差。响应于此差，这些裸片上的边缘延迟控制器可调制其边缘延迟时间(例如，经由边缘延迟控制器172、174、176、178)以较佳地同步化其电压电平与领导且因此快速减小裸片之间的峰值切换电流差。

跟随领导实施方案的区段600包含实例性跟随领导有源驱动控制器601。此外，实例性区段600包含实例性跟随领导开关602。在一些实例中，跟随领导有源驱动控制器601包含跟随领导开关602及/或实例性旁路连接704(结合图8的区段800说明及描述)。

在图6的说明实例中，跟随领导开关602是PFET。在一些实例中，跟随领导开关602是n型场效应晶体管(NFET)。在一些实例中，在无源驱动模式期间，跟随领导有源驱动控制器601可在裸片116上的电压(例如表示裸片116上的峰值电流的电压)低于表示并行裸片上的峰值电流的电压(指示裸片116是领导，因为其具有较低电压电平)时下拉(减小)并行反馈引脚236上的电压。因此，在无源模式期间，跟随领导有源驱动控制器601可经由实例性跟随领导开关602将并行裸片上的总电压电平压低到并行裸片中的任一者上的最低电平。在一些实例中，无源驱动模式可替代地能够基于最高电压来选择领导，且因此将并行裸片上的总电压电平驱动到并行裸片中的任何者上的最高个别电压电平的总电压电平。在无源驱动模式期间，跟随领导有源驱动控制器601尝试调节电压以调整并行裸片之间的差。在一些实例中，在无源驱动模式期间，采样每隔一定间隔发生(例如，基于来自图2的时序控制器244的信号)。

图5的说明实例的跟随领导有源驱动控制器601包含实例性第一输入604、实例性第二输入606及实例性输出608。跟随领导有源驱动控制器601的第一输入604耦合到第二经修整电阻器330。类似于图5的电流平均有源驱动控制器501的第一输入502，第一输入604使跟随领导有源驱动控制器601能够确定与通过裸片116上的晶体管(例如图1的晶体管105)的电流(例如峰值电流)成比例的跨第二经修整电阻器330的电压值。在一些实例中，图6的跟随领导有源驱动控制器601的第一输入604耦合到电流传感器138。图6的跟随领导有源驱动控制器601的第二输入606耦合到并行反馈引脚236及并行反馈节点237。跟随领导有源驱动控制器601的输出608经由跟随领导开关602耦合到并行反馈引脚236及并行反馈节点237。

实例性跟随领导开关602连接跟随领导有源驱动控制器601与并行反馈引脚236以使跟随领导有源驱动控制器601能够减小并行反馈引脚上的电压电平(例如，将电压压低到接地电平，直到其等于裸片116上的电压)。在图6到7的区段600、700中，跟随领导有源驱动控制器601包含运算放大器。跟随领导有源驱动控制器601经由第二输入606接入与并行晶体管相关联的电压且经由第一输入604接入与裸片116上的峰值电压相关联的电压。响应于与裸片上的峰值电压相关联的电压低于与并行晶体管相关联的电压(例如来自并行反馈引脚236的电压)，跟随领导开关602闭合以实现并行反馈引脚236与第一局部电路接地119a之间的连接。因此，并行反馈引脚236上的电压减小，直到电压电平等于裸片116上的峰值电压电平。一旦这些电压值相等，则跟随领导开关602打开以防止并行反馈引脚236上的电压进一步减小。

在一些实施方案中，跟随领导有源驱动控制器601可替代地提高电压且代以具有其中领导是具有最高电压电平的裸片的配置。例如，跟随领导开关602可与跟随领导有源驱动控制器601一起耦合于较高电压总线节点(例如比切换电路节点SW 117高5到10V的正电压总线)与并行反馈引脚236之间。

图7是用于在实例性有源驱动模式期间实施图3的有源驱动控制器182的实例性跟随领导实施方案的图3的模拟电路300的实例性区段700的示意图。尽管无源驱动模式能够基于并行裸片中的一者上的最低电压电平来压低电压，但有源驱动模式能够响应于电压反弹而快速稳定并行反馈引脚236上的电压电平。例如，如果并行反馈引脚236上的电压电平需要增大而非减小，那么由于高侧电压与并行反馈引脚236之间的实例性电阻器702，要花费大量时间来使此发生。在有源驱动模式期间，实例性旁路连接704将跟随领导有源驱动控制器601直接连接到并行反馈引脚236以在电压反弹发生(例如，由于并行晶体管切换)时帮助稳定裸片116上的电压。

所说明的实例性区段700的实例性旁路连接704将跟随领导有源驱动控制器601连接到并行反馈引脚236。在一些实例中，旁路连接704可经由开关产生。在一些此类实例中，旁路连接704响应于有源驱动控制器转变为有源驱动模式(例如，通过闭合开关且启用旁路连接704)而耦合并行反馈节点237及跟随领导有源驱动控制器601。在图7的说明实例中，见不到跟随领导开关602，因为旁路连接704绕过跟随领导开关602以直接耦合跟随领导有源驱动控制器601与并行反馈节点237。在一些实例中，当旁路连接704激活(例如，在有源驱动模式期间)时，采样可经由切换采样电阻器406a、406b(电阻器开关407a、407b)暂停/延迟。

图8是用于实施图2的实例性故障监控器220及实例性故障指示器228的实例性模拟电路800的图示。如同上述实例，模拟电路800说明实例性裸片116。然而，模拟电路800的描述同样适用于裸片114、116、118、120中的任一者。此外，尽管模拟电路800包含有源驱动控制器182(例如外部电阻器328)的平均电流实施方案的区段400、500的方面，但图8的模拟电路800中所说明的相同故障监控器及故障指示器组件可实施于跟随领导实施方案中。图8的模拟电路800包含图2的实例性故障监控器220、实例性第一故障指示器802a、实例性第二故障指示器802b、实例性第一指示器开关804a、实例性第二指示器开关804b及实例性模拟供应源806。

实例性第一故障指示器802a及实例性第二故障指示器802b是图2的故障指示器228的实例性实施方案。第一故障指示器802a是超额频率指示器。在一些实例中，响应于裸片116上的电压值中观察到的频率超过最大频率阈值，第一故障指示器802a可引起第一指示器开关804a闭合且借此将连接到并行反馈引脚236的并行反馈节点237上的电压电平驱动到指定高值(诸如比局部电路接地PGND 119或切换电路节点SW 117等的电压高5V、10V、5到10V)。第一指示器开关804a耦合到第一故障指示器802a、并行反馈节点237及模拟供应源806。第二指示器开关804b耦合到第二故障指示器802b、并行反馈节点237及第一局部电路接地119a。在一些实例中，第二指示器开关804b可耦合到局部切换电路节点117a、117b中的一者(例如，在高侧晶体管的情况中)。在一些实例中，实例性模拟供应源806快速连接具有恒定高电压值(诸如5V、10V等)的并行反馈节点237。在一些实例中，其它故障条件可由故障指示器228检测以导致并行反馈节点237上的电压电平响应于检测到故障而减小。实例性第二故障指示器802b可检测诸如过电流故障、超温故障及/或欠电压故障的故障。响应于第二故障指示器802b检测到故障，第二指示器开关804b可直接连接并行反馈节点237与接地(例如实例性第一局部电路接地节点119a)。因此，并行反馈引脚236上的电压电平快速降低，且其它并行裸片可检测故障条件(通过监控电压电平变化)。类似地，当第一故障指示器802a触发(例如，第一指示器开关804a闭合)时，其它并行裸片可通过观察并行反馈引脚236上的电压增大来检测裸片116上的故障。在图4的说明实例中，第一指示器开关804a是PFET(用于上拉电压)，且第二指示器开关804b是NFET(用于下拉电压)。

图8的说明实例的实例性故障监控器220监控并行反馈节点237上的电压电平变化且识别并行裸片上的故障条件。图8的说明实例的故障监控器220耦合到并行反馈节点237及裸片116上的逻辑块。例如，如果并行反馈引脚236上的电压在上限或下限阈值外改变或如果并行反馈引脚236上的电压以超过阈值的速率改变，那么故障监控器220可识别一或多个并行裸片上的故障条件。在一些实例中，响应于识别故障条件，故障监控器220将故障条件传送到裸片116上的逻辑块。此后，逻辑块可引起裸片上的操作改变(诸如停止并行化)，直到故障纠正。例如，响应于故障监控器220检测到并行裸片上的超额频率条件，边缘延迟控制器174可经停用以防止PWM边缘调制的并行合作，直到故障条件校正。在一些实例中，响应于故障监控器220检测到除与超额频率条件相关联的故障之外的不同故障(诸如过电流故障、超温故障等)，晶体管105可暂时停用直到故障条件校正。例如，晶体管105的端子可与高阻抗(例如HiZ'd)连接以响应于故障监控器220检测到故障条件而停用晶体管105。在一些实例中，响应于检测到故障，故障监控器220可与时序控制器242通信以调整(例如延迟)采样时序。

图9到10中展示表示用于实施图2的并行化控制器130(及/或并行化控制器128、130、132、134中的任何者)的实例性硬件逻辑、机器可读指令、硬件实施状态机及/或其任何组合的流程图。机器可读指令可为由的计算机处理器(诸如下文结合图19所描述的实例性处理器平台1900中所展示的处理器1912)执行的一或多个可执行程序或可执行程序的部分。程序可体现于存储于与处理器1912相关联的非暂时性计算机可读存储媒体(诸如CD-ROM、软盘、硬盘驱动器、DVD、蓝光盘或存储器)上的软件中，但整个程序及/或其部分可替代地由除处理器1912之外的装置执行及/或体现于固件或专用硬件中。此外，尽管参考图9到10中所说明的流程图描述实例性程序，但可替代地使用实施实例性并行化控制器130的许多其它方法。例如，可改变框的执行顺序及/或可改变、消除或组合一些描述框。另外或替代地，任何或所有框可由经结构化以执行对应操作且无需执行软件或固件的一或多个硬件电路(诸如离散及/或集成模拟及/或数字电路系统、FPGA、ASIC、比较器、运算放大器(op-amp)、逻辑电路等)实施。

本文中所描述的机器可读指令可依压缩格式、加密格式、分段格式、编译格式、可执行格式、封装格式等中的一或多者存储。本文中所描述的机器可读指令可存储为用于创建、制造及/或产生机器可读指令的数据(诸如指令的部分、代码、代码表示等)。例如，机器可读指令可经分段及存储于一或多个存储装置及/或计算装置(例如服务器)上。机器可读指令需要安装、修改、调适、更新、组合、补充、配置、解密、解压、拆包、分布、重新分配、编译等中的一或多者来使其可由计算装置及/或其它机器直接读取、解译及/或执行。例如，机器可读指令可存储于经个别压缩、加密及存储于单独计算装置上的多个部分中，其中所述部分在解密、解压及组合时形成实施诸如本文中所描述的程序的程序的一组可执行指令。

在另一实例中，机器可读指令可存储于其中机器可读指令可由计算机读取的状态中，但需要添加库(例如动态链接库(DLL))、软件开发工具包(SDK)、应用编程接口(API)等以在特定计算装置或其它装置上执行指令。在另一实例中，机器可读指令需要在机器可读指令及/或对应程序可完全或部分执行之前配置(诸如设置存储、数据输入、网络地址记录等)。因此，所描述的机器可读指令及/或对应程序希望涵盖此类机器可读指令及/或程序，不管机器可读指令及/或程序在存储或依其它方式静止或运送时的特定格式或状态如何。

本文中所描述的机器可读指令可由任何过去、现在或将来指令语言、脚本语言、编程语言等表示。例如，机器可读指令可使用以下语言中的任何者表示：C、C++、Java、C#、Perl、Python、JavaScript、超文本标记语言(HTML)、结构化查询语言(SQL)、Swift等。

如上文所描述，图9到10的实例性过程可使用存储于非暂时性计算机及/或机器可读媒体(诸如硬盘驱动器、闪存、只读存储器、光盘、数字多功能盘、高速缓存、随机存取存储器及/或任何其它存储装置或存储盘，其中存储信息达任何持续时间(例如长时间、永久、短暂瞬间、临时缓冲及/或信息高速缓存))上的可执行指令(例如计算机及/或机器可读指令)实施。如本文中所使用，术语“非暂时性计算机可读媒体”经明确定义为包含任何类型的计算机可读存储装置及/或存储盘且排除传播信号且排除传输媒体。

在本发明中，术语“及/或”(在依诸如A、B及/或C的形式使用时)指代A、B、C的任何组合或子集，诸如：(a)仅A；(b)仅B；(c)仅C；(d)A与B；(e)A与C；(f)B与C；或(g)A与B及C。此外，如本文中所使用，短语“A或B中的至少一者”(或“A及B中的至少一者”)指代包含以下中的任何者的实施方案：(a)至少一个A；(b)至少一个B；或(c)至少一个A及至少一个B。

图9是表示根据本发明的教示的可经执行以实施图1到7中所表示的实例性模拟电路100、300的并行化控制器的实例性计算机可读指令900的流程图。如同上述图式，参考裸片116及并行化控制器130描述计算机可读指令900。然而，相同计算机可读指令900同样适用于裸片114、116、118、120中的任何者及/或并行化控制器128、130、132、134中的任何者。参考上述图式，实例性计算机可读指令900开始于框902，其中并行化控制器130依无源模式操作。在一些实例中，实例性有源驱动控制器182依无源模式操作。例如，并行化控制器130可根据模拟电路300的图4的区段400的配置(例如，在平均电流实施方案中)及/或根据模拟电路300的图6的区段600的配置(例如，在跟随领导电路实施方案中)依无源模式操作。

在框904中，实例性并行化控制器130确定是否检测到PWM脉冲转变。在一些实例中，时序控制器244确定是否检测到低到高(LH)PWM脉冲转变。在一些实例中，电流传感器138基于通过晶体管105的电流来确定是否检测到LH PWM脉冲转变。响应于检测到PWM脉冲转变，处理转到框906。相反地，响应于未检测到PWM脉冲转变，处理转到框902。

在框906中，实例性并行化控制器130建立时序窗口。在一些实例中，时序控制器244建立时序窗口。在一些实例中，时序窗口的持续时间基于消除与并行晶体管的切换相关联的电压振铃所需的预期时间量来设置。在一些实例中，时序控制器244开始定时器以定时长达时序窗口持续时间。

在框908中，实例性并行化控制器130消隐(例如阻止、切换等)时序窗口持续时间内的采样输入。在一些实例中，时序控制器244消隐采样输入。在一些实例中，第一电阻器开关407a及第二电阻器开关407b在消隐周期期间保持打开以防止延迟运算放大器408调整脉宽边缘时序直到消隐周期完成。

在框910中，实例性并行化控制器130将电压主动驱动到并行反馈引脚236。在一些实例中，有源驱动控制器182主动调整并行反馈引脚236上的电压。在一些实例中，有源驱动控制器182基于平均电流实施方案来调整并行反馈引脚236上的电压，如由图5的区段500所说明。在一些实例中，有源驱动控制器182基于跟随领导实施方案来调整并行反馈引脚236上的电压，如由图7的区段700所说明。

在框912中，实例性并行化控制器130确定是否已流逝时序窗口的前半部。在一些实例中，时序控制器244确定是否已流逝时序窗口的前半部。一些实例可使用不同阈值(诸如前1/3、前2/3、固定持续时间等)。响应于已流逝时序窗口的前半部，处理转到框914。相反地，响应于未流逝时序窗口的前半部，处理转到框910。

在框914中，实例性并行化控制器130依无源模式操作。例如，并行化控制器130可根据模拟电路300的图4的区段400的配置(例如，在平均电流实施方案中)及/或根据图6的区段600的配置(例如，在跟随领导电路实施方案中)依无源模式操作。在一些实例中，有源驱动控制器182依无源模式操作。

在框916中，实例性并行化控制器130确定是否已流逝全时序窗口。在一些实例中，时序控制器244确定是否已流逝全时序窗口。响应于已流逝全时序窗口，处理转到框918。相反地，响应于未流逝全时序窗口，处理转到框914。

在框918中，实例性并行化控制器130采样并行反馈引脚电压。在一些实例中，误差放大器158及/或边缘延迟控制器174采样并行反馈引脚236的电压电平。例如，如与图4相关联的描述中所描述，第一电阻器开关407a及第二电阻器开关407b可闭合以使得并行反馈引脚236及芯片电压转电流转换器212能够与延迟运算放大器408直接连接。在一些实例中，延迟运算放大器输出用于调节PWM脉冲边缘时序且借此减少切换事件期间的未来电压振铃的信号。

在框920中，实例性并行化控制器130确定是否检测到高到低(HL)PWM脉冲转变。在一些实例中，时序控制器244确定是否检测到HL PWM脉冲转变。在一些实例中，电流传感器138基于通过晶体管105的电流来确定是否检测到PWM脉冲转变。响应于检测到PWM脉冲转变，处理转到框922。相反地，响应于未检测到PWM脉冲转变，处理转到框9018。

在框922中，实例性并行化控制器130建立时序窗口。在一些实例中，时序控制器244建立时序窗口。在一些实例中，时序窗口的持续时间基于消除与并行晶体管的切换相关联的电压振铃所需的预期时间量来设置。在一些实例中，时序控制器244开始定时器以定时长达时序窗口持续时间。

在框924中，实例性并行化控制器130消隐时序窗口持续时间内的采样输入。在一些实例中，时序控制器244消隐采样输入。在一些实例中，第一电阻器开关407a及第二电阻器开关407b在消隐周期期间保持打开以防止延迟运算放大器408调整脉宽边缘时序直到消隐周期完成。

在框926中，实例性并行化控制器130将电压主动驱动到并行反馈引脚236。在一些实例中，有源驱动控制器182主动调整并行反馈引脚236上的电压。在一些实例中，有源驱动控制器182基于平均电流实施方案来调整并行反馈引脚236上的电压，如由图5的区段500所说明。在一些实例中，有源驱动控制器182基于跟随领导实施方案来调整并行反馈引脚236上的电压，如由图7的区段700所说明。

在框928中，实例性并行化控制器130确定是否已流逝时序窗口的前半部。在一些实例中，时序控制器244确定是否已流逝时序窗口的前半部。一些实例可使用不同阈值(诸如前1/3、前2/3、固定持续时间等)。响应于已流逝时序窗口的前半部，处理转到框930。相反地，响应于未流逝时序窗口的前半部，处理转到框926。

在框930中，实例性并行化控制器130依无源模式操作。例如，并行化控制器130可根据模拟电路300的图4的区段400的配置(例如，在平均电流实施方案中)及/或根据模拟电路300的图6的区段600的配置(例如，在跟随领导电路实施方案中)依无源模式操作。在一些实例中，有源驱动控制器182依无源模式操作。

在框932中，实例性并行化控制器130确定是否已流逝全时序窗口。在一些实例中，时序控制器244确定是否已流逝全时序窗口。响应于已流逝全时序窗口，处理转到框934。相反地，响应于未流逝全时序窗口，处理转到框930。

在框934中，实例性并行化控制器130确定先前样本是否满足采样持续时间阈值。在一些实例中，时序控制器244确定先前样本(例如，在框918中收集)是否满足采样持续时间阈值。在一些实例中，采样持续时间阈值可为设置周期。在一些实例中，采样持续时间阈值是基于系统的行为的可变时间量(例如，如果电压振铃未快速减少，那么可动态实施较长采样持续时间)。响应于先前样本满足采样持续时间阈值，处理转到框938。相反地，响应于先前样本不满足采样持续时间阈值，处理转到框936。

在框936中，实例性并行化控制器130采样并行反馈引脚236上的电压。在一些实例中，误差放大器158及/或边缘延迟控制器174采样并行反馈引脚236的电压电平。例如，如与图4相关联的描述中所描述，电阻器开关407a、407b可闭合以使并行反馈引脚236能够与延迟运算放大器408直接连接。在一些实例中，延迟运算放大器输出用于调节PWM脉冲边缘时序以减小功率FET之间的峰值切换电流差的信号。

在框938中，实例性并行化控制器130确定是否继续监控。响应于继续监控，处理转到框902。相反地，响应于不继续监控，处理终止。

图10是表示可经执行以实施图1、2及8中所表示的实例性模拟电路100、800的并行化控制器用于故障监控的实例性计算机可读指令1000的流程图。如同上述图式，参考裸片116及并行化控制器130描述计算机可读指令1000。然而，相同计算机可读指令900同样适用于裸片114、116、118、120中的任何者及/或并行化控制器128、130、132、134中的任何者。参考上述图式，计算机可读指令1000开始于框1002，其中并行化控制器130启动故障条件的监控。在一些实例中，故障监控器220启动故障条件的监控。在一些实例中，故障监控器220开始监控并行反馈引脚236上的电压电平以启动故障监控。

在框1004中，实例性并行化控制器130确定是否从并行裸片检测到故障信号。在一些实例中，故障监控器220确定是否从另一并行裸片(例如裸片120)检测到故障信号。在一些实例中，故障监控器220通过相对于阈值评估并行反馈引脚236处的电压电平及/或相对于阈值评估并行反馈引脚236处的电压电平的变化率来确定是否检测到故障信号。响应于从并行裸片检测到故障信号，处理转到框1010。相反地，响应于未从并行裸片检测到故障信号，处理转到框1006。

在框1006中，实例性并行化控制器130确定是否在裸片116上检测到故障条件。在一些实例中，故障指示器228确定是否在裸片116上检测到故障条件。例如，故障指示器228可检测裸片116上的过电压条件、过电流条件、超温条件及/或任何其它故障条件。响应于在裸片116上检测到故障条件，处理转到框1008。相反地，响应于未在裸片116上检测到故障条件，处理转到框1014。

在框1008中，实例性并行化控制器130将与裸片116相关联的并行反馈引脚236连接到低信号。在一些实例中，故障指示器228将裸片116连接到低信号。例如，响应于检测到故障条件，图8中所说明的第二指示器开关804b可闭合以引起并行反馈引脚236与低信号(例如第一局部电路接地119a)直接耦合。

在框1010中，实例性并行化控制器130切断裸片116上的晶体管105。例如，并行化控制器130可引起高阻抗连接于晶体管105的端子处，借此防止或减少电流流经晶体管105。在一些实例中，故障监控器220引起晶体管105响应于在裸片116上及/或并行裸片上检测到故障条件而切断。

在框1012中，实例性并行化控制器130确定故障条件是否已校正。例如，如果故障条件在并行裸片上，那么故障监控器220确定并行裸片上的故障条件是否已校正。在一些实例中，如果故障条件在裸片116上，那么故障指示器228确定故障条件是否已校正。在一些实例中，如果故障条件在并行裸片上，那么故障指示器228可在并行反馈引脚236处的电压不再指示并行裸片连接到低信号时确定故障条件已校正。响应于故障条件已校正，处理转到框1014。相反地，响应于故障条件未校正，处理保持在框1012。

在框1014中，实例性并行化控制器130断开受影响裸片与低信号(在裸片上检测到故障信号的情况中，在框1006中)及/或接通裸片116上的晶体管105。如果故障在并行裸片上，那么受影响裸片可早已与低信号断开，因为此变化将由故障监控器220检测且此变化将用于使故障监控器220确定故障条件在框1012中校正。然而，如果故障在裸片116上，那么响应于确定故障条件已校正，第二指示器开关804b可打开以断开与裸片116相关联的并行反馈引脚236与第一局部电路接地119a。在一些实例中，为了接通裸片116上的晶体管105，断开高阻抗以允许电流流经晶体管105。

在框1016中，实例性并行化控制器130确定是否已从并行裸片检测到超额频率信号。在一些实例中，故障指示器228确定是否在并行裸片(例如裸片120)上检测到超额频率条件。在一些实例中，故障指示器228可在结合框1004所描述的程序期间分析是否在并行裸片上检测到故障条件时确定是否检测到超额频率条件。响应于在并行裸片上检测到超额频率条件，处理转到框1022。相反地，响应于未在并行裸片上检测到超额频率条件，处理转到框1018。

在框1018中，实例性并行化控制器130确定是否在裸片116上检测到超额频率条件。在一些实例中，故障指示器228确定是否在裸片116上检测到超额频率条件。响应于在裸片116上检测到超额频率条件，处理转到框1020。相反地，响应于未在裸片116上检测到超额频率条件，处理转到框1028。

在框1020中，实例性并行化控制器130将裸片116连接到高信号。例如，响应于检测到超额频率条件，图8中所说明的第一指示器开关804a可闭合以引起并行反馈引脚236直接耦合到高信号(例如模拟供应源806)。

在框1022中，实例性并行化控制器130停用裸片116上的边缘延迟控制器174。随着边缘延迟控制器174停用，并行晶体管(例如晶体管105、111)直接响应于PWM脉冲而操作，而非经调制用于并行操作。在一些实例中，并行化控制器130停用并行化以避免其中一个晶体管汲取过多电流以补偿另一裸片上的故障条件(其可潜在地导致额外故障)的条件。在框1024中，实例性并行化控制器130确定超额频率条件是否已校正。在一些实例中，如果在裸片116上检测到条件，那么故障指示器228确定超额频率条件是否已校正。在一些实例中，故障监控器220基于并行反馈引脚236上的信号来确定超额频率条件是否已校正。例如，如果故障监控器220经历连接到并行裸片的并行反馈引脚上的电压从高值变为标称值(诸如减小5V、减小10V等)，那么其可确定在并行裸片上超额频率条件已校正。响应于超额频率条件已校正，处理转到框1026。相反地，响应于超额频率条件未校正，处理保持在框1024。

在框1026中，实例性并行化控制器130断开受影响裸片(先前经历过超额频率条件的裸片)与高信号及/或重新启用裸片116上的边缘延迟控制器。在一些实例中，如果裸片116先前经历过超额频率条件，那么响应于故障指示器228确定超额频率条件已校正，指示器开关804a可打开以断开并行反馈引脚236与模拟供应源806。在一些此类实例中，边缘延迟控制器174可另外响应于故障指示器228确定超额频率条件已校正而重新启用。在一些实例中，如果并行裸片经历过超额频率条件，那么响应于故障监控器220确定在并行裸片上故障条件已校正，边缘延迟控制器174可重新启用。在一些实例中，边缘延迟控制器174经重新启用以允许调整裸片116上的PWM信号的时序，且改进并行晶体管性能(例如，减少切换期间的电压振铃)。

在框1028中，实例性并行化控制器130确定是否继续监控。响应于继续监控，处理转到框1002。相反地，响应于不继续监控，处理终止。

图11A到11B是对应于图1到8的模拟电路100、300、800上观察到的实例性信号的实例性信号图1100、1120。实例性第一信号图1100及实例性第二信号图1120各自包含实例性采样时间序列1102、实例性定时器时间序列1104、实例性PWM时间序列1106及实例性消隐时间序列1108。实例性采样时间序列1102在采样未发生时显示低值(例如0V)及在采样发生时显示高值(例如5V)。实例性定时器时间序列1104在定时器未激活时显示高值及在定时器激活时显示小于高值的值(例如，在0V到5V之间)。例如，定时器可在采样时间周期期间激活以指示采样应何时开始及采样应何时结束。实例性PWM时间序列1106显示输入到裸片的PWM信号(例如，PWM信号经由控制触点307控制晶体管)。实例性消隐时间序列1108在消隐周期就位时(例如，在未允许采样时)显示高值及在其它时间显示低值。

在图11A的第一信号图1100中的实例性第一时间1110，PWM信号从低值变为高值，如PWM时间序列1106中所说明。当此PWM信号变化发生时，时序控制器244启动消隐周期以防止采样。因此，实例性消隐时间序列1108中的消隐信号变为高。

在图11A的第一信号图1100中的实例性第二时间1112，PWM信号从高值变为低值。因此，时序控制器244重启消隐周期以防止PWM信号变化之后的一时间周期内的采样。

在图11A的第一信号图1100中的实例性第三时间1114，消隐周期到期，且消隐时间序列1108中所说明的消隐信号从高值变为低值。在实例性第四时间1116，采样开始(例如，响应于消隐周期结束)，如由采样时间序列1102中从低信号变为高信号所说明。在实例性第三时间1114，时序控制器244使用倒计时定时器来将其信号从低值缓慢调整为高值。

在图11A的第一信号图1100中的实例性第五时间1118，定时器时间序列1104中所说明的定时器值达到高值以导致采样周期结束，如采样时间序列1102中所说明。在第一信号图1100中，并行化控制器130可在PWM信号为低时完成采样。在一些实例中，并行化控制器130尽可能在PWM信号为低时优先完成采样，因为在PWM切断时采样消除由局部接地布线电阻失配引起的失配问题。在一些实例中，并行化控制器130可在PWM信号为高(或其可为唯一可能性，取决于PWM脉冲占空比)时优先完成采样。

在一些实例中，当脉宽不够长以无法在指定周期期间(例如，在高周期期间)完成采样时，并行化控制器130可在消隐周期之后的交替值上完成采样。此技术的一个此实例在图11B的第二信号图1120中说明。

在第二信号图1120中的实例性第六时间1122，PWM信号从低变为高以启动消隐周期。

在第二信号图1120中的实例性第七时间1124，消隐周期结束。

在第六时间1124之后不久的第二信号图1120中的实例性第八时间1126，采用开始，且对应定时器开始追踪已流逝的采样时间量。在此实例中，采样优先在高信号上开始。

在第二信号图1120中的实例性第九时间1128，PWM信号从高变为低。因此，采样定时器不再减小，且采样停止。在实例性第九时间1128，新消隐周期开始。

在第二信号图1120中的实例性第十时间1130，消隐周期结束。

在第九时间1128之后不久的第二信号图1120中的实例性第十一时间1132，采样恢复且采样定时器开始追踪已流逝的采样时间量(通过继续朝向高值增加)。

在第二信号图1120中的实例性第十二时间1134，采样定时器达到高值，且采样结束。因此，在图11B的说明实例中，采样在PWM高信号期间部分完成且在PWM低信号期间部分完成。

图12是说明由于本文中所描述的教示的实施方案的模拟电路中具有并行化晶体管的裸片上电压更快安定到最终值及/或偏移信号振铃减少的实例性信号图1200。实例性信号图1200包含实例性时间轴1202及实例性电压轴1204。实例性信号图1200包含说明未使用并行化控制器130及本文中所描述的有源驱动技术的并行晶体管实施方案的实例性第一信号1206。实例性信号图1200进一步包含说明电压值的偏移减小以及切换事件之后电压信号的安定时间减少的实例性第二信号1208。当切换事件发生(在信号图1200中的约44.9μs)时，第一信号1206及第二信号1208两者经历大电压波动。然而，利用本文中所描述的有源驱动技术(诸如图4及5中所说明的平均电流有源驱动实施方案、图6及7中所说明的跟随领导有源驱动实施方案、图1及2的有源驱动控制器182等)，第二信号1208快速稳定于正确最终电压值(在图12的说明实例中约0.8V)附近。

图13是说明根据本发明的教示的实例性使用数字通信来实施并行化晶体管的实例性实施方案的实例性框图1300。实例性框图1300包含并行化控制器128、130、132、134。实例性并行化控制器128、130、132、134包含实例性峰值传感器1302、1304、1306、1308。实例性峰值传感器1302、1304、1306、1308包含实例性电流传感器136、138、140、142及/或实例性温度传感器1310、1312、1314、1316。并行化控制器128、130、132、134进一步包含实例性边缘延迟控制器172、174、176、178、实例性误差放大器156、158、160、162及实例性PWM输出控制器1318、1320、1322、1324。框图1300进一步包含实例性第一并行反馈引脚1326、1328、1330、1332及实例性第二并行反馈引脚1334、1336、1338、1340。如同上文描述，以下描述特别参考并行化控制器130及包含于其中的组件(诸如峰值传感器1304、温度传感器1312、PWM输出控制器1320等)。然而，此描述同样适用于并行化控制器128、130、132、134中的任一者及/或包含于其中的任何组件(诸如峰值传感器1302、1304、1306、1308、温度传感器1310、1312、1314、1316、PWM输出控制器1318、1320、1322、1324等)。图13的说明实例的峰值传感器1302、1304、1306、1308可包含电流传感器136、138、140、142及/或温度传感器1310、1312、1314、1316的任何组合。例如，一些实施方案可使用电流传感器136、138、140、142及温度传感器1310、1312、1314、1316两者，但其它实例可使用一者或另一者。

图13的说明实例的实例性峰值传感器1304确定表示通过裸片116上的晶体管105的峰值电流值的电压值及/或裸片116上的温度值。在一些实例中，峰值传感器1304使用电流传感器136来产生与通过晶体管105的峰值电流成比例的电压。在一些实例中，温度传感器1312监控裸片116上的温度水平且产生与温度水平(诸如瞬时温度水平、峰值温度水平等)成比例的电压。图13的说明实例的峰值传感器1304将电压输出传送到PWM输出控制器1320。

图13的说明实例的实例性温度传感器1312输出与裸片116上的温度值成比例的电压。温度用于帮助调制并行裸片的PWM边缘时序，因为裸片116上的温度变化可与流经并行裸片的电流量的差相关。例如，如果裸片116在裸片118之前切换，那么其可短暂经历强电流浪涌，此可导致裸片116的温度升高。温度传感器1312的实施方案的进一步细节结合图16说明及描述。

图13的说明实例的实例性PWM输出控制器1320输出其占空比与由峰值传感器1304提供的电压成比例的PWM信号。在数字总线实施方案中，不存在无源驱动阶段或有源驱动阶段，因为采样未发生。相反地，PWM输出控制器1320连续输出表示裸片116上的峰值电流及/或温度值的PWM信号。在一些实例中，PWM输出控制器1320比较从峰值传感器1304输出的电压与三角波形(例如锯齿波形)。在一些此类实例中，PWM输出控制器1320输出具有与从峰值传感器1304输出的电压成比例的占空比的PWM信号。实例性PWM输出控制器1320将PWM信号输出到与裸片116相关联的第一并行反馈引脚1328及与裸片120相关联的第二并行反馈引脚1340。

图13的说明实例的实例性第一并行反馈引脚1328从裸片116接入PWM输出控制器1320的输出以使误差放大器158能够接收基于裸片116的峰值传感器1304的电压输出的信号。图13的说明实例的实例性第二并行反馈引脚1336从裸片120接入PWM控制器1324的输出以使误差放大器158能够接收基于裸片120的峰值传感器1308的电压输出的信号。因此，误差放大器158能够接入对应于其自身裸片(裸片116)及并行裸片(裸片120)的信息。在图13中所说明的数字总线实施方案中，误差放大器158及/或边缘延迟控制器174可使用连续时间滤波来比较表示峰值电流值的电压及/或表示温度值的电压以调整及同步化PWM信号(例如，经由边缘延迟控制器174)。因此，在图13的框图中所说明的数字实施方案中，两个裸片分别使用两个并行反馈引脚以接入与其自身信息(例如其自身峰值电流及/或温度)相关联的PWM信号以及与另一裸片相关联的信息(例如并行裸片的峰值电流及/或温度)。依此方式，每一裸片上的边缘延迟控制器174、178可调整以较佳地同步化切换事件的时序且减小由不相等切换时间导致的峰值电流及/或温度差。在一些实例中，图13中所说明的数字总线是PWM型总线或Σ-Δ型总线。在一些实例中，当超过两个裸片并行时，每一裸片向一个其它裸片报告其信息且从一个其它裸片接收信息。例如，在具有三个并行裸片的实施方案中，第一者可向第二裸片报告表示其自身裸片信息(诸如峰值电流、裸片温度等)的其信号，第二裸片可向第三裸片报告其信息，且第三裸片可向第一裸片报告其信息以实现并行。

尽管图13中说明实施并行化控制器128、130、132、134的实例性方式，但图13中所说明的元件、过程及/或装置中的一或多者可依任何其它方式组合、划分、重新布置、省略、消除及/或实施。此外，图13的实例性峰值传感器1302、1304、1306、1308、实例性电流传感器136、138、140、142、实例性温度传感器1310、1312、1314、1316、实例性边缘延迟控制器172、174、176、178、实例性误差放大器156、158、160、162、实例性PWM输出控制器1318、1320、1322、1324及/或更一般来说，实例性并行化控制器128、130、132、134可由硬件、软件、固件及/或硬件、软件及/或固件的任何组合实施。因此，例如，图13的实例性峰值传感器1302、1304、1306、1308、实例性电流传感器136、138、140、142、实例性温度传感器1310、1312、1314、1316、实例性边缘延迟控制器172、174、176、178、实例性误差放大器156、158、160、162、实例性PWM输出控制器1318、1320、1322、1324及/或更一般来说，实例性并行化控制器128、130、132、134中的任何者可由一或多个模拟或数字电路、逻辑电路、可编程处理器、可编程控制器、图形处理单元(GPU)、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑装置(PLD)及/或现场可编程逻辑装置(FPLD)实施。实例性峰值传感器1302、1304、1306、1308、实例性电流传感器136、138、140、142、实例性温度传感器1310、1312、1314、1316、实例性边缘延迟控制器172、174、176、178、实例性误差放大器156、158、160、162、实例性PWM输出控制器1318、1320、1322、1324中的至少一者特此明确定义为包含非暂时性计算机可读存储装置或存储盘，诸如存储器、数字多功能盘(DVD)、压缩光盘(CD)、蓝光盘等，包含硬件及/或固件。此外，图13的实例性并行化控制器128、130、132、134可包含一或多个元件、过程及/或装置外加或替代图13中所说明的元件、过程及/或装置，及/或可包含超过一个任何或所有说明元件、过程及装置。如本文中所使用，短语“通信”(包含其变形)涵盖直接通信及/或通过一或多个中间组件的间接通信且无需直接物理(例如有线)通信及/或持续通信，而是另外包含以周期性间隔、预定间隔、非周期性间隔及/或一次性事件的选择性通信。

图14是用于基于图13的框图1300实施并行化晶体管的实例性数字电路1400的图示。数字电路1400包含实例性误差放大器158、162、实例性边缘延迟控制器174、178、实例性峰值传感器1304、1308、实例性PWM输出控制器1320、1324、实例性第一并行反馈引脚1328、1332及实例性第二并行反馈引脚1336、1340。

如结合图13所描述，峰值传感器1304、1308确定与其相应裸片116、120上的峰值电流及/或温度值成比例的电压。峰值传感器1304、1308可包含实例性电流传感器138、142及/或实例性温度传感器1312、1316。在其中峰值传感器1304、1308包含电流传感器138、142的一些实例中，结合图2及3说明及描述电流传感器138、142的结构。温度传感器1312、1316的结构及操作结合图16进一步说明及描述。

在图14的说明实例中，PWM输出控制器1320、1324是比较器。图14的实例性PWM输出控制器1320、1324在第一输入(例如图14中的页面上所观看的顶部输入)处接收来自峰值传感器1304、1308的峰值电流及/或温度值。图14的实例性PWM输出控制器1320、1324在第二输入(例如图14中的页面上所观看的底部输入)处接收PWM斜坡信号。例如，PWM斜坡信号可为具有一致指定频率的锯齿函数(例如三角波形)。实例性PWM输出控制器1320、1324输出其占空比与第一输入处接收的电压(对应于裸片116、120上的峰值电流及/或温度信息的电压)成比例的PWM信号。如数字电路1400中所说明，PWM输出控制器1320、1324的输出各自提供到两个并行反馈引脚。PWM输出控制器1320的输出提供到裸片116的第一并行反馈引脚1328以及裸片120的第二并行反馈引脚1340。类似地，实例性PWM输出控制器1324的输出提供到裸片120的第一并行反馈引脚1332以及裸片116的第二并行反馈引脚1336。在一些实例中，如图14中所说明，提供到并行裸片的输出在接收于并行裸片的第二并行反馈引脚1336、1340处之前通过电阻器及/或电感器(例如表示并行裸片之间的寄生迹线电感的电感器)。

图14的说明实例的实例性误差放大器158、162各自接收来自其自身PWM输出控制器1320、1324的输出PWM信号以及基于其相应并行PWM输出控制器1320、1324的输出。实例性误差放大器158、162比较对应于其相应裸片的值与来自并行裸片的值且输出对应于这些信号之间的差的信号。实例性误差放大器158将此输出信号传送到边缘延迟控制器174，且实例性误差放大器162将输出信号传送到边缘延迟控制器178。实例性边缘延迟控制器174、178调整接收于晶体管105、111的控制触点307处的PWM信号的时序。

图15是用于基于实例性峰值电流感测技术使用数字通信总线来实施并行化晶体管的实例性数字电路1500的图示。实例性数字电路1500包含图3的实例性电流传感器138、实例性峰值电流转电压转换器204、实例性芯片电压转电流转换器212、实例性误差放大器158及实例性边缘延迟控制器174。实例性数字电路1500进一步包含实例性PWM输出控制器1320、实例性第二并行反馈引脚1336、1340。如上文接合图14所描述，实例性PWM输出控制器1420包含比较器。PWM输出控制器1320的实例性比较器在第一输入处接收对应于裸片116上的峰值电流值的信号且在第二输出处接收PWM斜坡信号。比较器输出与由电流传感器138观察到的峰值电流值成比例的PWM信号。说明实例的PWM输出控制器1320将PWM输出信号传送到实例性误差放大器158及/或实例性边缘延迟控制器174以及并行裸片。在所说明实例中，PWM输出控制器1320的比较器的输出耦合到裸片120的第二并行反馈引脚1340。

图16是用于基于实例性温度感测技术来实施并行化晶体管的实例性数字电路1600的图示。实例性数字电路1600包含实例性误差放大器158、实例性边缘延迟控制器174、实例性温度传感器1312及实例性PWM输出控制器1320。图16的说明实例的实例性温度传感器1312确定裸片116上的温度值。实例性温度传感器1312输出与裸片116上的温度值成比例的电压值且将此电压传送到实例性误差放大器158及/或实例性边缘延迟控制器174。

图17中展示表示用于实施图13的并行化控制器130(及/或并行化控制器128、130、132、134中的任何者)及图14到16的数字电路1400、1500、1600的实例性硬件逻辑、机器可读指令、硬件实施状态机及/或其任何组合的流程图。机器可读指令可为由计算机处理器及/或处理器电路系统(诸如下文结合图20所描述的实例性处理器平台2000中所展示的处理器2012)执行的一或多个可执行程序或可执行程序的部分。程序可体现于存储于与处理器2012相关联的非暂时性计算机可读存储媒体(诸如CD-ROM、软盘、硬盘驱动器、DVD、蓝光盘或存储器)上的软件中，但整个程序及/或其部分可替代地由除处理器2012之外的装置执行及/或体现于固件或专用硬件中。此外，尽管参考图17中所说明的流程图描述实例性程序，但可替代地使用实施实例性并行化控制器130及/或数字电路1400、1500、1600的许多其它方法。例如，可改变框的执行顺序，及/或可改变、消除或组合一些描述框。另外或替代地，任何或所有框可由经结构化以执行对应操作且无需执行软件或固件的一或多个硬件电路(诸如离散及/或集成模拟及/或数字电路系统、FPGA、ASIC、比较器、运算放大器(op-amp)、逻辑电路等)实施。处理器电路系统可分布于不同网络位置中及/或在一或多个装置本地(诸如单个机器中的多核处理器、跨服务器机架分布的多个处理器等)。

本文中所描述的机器可读指令可依压缩格式、加密格式、分段格式、编译格式、可执行格式、封装格式等中的一或多者存储。本文中所描述的机器可读指令可存储为用于创建、制造及/或产生机器可执行指令的数据或数据结构(诸如指令的部分、代码、代码表示等)。例如，机器可读指令可经分段及存储于位于网络或网络集合的相同或不同位置处(诸如在云中、在边缘装置中等)的一或多个存储装置及/或计算装置(例如服务器)上。机器可读指令需要安装、修改、调适、更新、组合、补充、配置、解密、解压、拆包、分布、重新分配、编译等中的一或多者来使其可由计算装置及/或其它机器直接读取、解译及/或执行。例如，机器可读指令可存储于经个别压缩、加密及存储于单独计算装置上的多个部分中，其中所述部分在解密、解压及组合时形成实施一或多个功能(其可一起形成诸如本文中所描述的程序的程序)的一组可执行指令。

在另一实例中，机器可读指令可存储于其中机器可读指令可由处理器电路系统读取的状态中，但需要添加库(例如动态链接库(DLL))、软件开发工具包(SDK)、应用编程接口(API)等以在特定计算装置或其它装置上执行指令。在另一实例中，机器可读指令需要在机器可读指令及/或对应程序可完全或部分执行之前配置(诸如设置存储、数据输入、网络地址记录等)。因此，如本文中所描述，机器可读媒体可包含机器可读指令及/或程序，不管机器可读指令及/或程序在存储或依其它方式静止或运送时的特定格式或状态如何。

本文中所描述的机器可读指令可由任何过去、现在或将来指令语言、脚本语言、编程语言等表示。例如，机器可读指令可使用以下语言中的任何者表示：C、C++、Java、C#、Perl、Python、JavaScript、超文本标记语言(HTML)、结构化查询语言(SQL)、Swift等。

如上文所描述，图17的实例性过程可使用存储于非暂时性计算机及/或机器可读媒体(诸如硬盘驱动器、闪存、只读存储器、光盘、数字多功能盘、高速缓存、随机存取存储器及/或任何其它存储装置或存储盘，其中存储信息达任何持续时间(例如长时间、永久、短暂瞬间、临时缓冲及/或信息高速缓存))上的可执行指令(例如计算机及/或机器可读指令)实施。如本文中所使用，术语“非暂时性计算机可读媒体”经明确定义为包含任何类型的计算机可读存储装置及/或存储盘且排除传播信号且排除传输媒体。

图17是表示可经执行以实施图13的并行化控制器130及图14到16的数字电路1400、1500、1600的实例性计算机可读指令1700的流程图。如同上述图式，计算机可读指令1700参考裸片116及并行化控制器130描述。然而，相同计算机可读指令900同样适用于裸片114、116、118、120中的任何者及/或并行化控制器128、130、132、134中的任何者。参考上述图式，实例性机器可读指令1700开始于框1702，其中并行化控制器130确定与峰值电流及/或温度值成比例的第一电压值。在一些实例中，峰值传感器1402的电流传感器136确定与通过晶体管105的峰值电流成比例的第一电压值。在一些实例中，温度传感器1310确定与裸片116上的温度值成比例的第一电压值。

在框1704中，实例性并行化控制器130基于第一电压将第一PWM信号输出到第一并行反馈引脚上。在一些实例中，PWM输出控制器1320比较第一电压与锯齿函数(例如三角波形)且输出与第一电压成比例的PWM信号。例如，PWM输出控制器1320可输出传送到与裸片116相关联的第一并行反馈引脚1328上且传送到与裸片120相关联的第二并行反馈引脚1340上的PWM信号。

在框1706中，实例性并行化控制器130比较第一PWM信号与来自并行裸片的第二PWM信号。在一些实例中，误差放大器158比较第一PWM信号(例如，对应于裸片的自身信息)与第二PWM信号(例如，对应于并行裸片的详细)。例如，第二PWM信号可为由裸片120的PWM输出控制器1324输出的PWM信号。在一些实例中，误差放大器158将比较的输出传送到边缘延迟控制器174。

在框1708中，实例性并行化控制器130调制PWM边缘时序以最小化并行裸片之间的峰值切换电流差。在一些实例中，边缘延迟控制器174调制接收于晶体管105的控制触点307处的PWM信号以相对于并行裸片120较佳地同步化切换。

在框1710中，实例性并行化控制器130确定是否继续晶体管的并行操作。响应于继续晶体管的并行操作，处理返回到框1702。相反地，响应于不继续晶体管的并行操作，处理终止。

图18A到18B说明实例性信号图，其说明根据本文中所描述的技术构造的数字电路中的并行裸片之间的峰值切换电流失配减少。图18A的实例性信号图1802说明未实施本文中所描述的教示的数字电路中通过并行晶体管的电流值。实例性信号图1802包含时间轴1804及电流轴1806。实例性信号图1802说明与第一晶体管相关联的实例性第一信号1808及与第一晶体管并行的第二晶体管相关联的实例性第二信号1810。如所说明，第一信号1808的电流值在第二信号1810的电流值增大之前快速增大。在此情形中，裸片上的温度值可由于电流的大量流入而升高到非期望水平。即使在第二信号1810增大(例如，由于PWM信号引起晶体管切换)之后，通过两个并行晶体管的电流保持很大悬殊。

图18B的实例性信号图1812说明在实施本文中所描述的技术时并行电阻器之间的电流差在切换事件之后减小。实例性信号图1812包含与第一晶体管相关联的实例性第三信号1814及与第一晶体管并行的第二晶体管相关联的实例性第四信号1816。在图18B的实例性信号图1812中，第一晶体管同样在第二晶体管之前切换(如由第三信号1814中相对于第四信号1816先发生的电流增大所说明)，但第二晶体管接着在较短时间内切换且通过第二晶体管的电流与第一晶体管中的电流成比例增大。在实例性信号图1812中，第三信号1814及第四信号1816以最小偏移彼此追踪且第一与第二晶体管之间的电流偏差最小化。如上文所描述，信号图1300的PWM输出控制器1318、1320、1322、1324能够连续比较并行裸片之间的通过并行晶体管的电流(由对应于峰值电流的信息表示、由对应于温度的电压信息表示等)。误差放大器156、158、160、162及/或边缘延迟控制器172、174、176、178使用此比较信息来调整通过晶体管的PWM信号且减小并行裸片之间的电流差。因此，通过实施本文中所描述的晶体管的数字电路并行化的技术，切换事件期间并行晶体管之间的电流差可最小化，且晶体管性能及可靠性可提高。

图19是经结构化以执行图9到10的指令以实施图2的并行化控制器130(及/或并行化控制器128、130、132、134中的任何者)的实例性处理器平台1900的框图。处理器平台1900可为(例如)服务器、个人计算机、工作站、自学习机器(例如神经网络)、移动装置(例如蜂窝电话、智能电话、诸如iPadTM的平板计算机)、个人数字助理(PDA)、因特网设备、DVD播放器、CD播放器、数字录像机、蓝光播放器、游戏控制台、个人录像机、机顶盒、耳机或其它可穿戴装置或任何其它类型的计算装置。

说明实例的处理器平台1900包含处理器1912。说明实例的处理器1912是硬件。例如，处理器1912可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。硬件处理器可为基于半导体(例如基于硅)的装置。在此实例中，处理器实施实例性电流传感器138、实例性峰值电流转电压转换器204、实例性芯片电压转电流转换器212、实例性故障监控系统190、实例性故障监控器220、实例性故障指示器228、实例性误差放大器158、实例性边缘延迟控制器174、实例性有源驱动控制器182及实例性时序控制器244。

说明实例的处理器1912包含本地存储器1913(例如高速缓存)。说明实例的处理器1912经由总线1918与包含易失性存储器1914及非易失性存储器1916的主存储器通信。易失性存储器1914可由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、

动态随机存取存储器/>

及/或任何其它类型的随机存取存储器装置实施。非易失性存储器1916可由闪存及/或任何其它期望类型的存储器装置实施。对主存储器1914、1916的存取由存储器控制器控制。

说明实例的处理器平台1900还包含接口电路1920。接口电路1920可由任何类型的接口标准实施，诸如以太网接口、通用串行总线(USB)、

接口、近场通信(NFC)接口及/或PCI快速接口。

在所说明实例中，一或多个输入装置1922连接到接口电路1920。输入装置1922允许用户将数据及/或命令输入到处理器1912中。输入装置可由(例如)音频传感器、麦克风、摄像机(静止或视频)、键盘、按钮、鼠标、触摸屏、跟踪板、跟踪球、等值点及/或语音识别系统实施。

一或多个输出装置1924也连接到说明实例的接口电路1920。输出装置1924可由(例如)显示装置(诸如发光二极管(LED)、有机发光二极管(OLED)、液晶显示器(LCD)、阴极射线管显示器(CRT)、就地切换(IPS)显示器、触摸屏等)、触觉输出装置、打印机及/或扬声器实施。因此，说明实例的接口电路1920包含图形驱动程序卡、图形驱动程序芯片及/或图形驱动程序处理器。

说明实例的接口电路1920还包含诸如发射器、接收器、收发器、调制解调器、家庭网关、无线接入点及/或网络接口的通信装置以促进数据经由网络1926与外部机器(例如各种计算装置)交换。通信可(例如)经由以太网连接、数字用户线(DSL)连接、电话线连接、同轴电缆系统、卫星系统、直线对传无线系统、蜂窝电话系统等。

说明实例的处理器平台1900还包含用于存储软件及/或数据的一或多个大容量存储装置1928。此类大容量存储装置1928的实例包含软盘驱动器、硬盘驱动器、光盘驱动器、蓝光盘驱动器、独立磁盘冗余阵列(RAID)系统及数字多功能盘(DVD)驱动器。

图9到10的机器可读指令900、1000、2032可存储于大容量存储装置1928中、易失性存储器1914中、非易失性存储器1916中及/或诸如CD或DVD的可换非暂时性计算机可读存储媒体上。

图20是经结构化以执行图17的指令以实施图13的并行化控制器130(及/或并行化控制器128、130、132、134中的任何者)的实例性处理器平台2000的框图。处理器平台2000可为(例如)服务器、个人计算机、工作站、自学习机器(例如神经网络)、移动装置(例如蜂窝电话、智能电话、诸如iPad^TM的平板计算机)、个人数字助理(PDA)、因特网设备、DVD播放器、CD播放器、数字录像机、蓝光播放器、游戏控制台、个人录像机、机顶盒、耳机或其它可穿戴装置或任何其它类型的计算装置。

说明实例的处理器平台2000包含处理器2012。说明实例的处理器2012是硬件。例如，处理器2012可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。硬件处理器可为基于半导体(例如基于硅)的装置。在此实例中，处理器实施实例性峰值传感器1304、实例性电流传感器138、实例性温度传感器1312、实例性误差放大器158、实例性边缘延迟控制器174及实例性PWM输出控制器1320。

说明实例的处理器2012包含本地存储器2013(例如高速缓存)。说明实例的处理器2012经由总线2018与包含易失性存储器2014及非易失性存储器2016的主存储器通信。易失性存储器2014可由同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、

动态随机存取存储器/>

及/或任何其它类型的随机存取存储器装置实施。非易失性存储器2016可由闪存及/或任何其它期望类型的存储器装置实施。对主存储器2014、2016的存取由存储器控制器控制。

说明实例的处理器平台2000还包含接口电路2020。接口电路2020可由任何类型的接口标准实施，诸如以太网接口、通用串行总线(USB)、

接口、近场通信(NFC)接口及/或PCI快速接口。

在所说明实例中，一或多个输入装置2022连接到接口电路2020。输入装置2022允许用户将数据及/或命令输入到处理器2012中。输入装置可由(例如)音频传感器、麦克风、摄像机(静止或视频)、键盘、按钮、鼠标、触摸屏、跟踪板、跟踪球、等值点及/或语音识别系统实施。

一或多个输出装置2024也连接到说明实例的接口电路2020。输出装置2024可由(例如)显示装置(诸如发光二极管(LED)、有机发光二极管(OLED)、液晶显示器(LCD)、阴极射线管显示器(CRT)、就地切换(IPS)显示器、触摸屏等)、触觉输出装置、打印机及/或扬声器实施。因此，说明实例的接口电路2020包含图形驱动程序卡、图形驱动程序芯片及/或图形驱动程序处理器。

说明实例的接口电路2020还包含诸如发射器、接收器、收发器、调制解调器、家庭网关、无线接入点及/或网络接口的通信装置以促进数据经由网络2026与外部机器(例如各种计算装置)交换。通信可(例如)经由以太网连接、数字用户线(DSL)连接、电话线连接、同轴电缆系统、卫星系统、直线对传无线系统、蜂窝电话系统等。

说明实例的处理器平台2000还包含用于存储软件及/或数据的一或多个大容量存储装置2028。此类大容量存储装置2028的实例包含软盘驱动器、硬盘驱动器、光盘驱动器、蓝光盘驱动器、独立磁盘冗余阵列(RAID)系统及数字多功能盘(DVD)驱动器。

图17的机器可读指令1700、2032可存储于大容量存储装置2028中、易失性存储器2014中、非易失性存储器2016中及/或诸如CD或DVD的可换非暂时性计算机可读存储媒体上。

因此，本文中已描述减少信号在切换事件之后通过并行晶体管的安定时间的实例性方法、设备及制品。本文中所描述的实例性技术通过在并行晶体管的切换时间不完全同步时减少电压反弹及电流差发生来防止在实施并行晶体管时裸片上的过电流及高温条件。本文中所描述的实例性技术使用电流平均技术及/或跟随领导技术来将电压主动驱动到并行裸片之间的并行反馈引脚上以减少模拟信号的安定时间。本文中所描述的实例性设备、方法及制品包含模拟电路上的故障监控系统以实现并行裸片之间的故障通信且防止可由一个并行裸片由于并行裸片上的故障而过度补偿(例如，承受更多电流)引起的级联故障。本文中所描述的实例性设备、方法及制品包含并行化晶体管的数字实施方案，其使用两个并行反馈引脚来实现智能PWM信号调制，借此改进晶体管切换的同步且减小并行裸片之间的电流差。所描述方法、设备及制品通过实现在模拟及数字电路上安全及可靠地使用并行晶体管来提高使用计算装置的效率。所描述方法、设备及制品因此针对计算装置的功能的一或多个改进。

在权利要求书的范围内，可修改所描述的实施例，且其它实施例是可能的。

Claims (20)

1.一种设备，其包括：

第一晶体管，其位于第一裸片上，所述第一晶体管包含第一端子、第二端子及控制触点，所述第一端子耦合到电压总线端子，且所述第二端子耦合到切换端子；

第二晶体管，其位于第二裸片上，所述第二晶体管包含第三端子及第四端子，所述第三端子耦合到所述电压总线端子，且所述第四端子耦合到所述切换端子；

并行反馈端子，其耦合到所述第一裸片及所述第二裸片；

电流传感器，其包含第一触点及第二触点，所述第一触点耦合到所述第一晶体管的所述第一端子，且所述第二触点耦合到所述第一晶体管的所述第二端子；

电阻器，其耦合到所述电流传感器及所述切换端子或接地端子中的至少一者；

有源驱动控制器，其包含：

第一输入，其耦合到所述电阻器；

第二输入，其耦合到所述并行反馈端子；及

输出，其耦合到所述并行反馈端子；及

边缘延迟控制器，其经调适以耦合到栅极驱动器及误差放大器，且所述控制触点经调适以耦合到所述栅极驱动器。

2.根据权利要求1所述的设备，其中所述电阻器是第一电阻器，且所述设备进一步包括耦合于所述并行反馈端子与所述电压总线端子或所述切换端子中的至少一者之间的第二电阻器。

3.根据权利要求1所述的设备，其中所述有源驱动控制器包含运算放大器及跟随领导开关。

4.根据权利要求3所述的设备，其中所述控制触点是第一控制触点，所述跟随领导开关是PFET，所述PFET包含第二控制触点、第五端子及第六端子，所述输出耦合到所述PFET的所述第二控制触点，所述PFET的所述第五端子耦合到所述并行反馈端子，且所述PFET的所述第六端子耦合到所述切换端子或所述接地端子中的至少一者。

5.根据权利要求3所述的设备，其进一步包括耦合于所述并行反馈端子与所述运算放大器之间的旁路连接。

6.根据权利要求5所述的设备，其中所述旁路连接响应于所述有源驱动控制器转变为有源驱动模式而耦合于所述并行反馈端子与所述运算放大器之间。

7.根据权利要求1所述的设备，其进一步包括：

第一切换采样电阻器，其经调适以耦合到所述误差放大器；及

第二切换采样电阻器，其经调适以耦合到所述误差放大器。

8.根据权利要求7所述的设备，其进一步包括：

第一电阻器开关，其耦合到所述第一切换采样电阻器及所述并行反馈端子；及

第二电阻器开关，其耦合到所述第二切换采样电阻器及所述电阻器。

9.一种电路，其包括：

第一裸片，其包含第一晶体管，所述第一晶体管包含第一端子、第二端子及控制触点，所述第一端子耦合到电压总线端子，且所述第二端子耦合到切换端子；

第二裸片，其包含第二晶体管，所述第二晶体管包含第三端子及第四端子，所述第三端子耦合到所述电压总线端子，且所述第四端子耦合到所述切换端子；

并行反馈端子，其耦合到所述第一裸片及所述第二裸片；

指示器开关，其耦合到所述并行反馈端子及所述电压总线端子、所述切换端子或接地端子中的至少一者；

故障指示器，其位于所述第一裸片上，耦合到所述指示器开关；及

故障监控器，其位于所述第二裸片上，耦合到所述并行反馈端子，所述故障监控器经调适以耦合到逻辑块。

10.根据权利要求9所述的电路，其中所述指示器开关是NFET或PFET中的至少一者。

11.根据权利要求9所述的电路，其中所述故障指示器经配置以检测所述第一裸片的故障条件。

12.根据权利要求11所述的电路，其中所述故障条件是过电流条件、欠电流条件、超温条件或超额频率条件中的至少一者。

13.根据权利要求11所述的电路，其中所述指示器开关经配置以响应于所述故障指示器在所述第一裸片上检测到故障而闭合，所述并行反馈端子在所述指示器开关闭合时耦合到接地端子。

14.根据权利要求11所述的电路，其中所述第二裸片进一步包含经调适以耦合到栅极驱动器及误差放大器的边缘延迟控制器。

15.根据权利要求14所述的电路，其中所述故障监控器经配置以响应于所述故障指示器在所述第一裸片上检测到超额频率条件而停用所述边缘延迟控制器。

16.一种方法，其包含：

在切换事件期间跨第一晶体管产生表示最大电流的第一电压；

调整耦合到第一裸片及第二裸片的并行反馈端子上的第二电压，其中所述第一裸片包含所述一晶体管，所述第二裸片包含第二晶体管，所述第一裸片及所述第二裸片耦合到电压总线端子及切换端子，且所述第二电压基于所述第一电压与所述第二电压之间的差来调整；及

基于所述第一电压与所述第二电压之间的所述差来调整脉宽调制信号的切换时间。

17.根据权利要求16所述的方法，其中所述第二电压响应于领导条件而调整。

18.根据权利要求17所述的方法，其中所述领导条件包含所述第一电压小于所述第二电压。

19.根据权利要求16所述的方法，其中调整所述第二电压包含闭合局部电路接地与所述并行反馈端子之间的开关。

20.根据权利要求19所述的方法，其中所述开关响应于来自所述第一裸片上的时序控制器的信号而闭合。

Images