CN116368473A - 兼具存储处理和属性数据管理的混合存储器管理系统和方法 - Google Patents

Abstract

存储器模块可以包括配合设置至易失性存储器、非易失性存储器、非易失性存储器缓冲器和存储器映射输入/输出(MMIO)寄存器集合的混合媒体控制器。混合媒体控制器可被配置成用于向存储器模块的存储器映射空间的易失性存储器读取和写入数据。混合媒体控制器还可被配置成用于将批量数据读取和写入到存储器映射空间的非易失性存储器。混合媒体控制器还可以被配置成用于将随机访问粒度的数据读取和写入到存储器映射空间的非易失性存储器。混合媒体控制器还可以被配置成用于在存储器模块的非易失性存储器与易失性存储器之间的自索引移动数据。

Description

兼具存储处理和属性数据管理的混合存储器管理系统和方法

背景技术

计算系统已经对现代社会的进步做出了重大贡献，并且被用于许多应用中以实现有利的结果。诸如台式个人计算机(PC)、膝上型PC、平板PC、上网本、智能电话、服务器等之类的许多设备，促使在娱乐、教育、商业和科学的大多数领域中，通信和数据分析的效能增加并且成本降低。许多技术和应用需要具有高计算强度和高存储器带宽且基于大数据集进行了性能优化的处理单元。例如包括结构数据和特征数据的图形处理应用。结构数据的特征在于较小的数据量、基于较小访问粒度的随机数据访问。因此，易失性存储器(诸如动态随机存取存储器)通常用于存储结构数据。特征数据的特点是数据量较大，随机访问较少，访问粒度较大。因此，诸如闪存的非易失性存储器通常用于存储特征数据。在诸如图计算的应用中，需要具有多个存储器通道以访问非易失性存储器和非易失性存储器中数据的存储器系统。

发明内容

通过参照以下描述和附图可以最好地理解本技术，这些附图用于展示针对兼具存储处理和属性数据管理的混合存储器管理的本技术的实施例。

在一个实施例中，存储器模块可以包括易失性存储器、非易失性存储器、非易失性存储器缓冲器、一个存储器映射输入/输出(MMIO)寄存器组、和混合媒体控制器。该MMIO寄存器组可以包括：特征大小寄存器，所述特征大小寄存器被配置成用于保存每个特征的字节数；索引基址寄存器，所述索引基址寄存器被配置成用于保存采样节点位置；索引计数寄存器，所述索引计数寄存器被配置成用于保存采样节点位置数；目标基址寄存器，所述目标基址寄存器被配置成用于保存存储一个或多个特征的易失性存储器地址；操作寄存器，所述操作寄存器被配置成用于保存操作代码；以及状态寄存器，所述状态寄存器被配置成用于保存当前非易失性存储器读/写控制器状态。所述混合媒体控制器可以被配置成用于提供对所述易失性存储器的读写访问、对所述非易失性存储器的批量读写访问、对所述非易失性存储器的随机读写访问、以及利用所述MMIO寄存器组在所述非易失性存储器与所述易失性存储器之间的自索引数据移动。

在一个实施例中，一种访问数据的方法可以包括将数据读写入存储器模块的存储器映射空间内的易失性存储器。该方法还可以包括将批量数据读写入存储器模块的存储器映射空间的非易失性存储器。该方法还可以包括将随机访问粒度的数据读写到存储器模块的存储器映射空间的非易失性存储器。该方法还可以包括在存储器模块的非易失性存储器与易失性存储器之间的自索引移动数据。

提供本概述以便以简化形式介绍将在后续详细说明中进一步描述的一些概念。本概述并不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。

附图说明

在附图中通过示例而非限制的方式展示了本技术的实施例，并且其中，相同的参考数字指代类似的元件，并且其中：

图1示出根据本技术的多个方面的存储器模块。

图2A和2B示出根据本技术的多个方面的对存储器模块的易失性存储器的读/写访问。

图3A和3B示出根据本技术的多个方面的对存储器模块的易失性存储器的读/写访问。

图4A和4B示出根据本技术的多个方面的对存储器模块的非易失性存储器的批量读/写访问。

图5A和图5B示出根据本技术的多个方面的对存储器模块的非易失性存储器的随机访问粒度的读/写访问。

图6示出了根据本技术的多个方面的在存储器模块的非易失性存储器和易失性存储器之间的自索引数据移动。

图7示出了根据本技术的多个方面的用于节点采样和采样后特征读取的自索引数据移动的方法。

具体实施方式

现在将详细参考本技术的实施例，实施例示例已在附图中示出。尽管将结合这些实施例描述本技术，然而，应当理解的是，其并不旨在将本技术局限于这些实施例。相反，本发明旨在覆盖可包括在由权利要求限定的本发明的范围内的替代、修改和等同物。此外，在本技术的以下详细描述中，阐述了许多具体细节以便提供对本技术的透彻理解。然而，应当理解，本技术可以在没有这些具体细节的情况下实施。在其他实例中，未详细描述众所周知的方法、过程、组件和电路，以免不必要地模糊本技术的各方面。

本技术的以下实施例是按照例程、模块、逻辑块以及对一个或多个电子设备内的数据的操作的其他符号表示来呈现的。描述和表示是本领域的技术人员为了将其工作的实质最有效地传达给本领域的其他技术人员所使用的手段。例程、模块、逻辑块和/或类似物在本文中并且通常被设想为导致期望结果的过程或指令的自洽序列。这些过程是包括对物理量的物理操纵的那些过程。通常，尽管不是必需的，但是这些物理操纵采取能够在电子设备中存储、传送、比较和以其他方式操纵的电或磁信号的形式。为了方便起见，并且参考共同使用，参照本技术的实施方式，这些信号被称为数据、位、值、元素、符号、字符、术语、数字、字符串等。

然而，应当牢记，这些术语应被解释为参考物理操作和数量，并且仅仅是方便的标签，并且鉴于本领域中常用的术语来进一步解释。除非另有具体说明，否则如从以下讨论中显而易见的，应当理解的是，通过本技术的讨论，利用诸如“接收”等术语的讨论是指诸如操纵和变换数据的电子计算设备的电子设备的动作和处理。该数据被表示为电子设备的逻辑电路、寄存器、存储器等内的物理(例如，电子)量，并且被转换成类似地被表示为电子设备内的物理量的其他数据。

在本申请中，析取词的使用意在包括合取词。定冠词或不定冠词的使用不旨在指示基数。具体地，提及“该”物体或“一个”物体旨在还表示可能的多个此类物体中的一个。术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”、“包括(including)”等的使用指定所述要素的存在，但不排除一个或多个其他要素和/或其组的存在或添加。还应理解的是，虽然在本文中可使用术语第一、第二等来描述各种元件，但是这种元件不应受这些术语限制。这些术语在本文中用于区分一个元件与另一个元件。例如，在不背离本实施例的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。还应理解的是，当元件被称为“耦接”至另一元件时，该元件可直接或间接地连接至另一元件，或者可存在中间元件。相反，当元件被称为“直接连接”至另一元件时，则不存在中间元件。还应理解的是，术语“和/或”包括一个或多个相关元件的任何和所有组合。还应理解的是，本文中使用的措辞和术语用于描述的目的，并且不应被视为限制性的。

用于执行人工智能、机器学习、深度学习、神经网络(NN)处理、图神经网络(GNN)处理和其他此类应用的计算设备存在访问易失性和非易失性存储器的需求。例如，执行图神经网络(GNN)处理的计算设备可能需要访问易失性存储器以便进行图采样和图结构更新。这样的计算设备为了图建构，还可能需要批量访问非易失性存储器。计算设备为了图特征更新还可能需要对非易失性存储器进行随机访问。计算设备为了在采样之后进行特征读取，还可能需要在非易失性存储器和易失性存储器之间进行数据移动。本技术提供了统一的存储器访问设备和技术，其包括对易失性存储器的读/写访问、对非易失性存储器的批量读/写和随机读/写访问、以及在非易失性存储器和易失性存储器之间的数据移动。

图1示出根据本技术的多个方面的存储器模块。存储器模块100可以包括易失性存储器(VM)105和非易失性存储器(NVM)110。在一种实现方式中，易失性存储器105可以是动态随机存取存储器(DRAM)，并且非易失性存储器110可以是闪存(FLASH)、相变存储器(PCM)等。存储器模块100还可以包括一个存储器映射输入/输出(MMIO)寄存器组115-140、非易失性存储器缓冲器145、接口150和混合媒体控制器155。该存储器映射输入/输出(MMIO)寄存器组115-140、非易失性存储器缓冲器145和易失性存储器105可以包括存储器模块100的存储器映射空间。存储器模块100的存储器映射输入/输出(MMIO)寄存器115-140、非易失性存储器缓冲器145、接口150和混合媒体控制器155可以被配置为提供对易失性存储器105的读/写访问、对非易失性存储器110的批量读/写访问、对非易失性存储器110的随机访问粒度的随机读/写访问、以及在非易失性存储器110和易失性存储器105之间的自索引数据移动。

混合媒体控制器155可以包括非易失性存储器读/写控制器160、易失性存储器读/写控制器165、地址生成器170和流控制器175。存储器映射输入/输出(MMIO)寄存器115-140可以包括但不限于特征大小寄存器115、索引基址寄存器120、索引计数寄存器125、目标基址寄存器130、操作寄存器135和状态寄存器140。特征大小寄存器115可以被配置成用于保存每个特征的字节数。索引基址寄存器120可以被配置为保存采样节点的位置。索引计数寄存器125可以被配置成用于保存采样节点位置数。目标基址寄存器130可以被配置为保存用于存储一个或多个特征的易失性存储器地址。操作寄存器135可经配置以保存操作代码。状态寄存器140可以被配置为保存当前存储器读/写控制器状态。非易失性存储器缓冲器145可以被配置为保存用于对非易失性存储器110的读写访问的数据。在一种实现方式中，非易失性存储器缓冲器145可以是具有非易失性存储器110的块的大小的一组乒乓缓冲器。存储器映射输入/输出(MMIO)寄存器组115-140可选地还可以包括但不限于随机访问数据缓冲器(未示出)。随机访问数据缓冲器可被配置为保存用于对易失性存储器105的读写访问的随机访问粒度的数据。在另一种实现方式中，可以利用非易失性存储器缓冲器145的给定部分来保存用于对易失性存储器105的读写访问的随机访问粒度的数据。

在一种实现方式中，存储器模块100的易失性存储器105、非易失性存储器110、存储器映射输入/输出(MMIO)寄存器组115-140、非易失性存储器缓冲器145、接口150和混合媒体控制器155可以被实现为系统级封装(SiP)。在另一实现方式中，存储器模块100的易失性存储器105、非易失性存储器110、存储器映射输入/输出(MMIO)寄存器组115-140、非易失性存储器缓冲器145、接口150和混合媒体控制器155可以被实现为具有双列直插存储器模块(DIMM)形状因子和接口的外围卡。在另一实现方式中，存储器模块100的易失性存储器105、非易失性存储器110、存储器映射输入/输出(MMIO)寄存器组115-140、非易失性存储器缓冲器145、接口150和混合媒体控制器155可以被实现为外围卡，诸如但不限于，外围组件快速接口(PCIe)卡。

存储器模块100可以被配置成提供统一存储器访问，包括对易失性存储器的读/写访问、对非易失性存储器的批量读/写访问、对非易失性存储器的随机访问以及在非易失性存储器与易失性存储器之间的自索引数据移动。存储器模块100可以提供对易失性存储器的读/写访问用于图采样和图结构更新。存储器模块100可以为图构建提供对非易失性存储器的批量读/写访问。存储器模块100可以提供对非易失性存储器的随机读/写访问用于图特征更新。存储器模块100还可以在非易失性存储器和易失性存储器之间提供数据移动用于在采样之后的特征读取。

将参考图2A和2B、3A和3B、4A和4B以及5进一步描述存储器模块100的操作。参见图2A，描述了根据本技术的多个方面的对易失性存储器105的读取访问。在210，读取访问可以包括通过存储器模块100的接口150将易失性存储器地址和随机访问读取操作接收到MMIO寄存器组115-140中。在一个实施例中，主机可用易失性存储器地址驱动目标寄存器130且用随机访问读取命令驱动操作寄存器135。在220，响应于在MMIO寄存器组115-140中的随机访问读取操作，随机访问粒度的数据可以被从位于MMIO寄存器115-140中的易失性存储器地址处的易失性存储器105中读取，并且可以由混合媒体控制器155设置MMIO寄存器组115-140的状态。随机访问粒度的数据可以是预定数量的数据，诸如一个字节、一个字或一页数据。在一个实现方式中，易失性存储器读/写控制器165可以从易失性存储器105读取随机访问粒度的数据并且将批量数据馈送到数据缓冲器，诸如专用寄存器中。易失性存储器读/写控制器165还可以向流控制模块175发送信号以表明随机访问粒度的数据在缓冲器中。流控制模块175可以将状态寄存器140设置到给定状态，以表明已完成批量数据被加载到缓冲器的过程。当状态寄存器140被设置为指示完成批量数据加载的给定状态时，主机可以轮询状态寄存器140并且通过接口150从缓冲器读取随机访问粒度的数据。

参见图2B，描述了根据本技术多个方面的对易失性存储器105的写入访问。在230，写入访问可以包括通过存储器模块100的接口150接收随机访问写入操作到所述MMIO寄存器组115-140，接收随机访问粒度的数据到给定缓冲器，以及接收易失性存储器地址到所述MMIO寄存器组115-140。随机访问粒度的数据可以是预定数量的数据，诸如一个字节、一个字或一页数据。给定缓冲器可以是专用寄存器或非易失性存储器缓冲器145的给定部分，该给定部分可以重新用于每个随机访问读取操作。在一个实现方式中，主机可以向缓冲器发送随机访问粒度的数据，用易失性存储器地址驱动目标寄存器130并且用随机访问写入命令驱动操作寄存器135。在240，响应于MMIO寄存器组115-140中的随机访问写入操作，可以将随机访问粒度的数据从缓冲器写入位于MMIO寄存器组115-140内易失性存储器地址处的非易失性存储器105中，并且通过混合媒体控制器155设置MMIO寄存器组115-140的状态。在一个实现方式中，易失性存储器读/写控制器165可以将随机访问粒度的数据从缓冲器写入到易失性存储器105。当随机访问粒度的数据已经被写入易失性存储器105时，易失性存储器读/写控制器165可以向流控制模块175发送完成信号。流控制模块175可以将状态寄存器140设置为指示随机访问数据写入操作完成的给定状态。因此，存储器模块100的MMIO寄存器组115-140、非易失性存储器缓冲器145、易失性存储器读/写控制器165和流控制模块175可以提供对易失性存储器的随机读/写访问。在一种实现方式中，对易失性存储器的随机读/写访问可以用于图神经网络(GNN)应用的图采样和图结构更新。

参见图3A，描述了根据本技术多个方面的对易失性存储器150的读取访问。在310，读取访问可以包括接收混合媒体控制器禁用操作到MMIO寄存器组115-140。在一个实现方式中，主机可用混合媒体控制器禁读命令来驱动操作寄存器135。混合媒体控制器155可被禁用以允许对易失性存储器105(诸如RAM)的直接读取访问。在320，可以通过存储器模块100的接口150将易失性存储器地址和随机访问读取操作接收到易失性存储器105中。在320，响应于由易失性存储器接收到随机访问读取操作，随机访问粒度的数据可以被从位于易失性存储器地址处的易失性存储器105中读取。随机访问粒度的数据可以是预定数量的数据，诸如一个字节、一个字或一页数据。

参见图3B，描述了根据本技术的多个方面的对易失性存储器105的写入访问。在340，写入访问可以包括接收混合媒体控制器禁用操作到MMIO寄存器组115-140。在一种实现方式中，主机可用混合媒体控制器禁写命令来驱动操作寄存器135。混合媒体控制器155可被禁用以允许对易失性存储器105(诸如RAM)的直接写入访问。在350，可以通过存储器模块100的接口150将随机访问写入操作,随机访问粒度的数据和易失性存储器地址接收到易失性存储器105中。随机访问粒度的数据可以是预定数量的数据，诸如一个字节、一个字或一页数据。在360，响应于由易失性存储器105接收到随机访问写入操作，可以将随机访问粒度的数据写入到位于易失性存储器地址处的非易失性存储器105中。因此，存储器模块100的MMIO寄存器组115-140可以提供对易失性存储器的随机读/写访问。在一种实现方式中，对易失性存储器的随机读/写访问可以用于图神经网络(GNN)应用的图采样和图结构更新。

参见图4A，描述了根据本技术的多个方面的对非易失性存储器110的批量读取访问。在410，批量读取访问可以包括通过存储器模块100的接口150接收非易失性存储器地址和批量读取操作到MMIO寄存器组115-140中。在一个实现方式中，主机可以用非易失性存储器地址驱动目标寄存器130并且用批量读取命令驱动操作寄存器135。在420，可以响应于MMIO寄存器组115-140中的批量读取操作，在MMIO寄存器组115-140中位于非易失性存储器地址处的非易失性存储器110中读取批量数据，并且可以由混合媒体控制器155设置MMIO寄存器组115-140的状态。在一种实现方式中，非易失性存储器读/写控制器160可以从非易失性存储器110读取批量数据并且将该批量数据馈送到非易失性存储器缓冲器145中。非易失性存储器读/写控制器160还可以向流控制模块175发送信号以表明批量数据在非易失性存储器缓冲器145中。流控制模块175可以将状态寄存器140设置到给定状态以表明已完成将批量数据加载到非易失性存储器缓冲器145中的操作。当状态寄存器140被设置为表明完成批量数据加载的给定状态时，主机可以轮询状态寄存器140并且通过接口150从非易失性存储器缓冲器145读取批量数据。

参见图4B，描述了根据本技术多个方面的对非易失性存储器110的批量写入访问。在430，批量写入访问可以包括通过存储器模块100的接口150接收批量写入操作到MMIO寄存器组115-140，接收批量数据到非易失性存储器缓冲器145，以及接收非易失性存储器地址到MMIO寄存器组115-140中。在一种实现方式中，主机可以向非易失性存储器缓冲器145发送批量数据，用非易失性存储器地址驱动目标寄存器130并且用批量写入命驱动操作寄存器135。在440，可以响应于MMIO寄存器组115-140中的批量写入操作，将批量数据从非易失性存储器缓冲器145写入到MMIO寄存器组115-140中位于非易失性存储器地址处的非易失性存储器110中，并且由混合媒体控制器155设置MMIO寄存器组115-140的状态。在一个实现方式中，非易失性存储器读/写控制器160可以将数据从非易失性存储器缓冲器145写入到非易失性存储器110。当批量数据已经被写到非易失性存储器110时，非易失性存储器读/写控制器160可以向流控制模块175发送完成信号。流控制模块175可以将状态寄存器140设置为指示批量数据写入操作完成的给定状态。因此，存储器模块100的MMIO寄存器115-140、非易失性存储器缓冲器145、混合媒体控制器155和非易失性存储器读/写控制器160可以提供对非易失性存储器的批量读/写访问。在一个实现方式中，对非易失性存储器的批量读/写访问可以用于图神经网络(GNN)应用中的图构建。

参见图5A，描述了根据本技术的多个方面的基于随机访问粒度的对非易失性存储器110的读取。在510，读取访问可以包括通过存储器模块100的接口150接收非易失性存储器地址和随机访问读取操作到MMIO寄存器组115-140中。在一个实现方式中，主机可以用非易失性存储器地址驱动目标寄存器130并且用随机访问读取命令驱动操作寄存器135。在520，可以响应于MMIO寄存器115-140中的随机访问读取操作，从MMIO寄存器组115-140中位于非易失性存储器地址处的非易失性存储器110读取随机访问粒度的数据，并且可以由混合媒体控制器155设置MMIO寄存器组115-140的状态。随机访问粒度的数据可以是预定数量的数据，诸如一个字节、一个字或一页数据。在一种实现方式中，非易失性存储器读/写控制器160可以从非易失性存储器110读取随机访问粒度的数据并且将批量数据馈送到数据缓冲器中，诸如可以被重新用于每个随机访问读取操作的专用寄存器或非易失性存储器缓冲器145的给定部分。非易失性存储器读/写控制器160还可以向流控制模块175发送信号以表明随机访问粒度的数据在缓冲器中。流控制模块175可以将状态寄存器140设置到给定状态，以表明批量数据完成被加载到缓冲器中。当状态寄存器140被设置为指示完成批量数据加载的给定状态时，主机可以轮询状态寄存器140并且通过接口150从缓冲器读取随机访问粒度的数据。

参见图5B，描述了根据本技术的多个方面的基于随机访问粒度的对非易失性存储器110的写入。在530，写入访问可以包括通过存储器模块100的接口150接收随机访问写入操作到MMIO寄存器组115-140，接收随机访问粒度的数据到给定缓冲器，以及接收非易失性存储器地址到MMIO寄存器组115-140。随机访问粒度的数据可以是预定数量的数据，诸如一个字节、一个字或一页数据。给定缓冲器可以是专用寄存器或非易失性存储器缓冲器145的给定部分，该给定部分可以重新用于每个随机访问读取操作。在一个实现方式中，主机可以向缓冲器发送随机访问粒度的数据，用非易失性存储器地址驱动目标寄存器130并且用随机访问写入命令驱动操作寄存器135。在540，响应于MMIO寄存器组115-140中的随机访问写入操作，可以将随机访问粒度的数据从缓冲器写入到MMIO寄存器组115-140内位于非易失性存储器地址处的非易失性存储器110中，并且由混合媒体控制器155设置MMIO寄存器组115-140的状态。在一种实现方式中，非易失性存储器读/写控制器160可以将随机访问粒度的数据从缓冲器写入到非易失性存储器110。当随机访问粒度的数据已经被写入到非易失性存储器110时，非易失性存储器读/写控制器160可以向流控制模块175发送完成信号。流控制模块175可以将状态寄存器140设置为表明随机访问数据写入操作完成的给定状态。因此，存储器模块100的MMIO寄存器组115-140、混合媒体控制器155、非易失性存储器读/写控制器160和流控制模块175可以提供对非易失性存储器的随机读/写访问。在一个实现方式中，对非易失性存储器的随机读/写访问可以用于图神经网络(GNN)应用中的图采样和图结构更新。

参见图6，描述了根据本技术的多个方面的在非易失性存储器110与易失性存储器105之间的自索引数据移动。在610，数据移动可以包括接收自索引数据移动操作到在MMIO寄存器组115-140中。在一个实现方式中，主机可以用采样节点位置对索引基址寄存器120进行驱动，用采样节点数对索引计数寄存器125进行驱动，用易失性存储器地址对目标寄存器130进行驱动以存储特征，以及用自索引数据移动命令对操作寄存器135进行驱动。在620，可以基于MMIO寄存器组115-140中的自索引数据移动操作来生成易失性存储器地址，并且可以通过混合媒体控制器155从位于所生成的易失性存储器地址处的易失性存储器150读取采样结果。在一个实施例中，地址产生器170可从索引基址寄存器120中的样本节点位置、索引计数寄存器124中的样本节点数及在目标寄存器130中用于存储特征的易失性存储器地址中，产生易失性存储器地址。易失性存储器读/写控制器165可以将生成的易失性存储器地址发送到易失性存储器105。在一个实现方式中，地址生成器170可以从来自易失性存储器105的采样结果中计算非易失性存储器地址。在630，可以从易失性存储器地址计算非易失性存储器地址，可以从所计算的非易失性存储器地址中提取属性，可以将属性存储在易失性存储器中，并且可以由混合媒体控制器155设置MMIO寄存器组115-140的状态。在一个实现方式中，地址生成器170可以基于易失性存储器地址来生成非易失性存储器地址。非易失性存储器读/写控制器160和易失性存储器读/写控制器165可以从非易失性存储器110提取属性并且将这些属性存储在易失性存储器105中。此后，流控制模块175可以设置状态寄存器140以表明非易失性存储器(NVM)110和易失性存储器(VM)105之间的自索引数据移动完成。因此，存储器模块100的MMIO寄存器组115-140、非易失性存储器读/写控制器160、易失性存储器读/写控制器165和地址生成器170可以提供非易失性存储器和易失性存储器之间的数据移动。在一种实现方式中，对易失性存储器的随机读/写访问可以用于在图神经网络(GNN)应用中进行采样之后的特征读取。

参见图7，示出了根据本技术的多个方面的一种用于节点采样和采样之后的特征读取的自索引数据移动的方法。在非易失性存储器与易失性存储器之间的自索引数据移动的方法可以用于节点采样和属性提取。在710，数据移动可包括对易失性存储器中的节点数据进行采样。在一个实现方式中，可以在预分配的连续动态随机访问存储器105中采样节点数据。可以在非易失性存储器中在指定的地址加上计数(Index_Base+Index_Count-1)处采样数据。还可以用易失性存储器中的基地址(Index_Base)、计数(Index_Count)、非易失性存储器中的目标地址(Trget_Base)和存储器操作码(OP)来驱动MMIO寄存器组115-140中的索引基址寄存器120、索引计数寄存器125、目标基站寄存器130和操作寄存器135。在720，可为属性生成自索引地址。在一个实现方式中，地址生成器170可以从索引基本寄存器120、索引计数寄存器125和目标基站寄存器130读取易失性存储器中的基地址(Index_Base)、计数(Index_Count)、非易失性存储器中的目标地址(Trget_Base)，并且生成易失性存储器地址并且将所生成的易失性存储器地址发送到易失性存储器控制器165。易失性读/写控制器165可以从位于生成的易失性存储器地址处的易失性存储器105中读取采样结果。地址生成器170还可以从所生成的采样结果的地址计算非易失性存储器地址。在730，可以使用自索引地址从非易失性存储器提取属性，并且可以将提取的属性存储在易失性存储器中。在一个实现方式中，非易失性存储器控制器160可以从非易失性存储器110提取属性，并且易失性存储器控制器165可以将提取的属性存储在易失性存储器105中。然后，可以更新在MMIO寄存器组115-140的状态寄存器140，以表明完成自索引数据移动操作。

本技术的多个方面较优地提供了统一的存储器访问，包括对易失性存储器的读/写访问、对非易失性存储器的批量读/写访问、对非易失性存储器的随机访问以及在非易失性存储器与易失性存储器之间的自索引数据移动。根据本技术的多个方面的存储器模块可有利地用于图神经网络应用。存储器模块可以有利地减少对非易失性存储器和易失性存储器的输入/输出访问的能量消耗。本技术的多个方面可有利地改进存储器带宽并减少访问等待时间。本技术的多个方面可以有利地减少用于访问非易失性存储器和易失性存储器的主机处理开销。本技术的多个方面还可有利地提供对小存储器属性大小的更好支持。

出于说明和描述的目的，已经呈现了本技术的特定实施例的前述描述。其不旨在是详尽的或将本发明技术限制于所公开的精确形式，并且显然根据上述教导，许多修改和变化是可能的。选择和描述实施方式以便最好地解释本技术的原理及其实际应用，从而使本领域的其他技术人员能够最好地利用本技术和具有适合于预期的特定用途的各种修改的各种实施方式。本发明的范围由所附权利要求及其等同物限定。

Claims (25)

1.一种存储器模块，包括：

易失性存储器；

非易失性存储器；

非易失性存储器缓冲器；

存储器映射输入/输出MMIO寄存器组；

接口；以及

混合媒体控制器，所述混合媒体控制器被配置成用于提供；

对所述易失性存储器的读取和写入访问；

对所述非易失性存储器的批量读取和写入访问；

对所述非易失性存储器的随机独权和写入访问；以及

所述非易失性存储器与所述易失性存储器之间的自索引数据移动。

2.根据权利要求1所述的存储器模块，其中，被配置为提供对所述易失性存储器的读取和写入访问的所述存储器模块包括：

所述接口被配置为接收易失性存储器地址和随机访问读取操作到所述MMIO寄存器组；以及

所述混合媒体控制器被配置为响应于MMIO寄存器组中的所述随机访问读取操作从所述MMIO寄存器组中位于所述易失性存储器地址处的所述易失性存储器中读取随机访问粒度的数据，并且设置所述MMIO寄存器组的状态。

3.根据权利要求1所述的存储器模块，其中，被配置为提供对所述易失性存储器的读取和写入访问的所述存储器模块包括：

所述接口被配置成用于接收随机访问写入操作到所述MMIO寄存器组、接收随机访问粒度的数据到缓冲器、以及接收易失性存储器地址到所述MMIO寄存器组；以及

所述混合媒体控制器被配置为响应于所述MMIO寄存器组中的所述随机访问写入操作，将所述缓冲器中的所述随机访问粒度的数据写入到所述MMIO寄存器组中位于所述易失性存储器地址处的所述易失性存储器中，并且设置所述MMIO寄存器组的状态。

4.根据权利要求1所述的存储器模块，其中，被配置为提供对所述易失性存储器的读取和写入访问的所述存储器模块包括：

所述接口被配置成用于接收混合媒体控制器禁用操作到所述MMIO寄存器组；

所述接口被配置为接收易失性存储器地址和随机访问读取操作到所述易失性存储器；以及

所述易失性存储器用于响应于所述随机访问读取操作在所述易失性存储器地址处读取随机访问粒度的数据。

5.根据权利要求1所述的存储器模块，其中，被配置为提供对所述易失性存储器的读取和写入访问的所述存储器模块包括：

所述接口被配置成用于接收混合媒体控制器禁用操作到所述MMIO寄存器组；

所述接口被配置为接收随机访问写入操作，随机访问粒度的数据，以及易失性存储器地址到所述易失性存储器；以及

所述易失性存储器被配置为响应于所述随机访问写入操作而将所述随机访问粒度的数据写入位于所述易失性存储器地址处的所述易失性存储器中。

6.根据权利要求1所述的存储器模块，其中，被配置为提供对所述非易失性存储器的读取和写入访问的所述存储器模块包括：

所述接口被配置为接收非易失性存储器地址和批量读取操作到所述MMIO寄存器组；以及

所述混合媒体控制器被配置为响应于所述MMIO寄存器组中的所述批量读取操作，从所述MMIO寄存器组中位于所述非易失性存储器地址处的所述非易失性存储器读取批量数据，将所述批量数据馈送到所述非易失性存储器缓冲器中并设置所述MMIO寄存器组的状态。

7.根据权利要求1所述的存储器模块，其中，被配置为向所述非易失性存储器提供读/写访问的所述存储器模块包括：

所述接口被配置成用于接收批量写入操作到所述MMIO寄存器组，接收批量数据到所述非易失性存储器缓冲器，以及接收非易失性存储器地址到所述MMIO寄存器组；以及

所述混合媒体控制器被配置为响应于所述MMIO寄存器组中的所述批量写入操作，将来自所述非易失性存储器缓冲器的所述批量数据写入到所述MMIO寄存器组中位于所述非易失性存储器地址处的所述非易失性存储器中，并设置所述MMIO寄存器组的状态。

8.根据权利要求1所述的存储器模块，其中，被配置为向所述非易失性存储器提供读/写随机访问的所述存储器模块包括：

所述接口被配置为接收随机访问读取操作和非易失性存储器地址到所述MMIO寄存器组中；以及

所述混合媒体控制器被配置为响应于所述MMIO寄存器组中的所述随机访问读取操作，从所述MMIO寄存器组中位于所述非易失性存储器地址处的所述非易失性存储器读取随机访问粒度的数据，将所述随机访问粒度的数据馈送到所述非易失性存储器缓冲器中，并设置所述MMIO寄存器组的状态。

9.根据权利要求1所述的存储器模块，其中，被配置为向所述非易失性存储器提供读/写访问的所述存储器模块包括：

所述接口被配置成用于接收随机访问写入操作到所述MMIO寄存器组，接收随机访问粒度的数据到所述非易失性存储器缓冲器，以及接收非易失性存储器地址到所述MMIO寄存器组；以及

所述混合媒体控制器被配置为响应于所述MMIO寄存器组中的所述随机访问写入操作，将来自所述非易失性存储器缓冲器的所述随机访问粒度的数据写入到所述MMIO寄存器组中位于所述非易失性存储器地址处的所述非易失性存储器中，并设置所述MMIO寄存器组的状态。

10.根据权利要求1所述的存储器模块，其中，被配置为在所述非易失性存储器与所述易失性存储器之间进行自索引数据移动的所述存储器模块包括：

所述接口被配置为接收自索引数据移动操作到所述MMIO寄存器组中；以及

混合媒体控制器，所述混合媒体控制器被配置成用于基于所述MMIO寄存器组中的所述自索引数据移动操作来生成易失性存储器地址，从位于所生成的易失性存储器地址处的易失性存储器读取采样结果，从所述易失性存储器地址计算非易失性存储器地址，从所计算的非易失性存储器地址提取属性，将所述属性存储在易失性存储器中并设置所述MMIO寄存器组的状态。

11.根据权利要求1所述的存储器模块，其中，所述非易失性存储器缓冲器包括多个乒乓缓冲器，所述乒乓缓冲器的大小与所述非易失性存储器中存储器块的大小相同。

12.根据权利要求1所述的存储器模块，其中，所述存储器控制器包括：

非易失性存储器读/写控制器，所述易失性存储器读/写控制器连接所述非易失性存储器，所述MMIO寄存器组和所述非易失性存储器缓冲器；

易失性存储器读/写控制器，所述易失性存储器读/写控制器连接所述易失性存储器和所述MMIO寄存器组；

流控制器，所流控制器连接所述非易失性存储器读/写控制器，所述易失性存储器读/写控制器和所述MMIO寄存器组；以及

地址生成器，所述地址生成器连接所述易失性存储器读/写控制器和所述MMIO寄存器组。

13.根据权利要求12所述的存储器模块，其中，所述MMIO寄存器组进一步包括：

随机存取数据缓冲器，所述随机存取数据缓冲器连接所述易失性存储器读/写控制器且被配置为保存易失性存储器读取和写入数据。

14.根据权利要求13所述的存储器模块，其中，所述随机存取数据缓冲器包括所述非易失性存储器缓冲器的给定部分。

15.根据权利要求1所述的存储器模块，其中，所述MMIO寄存器组包括：

特征大小寄存器，被配置成以保存每一特征的字节数；

索引基址寄存器，被配置成以保存采样节点位置；

索引计数寄存器，被配置成用于保存采样节点位置数；

目标基址寄存器，被配置成以保存用于存储一个或多个特征的易失性存储器地址；

操作寄存器，被配置成保存操作码；以及

状态寄存器，被配置成保存当前非易失性存储器读/写控制器状态。

16.一种访问数据的方法，包括：

向存储器模块内存储器映射空间中的易失性存储器读取和写入数据；

将批量数据读取和写入所述存储器模块内所述存储器映射空间中的非易失性存储器；

将随机访问粒度的数据读取和写入至所述存储器映射空间的所述非易失性存储器；以及

在所述存储器模块的所述非易失性存储器和所述易失性存储器之间自索引移动数据。

17.根据权利要求16所述的方法，其中，向所述存储器映射空间中的所述易失性存储器读取和写入数据，包括：

接收易失性存储器地址和随机访问读取操作存存储器映射空间内的存储器映射输入/输出MMIO寄存器组中；

响应于所述MMIO寄存器组中的所述随机访问读取操作，通过混合媒体控制器从所述MMIO寄存器组中位于所述易失性存储器地址处的所述易失性存储器读取随机访问粒度的数据；以及

由所述混合媒体控制器在所述MMIO寄存器组中设置读取数据状态。

18.根据权利要求16所述的方法，其中，向所述存储器映射空间中的所述易失性存储器读取和写入数据，包括：

接收随机访问写入操作和易失性存储器地址到MMIO寄存器组中，以及接收随机访问粒度的数据到所述存储器映射空间内的缓冲器中；

响应于所述MMIO寄存器组中的所述随机访问写入操作，通过混合媒体控制器将所述随机访问粒度的数据从所述缓冲器写入到所述MMIO寄存器组中位于所述易失性存储器地址处的所述易失性存储器中，以及

由所述混合媒体控制器在所述MMIO寄存器组中设置写入数据状态。

19.根据权利要求16所述的方法，其中，向所述存储器映射空间中的所述易失性存储器读取和写入数据，包括：

接收混合媒体控制器禁读操作到MMIO寄存器组中；

接收易失性存储器地址和随机访问读取操作到所述易失性存储器中；以及

响应于所述易失性存储器接收的所述随机访问读取操作，从位于所述易失性存储器地址处的所述易失性存储器读取随机访问粒度的数据。

20.根据权利要求16所述的方法，其中，向所述存储器映射空间中的所述易失性存储器读取和写入数据，包括：

接收混合媒体控制器禁写操作到所述MMIO寄存器组；

接收随机访问写入操作，随机访问粒度的数据以及易失性存储器到所述易失性存储器中；以及

响应于所述易失性存储器接收的所述随机访问写入操作，将所述随机访问粒度的数据写入到位于所述易失性存储器地址处的所述易失性存储器中。

21.根据权利要求16所述的方法，其中，将批量数据读取和写入所述存储器映射空间中的非易失性存储器包括：

接收非易失性存储器地址和批量读取操作到所述存储器映射空间内的MMIO寄存器组中；

响应于所述MMIO寄存器组中的所述批量读取操作，通过混合媒体控制器将来自所述MMIO寄存器组中位于所述非易失性存储器地址处的所述非易失性存储器的批量数据读取到非易失性存储器缓冲器中；以及

由所述混合媒体控制器在所述MMIO寄存器组中设置读取数据状态。

22.根据权利要求16所述的方法，其中，将批量数据读取和写入所述存储器映射空间中的非易失性存储器包括：

接收批量写入操作和非易失性存储器地址到MMIO寄存器组中，并接收批量数据到所述存储器映射空间内的非易失性存储器缓冲器中；

响应于所述MMIO寄存器组中的所述批量写入操作，通过混合媒体控制器将来自所述非易失性存储器缓冲器的所述批量数据写入到所述MMIO寄存器组内位于所述非易失性存储器地址处的所述非易失性存储器中；以及

由所述混合媒体控制器在所述MMIO寄存器组中设置写入数据状态。

23.根据权利要求16所述的方法，其中，将随机访问粒度的数据读取和写入至所述存储器模块内所述存储器映射空间的所述非易失性存储器包括：

接收随机访问读取操作和非易失性存储器地址到所述存储器映射空间的MMIO寄存器组中；

响应于所述MMIO寄存器组中的所述随机访问读取操作，通过混合媒体控制器将所述随机访问粒度的数据从所述MMIO寄存器组内位于所述非易失性存储器地址处的所述非易失性存储器读取到非易失性存储器缓冲器中；以及

在所述MMIO寄存器组中设置读取数据状态。

24.根据权利要求16所述的方法，其中，将随机访问粒度的数据读取和写入至所述存储器模块内所述存储器映射空间的所述非易失性存储器包括：

接收随机访问写入操作和非易失性存储器地址到MMIO寄存器组中，以及接收随机访问粒度的数据到所述存储器映射空间内的非易失性存储器缓冲器中；

响应于所述MMIO寄存器组中的所述随机访问写入操作，通过混合媒体控制器将所述随机访问粒度的数据从所述非易失性存储器缓冲器写入到所述MMIO寄存器组内位于所述非易失性存储器地址处的所述非易失性存储器中；以及

由所述混合媒体控制器在所述MMIO寄存器组中设置写入状态。

25.根据权利要求16所述的方法，其中，在所述存储器模块的所述非易失性存储器和所述易失性存储器之间自索引移动数据包括：

接收自索引数据移动操作到所述存储器映射空间的MMIO寄存器组中；

基于所述MMIO寄存器组中的所述自索引数据移动操作生成易失性存储器地址；

从位于所生成的易失性存储器地址处的易失性存储器读取样本结果；

从所述易失性存储器地址计算非易失性存储器地址；

从所计算的非易失性存储器地址提取属性；以及

将所述属性存储在所述易失性存储器中；以及

在所述MMIO寄存器组中设置自索引数据移动状态。

Images