CN116360971A - 基于异构计算框架的处理方法、装置、设备及介质 - Google Patents

基于异构计算框架的处理方法、装置、设备及介质 Download PDF

Info

Publication number
CN116360971A
CN116360971A CN202111629485.7A CN202111629485A CN116360971A CN 116360971 A CN116360971 A CN 116360971A CN 202111629485 A CN202111629485 A CN 202111629485A CN 116360971 A CN116360971 A CN 116360971A
Authority
CN
China
Prior art keywords
heterogeneous
processing unit
data
processing
task
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111629485.7A
Other languages
English (en)
Inventor
罗恒锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zitiao Network Technology Co Ltd
Original Assignee
Beijing Zitiao Network Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zitiao Network Technology Co Ltd filed Critical Beijing Zitiao Network Technology Co Ltd
Priority to CN202111629485.7A priority Critical patent/CN116360971A/zh
Priority to PCT/CN2022/142134 priority patent/WO2023125463A1/zh
Publication of CN116360971A publication Critical patent/CN116360971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5017—Task decomposition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/5018—Thread allocation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开实施例涉及一种基于异构计算框架的处理方法、装置、设备及介质，其中该方法包括：对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个异构处理单元是通过封装至少一个算法模块生成的；根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架；根据异构计算引擎框架调用所需算法模块的应用程序接口API执行数据处理任务，并向目标设备输出任务处理结果。本公开实施例中，通过构建异构计算引擎框架，提高了扩展性和灵活性，能够发挥异构处理单元的算力优势，提高了计算效率，降低计算时长，从而能够满足当下业务对算力的需求。

Description

基于异构计算框架的处理方法、装置、设备及介质
技术领域
本公开涉及计算机技术领域，尤其涉及一种基于异构计算框架的处理方法、装置、设备及介质。
背景技术
伴随着业务需求的多样化和复杂化，对计算系统的逻辑算力需求越来越高，但是当前计算系统中是根据上层业务需求直接在算法模块上进行实现，比如CPU算法模块、GPU算法模块。如果上层业务需要扩展或者更改算法实现，算法模块与上层之间的实现也要同步修改，因此，当前计算系统的计算效率低，计算花费时长长，不适合扩展，不灵活，无法满足当下业务的算力需求。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种基于异构计算框架的处理方法、装置、设备及介质。
第一方面，本公开实施例提供了一种基于异构计算框架的处理方法，所述方法包括：
对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个所述异构处理单元是通过封装至少一个算法模块生成的；
根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架，其中，所述异构计算引擎框架包括至少一个数据输入端，至少一个所述异构处理单元，以及至少一个数据输出端；
根据所述异构计算引擎框架调用所需算法模块的应用程序接口API执行所述数据处理任务，并向目标设备输出任务处理结果。
一种可选的实施方式中，所述对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，包括：
创建与每个算法模块对应的调用接口和任务运行接口，其中，所述算法模块包括：中央处理器模块CPU、数字信号处理模块DSP、图像处理器模块GPU、专用集成电路模块ASIC、现场可编程逻辑门阵列模块FPGA中的任一个或多个的组合。
一种可选的实施方式中，还包括：
对所述异构处理单元的输入数据进行分割处理生成多个数据块；
在所述异构处理单元建立与所述多个数据块对应的多个计算线程，其中，所述多个计算线程用于对所述多个数据块并行执行生成对应的多个数据处理结果；
对所述多个数据处理结果合并处理，生成与所述异构处理单元对应的输出数据。
一种可选的实施方式中，还包括：
确定与所述数据处理任务对应的多个子任务，针对每个所述子任务建立对应的子流程图；
将所述至少一个数据输入端同时输入到与所述多个子任务对应的多个子流程图，其中，所述多个子流程图用于并行执行异构计算生成多个子任务结果；
将所述多个子任务结果都与所述数据输出端连接，其中，所述数据输出端用于对所述多个子任务结果进行合并处理。
一种可选的实施方式中，还包括：
在所述异构计算引擎框架中插入自定义算法节点，其中，所述自定义算法节点与所述数据输入端，或与所述异构处理单元的输出端连接，所述自定义算法节点用于根据自定义算法对所述数据输入端，或所述异构处理单元的输出端提供的数据进行计算，并将计算后的结果反馈到与所述数据输入端，或所述异构处理单元的输出端连接的下一个节点中。
一种可选的实施方式中，还包括：
在所述异构计算引擎框架中插入位置终止节点，其中，所述位置终止节点与所述异构处理单元的输出端连接，所述位置终止节点用于停止所述异构处理单元的输出端之后的处理节点继续计算，并将所述异构处理单元的输出端提供的数据作为处理结果输出。
第二方面，本公开实施例还提供了一种基于异构计算框架的处理装置，所述装置包括：
第一创建模块，用于对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个所述异构处理单元是通过封装至少一个算法模块生成的；
第二创建模块，用于根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架，其中，所述异构计算引擎框架包括至少一个数据输入端，至少一个所述异构处理单元，以及至少一个数据输出端；
获取模块，用于根据所述异构计算引擎框架调用所需算法模块的应用程序接口API执行所述数据处理任务，并向目标设备输出任务处理结果。
第三方面，本公开提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令在终端设备上运行时，使得所述终端设备实现上述的方法。
第四方面，本公开提供了一种设备，包括：存储器，处理器，及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现上述的方法。
第五方面，本公开提供了一种计算机程序产品，所述计算机程序产品包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现上述的方法。
本公开实施例提供的技术方案与现有技术相比具有如下优点：
综上，本公开实施例的基于异构计算框架的处理方法，对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个所述异构处理单元是通过封装至少一个算法模块生成的；根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架，其中，所述异构计算引擎框架包括至少一个数据输入端，至少一个所述异构处理单元，以及至少一个数据输出端；根据所述异构计算引擎框架调用所需算法模块的应用程序接口API执行所述数据处理任务，并向目标设备输出任务处理结果。本公开实施例中根据数据处理任务通过异构处理单元建立异构计算引擎框架，通过异构计算引擎框架对接数据处理任务，如果由于数据处理任务发生更改等原因需要扩展或者更改算法实现，能够通过调整异构计算引擎框架满足相应的更改，因而适合扩展，灵活性较强，对于大规模的算法系统能够提高处理效率，并且通过异构计算引擎框架综合了异构处理单元中不同算法模块的特点，从而能够发挥异构处理单元的算力优势，提高计算效率，降低计算时长，提高了异构处理单元的性能，从而能够满足当下业务对算力的需求。同时，通过异构计算引擎框架实现了架构的分层设计、模块化设计、算法的级联以及混合计算的智能调度，从而提高了框架设计的效率。
附图说明
结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中，相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的，原件和元素不一定按照比例绘制。
图1为本公开实施例提供的一种基于异构计算框架的处理方法的流程示意图；
图2为本公开实施例提供的一种异构处理单元的示意图；
图3为本公开实施例提供的一种异构计算引擎框架的示意图；
图4为本公开实施例提供的另一种基于异构计算框架的处理方法的流程示意图；
图5为本公开实施例提供的另一种异构计算引擎框架的示意图；
图6为本公开实施例提供的又一种基于异构计算框架的处理方法的流程示意图；
图7为本公开实施例提供的又一种异构计算引擎框架的示意图；
图8为本公开实施例提供的一种插入自定义算法节点的示意图；
图9为本公开实施例提供的一种插入位置终止节点的示意图；
图10为本公开实施例提供的一种插入自定义算法节点和位置终止节点的示意图；
图11为本公开实施例提供的一种基于异构计算框架的处理装置的结构示意图；
图12为本公开实施例提供的一种电子设备的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
应当理解，本公开的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本公开的范围在此方面不受限制。
本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。
需要注意，本公开中提及的“第一”、“第二”等概念仅用于对不同的装置、模块或单元进行区分，并非用于限定这些装置、模块或单元所执行的功能的顺序或者相互依存关系。
需要注意，本公开中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。
本公开实施方式中的多个装置之间所交互的消息或者信息的名称仅用于说明性的目的，而并不是用于对这些消息或信息的范围进行限制。
为了解决上述问题，本公开实施例提供了一种基于异构计算框架的处理方法，下面结合具体的实施例对该方法进行介绍。
图1为本公开实施例提供的一种基于异构计算框架的处理方法的流程示意图，该方法可以由基于异构计算框架的处理装置执行，其中该装置可以采用软件和/或硬件实现，一般可集成在电子设备中。如图1所示，该方法包括：
步骤101，对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个异构处理单元是通过封装至少一个算法模块生成的。
在本实施例中，数据处理任务是基于异构处理单元实现的，实现该数据处理任务的异构处理单元的数目可以为一个，也可以为多个。异构处理单元为针对数据处理任务的抽象执行层，该异构处理单元中封装有至少一个算法模块，若一个异构处理单元中封装有多个算法模块，该多个算法模块的种类可以是相同的，也可以是不同的。其中，不同种类算法模块的不同之处包括但不限于：不同的制程架构、不同的指令集、不同的功能中的一个多个。
举例而言，该算法模块包括：中央处理器模块(Central Processing Unit，CPU)、数字信号处理模块(Digital Signal Processing，DSP)、图像处理器模块(GraphicsProcessing Unit，GPU)、专用集成电路模块(Application Specific IntegratedCircuit，ASIC)、现场可编程逻辑门阵列模块(Field Programmable Gate Array，FPGA)。一个异构处理单元中可以封装有上述任意一个算法模块，也可以封装有上述任意多个算法模块。例如，在一个异构处理单元中可以封装CPU、GPU、DSP。
在本实施例中，需要预先对每个算法模块创建对应的应用程序接口(ApplicationProgramming Interface，API)，该应用程序接口包括：能够调用对应算法模块的调用接口(backend接口)和能够控制对应算法模块运行的任务运行接口(runtime接口)。通过调用应用程序接口，能够使算法模块正常运行，从而在此基础上实现数据处理任务。
图2为本公开实施例提供的一种异构处理单元的示意图，参见图2，其中的Backend表示调用接口，Runtime表示任务运行接口，Process表示异构处理单元，需要说明的是，后续实施例以及附图中，为了表达简便，也可以将所涉及的异构处理单元简述为Process。假设通过一个Process实现图像识别功能，该Process中可以封装有GPU和CPU，在进行异构计算之前，需要创建GPU对应的GPU Backend接口和GPU Runtime接口，创建CPU对应的CPUBackend接口和CPU Runtime接口。其中，GPU Backend接口和CPU Backend接口包括在图2的Backend中；GPU Runtime接口和CPU Runtime接口包括在图2的Runtime中。
步骤102，根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架，其中，异构计算引擎框架包括至少一个数据输入端，至少一个异构处理单元，以及至少一个数据输出端。
可以理解地，不同的算法模块存在对应的处理效率高的任务类型，举例而言，GPU处理图像类型任务时效率高、DSP处理数字信号类型任务时效率高，因而为了释放各算法模块的计算能力，可以根据数据处理任务以及各个算法模块的特点调用至少一个异构处理单元的接口创建异构计算机引擎框架。
需要说明的是，本实施例中该异构计算引擎框架中包括用于输入数据的一个或多个数据输入端和用于输出数据的一个或多个数据输出端，还包括至少一个异构处理单元，该至少一个异构处理单元中可以封装有一种或多种算法模块，例如，异构计算引擎框架中可以包括一个异构处理单元，该一个异构处理单元中封装有两个相同种类的算法模块；或者，异构计算引擎框架中可以包括两个异构处理单元，该两个异构处理单元中各封装有一个算法模块，且该两个算法模块的种类不相同。
其中，上述异构计算引擎框架中的数据输入端、异构处理单元以及数据输出端之间的连接关系可以根据数据处理任务等进行匹配设置，因而在数据处理任务发生改变需要扩展或更改算法实现的情况下，能够通过调整异构计算引擎框架实现该数据处理任务。例如，可以通过异构计算引擎框架中的连接关系实现多个算法模块的级联处理、也可以通过异构计算引擎框架中的连接关系实现算法模块的复用(例如：图像前处理和图像后处理中相关算法的复用)等，此外，异构计算引擎框架中异构处理单元的数目可以根据单个异构处理单元的性能、设备的兼容性、该异构处理单元执行的算法特性等确定。本实施例不对上述异构计算引擎框架作限制。
图3为本公开实施例提供的一种异构计算引擎框架的示意图，为了更清楚的说明，参见图3，该异构计算引擎框架中包括一个数据输入端和一个数据输出端，以及7个Process，其中部分Process中封装有CPU，另一部分Process中封装有GPU，若基于该异构计算引擎框架进行图像处理，由于图像处理过程中的图像前处理部分(Process2和Process3)和图像后处理(Process5和Process6)部分可以复用，因而Process2可以与Process5相同，Process3可以与Process6相同，具体地，该异构计算引擎框架中数据传输方向为从数据输入端到Process1，从Process1到Process2和Process4，从Process2到Process3，从Process3和Process1到Process4，从Process4到Process5和Process7，从Process5到Process6，从Process6和Process4到Process7，从Process7到数据输出端。
步骤103，根据异构计算引擎框架调用所需算法模块的应用程序接口API执行数据处理任务，并向目标设备输出任务处理结果。
在通过上述步骤确定异构计算引擎框架之后，可以基于该异构计算引擎框架获取数据处理任务的业务处理结果，具体地，需要根据该异构计算引擎框架调用所需算法模块对应的应用程序接口API执行数据处理任务，从而实现对算法模块运行的有序调度，进而向目标设备输出任务处理结果。其中，该目标设备可以根据应用场景进行选择，本实施例不作限制，例如：手机、微型计算机等。
以通过一个Process实现数据处理任务为例，该Process中封装有CPU和GPU，若根据异构计算引擎框架需要使用CPU，则调用CPU Backend接口使CPU开始运行，并且调用CPURuntime接口控制CPU的运行，类似的，若根据异构计算引擎框架需要使用并运行GPU，则调用GPU Backend接口以及GPU Runtime接口，需要说明的是，具体的应用程序接口的调用顺序根据异构计算引擎框架中对应算法模块的调用顺序确定，此处不再赘述。
综上，本公开实施例的基于异构计算框架的处理方法，对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个异构处理单元是通过封装至少一个算法模块生成的；根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架，其中，异构计算引擎框架包括至少一个数据输入端，至少一个异构处理单元，以及至少一个数据输出端；根据异构计算引擎框架调用所需算法模块的应用程序接口API执行数据处理任务，并向目标设备输出任务处理结果。
在相关技术中，根据数据处理任务直接在CPU、GPU等算法模块上运行对应的算法，由具体的算法实现对接数据处理任务，如果需要扩展或者更改算法实现，与数据处理任务之间的实现也要同步修改，因而不适合扩展，不灵活，对于大规模的算法系统处理效率很低。
本公开实施例中根据数据处理任务通过异构处理单元建立异构计算引擎框架，通过异构计算引擎框架对接数据处理任务，如果由于数据处理任务发生更改等原因需要扩展或者更改算法实现，异构计算引擎框架与数据处理任务之间的应用程序接口不用同步修改，因而适合扩展，灵活性较强，对于大规模的算法系统能够提高处理效率，并且通过异构计算引擎框架综合了异构处理单元中不同算法模块的特点，从而能够发挥异构处理单元的算力优势，提高计算效率，降低计算时长，提高了异构处理单元的性能，从而能够满足当下业务对算力的需求。
同时，通过异构计算引擎框架实现了架构的分层设计、模块化设计、算法的级联以及混合计算的智能调度，从而提高了框架设计的效率。
基于上述实施例，为了进一步提高异构计算框架的计算能力，可以采用分块多Backend并行执行的方法，具体说明如下：图4为本公开实施例提供的另一种基于异构计算框架的处理方法的流程示意图，如图4所示，该方法中还包括以下步骤：
步骤401，对异构处理单元的输入数据进行分割处理生成多个数据块。
在本实施例中，为了使算法模块能够运行其适合的业务，从而提高异构处理单元对输入数据的处理效率，对输入数据进行分割处理。可选地，可以根据输入数据的数据类型对输入数据进行分割处理获得对应的数据块，分割获得的同一数据块中的数据可能属于同一个数据类型。
步骤402，在异构处理单元建立与多个数据块对应的多个计算线程，其中，多个计算线程用于对多个数据块并行执行生成对应的多个数据处理结果。
在本实施例中，可以建立与数据块对应的多个计算线程，从而基于该线程对应用程序接口(例如：Backend接口和Runtime接口)进行调用，并且基于该线程对数据块进行处理，对于每个数据块生成对应的数据处理结果。
步骤403，对多个数据处理结果合并处理，生成与异构处理单元对应的输出数据。
在获得多个数据处理结果之后，可以对该多个数据处理结果进行合并处理，通过合并处理生成与该异构处理单元对应的输出数据。
举例而言，如图5所示，对输入数据进行分割处理，将与图形处理相关的数据分割为第二数据块，将与数字信号处理相关的数据分割为第三数据块，将其他类型的数据分割为第一数据块。建立用于处理第一数据块的第一计算线程Thread1，基于Thread1调用第一调用接口Backend1以及第一任务运行接口Runtime1，从而运行CPU对第一数据块进行处理，生成第一数据处理结果；建立用于处理第二数据块的第二计算线程Thread2，基于Thread2调用第二调用接口Backend2以及第二任务运行接口Runtime2，从而运行GPU对第二数据块进行处理，生成第二数据处理结果；建立用于处理第三数据块的第三计算线程Thread3，基于Thread3调用第三调用接口Backend3以及第三任务运行接口Runtime3，从而运行DSP对第三数据块进行处理，生成第三数据处理结果，需要说明的是，上述Thread1、Thread2、Thread3可以是在Process中并行执行的，从而提高输入数据处理的效率。进一步地，将第一数据处理结果、第二数据处理结果以及第三数据处理结果进行合并处理，从而获得输出数据。
综上，本公开实施例的基于异构计算框架的处理方法能够将输入数据进行分块处理，并建立与数据块对应的计算线程，从而进一步提高了硬件的处理效率，降低了处理时长。
另一种可选的实施方式中，可以采用较上一个实施方式更高粒度的处理方法，采用多任务多Backend并行的方法，具体说明如下：图6为本公开实施例提供的又一种基于异构计算框架的处理方法的流程示意图，如图6所示，该方法中还包括以下步骤：
步骤601，确定与数据处理任务对应的多个子任务，针对每个子任务建立对应的子流程图。
在本实施例中，为了提高异构处理单元对输入数据的处理效率，对数据处理任务进行细分处理，可选地，可以根据业务类型对数据处理任务进行细分处理，细分处理之后，能够获得多个子任务，进而针对每个子任务建立对应的子流程图，该子任务流程图中的异构处理单元数目以及每个异构处理单元中算法模块数目和算法模块类型本实施例不作限制，本领域技术人员可以根据异构处理单元的处理能力以及子任务的复杂程度设计该子流程图。
步骤602，将至少一个数据输入端同时输入到与多个子任务对应的多个子流程图，其中，多个子流程图用于并行执行异构计算生成多个子任务结果。
在本实施例中，可以将至少一个数据输入端同时输入到该上述多个子流程图中，进而根据每个子流程图执行异构计算，从而生成多个子任务结果。
步骤603，将多个子任务结果都与数据输出端连接，其中，数据输出端用于对多个子任务结果进行合并处理。
在本实施例中，将多个子任务结果通过数据输出端进行合并处理，进而获得输出数据。
举例说明，参见图7，假设目标任务为采集图像并进行人脸识别，将该目标任务分为图像降噪、图像特征提取、对采集到的数字信号进行处理三个子任务，因而针对图像降噪建立第一子流程图，该第一子流程图中的Process封装有CPU；针对图像特征提取建立第二子流程图，该第二子流程图中的Process封装有GPU；针对数字信号处理建立第三子流程图，该第三子流程图中的Process封装有DSP。将采集到的数据输入上述三个子流程图中，根据对应的子流程图并行执行异构计算，进而生成第一子任务对应的第一子任务结果、第二子任务对应的第二子任务结果以及第三子任务对应的第三子任务结果，进而数据输出端将上述三个子任务结果进行合并处理，从而获得输出数据。
综上，本公开实施例的基于异构计算框架的处理方法能够将目标任务分为多个子任务，并针对每个子任务建立对应的子流程图，从而进一步提高了硬件的处理效率，降低了处理时长。
基于上述实施例，还能够在异构计算引擎框架中插入自定义算法节点，具体包括：
在异构计算引擎框架中插入自定义算法节点，其中，自定义算法节点与数据输入端，或与异构处理单元的输出端连接，自定义算法节点用于根据自定义算法对数据输入端，或异构处理单元的输出端提供的数据进行计算，并将计算后的结果反馈到与数据输入端，或异构处理单元的输出端连接的下一个节点中。其中，自定义算法包括用户根据需求编写的算法、用户根据需求从提供的多个算法中选择的算法等。
举例说明如下，图8为本公开实施例提供的一种插入自定义算法节点的示意图，如图8所示，在数据输入端和第一异构处理单元之间插入第一自定义算法节点，并且在第一异构处理单元和第二异构处理单元之间插入第二自定义算法节点。在执行异构计算时，数据从数据输入端输入之后，经过第一自定义算法节点处理输入到第一异构处理单元中，经过第一异构处理单元处理输入到第二自定义算法节点中，经过第二自定义算法节点处理输入到第二异构处理单元中，第二异构处理单元继续进行处理。
可选地，还能够在异构计算引擎框架中插入位置终止节点，具体包括：
在异构计算引擎框架中插入位置终止节点，其中，位置终止节点与异构处理单元的输出端连接，位置终止节点用于停止异构处理单元的输出端之后的处理节点继续计算，并将异构处理单元的输出端提供的数据作为处理结果输出。
举例说明如下，图9为本公开实施例提供的一种插入位置终止节点的示意图，如图9所示，需要在第二异构处理单元之后输出该第二异构处理单元的处理结果，则可以在第二异构处理单元的输出端连接位置终止节点。在执行异构计算时，数据从数据输入端输入之后，经过第一异构处理单元处理之后，输入到第二异构处理单元中，经过第二异构处理单元处理，将该第二异构处理单元输出的数据作为处理结果输出。
可以理解地，还可以在异构计算引擎框架中同时插入自定义算法节点和位置终止节点，举例说明如下，图10为本公开实施例提供的一种插入自定义算法节点和位置终止节点的示意图，如图10所示，在数据输出端和第一异构处理单元之间插入自定义算法节点，并且在第一异构处理单元之后输出该第一异构处理单元的处理结果。在执行异构计算时，数据从数据输入端输入之后，经过自定义算法节点处理之后，输入到第一异构处理单元中，第一异构处理单元进行处理，将该第一异构处理单元输出的数据作为处理结果输出。
综上，本公开实施例的基于异构计算框架的处理方法可以在异构计算引擎框架中插入自定义算法节点和/或位置终止节点，用户可以灵活地插入符合自身需求或场景需求的函数，并且灵活地确定该计算框架的输出节点，从而提高了该异构计算框架的可扩展性，使得该异构计算框架可适用的场景更加丰富。
图11为本公开实施例提供的一种基于异构计算框架的处理装置的结构示意图，该装置可由软件和/或硬件实现，一般可集成在电子设备中。如图11所示，该装置包括：
第一创建模块1101，用于对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个所述异构处理单元是通过封装至少一个算法模块生成的；
第二创建模块1102，用于根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架，其中，所述异构计算引擎框架包括至少一个数据输入端，至少一个所述异构处理单元，以及至少一个数据输出端；
获取模块1103，用于根据所述异构计算引擎框架调用所需算法模块的应用程序接口API执行所述数据处理任务，并向目标设备输出任务处理结果。
可选地，所述第一创建模块1101，用于：
创建与每个算法模块对应的调用接口和任务运行接口，其中，所述算法模块包括：中央处理器模块CPU、数字信号处理模块DSP、图像处理器模块GPU、专用集成电路模块ASIC、现场可编程逻辑门阵列模块FPGA中的任一个或多个的组合。
可选地，所述装置还包括：
分割模块，用于对所述异构处理单元的输入数据进行分割处理生成多个数据块；
第一建立模块，用于在所述异构处理单元建立与所述多个数据块对应的多个计算线程，其中，所述多个计算线程用于对所述多个数据块并行执行生成对应的多个数据处理结果；
生成模块，用于对所述多个数据处理结果合并处理，生成与所述异构处理单元对应的输出数据。
可选地，所述装置还包括：
第二建立模块，用于确定与所述数据处理任务对应的多个子任务，针对每个所述子任务建立对应的子流程图；
输入模块，用于将所述至少一个数据输入端同时输入到与所述多个子任务对应的多个子流程图，其中，所述多个子流程图用于并行执行异构计算生成多个子任务结果；
输出模块，用于将所述多个子任务结果都与所述数据输出端连接，其中，所述数据输出端用于对所述多个子任务结果进行合并处理。
可选地，所述装置还包括：
第一插入模块，用于在所述异构计算引擎框架中插入自定义算法节点，其中，所述自定义算法节点与所述数据输入端，或与所述异构处理单元的输出端连接，所述自定义算法节点用于根据自定义算法对所述数据输入端，或所述异构处理单元的输出端提供的数据进行计算，并将计算后的结果反馈到与所述数据输入端，或所述异构处理单元的输出端连接的下一个节点中。
可选地，所述装置还包括：
第二插入模块，用于在所述异构计算引擎框架中插入位置终止节点，其中，所述位置终止节点与所述异构处理单元的输出端连接，所述位置终止节点用于停止所述异构处理单元的输出端之后的处理节点继续计算，并将所述异构处理单元的输出端提供的数据作为处理结果输出。
本公开实施例所提供的基于异构计算框架的处理装置可执行本公开任意实施例所提供的基于异构计算框架的处理方法，具备执行方法相应的功能模块和有益效果。
为了实现上述实施例，本公开还提出一种计算机程序产品，包括计算机程序/指令，该计算机程序/指令被处理器执行时实现上述实施例中的基于异构计算框架的处理方法
图12为本公开实施例提供的一种电子设备的结构示意图。
下面具体参考图12，其示出了适于用来实现本公开实施例中的电子设备1200的结构示意图。本公开实施例中的电子设备1200可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、PDA(个人数字助理)、PAD(平板电脑)、PMP(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。图12示出的电子设备仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图12所示，电子设备1200可以包括处理装置(例如中央处理器、图形处理器等)1201，其可以根据存储在只读存储器(ROM)1202中的程序或者从存储装置1208加载到随机访问存储器(RAM)1203中的程序而执行各种适当的动作和处理。在RAM 1203中，还存储有电子设备1200操作所需的各种程序和数据。处理装置1201、ROM 1202以及RAM 1203通过总线1204彼此相连。输入/输出(I/O)接口1205也连接至总线1204。
通常，以下装置可以连接至I/O接口1205：包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置1206；包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置1207；包括例如磁带、硬盘等的存储装置1208；以及通信装置1209。通信装置1209可以允许电子设备1200与其他设备进行无线或有线通信以交换数据。虽然图12示出了具有各种装置的电子设备1200，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。
特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在非暂态计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置1209从网络上被下载和安装，或者从存储装置1208被安装，或者从ROM 1202被安装。在该计算机程序被处理装置1201执行时，执行本公开实施例的基于异构计算框架的处理方法中限定的上述功能。
需要说明的是，本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。
在一些实施方式中，客户端、服务器可以利用诸如HTTP(HyperText TransferProtocol，超文本传输协议)之类的任何当前已知或未来研发的网络协议进行通信，并且可以与任意形式或介质的数字数据通信(例如，通信网络)互连。通信网络的示例包括局域网(“LAN”)，广域网(“WAN”)，网际网(例如，互联网)以及端对端网络(例如，ad hoc端对端网络)，以及任何当前已知或未来研发的网络。
上述计算机可读介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。
上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备：
对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个异构处理单元是通过封装至少一个算法模块生成的；根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架，其中，异构计算引擎框架包括至少一个数据输入端，至少一个异构处理单元，以及至少一个数据输出端；根据异构计算引擎框架调用所需算法模块的应用程序接口API执行数据处理任务，并向目标设备输出任务处理结果。本公开实施例中根据数据处理任务通过异构处理单元建立异构计算引擎框架，通过异构计算引擎框架对接数据处理任务，如果由于数据处理任务发生更改等原因需要扩展或者更改算法实现，能够通过调整异构计算引擎框架满足相应的更改，因而适合扩展，灵活性较强，对于大规模的算法系统能够提高处理效率，并且通过异构计算引擎框架综合了异构处理单元中不同算法模块的特点，从而能够发挥异构处理单元的算力优势，提高计算效率，降低计算时长，提高了异构处理单元的性能，从而能够满足当下业务对算力的需求。同时，通过异构计算引擎框架实现了架构的分层设计、模块化设计、算法的级联以及混合计算的智能调度，从而提高了框架设计的效率。
可以以一种或多种程序设计语言或其组合来编写用于执行本公开的操作的计算机程序代码，上述程序设计语言包括但不限于面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，单元的名称在某种情况下并不构成对该单元本身的限定。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如，非限制性地，可以使用的示范类型的硬件逻辑部件包括：现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等等。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的公开范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述公开构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
此外，虽然采用特定次序描绘了各操作，但是这不应当理解为要求这些操作以所示出的特定次序或以顺序次序执行来执行。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实施例中。相反地，在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实施例中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (10)

1.一种基于异构计算框架的处理方法，其特征在于，包括：
对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个所述异构处理单元是通过封装至少一个算法模块生成的；
根据数据处理任务调用至少一个所述异构处理单元的接口创建异构计算引擎框架，其中，所述异构计算引擎框架包括至少一个数据输入端，至少一个所述异构处理单元，以及至少一个数据输出端；
根据所述异构计算引擎框架调用所需算法模块的应用程序接口API执行所述数据处理任务，并向目标设备输出任务处理结果。
2.根据权利要求1所述的方法，其特征在于，所述对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，包括：
创建与每个算法模块对应的调用接口和任务运行接口，其中，所述算法模块包括：中央处理器模块CPU、数字信号处理模块DSP、图像处理器模块GPU、专用集成电路模块ASIC、现场可编程逻辑门阵列模块FPGA中的任一个或多个的组合。
3.根据权利要求1所述的方法，其特征在于，还包括：
对所述异构处理单元的输入数据进行分割处理生成多个数据块；
在所述异构处理单元建立与所述多个数据块对应的多个计算线程，其中，所述多个计算线程用于对所述多个数据块并行执行生成对应的多个数据处理结果；
对所述多个数据处理结果合并处理，生成与所述异构处理单元对应的输出数据。
4.根据权利要求1所述的方法，其特征在于，还包括：
确定与所述数据处理任务对应的多个子任务，针对每个所述子任务建立对应的子流程图；
将所述至少一个数据输入端同时输入到与所述多个子任务对应的多个子流程图，其中，所述多个子流程图用于并行执行异构计算生成多个子任务结果；
将所述多个子任务结果都与所述数据输出端连接，其中，所述数据输出端用于对所述多个子任务结果进行合并处理。
5.根据权利要求1-4任一所述的方法，其特征在于，还包括：
在所述异构计算引擎框架中插入自定义算法节点，其中，所述自定义算法节点与所述数据输入端，或与所述异构处理单元的输出端连接，所述自定义算法节点用于根据自定义算法对所述数据输入端，或所述异构处理单元的输出端提供的数据进行计算，并将计算后的结果反馈到与所述数据输入端，或所述异构处理单元的输出端连接的下一个节点中。
6.根据权利要求1-4任一所述的方法，其特征在于，还包括：
在所述异构计算引擎框架中插入位置终止节点，其中，所述位置终止节点与所述异构处理单元的输出端连接，所述位置终止节点用于停止所述异构处理单元的输出端之后的处理节点继续计算，并将所述异构处理单元的输出端提供的数据作为处理结果输出。
7.一种基于异构计算框架的处理装置，其特征在于，包括：
第一创建模块，用于对至少一个异构处理单元中的每个算法模块创建对应的应用程序接口API，其中，每个所述异构处理单元是通过封装至少一个算法模块生成的；
第二创建模块，用于根据数据处理任务调用至少一个异构处理单元的接口创建异构计算引擎框架，其中，所述异构计算引擎框架包括至少一个数据输入端，至少一个所述异构处理单元，以及至少一个数据输出端；
获取模块，用于根据所述异构计算引擎框架调用所需算法模块的应用程序接口API执行所述数据处理任务，并向目标设备输出任务处理结果。
8.一种电子设备，其特征在于，所述电子设备包括：
处理器；
用于存储所述处理器可执行指令的存储器；
所述处理器，用于从所述存储器中读取所述可执行指令，并执行所述指令以实现上述权利要求1-6中任一所述的基于异构计算框架的处理方法。
9.一种计算机可读存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序用于执行上述权利要求1-6中任一所述的基于异构计算框架的处理方法。
10.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现如权利要求1-6任一项所述的基于异构计算框架的处理方法。
CN202111629485.7A 2021-12-28 2021-12-28 基于异构计算框架的处理方法、装置、设备及介质 Pending CN116360971A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111629485.7A CN116360971A (zh) 2021-12-28 2021-12-28 基于异构计算框架的处理方法、装置、设备及介质
PCT/CN2022/142134 WO2023125463A1 (zh) 2021-12-28 2022-12-27 基于异构计算框架的处理方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111629485.7A CN116360971A (zh) 2021-12-28 2021-12-28 基于异构计算框架的处理方法、装置、设备及介质

Publications (1)

Publication Number Publication Date
CN116360971A true CN116360971A (zh) 2023-06-30

Family

ID=86939323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111629485.7A Pending CN116360971A (zh) 2021-12-28 2021-12-28 基于异构计算框架的处理方法、装置、设备及介质

Country Status (2)

Country Link
CN (1) CN116360971A (zh)
WO (1) WO2023125463A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117077608B (zh) * 2023-08-22 2024-02-27 北京市合芯数字科技有限公司 电源开关单元的连接方法、装置、电子设备及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580190B2 (en) * 2017-10-20 2020-03-03 Westghats Technologies Private Limited Graph based heterogeneous parallel processing system
CN109783141A (zh) * 2017-11-10 2019-05-21 华为技术有限公司 异构调度方法
CN111258744A (zh) * 2018-11-30 2020-06-09 中兴通讯股份有限公司 一种基于异构计算的任务处理方法及软硬件框架系统
CN111399911B (zh) * 2020-03-24 2021-11-02 杭州博雅鸿图视频技术有限公司 一种基于多核异构计算的人工智能开发方法及装置

Also Published As

Publication number Publication date
WO2023125463A1 (zh) 2023-07-06

Similar Documents

Publication Publication Date Title
US20210216875A1 (en) Method and apparatus for training deep learning model
CN109523187B (zh) 任务调度方法、装置和设备
CN111581555B (zh) 一种文档加载方法、装置、设备及存储介质
CN111240834B (zh) 任务执行方法、装置、电子设备和存储介质
CN111625422B (zh) 线程监控方法、装置、电子设备及计算机可读存储介质
CN111580974B (zh) Gpu实例分配方法、装置、电子设备和计算机可读介质
CN111324376A (zh) 功能配置方法、装置、电子设备及计算机可读介质
WO2023125463A1 (zh) 基于异构计算框架的处理方法、装置、设备及介质
CN114330689A (zh) 数据处理方法、装置、电子设备及存储介质
CN110489219B (zh) 一种调度功能对象的方法、装置、介质和电子设备
CN110704050B (zh) 模块初始化方法、装置、电子设备及计算机可读存储介质
CN113518183B (zh) 摄像头调用方法、装置和电子设备
CN113391882B (zh) 虚拟机内存管理方法、装置、存储介质及电子设备
CN111258582B (zh) 一种窗口渲染方法、装置、计算机设备及存储介质
CN116755889B (zh) 应用于服务器集群数据交互的数据加速方法、装置与设备
CN117170986B (zh) 芯片一致性处理系统，及其方法、装置、设备及介质
CN116306781A (zh) 一种基于神经网络模型的数据处理方法、装置和电子设备
WO2023197868A1 (zh) 图像处理方法、装置、系统和存储介质
CN114647472B (zh) 图片处理方法、装置、设备、存储介质和程序产品
CN110750242B (zh) 一种部署文件的方法、系统、介质和电子设备
CN114968516A (zh) 调度方法、装置、设备及存储介质
CN116028167A (zh) 一种任务处理方法、装置、电子设备及存储介质
CN112416931A (zh) 信息生成方法、装置和电子设备
CN117349003A (zh) 内存调整方法、装置和电子设备
CN116432727A (zh) 一种图像处理方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination