CN116348858A - 用于在等待ap-驱动链路恢复时稳定调制解调器的系统和方法 - Google Patents

用于在等待ap-驱动链路恢复时稳定调制解调器的系统和方法 Download PDF

Info

Publication number
CN116348858A
CN116348858A CN202180072269.9A CN202180072269A CN116348858A CN 116348858 A CN116348858 A CN 116348858A CN 202180072269 A CN202180072269 A CN 202180072269A CN 116348858 A CN116348858 A CN 116348858A
Authority
CN
China
Prior art keywords
modem
data packet
queue
available
stabilizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180072269.9A
Other languages
English (en)
Inventor
H·S·派克
A·米特拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116348858A publication Critical patent/CN116348858A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9084—Reactions to storage capacity overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

公开了在便携式计算设备(“PCD”)(102)中用于由调制解调器导向的应用处理器(111)引导流的方法和系统的各种实施例。示例性方法包括应用处理器(111)，该应用处理器在引导序列期间的持续时间段内转换到空闲状态，诸如WFI状态，该持续时间段与DMA引擎(114)和/或加密引擎进行的处理同时发生。也就是说，在DMA引擎(114)和/或加密引擎响应于从应用处理器(111)接收的指令来处理工作负载时，应用处理器(111)可以“休眠”。

Description

用于在等待AP-驱动链路恢复时稳定调制解调器的系统和 方法
背景技术
便携式计算设备(“PCD”)正成为人们在个人和专业层面的必需品。这些设备可能包括蜂窝电话、便携式数字助理(“PDA”)、便携式游戏控制台、掌上电脑和其他便携式电子设备。
PCD通常包括应用处理器(“AP”)，应用处理器被包括在被称为移动芯片组或片上系统(“SoC”)的复杂系统中。AP通常是SoC所履行的功能的总体主管，并且因此，AP通常扮演“主”处理器的角色，指导专门用于履行特定功能的其他“从”处理器的活动。例如，SoC的调制解调器处理器通常被指定为AP的从处理器。
在许多SoC上，调制解调器根据外围组件互连快速(“PCIe”)协议进行操作。PCIe协议不仅规定了调制解调器应当做什么，还规定了调制解调器何时被允许做该事。如本领域普通技术人员所理解的，PCIe协议是用于SoC组件的低级别标准并且是由端点组件(诸如调制解调器)使用来通过高数据速率PCIe总线与主处理器(诸如AP)通信的协议。
相比之下，AP通常根据“位于”PCIe标准“之上”的调制解调器主机接口(“MHI”)协议运行。也就是说，MHI协议是主机协议，它规定AP的动作，包括其进入和退出休眠状态(即，其模式)以及端点休眠状态的转换。PCIe根复合体(root complex)在主AP上运行，并且由AP用于管理可用于端点组件的PCIe信道链路、模块之间的分组处理等。通过这种方式，诸如调制解调器的端点组件依赖于AP来告诉它何时可以使用PCIe信道链路进行数据分组传输(“DMA”)以及何时应进入低功耗休眠状态。
如本领域普通技术人员所理解的，根据PCIe协议，在主AP和从调制解调器之间建立PCIe信道链路是由AP的动作触发的，该动作将AP转换到休眠状态或从休眠状态(诸如D3热状态或D3冷状态)退出。除非AP进行状态转换，否则PCIe协议不允许调制解调器与AP建立通信链路。并且因此，如果下行链路数据分组的溢流被排队等待由调制解调器处理，并且主AP没有采取任何动作从其自身的MHI状态转换，则调制解调器将不被允许与AP建立PCIe通信链路来处理工作负载。调制解调器保持在其自身的低功率状态。由此，未经处理的数据分组的溢流可能会淹没调制解调器可用的有限存储器量，导致不期望的调制解调器崩溃。
因此，本领域需要用于解决上述情况并避免调制解调器崩溃的方法和系统。更具体地，本领域所需要的是用于在端点调制解调器等待AP驱动的PCIe链路重建时使其稳定的系统和方法。
发明内容
公开了用于在等待应用处理器(“AP”)重建PCIe通信链路时在便携式计算设备(“PCD”)的SoC中稳定调制解调器的方法和系统的各种实施例。示例性方法包括确定AP处于休眠状态。AP和调制解调器可操作为通过PCIe信道进行通信，但是确定在PCIe信道之上无可用的活动链路。识别工作负载队列中有数据分组可用以供调制解调器处理。调制解调器确定与调制解调器相关联的存储器组件中的可用队列容量，并且如果可用队列容量足以存储数据分组，则将数据分组存储在可用队列容量中以供稍后处理；但是，如果可用队列容量不足以存储数据分组，则从工作负载队列中丢弃数据分组。在从工作负载队列中丢弃数据分组之后，SoC可以转换到低功率状态。
示例性方法还可以包括监视PCIe链路恢复计时器，使得即使可用队列容量足以存储数据分组，如果计时器已超过预定义阈值，则从工作负载队列中丢弃数据分组，或者如果计时器没有超过预定义阈值，则将数据分组存储在可用队列容量中以供稍后处理。附加地，如果可用队列容量不足以存储数据分组，则示例性方法可以在从工作负载队列中丢弃数据分组之前，将将WAKE#信号(如PCIe规范定义的)或GPIO切换(GPIO toggle)中的一者从调制解调器驱动到AP。然而，如果唤醒信号(即WAKE#)或GPIO切换导致在PCIe信道之上重建链路，则调制解调器可以转换到活动处理状态以处理数据分组。在无PCIe链路被重建的情况下，该方法可以在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换从调制解调器驱动到AP。
附加地，如果可用队列容量足以存储数据分组并且计时器已超过预定义阈值，则方法可以在从工作负载队列中丢弃数据分组之前，将WAKE#信号或GPIO切换中的一者从调制解调器驱动到AP。并且，如果WAKE#信号或GPIO切换导致在PCIe信道之上重建链路，则方法可以将调制解调器转换到活动处理状态并处理数据分组。
附图说明
在附图中，除非另有说明，否则在各个视图中，相同的附图标记指代相同的部分。对于具有字母字符名称的附图标记(诸如“102A”或“102B”)，字母字符名称可以区分同一图中的两个相似部分或元件。当附图标记涵盖所有图中具有相同附图标记的所有部分时，可以省略附图标记的字母字符名称。
图1是无线电话形式的PCD的示例性非限制性方面的功能框图，该PCD用于在等待AP驱动的PCIe链路恢复时实现调制解调器稳定的方法和系统；
图2是图示了执行用于在等待AP驱动的PCIe链路重建或恢复时稳定调制解调器的方法的片上系统的实施例的功能框图；
图3是展示了可以由图2所示的片上系统的AP和MDM使用的协议堆栈(stack)内的相对级别的示例性PCIe接口的功能框图；
图4是图示了图3的协议堆栈中的功能缺口(functional gap)的功能框图；
图5是图示了在图4所示功能缺口内部署的调制解调器主机接口(“MHI”)的功能框图；
图6是标识状态场景的MHI功率状态机图，在状态场景中，可以采用用于在等待AP驱动的PCIe链路恢复时稳定调制解调器的解决方案的实施例；
图7是图示了用于在等待AP驱动的PCIe通信链路重建时在SoC中稳定调制解调器的第一示例性方法的流程图；
图8是图示了用于在等待AP驱动的PCIe通信链路重建时在SoC中稳定调制解调器的第二示例性方法的流程图；
图9是图示了用于在等待AP驱动的PCIe通信链路重建时在SoC中稳定调制解调器的第三示例性方法的流程图；以及
图10是图示了用于在等待AP驱动的PCIe通信链路重建时在SoC中稳定调制解调器的第四示例性方法的流程图。
具体实施方式
词语“示例性”在本文中用于表示“用作示例、实例或例示”。本文中被描述为“示例性的”的任何方面不一定被解释为排他性的、优选的或比其他方面有利。
在本说明书中，术语“应用”还可以包括具有可执行内容的文件，诸如：对象代码、脚本、字节码、标记语言文件和补丁。附加地，本文所指代的“应用”也可以包括本质上不可执行的文件，诸如可能需要打开的文档或需要访问的其他数据文件。
如本说明书中所使用的，术语“组件”、“数据库”、“模块”、“系统”、“处理组件”、“处理引擎”、“调制解调器”、“应用处理器”等旨在指代计算机相关的实体、硬件、固件、硬件和软件的组合或者软件、执行中的软件，并且表示用于提供功能和执行本说明书中描述的过程或过程流中的某些步骤的示例性装置。例如，组件可以是但不限于在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。例如，在计算设备上运行的应用程序和计算设备可以是组件。一个或多个组件可以驻留在执行进程和/或线程内，并且组件可以定位在一个计算机上和/或分布在两个或更多个计算机之间。附加地，这些组件可以从其上存储有各种数据结构的各种计算机可读介质执行。组件可以通过本地和/或远程进程通信，诸如根据具有一个或多个数据分组的信号(例如，来自一个组件通过信号与本地系统、分布式系统中的另一组件交互和/或通过诸如因特网之类的网络与其他系统交互的数据)。
在本说明书中，术语“中央处理单元(‘CPU’)”、“数字信号处理器(‘DSP’)”、“应用处理器(‘AP’)”、“芯片”和“芯片组”是可驻留在PCD中的处理组件的非限制性示例，并且除非另有说明，否则这些术语可互换使用。此外，如本说明书所述，CPU、DSP、AP或芯片或芯片组可以由在本文中通常称为“(一个或多个)核”的一个或多个不同的处理组件组成。
在本说明书中，对“外部存储器设备”等的引用是指更广泛的非易失性(即，在断电后保留其数据)可编程存储器，并且不会限制所公开的解决方案的范围。因此，应理解，术语的使用设想了适用于解决方案的给定应用的任何可编程只读存储器或现场可编程非易失性存储器，诸如但不限于嵌入式多媒体卡(“eMMC”)存储器、EEPROM、闪存存储器等。
在本说明书中，术语“便携式计算设备”(“PCD”)被用于描述在有限容量电源(诸如电池)上运行的任何设备。尽管电池驱动的PCD已使用了几十年，但可充电电池的技术进步，加上第三代(“3G”)、第四代(“4G”)和第五代(“5G”)无线技术的出现，使得许多PCD具有多种功能。因此，PCD可以是蜂窝电话、卫星电话、寻呼机、PDA、智能手机、导航设备、平板电脑、智能本或阅读器、媒体播放器、上述设备的组合、具有无线连接的膝上型计算机等。
在本说明书中，术语“DMA引擎”是指SoC的直接存储器访问组件，其允许某些硬件或子系统(诸如例如调制解调器)独立于中央处理单元或应用处理器来访问系统和/或外围存储器。
在本说明书中，术语“GPIO”是指通用输入/输出通信或信号和/或SoC内指定用于处理GPIO通信的物理连接。GPIO连接是在没有指定功能的集成电路上常见的引脚类型。虽然SoC上的大多数引脚具有专用用途，诸如向某个组件发送信号，但GPIO引脚的功能是可定制的并且可以由软件控制。在某些情况下，该解决方案的实施例可以利用GPIO连接以在某些场景中在从调制解调器和主AP之间进行通信。
为了便于描述该解决方案的示例性实施例，该描述指代作为D3功率状态的子状态的“D3热(D3hot)”和“D3冷(D3cold)”低功率状态，但是该解决方案的实施例可适用于包括其他低功率状态的场景，诸如但不限于D1和/或D2低功率状态。D0在本领域中被理解为是活动处理状态。
如本领域普通技术人员所认识到的，处理器可以响应于工作负载需求、热能生成/耗散水平和功耗目标，在各种功率状态之间转换。D3在本领域中通常被理解为最低功率的设备低功率状态。D3状态通常分为两个单独不同的子状态，D3hot和D3cold。如果从处理器处于D3状态并且系统处于活动S0系统功率状态，则从处理器处于D3hot子状态。在D3hot中，处理器被连接到电源(但是处理器可以被配置为汲取(draw)低电流)，并且可以检测PCIe总线上是否存在处理器。相反，如果处理器处于D3状态并且系统处于低功率状态(除S0以外的状态)，则处理器可以处于D3cold子状态。在D3cold子状态中，处理器可能接收涓流，但处理器和系统被有效地关断，直到发生唤醒事件。
处理器可以直接从D0状态进入D3hot。如本领域所理解的，从D0到D3hot的转换在驱动程序(driver)的软件控制下进行。D3hot中的调制解调器可以在其连接的PCIe总线上检测。当调制解调器处于D3hot子状态时，总线必须保持在D0状态。从D3hot，调制解调器可以返回D0或进入D3cold。D3cold只能从D3hot进入。
在D3cold中，调制解调器可以物理连接到PCIe总线，但无法检测到总线上调制解调器的存在(即，直到调制解调器再次导通)。在D3cold中，调制解调器所连接的PCIe总线处于低功率状态，和/或调制解调器处于低功率状态，当PCIe总线驱动程序尝试检测调制解调器的存在时，调制解调器无法做出响应。
调制解调器从D3hot到D3cold的转换可以在没有驱动程序交互的情况下发生。相反，驱动程序可以在发起从D0到D3hot的转换之前指示其是否准备好进行D3cold转换。随后，从D3hot到D3cold的转换可能会发生，也可能不会发生，这取决于是否所有条件都适合进行转换。
当调制解调器进入D3cold时，AP可能会导致电源(即，调制解调器PMIC)关断。转换到D3cold的调制解调器只需输入D0即可转换。没有从D3cold到D3hot的直接转换。在D3cold子状态中，处理器可能能够触发唤醒信号来唤醒休眠的AP。
在本说明书中，术语PCIe是指外围组件互连快速。PCIe是板上组件之间的串行I/O互连，诸如主应用处理器(“AP”)和端点从调制解调器(“MDM”)之间。PCIe连接通常用于存储器映射事务和中断。PCIe总线是多通道的，其中每个通道具有一对连接(一个用于传入通信流量，一个用于传出通信流量)。注意，PCIe也是用于通过PCIe互连连接高速组件的接口标准或协议。因此，本说明书中术语“PCIe”的使用可以指待主AP和从调制解调器之间的物理互连以及控制互连使用的协议。
在本说明书中，术语“MHI”是指调制解调器主机接口。MHI是主机处理器(诸如AP)通常使用的协议，用于通过高速外围总线或共享存储器(诸如PCIe)控制调制解调器设备并与之通信。尽管MHI可以很容易地适应任何外围总线，但它主要用于基于PCIe的设备。MHI通过物理总线提供逻辑信道，并允许通过这些逻辑信道中的至少一个来传输调制解调器协议，诸如IP数据分组、调制解调器控制消息和诊断。此外，MHI协议经由一个或多个逻辑信道来提供数据确认特征并管理从调制解调器的功率状态。
在本说明书中，术语“根复合体”指代将调制解调器及其存储器子系统连接到由一个或多个交换机设备组成的PCIe交换机结构的组件。根复合体由AP执行。
在某些应用场景中，当应用处理器(“AP”)“卡”在其自身的低功率状态时，调制解调器处理器(“MDM”)可能无法退出D3cold状态，并且在等待D3hot/cold状态时无法移出M3，以处理传入的数据分组。如上所述，PCIe协议可以防止MDM转换出D3cold，除非或直到AP转换出其自身的不活动状态。在这种情况下，MDM可能有崩溃的危险并对用户体验产生不利影响。通过对以下附图和相关详细描述的回顾将变得更清楚，可以在不违反MHI/PCIe协议层次结构的情况下，采用新的方法来稳定调制解调器并避免这种崩溃。
现在从图1开始，图1图示了无线电话形式的PCD的示例性非限制性方面的功能框图，该PCD用于在等待AP驱动的PCIe链路恢复时实现调制解调器稳定的方法和系统。如图所示，PCD 100包括片上系统102，片上系统102包括耦合在一起的异构多核中央处理单元(“CPU”)110和模拟信号处理器126。如本领域普通技术人员所理解的，CPU 110可以包括第零核222、第一核224和第N核230。此外，如本领域一般技术人员所理解的，也可以使用数字信号处理器(“DSP”)来代替CPU 110。此外，正如异构多核处理器的领域中所理解的，核222、224、230中的每个核可以处理不同最大电压频率处的工作负载，在给定温度和操作状态下表现出不同的静态电源电流(“IDDq”)泄漏率，具有从给定空闲操作状态转换到活动状态的不同延迟等。CPU 110与多个操作传感器(例如，温度传感器157)以及在PCD 100的片上系统102中分布的组件通信，诸如与调制解调器101通信。
通常，调制解调器101可以负责监视寻呼和/或需要动作的其他下行链路数据请求，并经由PCIe通信链路与应用处理器(“AP”)111及其DRAM 112B一起工作来处理请求。AP111可以是异构多核处理器。在一些实施例中，AP 111可以从调制解调器101接收GPIO信号。
如图1所示，显示控制器128和触摸屏控制器130被耦合到CPU 110。片上系统102外部的触摸屏显示器132被耦合到显示控制器128和触摸屏控制器130。PCD 100还可以包括视频解码器134，例如，相位交替线(“PAL”)解码器、顺序库仑存储器(“SECAM”)解码器、国家电视(一个或多个)系统委员会(“NTSC”)解码器或任何其他类型的视频解码器134。视频解码器134被耦合到多核中央处理单元(“CPU”)110。视频放大器136被耦合到视频解码器134和触摸屏显示器132。视频端口138被耦合到视频放大器136。如图1所示，通用串行总线(“USB”)控制器140被耦合到CPU 110。此外，USB端口142被耦合到USB控制器140。存储器112(与AP 111相关联的片上DRAM 112B以及与MDM 101相关联的片外闪存和/或DRAM 112A)和订户身份模块(SIM)卡146也可以被耦合到CPU 110和/或AP 111。此外，如图1所示，数字相机148可以被耦合到CPU 110。在一个示例性方面，数字相机148是电荷耦合器件(“CCD”)相机或互补金属氧化物半导体(“CMOS”)相机。
如图1中进一步所示，立体声音频CODEC 150可以被耦合到模拟信号处理器126。此外，音频放大器152可以被耦合到立体声音频CODEC 150。在示例性方面中，第一立体声扬声器154和第二立体声扬声器156被耦合到音频放大器152。图1示出了麦克风放大器158也可以耦合到立体声音频CODEC 150。附加地，麦克风160可以被耦合到麦克风放大器158。在一个特定方面，调频(“FM”)无线电调谐器162可以被耦合到立体声音频CODEC 150。此外，FM天线164被耦合到FM无线电调谐器162。此外，立体声耳机166可以被耦合到立体声音频CODEC150。
图1进一步指示，射频(“RF”)收发器168可以被耦合到模拟信号处理器126。RF开关170可以被耦合到RF收发器168和RF天线172。如图1所示，键盘174可以被耦合到模拟信号处理器126。此外，具有麦克风176的单声道耳机可以被耦合到模拟信号处理器126。此外，振动器设备178可以被耦合到模拟信号处理器126。图1还示出了电源188，例如电池，经由电源管理集成电路(“PMIC”)180耦合到片上系统102。PMIC 180的多个实例可以专用于SoC的(一个或多个)给定组件，诸如用于调制解调器101的PMIC 180A和用于AP 111的PMIC 180。在一个特定方面，电源188包括可再充电的DC电池或者从连接到AC电源的交流(“AC”)-DC变压器导出的DC电源。
CPU 110还可以被耦合到一个或多个内部片上温度传感器157A和157B以及一个或多个外部片外温度传感器157C。片上温度传感器157A、157B可以包括一个或多个与绝对温度(“PTAT”)温度成比例的传感器，该传感器基于垂直PNP结构并且通常专用于互补金属氧化物半导体(“CMOS”)超大规模集成(“VLSI”)电路。片外热传感器157C可以包括一个或多个热敏电阻。温度传感器157可以产生电压降，利用模数转换器(“ADC”)控制器103将该电压降转换为数字信号。然而，在不脱离本发明的范围的情况下，可以使用其他类型的温度传感器157。
温度传感器157除了由ADC控制器103控制和监视外，还可以由一个或多个调制解调器101和/或(一个或多个)监视模块来控制和监视。调制解调器101和/或(一个或多个)监视器模块可以包括由CPU 110执行的软件。然而，在不脱离本发明的范围的情况下，调制解调器101和/或(一个或多个)监视器模块也可以由硬件和/或固件形成。
返回图1，触摸屏显示器132、视频端口138、USB端口142、相机148、第一立体声扬声器154、第二立体声扬声器156、麦克风160、FM天线164、立体声耳机166、RF开关170、RF天线172、键盘174、单声道耳机176、振动器178、热传感器157C、PMIC 180、Flash 112A、电源188和ADC控制器103中的任一个或多个在片上系统102的外部。然而，应当理解，调制解调器101和AP 111还可以通过模拟信号处理器126和CPU 110从这些外部设备中的一个或多个设备接收一个或多个指示或信号，以帮助实时管理PCD 100上可操作的资源。
在一个特定方面，本文所述的一个或多个方法步骤可以通过存储器112中存储的可执行指令和参数来实现。处理器110、111、126、调制解调器101和DMA引擎(图1中未示出)、存储器控制器和相关联的存储器112、存储在其中的指令或其组合可以用作执行本文所述的一个或多个方法步骤的装置。
图2是图示了执行用于在等待AP驱动的PCIe链路重建或恢复时稳定调制解调器的方法的片上系统的实施例的功能框图。如图2所示，调制解调器101与多核271应用处理器111通信。图中所示的AP 111包括四个核271A、271B、271C、271D，然而，应当理解，AP 111不限于任何特定数量的核271。每个核可以具有与其相关联的温度传感器157，温度传感器157用于监视由相应核生成的热能并用于触发MHI状态变化来管理热能生成、功耗等。
调制解调器101可以与闪存/DRAM控制器及其相关联的DMA引擎进行通信。控制器控制和管理对外部存储器(例如，引导映像)中存储的数据图像的访问，外部存储器诸如是闪存/NAND存储器或MDM DRAM 112A。如本领域普通技术人员所理解的，调制解调器101还可以包括内部存储器寄存器。此外，如本领域技术人员所理解的，AP 111还可以通过并借助DRAM控制器与DRAM存储器112B进行通信。如本领域技术人员所理解的，DRAM 112B可以包含执行图像。片上系统102可以包括时钟组件217。
调制解调器101可以经由PCIe总线211并根据PCIe协议与AP 111通信。根据实施例，调制解调器101还可以经由GPIO连接213向AP 111发送控制信号和从AP 111接收控制信号。如本领域普通技术人员所理解的，调制解调器101可以接收数据请求并且经由PCIe链路211与AP 111和AP DRAM 112B一起工作来处理数据请求。MDM的本地存储器在大小和容量上可能相当有限，无法对传入的数据请求进行排队。如将从随后的图及其相关描述中更好地理解的，图2中所示的SoC系统102可以被配置并可操作为执行在调制解调器101由于AP驱动的PCIe链路的不可用或延迟重建而不能处理传入数据请求时稳定调制解调器101的方法。
图3是示出了可以由图2中所示的片上系统102的AP 111和MDM 101使用的协议堆栈内的相对级别的示例性PCIe接口211的功能框图300。如前所述，AP 111可以从其AP RAM112B加载引导映像，并将其传输到MDM调制解调器101，MDM调制解调器101可以将其存储在其设备存储器中以供执行。AP 111和调制解调器101之间的引导映像传输可以在提供低级传送机制的USB主机(在AP 111处)和USB设备之间执行，在低级传送机制上，更高级别软件可以使用设备的上层协议来实现引导映像传输。还示出了AP堆栈内用于通用串行总线(USB)接口的控制器接口(HCI)层。调制解调器上层协议可以控制在逻辑信道之上的消息和分组的传输。
具有CPU的PCIe设备，诸如调制解调器101，需要可执行软件映像，可以将其软件映像存储在引导ROM芯片或持久文件存储机制(例如，NAND/NOR闪存112A)中。这两种备选方案在成本和时间上都可能效率低下。备选方案是使得AP 111存储器上的设备驱动程序对设备RAM进行映射，并将软件映像直接复制到设备RAM中。该方法需要应用处理器的参与，并且可能导致次优的AP CPU吞吐量。
图3还描述了协议堆栈内PCIe接口211的相对级别。如本领域普通技术人员所理解的，PCIe并不提供由USB提供的所有低级别支持。USB支持通过串行链路和端点传输消息和数据分组。然而，PCIe的一个优点是，它可以提供比USB更快的吞吐量并且可以随着系统架构的扩展而扩展。因此，在某些情况下，可能期望在主机处理器111和MDM 101之间实现PCIe接口211，同时避免USB接口。
图4是图示了图3的协议堆栈中的功能缺口的功能框图400。图4图示了诸如片上系统102的计算设备，其使用PCIe接口211作为诸如AP 111的主机处理器与调制解调器101之间的存储器映射通信路径。如图所示，在低级PCIe接口211和上层协议之间存在功能缺口。例如，在没有来自AP 111的核的显著参与的情况下，标准PCIe接口211可能无法提供足够的支持来实现从AP 111到调制解调器101的数据传输。
图5是图示了在图4所示的功能缺口内部署的调制解调器主机接口(“MHI”)的功能框图500。通常，调制解调器主机接口通过诸如PCIe链路的存储器映射通信路径来提供逻辑信道。逻辑信道使得能够将上层蜂窝调制解调器通信协议(例如，2G、3G、4G、5G和LTE协议)从调制解调器101传送到主机AP 111。此外，命令可以在主机AP 111和蜂窝通信调制解调器(MDM)101之间发布，并且功率状态还可以经由一个或多个逻辑信道来通信和管理。附加地，调制解调器主机接口的功能是将下载软件可执行映像的任务卸载到PCIe设备，诸如调制解调器101。调制解调器101可以使用分配在RAM 112中的数据缓冲器、经由硬件加速机制(例如，增强型直接存储器存取(DMA)引擎114)来实现软件映像下载。也就是说，共享存储器空间可以被用于在主机AP 111和MDM调制解调器101之间传输引导映像。
通信链路(例如，PCIe 211)设备驱动程序枚举MDM 101并在AP RAM 212B中分配直接存储器访问数据缓冲区。如本领域普通技术人员所理解的，DMA缓冲器列表的位置(地址)可以经由存储器映射的配置寄存器而被传送到调制解调器101。此外，位于调制解调器101的应用逻辑中的门铃可以被主机AP 111利用，以触发调制解调器101对新事务的处理(将参考图6的图示回到该特定操作场景)。在完成时，调制解调器101触发朝向主机AP 111的中断(例如PCIe中断)以进行进一步处理。
在操作中，在重置/加电时，调制解调器101从硬件引导ROM(小型只读片上存储器)执行其初级引导加载程序(PBL)。PBL然后经由使用由AP 111在配置寄存器中编程的数据缓冲区的硬件加速DMA机制，通过存储器映射通信路径211(例如，PCIe)将可执行代码从APRAM 212B下载到MDM RAM 212A中。DMA引擎114经由事件/中断，将读/写完成传送回AP 111。DMA缓冲区回收可以由主机AP 111在接收到读/写完成事件时进行处理。一旦MDM 101可执行映像被下载到MDM RAM 212A中并被验证，MDM引导ROM代码就会跳到该映像中，并开始从RAM执行主MDM引导程序。类似地，对于RAM转储，MDM 101使用类似的硬件加速机制，将RAM转储区域从MDM RAM 212A上传到主机AP RAM 212B中。在一个示例性实现方式中，调制解调器主机协议(高速芯片间HSIC上的无闪存引导)可以使用所提出的硬件加速机制作为传输介质来实现。在MDM 101由调制解调器芯片实现的情况下，应用逻辑可以是调制解调器子系统或分组处理组件。
图6是标识状态场景610的MHI功率状态机图600，在状态场景610中，可以采用用于在等待AP驱动的PCIe链路恢复时稳定调制解调器的解决方案的实施例。简单地返回参考图5的描述，位于调制解调器101的应用逻辑中的门铃可以被主机AP 111利用来触发调制解调器101对新事务的处理。完成后，调制解调器101触发朝向主机AP 111的PCIe的中断以进行进一步处理。然而，值得注意，当主机AP 111不可用于改变其状态并向调制解调器101提供PCIe链路以处理新事务时，在状态场景610中可能出现问题。在这样的场景中，当调制解调器101在AP 111上等待重建PCIe链路时，调制解调器101可能“卡”在D3cold状态，并且无法转换回610中所示的运行状态。同时，与新事务相关联的数据分组可以继续在与调制解调器101相关联的有限存储器中排队(根据PCIe协议的要求，调制解调器101不会在没有被AP111触发的情况下处理事务)。数据分组的溢流可能导致调制解调器101的不期望崩溃，从而产生较差的用户体验。有利地，该解决方案的实施例致力于在不违反PCIe协议的情况下解决状态场景610内的这种情况。
图7是图示了用于在等待AP驱动的PCIe通信链路重建时在SoC中稳定调制解调器的第一示例性方法700的流程图。从框705开始，方法700可以确定AP 111处于MHI休眠状态。调制解调器101也可以处于休眠状态，诸如D3cold状态。在这种情况下，如前所述，数据分组可能到达调制解调器101处以进行处理，然而，调制解调器101可能不可用于处理，除非并且直到AP 111转换出其当前状态并与调制解调器101建立(或者更有可能重建)PCIe通信链路。随着PCIe通信链路211的建立，调制解调器101可以根据PCIe协议从D3状态转换到D0状态以处理工作负载。
方法700继续到判定框710。在判定框710处，方法700可以确定下行链路数据分组是否已到达调制解调器101进行处理。如果没有下行链路数据分组到达，则可以遵循“否”分支到框725，并且系统安全地转换到X0休眠模式(系统“断开”)。从此处，方法700返回。然而，如果在判定框710处确定下行链路数据分组已到达调制解调器101以进行处理，则可以遵循“是”分支到达随后的判定框715。
在判定框715处，方法700确定是否存在可用于保存数据分组的调制解调器相关存储器容量。如果存在可用的容量，则遵循“是”分支到达框720，并且当PCIe链路211被重建时，数据分组被排队以供将来处理。方法700返回并且调制解调器101继续等待AP 111建立通信链路。然而，如果在判定框715处确定没有足够的调制解调器相关存储器容量来保存传入的数据分组，则遵循“否”分支到达框730，并且在框725处系统被转换到X0之前丢弃数据分组。以这种方式，在调制解调器101由于无可用的PCIe链路而不可用于处理工作负载时，方法700避免了数据溢流到调制解调器相关存储器中。并且，有利的，可以避免调制解调器101的崩溃。
图8是图示了用于在等待AP驱动的PCIe通信链路重建时在SoC中稳定调制解调器的第二示例性方法800的流程图。从框805开始，方法800可以确定AP 111处于MHI休眠状态。调制解调器101也可以处于休眠状态，诸如D3cold状态。在这种情况下，如前所述，数据分组可能到达调制解调器101进行处理，然而，调制解调器101可能不可用于处理，除非并且直到AP 111转换出其当前状态并与调制解调器101建立(或者更有可能重建)PCIe通信链路。随着PCIe通信链路211的建立，调制解调器101可以根据PCIe协议，从D3状态转换到D0状态来处理工作负载。
方法800继续到判定框810。在判定框810处，方法800可以确定下行链路数据分组是否已到达调制解调器101进行处理。如果没有下行链路数据分组到达，则可以遵循“否”分支而到达框825，并且系统安全地转换到X0休眠模式(系统“关断”)。从此处，方法800返回。然而，如果在判定框810处确定下行链路数据分组已到达调制解调器101以进行处理，则“是”分支可以被遵循而到达随后的判定框815。
在判定框815处，方法800确定是否存在可用于保存数据分组的调制解调器相关存储器容量。如果在判定框815处，确定没有足够的调制解调器相关存储器容量来保存传入的数据分组，则“否”分支被遵循而到达框830并且在系统在框825处转换到X0之前丢弃数据分组。如果在判定框815处存在可用容量，则“是”分支被遵循而到达判定框817，并且方法800确定链路恢复阈值计时器217是否已到期。如果计时器已到期，则“是”分支被遵循而到达框830，并且分组在框825处系统转换到X0之前被丢弃，即使调制解调器相关存储器中的未决队列容量可用。然而，如果计时器尚未到期，则方法800遵循“否”分支从判定框817到框820。在框820处，当PCIe链路211被重建时，数据分组被排队以供将来处理。方法800返回并且调制解调器101继续等待AP 111建立通信链路。以这种方式，在调制解调器101由于无可用的PCIe链路而不可用于处理工作负载时，方法800避免了数据溢流到调制解调器相关存储器中。并且，有利的，可以避免调制解调器101的崩溃。
图9是图示了用于在等待AP驱动的PCIe通信链路重建时在SoC中稳定调制解调器的第三示例性方法900的流程图。从框905开始，方法900可以确定AP 111处于MHI休眠状态。调制解调器101也可以处于休眠状态，诸如D3cold状态。在这种情况下，如前所述，数据分组可能到达调制解调器101进行处理，然而，调制解调器101可能不可用于处理，除非并且直到AP 111转换出其当前状态并与调制解调器101建立(或者更有可能重建)PCIe通信链路。随着PCIe通信链路211的建立，调制解调器101可以根据PCIe协议，从D3状态转换到D0状态以处理工作负载。
方法900继续到判定框910。在判定框910处，方法900可以确定下行链路数据分组是否已到达调制解调器101进行处理。如果没有下行链路数据分组到达，则可以遵循“否”分支而到达框925，并且系统安全地转换到X0休眠模式(系统“关断”)。从此处，方法900返回。然而，如果在判定框910处确定下行链路数据分组已到达调制解调器101以进行处理，则可以遵循“是”分支而到达随后的判定框915。
在判定框915处，方法900确定是否存在可用于保存数据分组的调制解调器相关存储器容量。如果在判定框915处，确定没有足够的调制解调器相关存储器容量来保存传入的数据分组，则“否”分支被遵循而到达框935，并且唤醒中断被驱动到AP 111。接下来，在判定框940处，确定PCIe通信链路是否被重建。如果链路没有重建，则“否”分支被遵循而到达判定框945，并且建立到AP 111的最大唤醒尝试次数(WAKE#信号)的阈值计数器被咨询。如果唤醒阈值计数器指示尚未达到唤醒尝试的最大允许次数，则“否”分支被遵循而从判定框945返回到框935，在框935处下一WAKE#被驱动到AP 111。方法900可以继续以这种方式循环通过框935、940和945，直到PCIe链路被恢复或者达到唤醒阈值。
如果在判定框945处达到唤醒阈值，则“是”分支被遵循而到达框930并且在框925处系统转换到X0之前丢弃数据分组。备选地，如果PCIe链路由AP 111响应于驱动到AP 111的WAKE#信号而重建，则“是”分支被遵循而从判定框940到达框950，在框950处，调制解调器101转换到用于处理工作负载的任务模式D0。在调制解调器101处于任务模式的情况下，方法900可以移动到框955来检索数据分组以进行处理。
返回到判定框915，如果在调制解调器相关存储器中存在可用的未决队列容量，则方法900可以遵循“是”分支而到达判定框917。在判定框917处，方法900确定链路恢复阈值计时器217是否已到期。如果计时器已到期，则遵循“是”分支而到达框935，并且WAKE#被驱动到AP 111，方法900如前所述从框935进行。然而，如果计时器尚未到期，则方法900可以遵循“否”分支而从判定框917到达框920。在框920处，当PCIe链路211被重建时，数据分组被排队以供将来处理。方法900返回，并且调制解调器101继续等待AP 111建立通信链路。在这些方式中，在调制解调器101由于无可用的PCIe链路而不可用于处理工作负载时，方法900避免了数据溢流到调制解调器相关存储器中。并且，有利的，可以避免调制解调器101的崩溃。
图10是图示了用于在等待AP驱动的PCIe通信链路重建时在SoC中稳定调制解调器的第四示例性方法1000的流程图。从框1005开始，方法1000可以确定AP 111处于MHI休眠状态。调制解调器101也可以处于休眠状态，诸如D3cold状态。在这种情况下，如前所述，数据分组可能到达调制解调器101进行处理，然而，调制解调器101可能不可用于处理，除非并且直到AP 111转换出其当前状态并与调制解调器101建立(或者更有可能重建)PCIe通信链路。随着PCIe通信链路211的建立，调制解调器101可以根据PCIe协议，从D3状态转换到D0状态以处理工作负载。
方法1000继续到判定框1010。在判定框1010处，方法1000可以确定下行链路数据分组是否已到达调制解调器101进行处理。如果没有下行链路数据分组到达，则“否”分支可以被遵循而到达框1025，并且系统安全地转换到X0休眠模式(系统“关断”)。从此处，方法1000返回。然而，如果在判定框1010处确定下行链路数据分组已到达调制解调器101以进行处理，则“是”分支可以被遵循而到达随后的判定框1015。
在判定框1015处，方法1000确定是否存在可用于保存数据分组的调制解调器相关存储器容量。如果在判定框1015处，确定没有足够的调制解调器相关存储器容量来保存传入的数据分组，则“否”分支被遵循而到达框1036并且GPIO切换被驱动到AP 111。接下来，在判定框1040处，确定PCIe通信链路是否被重建。如果链路没有重建，则“否”分支被遵循而到达判定框1045，并且建立到AP 111的最大次数的GPIO切换尝试的阈值计数器被咨询。如果切换阈值计数器指示尚未达到GPIO切换尝试的最大允许次数，则“否”分支被遵循而从判定框1045返回到框1036，在框1036处，下一GPIO切换被驱动到AP 111。方法1000可以继续以这种方式循环通过框1036、1040和1045，直到PCIe链路被恢复或者达到切换阈值。
如果在判定框1045处达到GPIO切换阈值，则“是”分支被遵循而到达框1030并且数据分组在框1025处系统转换到X0之前被丢弃。备选地，如果PCIe链路由AP 111响应于驱动到AP 111的GPIO切换而重建，则“是”分支被遵循而从判定框1040到达框1050，在框1050处，调制解调器101转换到用于处理工作负载的任务模式D0。在调制解调器101处于任务模式的情况下，方法1000可以移动到框1055来检索数据分组以进行处理。
返回到判定框1015，如果在调制解调器相关存储器中存在可用的未决队列容量，则方法1000可以遵循“是”分支而到达判定框1017。在判定框1017处，方法1000确定链路恢复阈值计时器217是否已到期。如果计时器已到期，则“是”分支被遵循而到达框1036，并且GPIO切换被驱动至AP 111，如前所述方法1000从框1036继续。然而，如果计时器尚未到期，则方法1000可以遵循“否”分支而从判定框1017到达框1020。在框1020处，当PCIe链路211被重建时，数据分组被排队以供将来处理。方法1000返回并且调制解调器101继续等待AP 111建立通信链路。通过这些方式，在调制解调器101由于无可用的PCIe链路而不可用于处理工作负载时，方法1000避免了数据溢流到调制解调器相关存储器中。并且，有利的，可以避免调制解调器101的崩溃。
本说明书中描述的过程或过程流程中的某些步骤自然先于其他步骤，以使得本发明如所述发挥作用。然而，如果这样的顺序或序列不改变本发明的功能，则本发明不限于所述步骤的顺序。也就是说，在不脱离本发明的范围和精神的情况下，可以在其他步骤之前、之后或与其他步骤并行(基本上同时)执行一些步骤。在一些情况下，在不脱离本发明的情况下，可以省略或不执行某些步骤。此外，诸如“其后”、“然后”、“下一步”等词语并不旨在限制步骤的顺序。这些词语仅用于引导读者完成示例性方法的描述。
附加地，编程领域的普通技术人员能够基于例如本说明书中的流程图和相关描述，毫无困难地编写计算机代码或标识适当的硬件和/或电路来实现所公开的发明。因此，对于充分理解如何制造和使用本发明而言，不需要公开特定的程序代码指令集或详细的硬件设备。在以上描述中并结合附图更详细地解释了所要求保护的计算机实现的过程的创造性功能，附图可以示出各种过程流程。
在一个或多个示例性方面，所描述的功能可以使用硬件、软件、固件或其任何组合来实现。如果以软件实现，则功能可以被存储在计算机可读介质上或者作为一个或多个指令或代码来传输。计算机可读介质包括计算机存储介质和通信介质，通信介质包括有助于将计算机程序从一个地方传输到另一个地方的任何介质。存储介质可以是计算机可以访问的任何可用介质。作为示例而非限制，这样的计算机可读介质可以包括随机存取存储器(“RAM”)、只读存储器(“ROM”)、EEPROM、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁存储设备或者可以用于以指令或数据结构的形式携带或存储期望的程序代码并且可以由计算机访问的任何其他介质。
此外，任何连接都被恰当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(“DSL”)或诸如红外、无线电和微波的无线技术从网站、服务器或其他远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或诸如红外、无线电和微波的无线技术被包括在介质的定义中。
本文中使用的磁盘和光盘包括光盘(“CD”)、激光盘、光学盘、数字多功能光盘(“DVD”)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘则用激光以光学方式再现数据。上述内容的组合也应包括在计算机可读介质的范围内。
在以下编号的条款中描述了实现方式的示例：
1.一种用于在等待应用处理器(“AP”)重建PCIe通信链路时在便携式计算设备(“PCD”)的SoC中稳定调制解调器的方法，该方法包括：
确定AP处于休眠状态，其中AP和调制解调器可操作为通过PCIe信道进行通信；
确定在PCIe信道之上无可用的活动链路；
识别工作负载队列中有数据分组可用以供调制解调器处理；以及
确定与调制解调器相关联的存储器组件中的可用队列容量，其中：
如果可用队列容量足以存储数据分组，则将数据分组存储在可用队列容量中以供稍后处理；并且
如果可用队列容量不足以存储数据分组，则从工作负载队列中丢弃数据分组。
2.根据条款1所述的用于稳定调制解调器的方法，还包括在从工作负载队列中丢弃数据分组之后，将SoC转换到低功率状态。
3.根据条款1所述的用于稳定调制解调器的方法，还包括：
监视PCIe链路恢复计时器，其中如果可用队列容量足以存储数据分组：
如果计时器已超过预定义阈值，则从工作负载队列中丢弃数据分组；并且
如果计时器没有超过预定义阈值，则将数据分组存储在可用队列容量中以供稍后处理。
4.根据条款1所述的用于稳定调制解调器的方法，还包括：
如果可用队列容量不足以存储数据分组，则在从工作负载队列中丢弃数据分组之前，将WAKE#信号和GPIO切换中的一者从调制解调器驱动到AP，其中如果WAKE#信号或GPIO切换导致在PCIe信道之上重建链路，则将调制解调器转换到活动处理状态并处理数据分组。
5.根据条款4所述的用于稳定调制解调器的方法，还包括：在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换从调制解调器驱动到AP。
6.根据条款3所述的用于稳定调制解调器的方法，还包括：
如果可用队列容量足以存储数据分组，并且计时器已超过预定义阈值，则在从工作负载队列中丢弃数据分组之前，将WAKE#信号或GPIO切换中的一者从调制解调器驱动到AP，其中如果WAKE#信号或GPIO切换导致在PCIe信道之上重建链路，将调制解调器转换到活动处理状态并处理数据分组。
7.根据条款6所述的用于稳定调制解调器的方法，还包括：在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换从调制解调器驱动到AP。
8.根据条款1所述的用于稳定调制解调器的方法，其中PCD是无线移动电话的形式。
9.一种用于在等待应用处理器(“AP”)重建PCIe通信链路时在便携式计算设备(“PCD”)的SoC中稳定调制解调器的系统，该方法包括：
用于确定AP处于休眠状态的装置，其中AP和调制解调器可操作为通过PCIe信道进行通信；
用于确定在PCIe信道之上无活动链路可用的装置；
用于识别工作负载队列中有数据分组可用以供调制解调器处理的装置；以及
用于确定与调制解调器相关联的存储器组件中的可用队列容量的装置，其中：
如果可用队列容量足以存储数据分组，则用于将数据分组存储在可用队列容量中以供稍后处理的装置；以及
如果可用队列容量不足以存储数据分组，则用于从工作负载队列中丢弃数据分组的装置。
10.根据条款9所述的用于稳定调制解调器的系统，还包括用于在从工作负载队列中丢弃数据分组之后，将SoC转换到低功率状态的装置。
11.根据条款9所述的用于稳定调制解调器的系统，还包括：
用于监视PCIe链路恢复计时器的装置，其中如果可用队列容量足以存储数据分组：
如果计时器已超过预定义阈值，则从工作负载队列中丢弃数据分组；并且
如果计时器没有超过预定义阈值，则将数据分组存储在可用队列容量中以供稍后处理。
12.根据条款9所述的用于稳定调制解调器的系统，还包括：
如果可用队列容量不足以存储数据分组，则用于在从工作负载队列中丢弃数据分组之前将WAKE#信号和GPIO切换中的一者从调制解调器驱动到AP的装置，其中如果WAKE#信号或GPIO切换导致在PCIe信道上重建链路，用于将调制解调器转换到活动处理状态并处理数据分组的装置。
13.根据条款12所述的用于稳定调制解调器的系统，还包括用于在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换从调制解调器驱动到AP的装置。
14.根据条款11所述的用于稳定调制解调器的系统，还包括：
如果可用队列容量足以存储数据分组，并且计时器已超过预定义阈值，则用于在从工作负载队列中丢弃数据分组之前将WAKE#信号或GPIO切换中的一者从调制解调器驱动到AP的装置，其中如果WAKE#信号或GPIO切换导致在PCIe信道之上重建链路，用于将调制解调器转换到活动处理状态并处理数据分组的装置。
15.根据条款14所述的用于稳定调制解调器的系统，还包括用于在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换从调制解调器驱动到AP的装置。
16.根据条款9所述的用于稳定调制解调器的系统，其中PCD是无线移动电话的形式。
17.一种用于在等待应用处理器(“AP”)重建PCIe通信链路时在便携式计算设备(“PCD”)的SoC中稳定调制解调器的系统，该系统包括：
通过PCIe信道通信连接的调制解调器和AP，调制解调器被配置为：
确定AP处于休眠状态；
确定PCIe信道之上无可用的活动链路；
识别工作负载队列中有数据分组可用以供调制解调器处理；以及
确定与调制解调器相关联的存储器组件中的可用队列容量，其中：
如果可用队列容量足以存储数据分组，则将数据分组存储在可用队列容量中以供稍后处理；并且
如果可用队列容量不足以存储数据分组，则从工作负载队列中丢弃数据分组。
18.根据条款17所述的用于稳定调制解调器的系统，其中调制解调器还被配置为在从工作负载队列中丢弃数据分组之后，将SoC转换到低功率状态。
19.根据条款17所述的用于稳定调制解调器的系统，其中调制解调器还被配置为：
监视PCIe链路恢复计时器，其中如果可用队列容量足以存储数据分组：
如果计时器已超过预定义阈值，则从工作负载队列中丢弃数据分组；并且
如果计时器未超过预定义阈值，则将数据分组存储在可用队列容量中以供稍后处理。
20.根据条款17所述的用于稳定调制解调器的系统，其中调制解调器还被配置为：
如果可用队列容量不足以存储数据分组，则在从工作负载队列中丢弃数据分组之前，将WAKE#信号和GPIO切换中的一者驱动到AP，其中如果WAKE#信号或GPIO切换导致在PCIe信道之上重建链路，则转换到活动处理状态并处理数据分组。
21.根据条款20所述的用于稳定调制解调器的系统，其中调制解调器还被配置为在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换驱动到AP。
22.根据条款19所述的用于稳定调制解调器的系统，其中调制解调器还被配置为：
如果可用队列容量足以存储数据分组并且计时器已超过预定义阈值，则在从工作负载队列中丢弃数据分组之前，将WAKE#信号或GPIO切换中的一者驱动到AP，其中如果WAKE#信号或GPIO切换导致在PCIe信道上重建链路，则转换到活动处理状态并处理数据分组。
23.根据条款22所述的用于稳定调制解调器的系统，其中调制解调器还被配置为：在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换驱动到AP。
24.一种计算机程序产品，包括其中体现计算机可读程序代码的计算机可用介质，该计算机可读程序代码适于在等待应用处理器(“AP”)重建PCIe通信链路时执行在便携式计算设备(“PCD”)的SoC中实现稳定调制解调器的方法，该方法包括：
确定AP处于休眠状态，其中AP和调制解调器可操作为通过PCIe信道进行通信；
确定在PCIe信道之上无可用的活动链路；
识别工作负载队列中有数据分组可供调制解调器处理；以及
确定与调制解调器相关联的存储器组件中的可用队列容量，其中：
如果可用队列容量足以存储数据分组，则将数据分组存储在可用队列容量中以供稍后处理；并且
如果可用队列容量不足以存储数据分组，则从工作负载队列中丢弃数据分组。
25.根据条款24所述的计算机程序产品，还包括在从工作负载队列中丢弃数据分组之后，将SoC转换到低功率状态。
26.根据条款24所述的计算机程序产品，还包括：
监视PCIe链路恢复计时器，其中如果可用队列容量足以存储数据分组：
如果计时器已超过预定义阈值，则从工作负载队列中丢弃数据分组；并且
如果计时器未超过预定义阈值，则将数据分组存储在可用队列容量中以供稍后处理。
27.根据条款24所述的计算机程序产品，还包括：
如果可用队列容量不足以存储数据分组，则在从工作负载队列中丢弃数据分组之前，将WAKE#信号和GPIO切换中的一者从调制解调器驱动到AP，其中如果WAKE#信号或GPIO切换导致在PCIe信道之上重建链路，则将调制解调器转换到活动处理状态并处理数据分组。
28.根据条款27所述的计算机程序产品，还包括在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换从调制解调器驱动到AP。
29.根据条款26所述的计算机程序产品，还包括：
如果可用队列容量足以存储数据分组，并且计时器已超过预定义阈值，则在从工作负载队列中丢弃数据分组之前，将WAKE#信号或GPIO切换中的一者从调制解调器驱动到AP，其中如果WAKE#信号或GPIO切换导致在PCIe信道之上重建链路，则将调制解调器转换到活动处理状态并处理数据分组。
30.根据条款29所述的计算机程序产品，还包括在从工作负载队列中丢弃数据分组之前，将多个WAKE#信号或多个GPIO切换从调制解调器驱动到AP。
因此，尽管已详细图示和描述了选定方面，但应理解，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种替换和更改。

Claims (30)

1.一种用于稳定调制解调器的方法，所述方法包括：
确定应用处理器(AP)处于休眠状态，其中所述AP和调制解调器可操作为通过外围组件互连快速(PCIe)信道进行通信；
确定在所述PCIe信道之上无可用的活动链路；
识别工作负载队列中有数据分组可用以供调制解调器处理；以及
确定与所述调制解调器相关联的存储器组件中的可用队列容量，其中：
如果所述可用队列容量足以存储所述数据分组，则将所述数据分组存储在所述可用队列容量中以供稍后处理；并且
如果所述可用队列容量不足以存储所述数据分组，则从所述工作负载队列中丢弃所述数据分组。
2.根据权利要求1所述的用于稳定调制解调器的方法，还包括：在从所述工作负载队列中丢弃所述数据分组之后，将具有所述AP的片上系统(SoC)转换到低功率状态。
3.根据权利要求1所述的用于稳定调制解调器的方法，还包括：
监视PCIe链路恢复计时器，其中如果所述可用队列容量足以存储所述数据分组：
如果所述计时器已超过预定义阈值，则从所述工作负载队列中丢弃所述数据分组；并且
如果所述计时器没有超过所述预定义阈值，则将所述数据分组存储在所述可用队列容量中以供稍后处理。
4.根据权利要求1所述的用于稳定调制解调器的方法，还包括：
如果所述可用队列容量不足以存储所述数据分组，则在从所述工作负载队列中丢弃所述数据分组之前，将WAKE#信号和GPIO切换中的一者从所述调制解调器驱动到所述AP，其中如果所述WAKE#信号或GPIO切换导致在所述PCIe信道之上重建链路，则将所述调制解调器转换到活动处理状态并处理所述数据分组。
5.根据权利要求4所述的用于稳定调制解调器的方法，还包括：在从所述工作负载队列中丢弃所述数据分组之前，将多个WAKE#信号或多个GPIO切换从所述调制解调器驱动到所述AP。
6.根据权利要求3所述的用于稳定调制解调器的方法，还包括：
如果所述可用队列容量足以存储所述数据分组，并且所述计时器已超过所述预定义阈值，则在从所述工作负载队列中丢弃所述数据分组之前，将WAKE#信号或GPIO切换中的一者从所述调制解调器驱动到所述AP，其中如果所述WAKE#信号或GPIO切换导致在所述PCIe信道之上重建链路，将所述调制解调器转换到活动处理状态并处理所述数据分组。
7.根据权利要求6所述的用于稳定调制解调器的方法，还包括：在从所述工作负载队列中丢弃所述数据分组之前，将多个WAKE#信号或多个GPIO切换从所述调制解调器驱动到所述AP。
8.根据权利要求1所述的用于稳定调制解调器的方法，其中容纳所述AP的PCD是无线移动电话的形式。
9.一种用于稳定便携式计算设备(“PCD”)的调制解调器的系统，所述系统包括：
用于确定应用处理器(AP)处于休眠状态的装置，其中所述AP和调制解调器可操作为通过外围组件互连快速(PCIe)信道进行通信；
用于确定在所述PCIe信道之上无活动链路可用的装置；
用于识别工作负载队列中有数据分组可用以供调制解调器处理的装置；以及
用于确定与所述调制解调器相关联的存储器组件中的可用队列容量的装置，其中：
如果所述可用队列容量足以存储所述数据分组，则用于将所述数据分组存储在所述可用队列容量中以供稍后处理的装置；以及
如果所述可用队列容量不足以存储所述数据分组，则用于从所述工作负载队列中丢弃所述数据分组的装置。
10.根据权利要求9所述的用于稳定调制解调器的系统，还包括用于在从所述工作负载队列中丢弃所述数据分组之后，将包含所述AP的片上系统(SoC)转换到低功率状态的装置。
11.根据权利要求9所述的用于稳定调制解调器的系统，还包括：
用于监视PCIe链路恢复计时器的装置，其中如果所述可用队列容量足以存储所述数据分组：
如果所述计时器已超过预定义阈值，则从所述工作负载队列中丢弃所述数据分组；并且
如果所述计时器没有超过所述预定义阈值，则将所述数据分组存储在所述可用队列容量中以供稍后处理。
12.根据权利要求9所述的用于稳定调制解调器的系统，还包括：
如果所述可用队列容量不足以存储所述数据分组，则用于在从所述工作负载队列中丢弃所述数据分组之前将WAKE#信号和GPIO切换中的一者从所述调制解调器驱动到所述AP的装置，其中如果所述WAKE#信号或GPIO切换导致在所述PCIe信道上重建链路，用于将所述调制解调器转换到活动处理状态并处理所述数据分组的装置。
13.根据权利要求12所述的用于稳定调制解调器的系统，还包括用于在从所述工作负载队列中丢弃所述数据分组之前，将多个WAKE#信号或多个GPIO切换从所述调制解调器驱动到所述AP的装置。
14.根据权利要求11所述的用于稳定调制解调器的系统，还包括：
如果所述可用队列容量足以存储所述数据分组，并且所述计时器已超过所述预定义阈值，则用于在从所述工作负载队列中丢弃所述数据分组之前将WAKE#信号或GPIO切换中的一者从所述调制解调器驱动到所述AP的装置，其中如果所述WAKE#信号或GPIO切换导致在所述PCIe信道之上重建链路，用于将所述调制解调器转换到活动处理状态并处理所述数据分组的装置。
15.根据权利要求14所述的用于稳定调制解调器的系统，还包括用于在从所述工作负载队列中丢弃所述数据分组之前，将多个WAKE#信号或多个GPIO切换从所述调制解调器驱动到所述AP的装置。
16.根据权利要求9所述的用于稳定调制解调器的系统，其中所述PCD是无线移动电话的形式。
17.一种用于稳定便携式计算设备(“PCD”)的调制解调器的系统，包括：
通过外围组件互连快速(PCIe)信道通信连接的调制解调器和应用处理器(AP)，所述调制解调器被配置为：
确定所述AP处于休眠状态；
确定所述PCIe信道之上无可用的活动链路；
识别工作负载队列中有数据分组可用以供调制解调器处理；以及
确定与调制解调器相关联的存储器组件中的可用队列容量，其中：
如果所述可用队列容量足以存储所述数据分组，则将所述数据分组存储在所述可用队列容量中以供稍后处理；并且
如果所述可用队列容量不足以存储所述数据分组，则从所述工作负载队列中丢弃所述数据分组。
18.根据权利要求17所述的用于稳定调制解调器的系统，其中所述调制解调器还被配置为：在从所述工作负载队列中丢弃所述数据分组之后，将包含所述AP的片上系统(SoC)转换到低功率状态。
19.根据权利要求17所述的用于稳定调制解调器的系统，其中所述调制解调器还被配置为：
监视PCIe链路恢复计时器，其中如果所述可用队列容量足以存储所述数据分组：
如果所述计时器已超过预定义阈值，则从所述工作负载队列中丢弃所述数据分组；并且
如果所述计时器未超过所述预定义阈值，则将所述数据分组存储在所述可用队列容量中以供稍后处理。
20.根据权利要求17所述的用于稳定调制解调器的系统，其中所述调制解调器还被配置为：
如果所述可用队列容量不足以存储所述数据分组，则在从所述工作负载队列中丢弃所述数据分组之前，将WAKE#信号和GPIO切换中的一者驱动到所述AP，其中如果所述WAKE#信号或GPIO切换导致在所述PCIe信道之上重建链路，则转换到活动处理状态并处理所述数据分组。
21.根据权利要求20所述的用于稳定调制解调器的系统，其中所述调制解调器还被配置为：在从所述工作负载队列中丢弃所述数据分组之前，将多个WAKE#信号或多个GPIO切换驱动到所述AP。
22.根据权利要求19所述的用于稳定调制解调器的系统，其中所述调制解调器还被配置为：
如果所述可用队列容量足以存储所述数据分组并且所述计时器已超过所述预定义阈值，则在从所述工作负载队列中丢弃所述数据分组之前，将WAKE#信号或GPIO切换中的一者驱动到所述AP，其中如果所述WAKE#信号或GPIO切换导致在所述PCIe信道上重建链路，则转换到活动处理状态并处理所述数据分组。
23.根据权利要求22所述的用于稳定调制解调器的系统，其中所述调制解调器还被配置为：在从所述工作负载队列中丢弃所述数据分组之前，将多个WAKE#信号或多个GPIO切换驱动到所述AP。
24.一种计算机程序产品，包括其中体现计算机可读程序代码的计算机可用介质，所述计算机可读程序代码适于被执行来实现用于稳定调制解调器的方法，所述方法包括：
确定应用处理器(AP)处于休眠状态，其中所述AP和调制解调器可操作为通过外围组件互连快速(PCIe)信道进行通信；
确定在所述PCIe信道之上无可用的活动链路；
识别工作负载队列中有数据分组可供所述调制解调器处理；以及
确定与所述调制解调器相关联的存储器组件中的可用队列容量，其中：
如果所述可用队列容量足以存储所述数据分组，则将所述数据分组存储在所述可用队列容量中以供稍后处理；并且
如果所述可用队列容量不足以存储所述数据分组，则从所述工作负载队列中丢弃所述数据分组。
25.根据权利要求24所述的计算机程序产品，还包括在从所述工作负载队列中丢弃所述数据分组之后，将包含所述AP的片上系统(SoC)转换到低功率状态。
26.根据权利要求24所述的计算机程序产品，还包括：
监视PCIe链路恢复计时器，其中如果所述可用队列容量足以存储所述数据分组：
如果所述计时器已超过预定义阈值，则从所述工作负载队列中丢弃所述数据分组；并且
如果所述计时器未超过所述预定义阈值，则将所述数据分组存储在所述可用队列容量中以供稍后处理。
27.根据权利要求24所述的计算机程序产品，还包括：
如果所述可用队列容量不足以存储所述数据分组，则在从所述工作负载队列中丢弃所述数据分组之前，将WAKE#信号和GPIO切换中的一者从所述调制解调器驱动到所述AP，其中如果所述WAKE#信号或GPIO切换导致在所述PCIe信道之上重建链路，则将所述调制解调器转换到活动处理状态并处理所述数据分组。
28.根据权利要求27所述的计算机程序产品，还包括在从所述工作负载队列中丢弃所述数据分组之前，将多个WAKE#信号或多个GPIO切换从所述调制解调器驱动到所述AP。
29.根据权利要求26所述的计算机程序产品，还包括：
如果所述可用队列容量足以存储所述数据分组，并且所述计时器已超过所述预定义阈值，则在从所述工作负载队列中丢弃所述数据分组之前，将WAKE#信号或GPIO切换中的一者从所述调制解调器驱动到所述AP，其中如果所述WAKE#信号或所述GPIO切换导致在所述PCIe信道之上重建链路，则将所述调制解调器转换到活动处理状态并处理所述数据分组。
30.根据权利要求29所述的计算机程序产品，还包括在从所述工作负载队列中丢弃所述数据分组之前，将多个WAKE#信号或多个GPIO切换从所述调制解调器驱动到所述AP。
CN202180072269.9A 2020-11-20 2021-10-11 用于在等待ap-驱动链路恢复时稳定调制解调器的系统和方法 Pending CN116348858A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/100,579 US11606316B2 (en) 2020-11-20 2020-11-20 System and method for modem stabilization when waiting for AP-driven link recovery
US17/100,579 2020-11-20
PCT/US2021/054433 WO2022108686A1 (en) 2020-11-20 2021-10-11 System and method for modem stabilization when waiting for ap-driven link recovery

Publications (1)

Publication Number Publication Date
CN116348858A true CN116348858A (zh) 2023-06-27

Family

ID=78725601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180072269.9A Pending CN116348858A (zh) 2020-11-20 2021-10-11 用于在等待ap-驱动链路恢复时稳定调制解调器的系统和方法

Country Status (6)

Country Link
US (1) US11606316B2 (zh)
EP (1) EP4248328A1 (zh)
KR (1) KR20230104625A (zh)
CN (1) CN116348858A (zh)
TW (1) TW202226790A (zh)
WO (1) WO2022108686A1 (zh)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687316A (en) * 1994-07-29 1997-11-11 International Business Machines Corporation Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data
GB2372172B (en) * 2001-05-31 2002-12-24 Ericsson Telefon Ab L M Congestion handling in a packet data network
US7154903B2 (en) * 2001-10-19 2006-12-26 Telefonaktiebolaget Lm Ericsson (Publ) System and method for management of data associated with a dormant mobile terminal
US20080063004A1 (en) * 2006-09-13 2008-03-13 International Business Machines Corporation Buffer allocation method for multi-class traffic with dynamic spare buffering
US8706938B2 (en) * 2012-06-20 2014-04-22 International Business Machines Corporation Bandwidth limiting on generated PCIE packets from debug source
US9594718B2 (en) * 2013-01-24 2017-03-14 Qualcomm Innovation Center, Inc. Hardware accelerated communications over a chip-to-chip interface
US20140229644A1 (en) * 2013-02-12 2014-08-14 Haran Thanigasalam Method, apparatus, system for including interrupt functionality in sensor interconnects
US9086966B2 (en) * 2013-03-15 2015-07-21 Intel Corporation Systems, apparatuses, and methods for handling timeouts
US9563260B2 (en) * 2013-03-15 2017-02-07 Intel Corporation Systems, apparatuses, and methods for synchronizing port entry into a low power state
US9477631B2 (en) * 2014-06-26 2016-10-25 Intel Corporation Optimized credit return mechanism for packet sends
US9971397B2 (en) * 2014-10-08 2018-05-15 Apple Inc. Methods and apparatus for managing power with an inter-processor communication link between independently operable processors
US20170168966A1 (en) * 2015-12-10 2017-06-15 Qualcomm Incorporated Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces
US10085214B2 (en) * 2016-01-27 2018-09-25 Apple Inc. Apparatus and methods for wake-limiting with an inter-device communication link
DE102016110078A1 (de) * 2016-06-01 2017-12-07 Intel IP Corporation Datenverarbeitungsvorrichtung und Verfahren zum Auslagern von Daten zu einer fernen Datenverarbeitungsvorrichtung
US10621125B2 (en) * 2016-06-28 2020-04-14 Nec Corporation Identifier-based packet request processing
US9946325B2 (en) * 2016-06-30 2018-04-17 Intel IP Corporation Interprocessor power state transitions
US10915490B2 (en) * 2018-02-15 2021-02-09 Qualcomm Incorporated Audio streams over peripheral component interconnect (PCI) express (PCIE) links
KR102560251B1 (ko) * 2018-06-20 2023-07-26 삼성전자주식회사 반도체 장치 및 반도체 시스템
US20200153593A1 (en) * 2018-11-12 2020-05-14 Qualcomm Incorporated Reducing latency on long distance point-to-point links
US11249536B2 (en) * 2018-12-17 2022-02-15 Qualcomm Incorporated Reducing power consumption of communication interfaces by clock frequency scaling and adaptive interleaving of polling
US10884960B2 (en) * 2019-04-19 2021-01-05 Cisco Technology, Inc. Offloading data movement for packet processing in a network interface controller
US11113074B2 (en) * 2019-06-28 2021-09-07 Qualcomm Incorporated System and method for modem-directed application processor boot flow
JP6659989B1 (ja) * 2019-08-09 2020-03-04 富士通クライアントコンピューティング株式会社 情報処理システム、中継装置、及びプログラム
US11956156B2 (en) * 2020-09-10 2024-04-09 Intel Corporation Dynamic offline end-to-end packet processing based on traffic class
US20210409335A1 (en) * 2020-09-11 2021-12-30 Intel Corporation Multi-access management service packet classification and prioritization techniques

Also Published As

Publication number Publication date
KR20230104625A (ko) 2023-07-10
WO2022108686A1 (en) 2022-05-27
EP4248328A1 (en) 2023-09-27
US11606316B2 (en) 2023-03-14
TW202226790A (zh) 2022-07-01
US20220166729A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
TWI410789B (zh) 單晶片系統及用於其之方法
EP3268842B1 (en) Methods and systems for coordination of operating states amongst multiple socs within a computing device
KR20180052539A (ko) 주변기기 서브시스템에 대한 개별화된 전력 제어를 제공하기 위한 방법 및 장치
TWI578154B (zh) 用於電源管理的系統、方法及設備
US9541987B2 (en) Generic host-based controller latency method and appartus
US9310783B2 (en) Dynamic clock and power gating with decentralized wake-ups
US10209734B2 (en) Semiconductor device, semiconductor system, and method of operating the semiconductor device
CN116348858A (zh) 用于在等待ap-驱动链路恢复时稳定调制解调器的系统和方法
US10497369B2 (en) Method and system for power savings in voice control of a computing device
JP2005531084A (ja) 情報を転送する方法および装置
WO2022204873A1 (zh) 电子装置、系统级芯片和物理核分配方法
US11630502B2 (en) Hierarchical state save and restore for device with varying power states
US20230350484A1 (en) Device and method for efficient transitioning to and from reduced power state
US20180018292A1 (en) Method and apparatus for detecting and resolving bus hang in a bus controlled by an interface clock
US20220019459A1 (en) Controlled early response in master-slave systems
US20230205297A1 (en) Method and apparatus for managing power states
US20230090567A1 (en) Device and method for two-stage transitioning between reduced power states
US20200409762A1 (en) Method and apparatus for servicing an interrupt
CN117980860A (zh) 用于管理处于掉电状态下的控制器的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination