CN116344492A - 用于内插器服务器架构上的模块化系统的液态金属互连 - Google Patents

用于内插器服务器架构上的模块化系统的液态金属互连 Download PDF

Info

Publication number
CN116344492A
CN116344492A CN202211545122.XA CN202211545122A CN116344492A CN 116344492 A CN116344492 A CN 116344492A CN 202211545122 A CN202211545122 A CN 202211545122A CN 116344492 A CN116344492 A CN 116344492A
Authority
CN
China
Prior art keywords
interposer
liquid metal
array
attached
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211545122.XA
Other languages
English (en)
Inventor
K·梅亚潘
J·L·斯莫利
G·穆尔塔吉安
S·奈卡恩蒂
P·塔达勇
E·J·M·莫雷特
B·萨胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116344492A publication Critical patent/CN116344492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB

Abstract

本文公开了用于内插器服务器架构上的模块化系统的液态金属互连。公开了一种电子系统和相关方法。在一个示例中，电子系统包括：内插器，该内插器包括导电内插器互连、第一内插器表面和第二内插器表面；处理器封装，其包括至少一个处理器集成电路(IC)，该处理器封装附接到第一内插器表面并且电连接到内插器互连；第一液态金属阱阵列，其包括附接到第二内插器表面和内插器互连的多个液态金属阱；第二液态金属阱阵列，其包括附接到第一内插器表面和内插器互连的第一阵列表面；以及处理器IC的封装配套IC，其附接到第二液态金属阱阵列的第二阵列表面。

Description

用于内插器服务器架构上的模块化系统的液态金属互连
技术领域
本文描述的实施例一般涉及集成电路(IC)的封装。一些实施例涉及使用液态金属结构的IC互连。
背景技术
传统的服务器和封装架构创新已经主要由于互连处理单元(例如，诸如中央处理单元(CPU)、图形处理单元(GPU)、基础设施处理单元(IPU)等的XPU)和服务器系统的其余部分的挑战而受到限制。对高密度互连的需求产生了典型地需要持续的机械负载力来维持CPU和基础板(例如，母板)之间的电连接的互连类型(例如，连接盘栅格阵列(LGA)插座)。该力与所需的连接数量直接成正比。随着连接数量增大，基础板上的部件消耗的面积增加并且专用于机械负载的面积显著地增加，以在基础板没有过度弯曲的情况下维持负载。目前，服务器互连的范围可以在4000到6000个连接之间，这需要300磅力(300lbf)到600lbf来维持可以使用15到20平方英寸的基础板空间的电通路。这极大地限制了部件直接在基础板上的协同定位，从而限制了可以提供显著性能提升的架构方案。应对互连问题的一种方法是增加处理器封装的功能性，使得信号/功能保留在处理器封装内，并且减少到处理器封装的互连的数量。
然而，由于为容纳额外的管芯增加了处理器封装的物理尺寸，通过将更多部件直接集成到处理器封装中来增加处理器封装的功能性产生了类似的挑战。这导致机械负载硬件的增长以避免更大的处理器封装，致使用于机械负载的增加的跨度和更大的禁用区。为了将这种影响最小化，这些特征被放置在具有非常紧凑/密集的永久性互连的非常邻近的位置。因此，处理器封装的整体良率损失随着复杂度的增加而增加，从而推高了整体的处理器制造成本。期望有一种IC封装解决方案来应对这些关切和其他技术挑战。
附图说明
图1A和图1B是根据一些示例性实施例的位于处理器封装和母板之间的液态金属互连(LMI)的示例的图示。
图2是根据一些示例性实施例的对片上系统有用的互连的方法的侧视图的图示。
图3是根据一些示例性实施例的用于片上系统互连的液态金属互连方法的侧视图的图示。
图4是根据一些示例性实施例的液态金属互连方法的另一个示例的侧视图的图示。
图5是根据一些示例性实施例的液态金属互连方法的另一个示例的侧视图的图示。
图6A-图6B示出了根据一些示例性实施例的液态金属互连方法的另一个示例。
图7A-图7B示出了根据一些示例性实施例的液态金属互连方法的另一个示例。
图8是根据一些示例性实施例的包括液态金属互连的电子装置的制造方法的示例的流程图。
图9-图10示出了根据一些示例性实施例的内插器上系统组件的示例。
图11是根据一些示例性实施例的内插器上系统组件的另一个示例的侧视图的图示。
图12-图15示出了根据一些示例性实施例的内插器上系统组件的额外的示例。
图16是根据一些示例性实施例的内插器上系统架构的另一个示例的侧视图的图示。
图17是根据一些示例性实施例的包括液态金属互连的系统的另一个示例的侧视图的图示。
图18是根据一些示例性实施例的制造具有内插器上系统架构的电子装置的方法的示例的流程图。
图19是根据一些示例性实施例的包括液态金属互连的系统的另一个示例的侧视图的图示。
图20是根据一些示例性实施例的具有内插器上系统架构的电子系统的另一个示例的侧视图的图示。
图21-图23示出了根据一些示例性实施例的内插器上系统组件的额外的示例。
图24是根据一些示例性实施例的制造具有内插器上系统架构的电子系统的方法的另一个示例的流程图。
图25示出了根据一些示例性实施例的可以结合液态金属互连和方法的系统。
具体实施方式
以下描述和附图充分说明了具体实施例，以使得本领域技术人员能够实践它们。其他实施例可以结合结构、逻辑、电、过程和其他变化。一些实施例的部分和特征可以被包括在其他实施例的部分和特征中，或者被其他实施例的部分和特征替代。权利要求中阐述的实施例涵盖那些权利要求的所有可用等同物。
如本文先前所解释的，期望在不增加良率损失的情况下增加处理器封装(或者包含高成本部件的任何组件)的物理尺寸。部件之间的非永久性互连将改进良率，但是非永久性互连解决方案典型地具有不太理想的电性质，例如由于高接触电阻导致的增加的功耗、由于环路电感导致的增加的压降以及由于接触几何形状导致的增加的信号损失和延迟。
图1A是位于处理器封装102和母板104之间的液态金属互连(LMI)的示例的图示。LMI包括两半，液态金属阱阵列106和引脚栅格阵列插座108。液态金属阱阵列106包括与引脚栅格阵列插座108的引脚109接触的液态金属阱。液态金属阱阵列106的液态金属可以是具有处于或接近室温的熔点的任何金属。一些示例包括铯、镓和铷。在一些示例中，液态金属是镓和铟的合金。液态金属也可以是共晶体，该共晶体是具有处于或接近室温的熔点的合金。
LMI提供了用于将部件直接集成到处理器封装102的非永久性零力互连。LMI提供了与部件之间的直接焊接连接相当的电性质，并且在形式上紧凑，允许高密度功能性而没有显著的封装增长。LMI提供了架构的灵活性，而没有增加昂贵部件(例如处理器)的良率损失。
在图1A的示例中，液态金属阱阵列106附接到处理器封装102，而引脚栅格阵列插座108焊接到母板104。部件的位置可以颠倒。液态金属阱阵列106可以直接附接到母板104，并且引脚栅格阵列插座108可以附接到处理器封装102。在一些示例中，可以使用密封膜或封盖110来保持液态金属就位，直到附接完成为止。
图1B是图1A的示例性处理器封装的图示，其中添加了散热器112和用于机械固位的机械负载机构114(例如，夹具)。LMI方法可以被扩展以作为用于创建片上系统(SoC)架构的配套装置和部件的细间距的可分离互连而与处理器封装一起使用。
图2是对片上系统有用的互连的常规方法的侧视图的图示。电子封装包括处理器IC 216，以及使用焊料凸块223或直接铜到铜接合而被安装在封装基板222的顶表面上的配套部件封装220。配套部件封装220是包括处理器IC的功能性的配套部件的电子封装。示例包括一个或多个存储器IC、现场可编程门阵列(FPGA)、输入-输出(I/O)控制器等。配套部件封装220使用封装基板222的电互连电连接到处理器IC 216。在图2的示例中，该封装互连包括连接到配套部件封装220的导电柱(例如，金属引脚)的管芯到管芯桥接器224(D2D桥接器)。导电柱可以使用焊料凸块连接到封装基板222的导电柱。到处理器IC 216的电连续性是通过管芯到管芯桥接器224的。管芯到管芯桥接器224提供细间距连接，所述细间距连接提供一个或多个处理器和配套部件之间的紧密耦合。但是，装置之间的这种类型的耦合是永久性连接。这种永久性连接可能成本高昂，因为造成配套部件损失的问题也会导致处理器IC的损失，而处理器IC可能是昂贵的部件。
图3是用于SoC互连的LMI方法的侧视图的图示。液态金属阱阵列326用于将配套部件封装220的导电柱311连接到位于封装基板222和管芯到管芯桥接器224的顶表面上的导电柱。液态金属阱阵列326包括多个双侧的液态金属阱。液态金属阱阵列326可以包括位于顶表面和底表面上的封盖310。在一些示例中，液态金属具有零流速，并且液态金属阱阵列326不包括封盖310。
因为这不是永久性连接，所以配套装置的良率损失不会显著影响系统封装的成本。此外，液态金属阱具有与焊料凸块相同的电特性，因而不改变系统封装的电功能性。可以使用另一个如图1A中的液态金属阱阵列106或使用焊料凸块将封装基板222安装到引脚栅格阵列插座108。
图4是LMI的另一个示例的侧视图的图示。图4的示例中的封装互连428包括形成在封装基板中的导电迹线并且不包括图3的示例中的管芯到管芯桥接器224。封装互连428提供用于连接到封装基板222的导电柱的细间距连接。结果也是配套部件封装220和封装基板222之间的非永久性连接。
图5是LMI的另一个示例的侧视图的图示。LMI具有包括一侧的液态金属阱的液态金属阱阵列526。如同图3和图4的示例，配套部件封装220的导电柱311附接到液态金属阱阵列526的顶侧。液态金属阱阵列526的底侧可以包括固态金属接触焊盘530，其提供到液态金属阱的电连续性并且直接附着到封装基板222的接触焊盘。液态金属阱阵列526的顶侧可以包括封盖310。液态金属阱阵列526与封装基板222的连接是永久性连接，但是与配套部件封装220的连接是非永久性的可分离的连接。
配套部件封装220可以包括处理器的功能配套部件，例如存储器IC、现场可编程门阵列(FPGA)、输入-输出(I/O)控制器等。在一些示例中，配套部件是功率部件，例如电压调节器IC或电压调节器电路。配套部件封装220可以为处理器IC 216提供受调节的电压供应，从而向处理器IC 216提供顶侧功率输送。电压调节器电路可以是转换器电路。在某些示例中，电压转换器电路使用脉冲宽度调制来生成受调节的电压供应。
图6A是LMI的另一个示例的侧视图的图示。在该示例中，配套部件封装包括电压调节器电路的一部分。处理器IC 216可以包括更多的电压调节器电路，但是电压调节器电路可以使用未包括在处理器IC 216中的分立部件。可以使用LMI连接这些分立部件。在图6A的示例中，电压调节器电路可以是开关转换器电路并且分立部件可以包括电感器632和功率场效应晶体管(FET)634。每个分立部件使用液态金属阱阵列636、637连接到封装基板222，液态金属阱阵列636、637包括两侧的液态金属阱以连接到封装基板222的导电柱和分立部件。
在图6B的示例中，每个分立部件使用液态金属阱阵列636、637连接到封装基板222，液态金属阱阵列636、637包括一侧的液态金属阱以连接到分立部件的导电柱并连接到封装基板222的接触焊盘。图6A、6B中的方法消除了与作为封装成本的部分的配套部件相关联的良率损失问题，并且允许在现场修复和更换配套部件。这种LMI方法允许放置由于可靠性关切而通常不考虑直接集成在封装上的部件。LMI的非永久性连接与直接焊接附接的电特性也允许顶侧的信号引出选项。
图7A是LMI的另一个示例的侧视图的图示。高速I/O(HSIO)连接器740或这样的连接器的部分直接附着到配套部件封装720的封装上。HSIO连接器740可以是电连接或光连接，并且可以被包括在HSIO通道中。配套部件封装720使用包括两侧的液态金属阱的液态金属阱阵列326连接到封装基板222。在图7B中，配套部件封装720使用包括一侧的液态金属阱的液态金属阱阵列526连接到封装基板222。液态金属阱阵列526连接到封装基板222。到HSIO连接器的顶侧连接减少了需要通过封装的底侧引出到母板的连接的数量。由于用于HSIO的配套IC连接是非永久性的和可分离的，因此在发生故障的情况下可以容易地更换配套IC。
图8是形成包括LMI的电子装置的方法800的示例的流程图。电子装置可以包括SoC。在框805处，将处理器集成电路(IC)放置在IC封装基板的第一表面上。处理器IC可以包括一个或多个处理器。处理器IC可以是CPU或图形处理器单元(GPU)。处理器IC可以被包括在包括导电封装互连的处理器封装基板中，并且处理器IC电连接到封装互连。
在框810处，将液态金属阱阵列的第一表面附接到IC封装基板的第一表面。在一些示例中，液态金属阱阵列包括两侧的液态金属阱，并且液态金属阱阵列的第一表面附接到导电柱(例如，引脚)，所述导电柱附接到IC封装基板的第一表面。在一些示例中，液态金属阱阵列可以包括一侧的液态金属阱，并且液态金属阱阵列的第一表面使用焊料附接到IC封装基板的第一表面的接触焊盘。
在框815处，将配套部件附接到液态金属阱阵列的第二表面。配套部件可以是封装的配套部件，其包括附接到位于液态金属阱阵列的第二表面上的液态金属阱的导电柱。
本文描述的LMI方法带来了改进的片上系统组件的良率损失，因为可以容易地移除和更换有缺陷的配套部件，由此降低了整体封装成本。LMI方法提供了与在处理器封装上的部件之间的直接焊接连接等同的电性能，而无需永久性的直接焊接应用。此外，由于配套部件可以有成本效益地附接到处理器，计算密度得到改进。
图9是内插器上系统组件的示例的侧视图的图示。处理器封装916附接到具有液态金属阱阵列106的LMI内插器942。液态金属阱阵列106可以包括两侧的液态金属阱，或者液态金属阱阵列106可以包括一侧的液态金属阱，其中液态金属阱阵列附接到内插器942。使用焊料凸块941将配套部件封装也附接到内插器942。处理器封装916作为功能块直接附接到内插器942，并且内插器942的液态金属阱阵列106使用引脚栅格阵列插座108附接到母板104。因此，引脚栅格阵列插座108和内插器942之间的连接是可分离的非永久性的连接。处理器封装916可以以一个引脚间距附接到内插器942，并且内插器942可以以另一引脚间距附接到母板104。为了优化处理器尺寸，该内插器上系统组件消除了母板间距限制与处理器间距之间的影响。
在架构中并入内插器还允许在处理器附近添加配套部件(例如，存储器、FPGA、VR模块、HSIO等)。配套部件可以与处理器封装916相邻地共同位于内插器942上，而不没有增加在到母板104的互连上的引脚数的额外负担。内插器942包括互连928，以将配套部件电连接到处理器。在某些示例中，内插器互连可以包括管芯到管芯桥接器。
图10是图9的示例性组件的图示，其中添加了散热器112和机械负载机构114(例如，夹具)。由于液态金属阱阵列106，LMI内插器942与传统的LGA插座方法相比具有更低的机械负载要求。这允许减少的机械禁用区域，从而释放母板104上的空间。
图11是内插器上系统组件的示例的侧视图的图示。内插器942包括位于底表面上的液态金属阱阵列106，并且内插器942使用如图9中的引脚栅格阵列插座108将处理器封装916附接到母板104。内插器942包括位于顶表面上的另一个液态金属阱阵列526。在图11的示例中，第二液态金属阱阵列526包括一侧的液态金属阱以连接到配套部件封装220的导电柱311。第二液态金属阱阵列526可以包括位于顶表面上的封盖310。在一些示例中，第二液态金属阱阵列526包括两侧的液态金属阱以连接到配套部件封装220的导电柱311和内插器942的顶表面上的引脚(未示出)。两侧的液态金属阱可以包括位于第二液态金属阱阵列526的底表面上的封盖310。
图11的示例中的配套部件的非永久性连接允许在发生故障的情况下容易地更换配套部件。因此，配套部件的良率损失不会增加处理器系统的成本。此外，因为液态金属阱与焊料凸块具有相同的电特性，所以配套部件、处理器和母板之间的电功能性不会改变。
不同的功能拓扑可以通过选择放置在内插器942上的部件装置连同处理器封装916的一个或多个处理器来实现。类似于图3和图4的示例，配套部件可以是类似于FPGA、存储器或I/O控制器的功能配套装置。图12是内插器上处理器系统组件的图示，其中配套部件包括作为处理器封装916的处理器的配套存储器的存储器IC 1220。
配套部件可以是配套功率部件。图13是内插器上处理器系统组件的图示，其中配套部件是为处理器封装916提供基本的或额外的功率的配套电压调节器电路1320。图14是内插器上处理器系统架构的图示，其中配套部件提供用于改进的信号完整性性能的与处理器封装916共同放置的近堆叠HSIO连接1420。这些非限制性示例表明，使用内插器942允许在内插器942上对不同的配套装置进行组合以创建不同的内插器上系统架构，而不增加来自各个配套部件的良率损失。
图15是内插器上系统架构的示例的图示，其中处理器的多个配套部件被包括在内插器942上。配套部件包括配套电压调节器电路1320、存储器IC 1220和近堆叠HSIO连接1420。内插器942包括位于顶表面上的多个液态金属阱阵列526A、526B、526C以将配套部件附接到内插器942。与附接到引脚栅格阵列插座108的液态金属阱阵列106相比，附接到内插器942的顶表面的液态金属阱阵列具有更细的间距并且可以具有与处理器封装916相同的间距。
图16是内插器上系统架构的示例的侧视图的图示，其中内插器使用LMI附接到多个印刷电路板(PCB)。该系统包括附接到内插器942的处理器封装916。使用液态金属阱阵列526A、526B将多个配套部件附接到内插器的顶表面。内插器942的底表面上的液态金属阱阵列106连接到两个引脚栅格阵列插座108。液态金属阱阵列106中的一些液态金属阱附接到引脚栅格阵列插座中的一个引脚栅格阵列插座，并且液态金属阱阵列106中的一些液态金属阱附接到另一个引脚栅格阵列插座。引脚栅格阵列插座108连接到PCB。PCB可以是不同的母板。在图16的示例中，PCB是片板(tile board)，包括存储器片板1646和I/O片板1648。存储器片板1646包括系统存储器1630，并且I/O片板1648可以包括一个或多个I/O装置1674。
内插器上系统提供用于分解传统的服务器的平铺架构，其中内插器上系统提供主要的计算功能。平铺架构允许更小的配套板，而不是更传统的针对架构的单一母板方法。这种方法简化了母板架构方法。板的良率损失得到改进，从而为目标应用提供了将不同的板的组合与单一的内插器相结合的机会。因为液态金属阱阵列106提供了内插器942和片板之间的非永久性连接，所以系统存储器1630或I/O装置1674的良率损失不影响内插器上处理器系统封装的良率。
图17是包括LMI的系统的另一个示例的侧视图的图示。该系统包括背对背连接的内插器1750。在图17的示例中，母板被用作内插器1750。内插器1750包括导电内插器互连1748，并且处理器封装916附接到内插器1750的一个表面和内插器互连1748。图17的示例示出了内插器1750上的两个处理器封装，但是可以将任何昂贵的电子装置封装附接到内插器1750并且内插器上的装置可以彼此不同。系统存储器1730与处理器封装916附接到内插器的同一表面。LMI连接内插器1750。LMI是夹层型的连接，并且允许背对背系统构造以改进整体计算密度。
内插器均包括位于内插器的与处理器封装916相对的表面上的液态金属阱阵列1706。液态金属阱阵列1706可以包括两侧的液态金属阱，或者液态金属阱阵列1706可以包括一侧的液态金属阱，其中液态金属阱阵列使用焊料凸块附接到内插器1750。每个内插器1750包括连接到内插器互连的导电柱1711。一个内插器的液态金属阱阵列1706附接到另一个内插器的导电柱1711。应当注意的是，无论液态金属阱阵列1706包括一侧的液态金属阱还是包括两侧的液态金属阱，背对背LMI为非永久性连接。
图18是制作具有内插器上系统架构的电子装置的方法的示例的流程图。电子装置可以是具有本文描述的内插器上系统组件的任何装置。在框1805处，将处理器封装放置在内插器的第一表面(例如，顶表面)上。内插器可以由PCB材料(例如，FR4)或陶瓷材料制成。内插器包括导电内插器互连，并且处理器封装电连接到内插器互连。
在框1810处，将第一液态金属阱阵列的第一表面附接到内插器的第二表面(例如，底表面)和内插器互连。在框1815处，将第二液态金属阱阵列的第一表面附接到内插器的第一表面和内插器互连。第一液态金属阱阵列和第二液态金属阱阵列中的一者或两者可以包括一侧的液态金属阱或两侧的液态金属阱。
在框1820处，将配套部件封装附接到第二液态金属阱阵列的第二表面。配套部件封装包括处理器封装的处理器的配套部件，并且可以包括本文描述的任何配套部件。
图19是包括LMI的电子系统的另一个示例的侧视图的图示。系统包括附接到液态金属阱阵列106的处理器封装916。因为液态金属阱阵列106与传统的永久性连接方法相比具有更低的机械负载要求，所以机械禁用区域减少，从而释放了母板1904上的空间。液态金属阱阵列106可以附接到引脚栅格阵列插座1908的引脚1952，可以将引脚栅格阵列插座1908制作得更大以容纳多个封装。引脚栅格阵列插座1908使用焊料凸块1954附接到母板1904。系统包括配套部件封装220，可以使用另一个液态金属阱阵列1926将配套部件封装220放置为处理器封装916相邻。这允许改进的信号完整性，因为缩短了布线长度。然而，电信号在处理器封装916和配套部件封装220之间通过母板1904，这使母板1904复杂化并且增加了装置之间的延迟。
图20是具有内插器上系统架构的电子系统的另一个示例的侧视图的图示。图19的引脚栅格阵列插座主体通过由引脚栅格电路板替换引脚载体而被转换成内插器2042。通过这样做，内插器2042可以被设计成具有电功能性。如果引脚栅格阵列插座结合了具有电功能性的内插器，则功能可以从母板2004转移到引脚栅格插座内插器2042，这简化了母板2004。
处理器封装916和液态金属阱阵列106附接到内插器的引脚2052。内插器2042可以包括位于底表面上的接触焊盘，并且内插器2042可以使用焊料凸块2054附接到母板。系统包括附接到内插器2042的第二液态金属阱阵列2026。配套部件封装220使用导电柱2011连接到液态金属阱阵列2026。系统包括直接附接到内插器2042的另一个配套部件封装2020。可以包括机械负载机构114以提供机械固位。
液态金属阱阵列106、液态金属阱阵列2026和焊料凸块2054中的每个的间距可以不同。液态金属阱阵列2026的间距可以比液态金属阱阵列106的间距细，液态金属阱阵列106的间距比到母板2004的连接的间距细。内插器2042可以包括导电互连2048以提供处理器封装916、配套部件封装220、2020和母板2004之间的间距转换。这消除了母板制造限制与封装边界条件之间的影响。
液态金属阱阵列106和液态金属阱阵列2026分别为处理器封装916和配套部件封装220提供非永久性连接。液态金属阱阵列两者中的任一者可以是一侧的或两侧的液态金属阱阵列。如果液态金属阱阵列106是两侧的液态金属阱阵列，则处理器封装916可以包括附接到液态金属阱阵列106的液态金属阱的导电柱。如果液态金属阱阵列106是一侧的液态金属阱阵列，则处理器封装916可以包括附接到液态金属阱阵列106的接触焊盘的接触焊盘。一侧的液态金属阱阵列的接触焊盘为液态金属阱阵列的液态金属阱提供电连续性。
如果液态金属阱阵列2026是两侧的液态金属阱阵列，则内插器2042可以包括附接到液态金属阱阵列2026的液态金属阱的导电柱。如果液态金属阱阵列2026是一侧的液态金属阱阵列，则内插器2042可以包括附接到液态金属阱阵列2026的接触焊盘的接触焊盘。
配套部件封装220、2020将处理器配套功能从母板2004转移到内插器2042。通过配套部件的具体功能可以永久地附接到内插器2042，或者可以使用可分离的连接来附接配套部件。图21是内插器上系统架构的示例的图示，其中配套部件封装220、2020包括电压调节器电路1320。图22是内插器上系统架构的示例的图示，其中配套部件封装220、2020包括一个或多个存储器IC 1220。在一些示例中，配套部件封装220、2020包括FPGA。在一些示例中，配套部件封装220、2020包括近堆叠HSIO连接。
图20中的配套部件封装220、2020可以包括不同的配套部件。图23是内插器上系统架构的示例的图示，其中，配套部件封装220包括处理器IC的配套电压调节器电路1320，并且配套部件封装2020包括配套近堆叠HSIO连接1420。两个以上的部件封装可以被包括在内插器2042上，并且可以使用液态金属阱阵列将部件封装的任何组合附接到内插器2042或永久地附接到内插器2042(例如，使用焊料)。
内插器上系统的这种方法允许采用引脚栅格插座内插器和母板之间的公共母板占用面积来使用不同的互连组合，由此采用单一母板引入不同级的性能。采用内插器上系统方法引入焊接层级允许随后集成引脚栅格插座内插器，并且提供了即插即用架构，该即插即用架构允许从母板的公共基础平台集中的功能性。
图24是制作具有内插器上系统架构的电子系统的方法的另一个示例的流程图。电子装置可以是具有本文所描述的内插器上系统组件的装置中的任何装置，例如图20的电子系统。在框2405处，将第一液态金属阱阵列的顶表面附接到处理器封装。处理器封装包括至少一个处理器IC。第一液态金属阱阵列可以是两侧的第一液态金属阱阵列。第一液态金属阱阵列可以包括位于其顶表面和底表面上的封盖，以将液态金属保持在液态金属阱中。处理器封装可以包括导电柱，并且导电柱附接到液态金属阱。第一液态金属阱阵列可以是一侧的第一液态金属阱阵列，其包括仅在一个表面上的封盖，并且可以包括在另一个表面上的接触焊盘。处理器封装可以包括接触焊盘，并且接触焊盘永久地附接到第一液态金属阱阵列的接触焊盘。
在框2410处，将第一液态金属阱阵列的底表面附接到内插器的顶表面。内插器可以是引脚阵列插座内插器，并且第一液态金属阱阵列的液态金属阱附接到引脚。内插器包括一层或多层的导电互连。第一液态金属阱阵列提供了处理器封装与内插器互连之间的电连续性。
在框2415处，将内插器的底表面附接到PCB。PCB可以是母板。到PCB的附接可以是永久性附接(例如通过使用焊料凸块)。该附接提供了内插器互连与PCB的一层或多层互连之间的电连续性。
在框2420处，将第二液态金属阱阵列附接到内插器的顶表面。第二液态金属阱阵列可以是两侧的第一液态金属阱阵列。第二液态金属阱阵列可以包括位于其顶表面和底表面上的封盖，以将液态金属保持在液态金属阱中。导电柱可以设置在内插器的顶表面上，从而附接到第二液态金属阱阵列的液态金属阱。第二液态金属阱阵列可以是一侧的第一液态金属阱阵列，其包括仅在顶表面上的封盖，并且可以包括在底表面上的接触焊盘。接触焊盘可以设置在内插器的顶表面上，从而附接到第二液态金属阱阵列的接触焊盘。
在框2425处，将配套部件封装附接到第二液态金属阱阵列的顶表面。配套部件封装可以包括导电柱，从而附接到第二液态金属阱阵列的液态金属阱。配套部件封装包括一个或多个处理器IC的配套部件。第二液态金属阱阵列附接到内插器互连。内插器互连和液态金属阱阵列在配套部件和处理器封装的一个或多个处理器IC之间提供电连续性。
在某些示例中，配套封装的导电柱的间距与处理器封装的间距相同。在某些示例中，配套封装的导电柱的间距、内插器的引脚的间距以及母板的连接的间距可以都不相同。配套封装的导电柱的间距可以比内插器的引脚的间距细，并且内插器的引脚的间距可以比母板的连接的间距细。因此，内插器提供处理器封装、配套部件封装和母板之间的间距转换。
图25示出了系统级图，描绘了可以包括上文描述的液态金属互连LMI的电子装置(例如，系统)和/或方法的示例。在一个实施例中，系统2500包括但不限于：台式计算机、膝上型计算机、上网本、平板电脑、笔记本计算机、个人数字助理(PDA)、服务器、工作站、蜂窝电话、移动计算装置、智能手机、互联网设备或任何其他类型的计算装置。在一些实施例中，系统2500包括片上系统(SOC)系统。在一些实施例中，系统2500包括内插器上系统的系统。
在一个实施例中，处理器2510具有一个或多个处理器核心2512和2512N，其中2512N代表处理器2510内部的第N个处理器核心，其中N是正整数。在一个实施例中，系统2500包括多个处理器，多个处理器包括2510和2505，其中处理器2505具有与处理器2510的逻辑单元相似或相同的逻辑单元。在一些实施例中，处理器核心2512包括但不限于：用于获取指令的预获取逻辑单元、用于解码指令的解码逻辑单元、用于执行指令的执行逻辑单元等。在一些实施例中，处理器2510具有用于将用于系统2500的指令和/或数据缓存的高速缓存存储器2516，。高速缓存存储器2516可以被组织成包括一级或多级的高速缓存存储器的分级结构。
在一些实施例中，处理器2510包括存储器控制器2514，其可操作以执行使处理器2510能够访问包括易失性存储器2532和/或非易失性存储器2534的存储器2530并与之通信的功能。在一些实施例中，处理器610与配套部件(例如存储器2530和芯片组2520)耦合。处理器2510还可以耦合到无线天线2578以与被配置为传输和/或接收无线信号的任何装置通信。在一个实施例中，用于无线天线2578的接口根据但不限于IEEE 802.11标准及其相关系列、家用插头AV(HPAV)、超宽带(UWB)、蓝牙、WiMax或任何无线通信协议的形式进行操作。
在一些实施例中，易失性存储器2532包括但不限于：同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)、RAMBUS动态随机存取存储器(RDRAM)和/或任何其他类型的随机存取存储器装置。非易失性存储器2534包括但不限于：闪速存储器、相变存储器(PCM)、只读存储器(ROM)、电可擦可编程只读存储器(EEPROM)或任何其他类型的非易失性存储器装置。
存储器2530存储将由处理器2510执行的信息和指令。在一个实施例中，存储器2530还可以在处理器2510正在执行指令时存储临时变量或其他中间信息。在所示实施例中，芯片组2520经由点对点(PtP或P-P)接口2517和2522与处理器2510连接。芯片组2520使处理器2510能够连接到系统2500中的其他元件。在示例性系统的一些实施例中，接口2517和2522根据诸如
Figure BDA0003979512380000081
快速路径互连(QuickPath Interconnect，QPI)等的PtP通信协议进行操作。在其他实施例中，可以使用不同的互连。
在一些实施例中，芯片组2520可操作以与处理器2510、2505、显示装置2540和其他装置通信，所述其他装置包括总线桥2572、智能电视2576、I/O装置2574、非易失性存储器2560、存储介质(例如一个或多个大容量存储装置)2562、键盘/鼠标2564、网络接口2566和各种形式的消费电子产品2577(例如，PDA、智能手机、平板电脑等)等。在一个实施例中，芯片组2520通过接口2524与这些装置耦合。芯片组2520也可以耦合到无线天线2578以与被配置为传输和/或接收无线信号的任何装置通信。在一个示例中，芯片组中的部件的任何组合可以被如本公开中描述的连续柔性屏蔽件分隔开。
芯片组2520经由接口2526连接到显示装置2540。显示器2540可以是例如液晶显示器(LCD)、发光二极管(LED)阵列、有机发光二极管(OLED)阵列或任何其他形式的视觉显示装置。在示例性系统的一些实施例中，处理器2510和芯片组2520被合并到单一SOC中。此外，芯片组2520连接到一个或多个总线2550和2555，总线2550和2555将各个系统元件(例如I/O装置2574、非易失性存储器2560、存储介质2562、键盘/鼠标2564和网络接口2566)互连。总线2550和2555可以经由总线桥2572互连在一起。
在一个实施例中，大容量存储装置2562包括但不限于：固态驱动器、硬盘驱动器、通用串行总线闪存驱动器或任何其他形式的计算机数据存储介质。在一个实施例中，网络接口2566由任何类型的众所周知的网络接口标准来实施，其包括但不限于：以太网接口、通用串行总线(USB)接口、外围组件互连(PCI)快速接口、无线接口和/或任何其他适当类型的接口。在一个实施例中，无线接口根据但不限于IEEE 802.11标准及其相关系列、家用插头AV(HPAV)、超宽带(UWB)、蓝牙、WiMax或任何形式的无线通信协议来操作。
尽管图25示出的模块被描绘为系统2500内的单独的块，但是由这些块中的一些块执行的功能可以被集成在单一半导体电路内或者可以使用两个或更多个单独的集成电路来实施。例如，尽管高速缓存存储器2516被描绘为处理器2510内的单独的块，但是高速缓存存储器2516(或2516的选定方面)可以并入到处理器核心2512中。
为了更好地说明本文中公开的方法和设备，在此提供了实施例的非限制性列表：
示例1包括主题(例如电子系统)，该主题包括：内插器，内插器包括导电内插器互连、第一内插器表面和第二内插器表面；处理器封装，处理器封装包括至少一个处理器集成电路(IC)，处理器封装附接到第一内插器表面并且电连接到内插器互连；第一液态金属阱阵列，第一液态金属阱阵列包括附接到第二内插器表面和内插器互连的多个液态金属阱；第二液态金属阱阵列，第二液态金属阱阵列包括附接到第一内插器表面和内插器互连的第一阵列表面；以及配套部件封装，配套部件封装附接到第二液态金属阱阵列的第二阵列表面，其中，配套部件封装包括处理器IC的配套部件。
在示例2中，示例1的主题可选地包括：母板，该母板包括母板互连；并且其中，第一液态金属阱阵列的间距与母板互连的间距相匹配，并且第二液态金属阱阵列的间距是比第一液态金属阱阵列的间距更细的间距。
在示例3中，示例1和2中的一者或两者的主题可选地包括：第二液态金属阱阵列的液态金属阱附接到位于第一内插器表面上的导电柱和配套部件封装的导电柱。
在示例4中，示例1-3中的一个或任何组合的主题可选地包括：第二液态金属阱阵列包括位于第一阵列表面上的固态金属接触焊盘，固态金属接触焊盘使用焊料凸块附接到第一内插器表面；并且第二液态金属阱阵列的液态金属阱在第二液态金属阱阵列的第二阵列表面处附接到配套部件封装的导电柱。
在示例5中，示例1-4中的一个或任何组合的主题可选地包括：配套部件封装包括存储器IC。
在示例6中，示例1-5中的一个或任何组合的主题可选地包括：配套部件封装包括现场可编程门阵列(FPGA)。
在示例7中，示例1-6中的一个或任何组合的主题可选地包括：配套部件封装包括电压调节器IC。
在示例8中，示例1-7中的一个或任何组合的主题可选地包括：配套部件封装包括电压调节器电路的至少一个电路部件。
在示例9中，示例1-8中的一个或任何组合的主题可选地包括：配套部件封装包括高速输入-输出(HSIO)连接器。
在示例10中，示例1-9中的一个或任何组合的主题可选地包括：附接到第一内插器表面的多个液态金属阱阵列，其中，附接到第一内插器表面的多个液态金属阱阵列具有比附接到第二内插器表面的第一液态金属阱阵列更细的间距；以及多个配套部件封装，该多个配套部件封装附接到多个液态金属阱阵列，该多个液态金属阱阵列附接到第一内插器表面。
在示例11中，示例1-10中的一个或任何组合的主题可选地包括：引脚栅格插座，该引脚栅格插座在引脚栅格插座的第一侧附接到第一液态金属阱阵列，并且在引脚栅格插座的第二侧附接到印刷电路板(PCB)；并且其中，第一液态金属阱阵列的间距与引脚栅格插座的引脚间距相匹配，并且第二液态金属阱阵列的间距是比第一液态金属阱阵列的间距更细的间距。
在示例12中，示例1-11中的一个或任何组合的主题可选地包括：多个引脚栅格插座，每个引脚栅格插座在引脚栅格插座的第一侧附接到第一液态金属阱阵列的多个液态金属阱的一部分，并且在引脚栅格插座的第二侧附接印刷电路板(PCB)。
示例13包括主题(例如形成电子装置的方法)，或者可以可选地与示例1-12中的一个或任何组合相组合以包括这样的主题，包括：将处理器封装放置在内插器的第一内插器表面上，内插器包括导电内插器互连，并且处理器封装电连接到内插器互连；将第一液态金属阱阵列的第一表面附接到第二内插器表面和内插器互连；将第二液态金属阱阵列的第一阵列表面附接到第一内插器表面和内插器互连；以及将配套部件封装附接到第二液态金属阱阵列的第二阵列表面。配套部件封装包括处理器封装的处理器的配套部件。
在示例14中，示例13的主题可选地包括：将第一液态金属阱阵列附接到母板，并且第一液态金属阱阵列的间距与母板互连的间距相匹配，并且第二液态金属阱阵列的间距是比第一液态金属阱阵列的间距更细的间距。
在示例15中，示例13和14中的一者或两者的主题可选地包括：将导电柱设置在第一内插器上，其中，导电柱电连接到内插器互连，并且将第二液态金属阵列的液态金属阱附接到第一内插器表面上的导电柱。
在示例16中，示例13-15中的一个或任何组合的主题可选地包括：将接触焊盘设置在第一内插器表面上，其中，接触焊盘电连接到内插器互连，并且将第二液态金属阵列的第一阵列表面附接到第一内插器表面上的接触焊盘。
示例17包括主题(例如电子系统)，或者可以可选地与示例1-16中的一个或任何组合相组合以包括这样的主题，包括：第一内插器，第一内插器包括导电内插器互连；第一处理器封装，第一处理器封装包括至少一个处理器集成电路(IC)，处理器封装附接到第一内插器的第一表面并且连接到第一内插器互连；第一液态金属阱阵列，第一液态金属阱阵列包括多个液态金属阱，多个液态金属阱附接到第一内插器的第二表面并且连接到第一内插器互连；第二内插器，第二内插器包括导电互连；IC封装，IC封装附接到第二内插器的第一表面并且连接到第二内插器互连；第二液态金属阱阵列，第二液态金属阱阵列包括多个液态金属阱，多个液态金属阱附接到第二内插器的第二表面并且连接到第二内插器互连；并且第一液态金属阱阵列附接到第二内插器的第二表面并连接到第二内插器互连，并且第二液态金属阱阵列附接到第一内插器的第二表面并连接到第一内插器互连。
在示例18中，示例17的主题可选地包括：第一内插器和第二内插器是第一母板和第二母板。
在示例19中，示例17和18中的一者或两者的主题可选地包括：处理器IC的配套部件，该配套部件附接到第一内插器的第一表面并且连接到第一内插器互连。
在示例20中，示例17-19中的一个或任何组合的主题可选地包括：第二内插器的IC封装是包括第二处理器IC的第二处理器封装，并且第二内插器包括第二处理器IC的配套部件，该配套部件附接到第二内插器的第一表面并且连接到第二内插器互连。
在示例21中，示例17-20中的一个或任何组合的主题可选地包括：第一液态金属阱阵列和第二液态金属阱阵列的多个液态金属阱是两侧的液态金属阱。
在示例22中，示例17-21中的一个或任何组合的主题可选地包括：第一液态金属阱阵列和第二液态金属阱阵列的多个液态金属阱是一侧的液态金属阱；第一液态金属阱阵列的第一表面使用焊料凸块附接到第一内插器的第二表面，并且第一液态金属阱阵列的多个液态金属阱附接到第二内插器的第二表面的导电柱；并且第二液态金属阱阵列的第一表面使用焊料凸块附接到第一内插器的第二表面，并且第二液态金属阱阵列的多个液态金属阱附接到第一内插器的第二表面的导电柱。可以以任何排列或组合对这些非限制性实施例进行组合。
在本说明书通篇中，多个实例可以实施被描述为单一实例的部件、操作或结构。尽管一种或多种方法的各个操作被示出和描述为单独的操作，但是可以同时执行各个操作中的一个或多个操作，并且不要求以示出的顺序执行操作。在示例性构造中呈现为单独的部件的结构和功能性可以以组合的结构或部件实施。类似地，呈现为单一部件的结构和功能性可以以单独的部件实施。这些和其他变化、修改、添加和改进落入本文主题的范围内。
尽管已经参照具体示例性实施例描述了发明性主题的概述，但是可以对这些实施例作出各种修改和改变而不背离本公开的实施例的更广泛的范围。在本文中可以分别地或共同地通过术语“发明”来引用发明性主题的这样的实施例，这仅是为了方便，并且无意将本申请的范围自愿限制于任何单一的公开或发明性概念(如果事实上有一个以上被公开)。
对本文中所示的实施例进行了充分详细的描述，以使本领域技术人员能够实施所公开的教导。可以使用其他实施例并从其衍生出其他实施例，使得可以在不脱离本公开的范围的情况下作出结构和逻辑的替换和改变。因此，具体实施方式不应被理解为具有限制性含义，并且各种实施例的范围仅由所附权利要求以及这些权利要求所享有的等同物的全部范围来限定。
如本文所使用的，术语“或”可以被解释为包括或排他的含义。此外，可以为在本文中被描述为单一实例的资源、操作或结构提供多个实例。此外，各种资源、操作、模块、引擎和数据存储之间的边界在某种程度上是任意的，并且在具体说明性构造的上下文中示出了特定操作。可以设想其他功能性的分配并且其可以落入本公开的各种实施例的范围内。通常，在示例性构造中呈现为单独的资源的结构和功能性可以以组合的结构或资源实施。类似地，呈现为单一资源的结构和功能性可以以单独的资源实施。这些和其他变化、修改、添加和改进落入如所附权利要求代表的本公开的实施例的范围内。因此，说明书和附图将被认为具有说明性的而非限制性的含义。
处于解释的目的，已经参照具体的示例性实施例对前述描述进行了描述。然而，上述说明性论述并不旨在穷举或将可能的示例性实施例限制为所公开的精确形式。鉴于上述教导，许多修改和变化是可能的。选择和描述示例性实施例是为了最好地解释所涉及的原理及其实际应用，从而使本领域的其他技术人员能够最好地利用具有适合于预期的特定用途的各种修改的各种示例性实施例。
还应当理解，尽管术语“第一”、“第二”等在本文中可以用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，可以将第一接触部称为第二接触部，并且类似地，可以将第二接触部称为第一接触部，而不脱离本示例性实施例的范围。第一接触部和第二接触部都是接触部，但它们不是同一个接触部。
在本文的示例性实施例的描述中使用的术语仅出于描述特定示例性实施例的目的并且不旨在进行限制。如在示例性实施例和所附示例的描述中使用的，除非上下文另有明确指示，否则单数形式“一”和“所述”旨在也包括复数形式。还将理解的是，如本文使用的术语“和/或”是指并且涵盖一个或多个相关列举项目的任何和所有的可能的组合。将进一步理解的是，当在本说明书中使用时，术语“包含”和/或“包含有”指定了所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、部件和/或它们的组。

Claims (22)

1.一种电子系统，包括：
内插器，所述内插器包括导电内插器互连、第一内插器表面和第二内插器表面；
处理器封装，所述处理器封装包括至少一个处理器集成电路(IC)，所述处理器封装附接到所述第一内插器表面并且电连接到所述内插器互连；
第一液态金属阱阵列，所述第一液态金属阱阵列包括附接到所述第二内插器表面和所述内插器互连的多个液态金属阱；
第二液态金属阱阵列，所述第二液态金属阱阵列包括附接到所述第一内插器表面和所述内插器互连的第一阵列表面；以及
配套部件封装，所述配套部件封装附接到所述第二液态金属阱阵列的第二阵列表面，其中，所述配套部件封装包括所述处理器IC的配套部件。
2.根据权利要求1所述的电子系统，包括：
母板，所述母板包括母板互连；并且
其中，所述第一液态金属阱阵列的间距与所述母板互连的间距相匹配，并且所述第二液态金属阱阵列的间距是比所述第一液态金属阱阵列的所述间距更细的间距。
3.根据权利要求1所述的电子系统，其中，所述第二液态金属阱阵列的所述液态金属阱附接到位于所述第一内插器表面上的导电柱并附接到所述配套部件封装的导电柱。
4.根据权利要求1所述的电子系统，
其中，所述第二液态金属阱阵列包括位于所述第一阵列表面上的固态金属接触焊盘，所述固态金属接触焊盘使用焊料凸块附接到所述第一内插器表面；并且
其中，所述第二液态金属阱阵列的所述液态金属阱在所述第二液态金属阱阵列的所述第二阵列表面处附接到所述配套部件封装的导电柱。
5.根据权利要求1所述的电子系统，其中，所述配套部件封装包括存储器IC。
6.根据权利要求1所述的电子系统，其中，所述配套部件封装包括现场可编程门阵列(FPGA)。
7.根据权利要求1所述的电子系统，其中，所述配套部件封装包括电压调节器IC。
8.根据权利要求1所述的电子系统，其中，所述配套部件封装包括电压调节器电路的至少一个电路部件。
9.根据权利要求1所述的电子系统，其中，所述配套部件封装包括电路封装，所述电路封装包括高速输入-输出(HSIO)连接器。
10.根据权利要求1所述的电子系统，包括：
多个液态金属阱阵列，所述多个液态金属阱阵列附接到所述第一内插器表面，其中，附接到所述第一内插器表面的所述多个液态金属阱阵列具有比附接到所述第二内插器表面的所述第一液态金属阱阵列更细的间距；以及
多个配套部件封装，所述多个配套部件封装附接到所述多个液态金属阱阵列，所述多个液态金属阱阵列附接到所述第一内插器表面。
11.根据权利要求1所述的电子系统，包括：
引脚栅格插座，所述引脚栅格插座在所述引脚栅格插座的第一侧上附接到所述第一液态金属阱阵列，并且在所述引脚栅格插座的第二侧上附接到印刷电路板(PCB)；
其中，所述第一液态金属阱阵列的间距与所述引脚栅格插座的引脚间距相匹配，并且所述第二液态金属阱阵列的间距是比所述第一液态金属阱阵列的所述间距更细的间距。
12.根据权利要求1-11中任何一项所述的电子系统，包括多个引脚栅格插座，每个引脚栅格插座在所述引脚栅格插座的第一侧上附接到所述第一液态金属阱阵列的所述多个液态金属阱的一部分，并且在所述引脚栅格插座的第二侧上附接到印刷电路板(PCB)。
13.一种形成电子装置的方法，所述方法包括：
将处理器封装放置在内插器的第一内插器表面上，所述内插器包括导电内插器互连，并且所述处理器封装电连接到所述内插器互连；
将第一液态金属阱阵列的第一表面附接到第二内插器表面和所述内插器互连；
将第二液态金属阱阵列的第一阵列表面附接到所述第一内插器表面和所述内插器互连；以及
将配套部件封装附接到所述第二液态金属阱阵列的第二阵列表面，其中，所述配套部件封装包括针对所述处理器封装的处理器的配套部件。
14.根据权利要求13所述的方法，包括：
将所述第一液态金属阱阵列附接到母板；并且
其中，所述第一液态金属阱阵列的间距与所述母板的互连的间距相匹配，并且所述第二液态金属阱阵列的间距是比所述第一液态金属阱阵列的所述间距更细的间距。
15.根据权利要求13所述的方法，包括：
将导电柱设置在所述第一内插器表面上，其中，所述导电柱电连接到所述内插器互连；并且
其中，附接所述第二液态金属阵列的所述第一阵列表面包括将所述第二液态金属阵列的所述液态金属阱附接到所述第一内插器表面上的所述导电柱。
16.根据权利要求13-15中任何一项所述的方法，包括：
将接触焊盘设置在所述第一内插器表面上，其中，所述接触焊盘电连接到所述内插器互连；并且
其中，附接所述第二液态金属阵列的所述第一阵列表面包括将所述第二液态金属阵列的所述第一阵列表面附接到所述第一内插器表面上的所述接触焊盘。
17.一种电子系统，包括：
第一内插器，所述第一内插器包括导电内插器互连；
第一处理器封装，所述第一处理器封装包括至少一个处理器集成电路(IC)，所述处理器封装附接到所述第一内插器的第一表面并且连接到所述第一内插器互连；
第一液态金属阱阵列，所述第一液态金属阱阵列包括多个液态金属阱，所述多个液态金属阱附接到所述第一内插器的第二表面并且连接到所述第一内插器互连；
第二内插器，所述第二内插器包括导电互连；
IC封装，所述IC封装附接到所述第二内插器的第一表面并且连接到所述第二内插器互连；
第二液态金属阱阵列，所述第二液态金属阱阵列包括多个液态金属阱，所述多个液态金属阱附接到所述第二内插器的第二表面并且连接到所述第二内插器互连；并且
其中，所述第一液态金属阱阵列附接到所述第二内插器的所述第二表面并连接到所述第二内插器互连，并且所述第二液态金属阱阵列附接到所述第一内插器的所述第二表面并连接到所述第一内插器互连。
18.根据权利要求17所述的电子系统，其中，所述第一内插器和所述第二内插器是第一母板和第二母板。
19.根据权利要求17所述的电子系统，包括针对所述处理器IC的配套部件，针对所述处理器IC的所述配套部件附接到所述第一内插器的所述第一表面并且连接到所述第一内插器互连。
20.根据权利要求17所述的电子系统，
其中，所述第二内插器的所述IC封装是包括第二处理器IC的第二处理器封装；并且
其中，所述第二内插器包括针对所述第二处理器IC的配套部件，针对所述第二处理器IC的所述配套部件附接到所述第二内插器的所述第一表面并且连接到所述第二内插器互连。
21.根据权利要求17所述的电子系统，其中，所述第一液态金属阱阵列和所述第二液态金属阱阵列的所述多个液态金属阱是两侧的液态金属阱。
22.根据权利要求17-22中任何一项所述的电子系统，
其中，所述第一液态金属阱阵列和所述第二液态金属阱阵列的所述多个液态金属阱是一侧的液态金属阱；
其中，所述第一液态金属阱阵列的第一表面使用焊料凸块附接到所述第一内插器的所述第二表面，并且所述第一液态金属阱阵列的所述多个液态金属阱附接到所述第二内插器的所述第二表面的导电柱；并且
其中，所述第二液态金属阱阵列的第一表面使用焊料凸块附接到所述第一内插器的所述第二表面，并且所述第二液态金属阱阵列的所述多个液态金属阱附接到所述第一内插器的所述第二表面的导电柱。
CN202211545122.XA 2021-12-22 2022-11-22 用于内插器服务器架构上的模块化系统的液态金属互连 Pending CN116344492A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/559,431 US20230197622A1 (en) 2021-12-22 2021-12-22 Liquid metal interconnect for modular system on an interposer server architecture
US17/559,431 2021-12-22

Publications (1)

Publication Number Publication Date
CN116344492A true CN116344492A (zh) 2023-06-27

Family

ID=84887760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211545122.XA Pending CN116344492A (zh) 2021-12-22 2022-11-22 用于内插器服务器架构上的模块化系统的液态金属互连

Country Status (3)

Country Link
US (1) US20230197622A1 (zh)
EP (1) EP4203024A1 (zh)
CN (1) CN116344492A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001576A1 (en) * 2007-06-29 2009-01-01 Surinder Tuli Interconnect using liquid metal
US9523713B2 (en) * 2013-05-28 2016-12-20 Intel Corporation Interconnects including liquid metal
JP2018064063A (ja) * 2016-10-14 2018-04-19 イリソ電子工業株式会社 回路基板及び回路装置

Also Published As

Publication number Publication date
EP4203024A1 (en) 2023-06-28
US20230197622A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US11562993B2 (en) Embedded memory device and method for embedding memory device in a substrate
US10997108B2 (en) Memory package including buffer, expansion memory module, and multi-module memory system
US9941245B2 (en) Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US11367707B2 (en) Semiconductor package or structure with dual-sided interposers and memory
JP6760627B2 (ja) カルコゲナイドガラス組成物およびカルコゲナイドスイッチデバイス
JP6260806B2 (ja) 両面ダイパッケージ
US20190287904A1 (en) Bare-die smart bridge connected with copper pillars for system-in-package apparatus
US11393758B2 (en) Power delivery for embedded interconnect bridge devices and methods
US20170287873A1 (en) Electronic assembly components with corner adhesive for warpage reduction during thermal processing
US11212932B2 (en) Pin count socket having reduced pin count and pattern transformation
CN110024121A (zh) 超芯片
US11694952B2 (en) Horizontal pitch translation using embedded bridge dies
EP4203022A1 (en) Liquid metal interconnect for modular system on an interconnect server architecture
TW202125759A (zh) 懸伸橋接互連技術
US11508650B2 (en) Interposer for hybrid interconnect geometry
CN116344492A (zh) 用于内插器服务器架构上的模块化系统的液态金属互连
US20230197621A1 (en) Liquid metal interconnect for modular package server architecture
US11798894B2 (en) Devices and methods for signal integrity protection technique
US20230369232A1 (en) Molded interconnect memory on package
US20240006399A1 (en) Die-stacked and molded architecture for memory on package (mop)
Pal et al. Advanced packaging and heterogeneous integration to reboot computing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication