CN116343674A - 堆叠的显示驱动器集成电路和包括该电路的显示装置 - Google Patents

堆叠的显示驱动器集成电路和包括该电路的显示装置 Download PDF

Info

Publication number
CN116343674A
CN116343674A CN202211642779.8A CN202211642779A CN116343674A CN 116343674 A CN116343674 A CN 116343674A CN 202211642779 A CN202211642779 A CN 202211642779A CN 116343674 A CN116343674 A CN 116343674A
Authority
CN
China
Prior art keywords
circuit
stacked
driver integrated
display driver
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211642779.8A
Other languages
English (en)
Inventor
李昌柱
李庆民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116343674A publication Critical patent/CN116343674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种被配置为驱动显示装置的显示面板的堆叠显示驱动器集成电路(DDIC)包括第一电路和第二电路。第一电路根据第一设计规则通过低端工艺形成，使得第一电路具有第一临界尺寸。第二电路根据小于第一设计规则的第二设计规则通过高端工艺形成，使得第二电路具有小于第一临界尺寸的第二临界尺寸。第一电路和第二电路在竖直方向上堆叠。通过在竖直方向上堆叠包括模拟电路的第一电路和包括数字电路的第二电路，可以减小堆叠DDIC的尺寸。

Description

堆叠的显示驱动器集成电路和包括该电路的显示装置
相关申请的交叉引用
本申请要求于2021年12月23日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2021-0185659的优先权，该申请的公开内容以引用方式全部合并于此。
技术领域
示例实施例总体上涉及半导体集成电路，更具体地，涉及一种堆叠的显示驱动器集成电路(DDIC)、一种包括堆叠的DDIC的显示装置以及一种制造堆叠的DDIC的方法。
背景技术
当代的移动装置可以包括需要增加的存储器容量来处理图像数据的显示装置(例如，有机发光二极管(OLED)显示装置)。这样的移动装置可由于高速(例如，以大于或等于120Hz的帧率)驱动而消耗大量功率。
发明内容
根据实施例，一种被配置为驱动显示装置的显示面板的堆叠显示驱动器集成电路(DDIC)包括第一电路和第二电路。第一电路根据第一设计规则通过低端工艺形成，使得第一电路具有第一临界尺寸。第二电路根据小于第一设计规则的第二设计规则通过高端工艺形成，使得第二电路具有小于第一临界尺寸的第二临界尺寸。第一电路和第二电路在竖直方向上堆叠。
根据实施例，一种显示装置包括：显示面板，包括多个像素；
以及堆叠显示驱动器集成电路(DDIC)，其被配置为驱动显示面板。该堆叠DDIC包括：第一电路，根据第一设计规则通过低端工艺形成，使得第一电路具有第一临界尺寸；以及第二电路，根据小于第一设计规则的第二设计规则通过高端工艺形成，使得第二电路具有小于第一临界尺寸的第二临界尺寸。第一电路和第二电路在竖直方向上堆叠。
根据实施例，一种制造堆叠显示驱动器集成电路(DDIC)的方法包括：根据第一设计规则通过低端工艺形成第一电路，使得第一电路具有第一临界尺寸；根据小于第一设计规则的第二设计规则通过高端工艺形成第二电路，使得第二电路具有小于第一临界尺寸的第二临界尺寸；以及在竖直方向上堆叠第一电路和第二电路。
附图说明
图1是示出根据示例实施例的堆叠显示驱动器集成电路(DDIC)的示图。
图2是用于描述根据示例实施例的堆叠DDIC的设计规则的示图。
图3A和图3B是示出根据示例实施例的包括在堆叠DDIC中的第一电路和第二电路的示例实施例的示图。
图4A是示出根据示例实施例的显示系统的框图。
图4B是示出根据示例实施例的显示装置的框图。
图5A是示出了根据示例实施例的包括在堆叠DDIC中的数据处理电路的示例实施例的框图。
图5B是示出包括在图5A的数据处理电路中的图像增强处理电路的示例实施例的框图。
图6是示出了根据示例实施例的包括在堆叠DDIC中的源极驱动器的示例实施例的框图。
图7A和图7B是示出根据示例实施例的显示装置的显示面板中所包括的像素的示例的电路图。
图8是示出根据示例实施例的显示系统的示图。
图9A到图12是示出根据示例实施例的堆叠DDIC的截面图。
图13是示出了根据示例实施例的显示装置的示图。
图14A和图14B是示出根据示例实施例的包括在堆叠DDIC中的第一电路和第二电路的示例实施例的示图。
图15是示出了根据示例实施例的执行光学指纹识别的移动装置的示图。
图16A和图16B是示出了包括在图15的移动装置中的堆叠DDIC中的第一电路和第二电路的示例实施例的示图。
图17是示出了根据示例实施例的制造堆叠DDIC的方法的流程图。
图18是示出根据示例实施例的堆叠DDIC的制造工艺的概念图。
图19是示出根据示例实施例的移动装置的框图。
图20是示出可以与图19的移动装置相关地使用的各种接口的框图。
具体实施方式
图1是示出根据示例实施例的堆叠显示驱动器集成电路(DDIC)的示图。
参照图1，堆叠DDIC 200可以包括在竖直方向上堆叠的第一电路CRT1和第二电路CRT2。尽管图1示出第一电路CRT1堆叠在第二电路CRT2上，但是第二电路CRT2可以堆叠在第一电路CRT1上。
第一电路CRT1可以根据第一设计规则DR1通过低端工艺形成，使得第一电路CRT1可以具有第一临界尺寸CD1。相反，第二电路CRT2可根据小于第一设计规则SR1的第二设计规则DR2通过高端工艺形成，使得第二电路CRT2可具有小于第一临界尺寸CD1的第二临界尺寸CD2。
如下文将参照图3A和图3B描述的，第一电路CRT1可包括被配置为处理模拟信号的模拟电路，并且第二电路CRT2可包括被配置为处理数字信号的数字电路和被配置为存储数据的存储器。根据示例实施例的堆叠DDIC 200的尺寸可以通过在竖直方向上堆叠包括模拟电路的第一电路CRT1和包括数字电路的第二电路CRT2而减小。另外，通过经由不同的制造工艺形成模拟电路和数字电路，可以降低设计和制造堆叠DDIC 200的成本，并且可以提高堆叠DDIC 200和包括堆叠DDIC 200的显示装置的性能。
设计规则指示最小尺寸，该最小尺寸是设计物理电路结构的一个标准。设计规则是由半导体产品的制造商提供的一系列参数，并且使设计者能够验证掩模组的准确性。设计规则是半导体制造工艺特有的，并且确定适当的设计规则以确保半导体制造工艺的偏差的足够裕量。随着设计规则的减小，通过根据设计规则的半导体制造工艺形成的半导体器件的特征尺寸和临界尺寸减小。
图2是用于描述根据示例实施例的堆叠DDIC的设计规则的示图。
图2示出了代表性设计规则。单层规则可以包括宽度规则tW和间隔规则tS。宽度规则tW指定形状(或图案)的最小宽度。间隔规则tS指定两个相邻图案之间的最小距离。两层规则指定两个相邻层之间的关系。例如，包围规则tE规定：诸如接触或过孔之类的一个图案必须由金属层以特定附加裕量覆盖。
图3A和图3B是示出根据示例实施例的包括在堆叠DDIC中的第一电路和第二电路的示例实施例的示图。
图3A示出了由低端工艺形成的第一电路CRT1的示例实施例。图3B示出了通过高端工艺形成的第二电路CRT2的示例实施例。第一电路CRT1包括被配置为处理模拟信号的模拟电路。第二电路CRT2包括被配置为处理数字信号的数字电路。另外，第二电路CRT2还可包括被配置为存储数据的存储器。
参照图3A，第一电路CRT1可包括焊盘30和40、过孔件50、源极驱动器SDRV、伽马电路GMM、栅极驱动器GDRV、寄存器REG1、其它电路ECIR1、电源电路PWS1、偏置电路BCIR1、以及测试电路TST1。
焊盘30和40可以包括用于电连接到第二电路CRT2的焊盘30以及用于电连接到诸如主机装置和显示面板的外部装置的焊盘40。
源极驱动器SDRV或数据驱动器可通过数据线将数据信号施加到显示面板。栅极驱动器GDRV或扫描驱动器可通过扫描线将扫描信号施加到显示面板。伽马电路GMM可以基于调节器电压生成伽马参考电压。寄存器REG1可以存储用于第一电路CRT1的操作的控制值。电源电路PWS1可以包括电压转换器、电压调节器等，以产生第一电路CRT1的操作电压。偏置电路BCIR1可以生成第一电路CRT1的偏置电压和/或偏置电流。测试电路TST1可以在晶圆阶段、预封装阶段和/或后封装阶段期间控制第一电路CRT1的测试。
参照图3B，第二电路CRT2可以包括焊盘60、过孔件70、帧缓冲器FB、图像增强处理电路IEPRC、面板补偿电路CONV、寄存器REG2、时序控制器TCON、补偿存储器CMEM、其它电路ECIR2、电源电路PWS2、偏置电路BCIR2和测试电路TST2。
焊盘60可包括用于电连接到第一电路CRT1的焊盘。在示例实施例中，用于电连接到外部装置的图3A中所示的焊盘40的至少一部分可以包括在第二电路CRT2中。
时序控制器TCON可以控制堆叠DDIC的操作。图像增强处理电路IEPRC可以处理图像数据以生成处理后的数据。面板补偿电路CONV可对处理后的数据进行转换以产生驱动显示面板的显示数据。寄存器REG2可以存储用于第二电路CRT2的操作的控制值。电源电路PWS2可以包括电压转换器、电压调节器等，以产生第二电路CRT2的操作电压。偏置电路BCIR2可以生成第二电路CRT2的偏置电压和/或偏置电流。测试电路TST2可以在晶圆阶段、预封装阶段和/或后封装阶段期间控制第二电路CRT2的测试。帧缓冲器FB可以以帧为单位存储图像数据。补偿存储器CMEM可以存储在图像数据的处理期间生成的数据。
测试电路TST1和TST2可以被配置为控制第一电路CRT1和第二电路CRT2的相应测试。在堆叠和封装第一电路CRT1和第二电路CRT2之后，测试电路TST1和TST2可以被配置为控制堆叠DDIC和包括堆叠DDIC的显示装置的测试。
可以分别制造主要包括源极驱动器SDRV的模拟电路和主要包括图像处理电路IEPRC和CONV以及存储器FB和CMEM的数字电路，并且可以在竖直方向上堆叠包括模拟电路的第一电路CRT1和包括数字电路的第二电路CRT2，以形成控制显示面板的堆叠DDIC。根据示例实施例，考虑到显示驱动的效率，一些组件可以与图3A和图3B不同地布置。
通常，嵌入在用于具有FHD(1920×1080)的较高分辨率的有机发光二极管(OLED)显示面板的DDIC中的存储器可以占据相当大的面积。此外，用于图像增强和面板补偿的数字电路可能增加。DDIC的5尺寸的增加可能导致诸如智能电话的产品的边框的尺寸的增加，并且减小有效显示区域。在柔性显示器包括例如塑料上芯片(COP)面板的情况下，DDIC的尺寸增加可能限制嵌入式电池的尺寸。此外，显示面板和移动装置的制造商可能对DDIC的高度的增加比对DDIC的宽度的增加更敏感，但是DDIC的芯片尺寸增加可能趋于导致芯片高度的0增加。根据示例实施例的堆叠DDIC可以提供减小DDIC的芯片高度的有效解决方案。
此外，当高容量的补偿存储器(例如用于图像增强和面板补偿的补偿存储器)被设置在DDIC的外部时，高速串行接口(HSSI)可以被提供用于DDIC和外部补偿存储器之间的数据传输，这可以显著地5增加电磁干扰(EMI)。根据示例实施例，作为数字电路之一的补偿存储器可嵌入在第二电路CRT2中。因此，可通过使用例如低速并行接口连接分别包括第一电路CRT1及第二电路CRT2的芯片来减少或消除EMI干扰。
对于支持高分辨率(例如QHD+)的DDIC，模拟电路和数字电路的0面积比可以是大约50:50。即使在考虑到用于芯片间连接的过孔件的面积时，也可以用具有850μm的芯片高度的根据示例实施例的堆叠DDIC来代替具有大约1600μm的芯片高度的一般DDIC。
在OLED显示器的情况下，期望图像增强的解决方案以增加用于图像增强的电路的尺寸。另外，低成本的显示面板可能试图通过使用5利用存储器资源的面板补偿来补偿低面板质量，从而改善面板良率。
由于模拟电路的比例约为50％，因此减小DDIC的芯片尺寸的工艺缩减可能受到限制，并且可能导致制造成本的增加。根据示例实施例的堆叠DDIC可以在芯片尺寸以及成本方面改善生产效率。
如上所述，用于DDIC和外部补偿存储器之间的连接的附加HSSI0可能引起EMI的增加，这可能降低例如各种无线通信(诸如长期演进(LET)、全球导航卫星系统(GNSS)等)中的通信质量。一般的DDIC可以采用各种方案，如通道屏蔽、扩频等，以降低DDIC与外部补偿存储器之间的EMI，这也会增加芯片尺寸和制造成本。相比之下，根据示例实施例的堆叠DDIC可以包括补偿存储器，同时最小化或避免芯片尺寸(特别是芯片高度而不是芯片宽度)的增加，并且嵌入式补偿存储器可以使用堆叠DDIC内部的堆叠电路之间的低速并行接口连接到其他电路。另外，堆叠电路可使用硅通孔件连接，因此信号路径的长度可减小。这样，根据示例实施例的堆叠DDIC可以进一步减少EMI和功耗。
例如，移动装置的芯片宽度可以大于20000μm，并且硅通孔件的间距可以小于5μm，因此至少4000个硅通孔件可以被布置在一条线上。此外，DDIC中的模拟电路和数字电路之间的信号线的数量可以小于1000。因此，由用于将第一电路CRT1与第二电路CRT2连接的过孔件或硅通孔件导致的面积开销可低于1％。
图4A是示出根据示例实施例的显示系统的框图。
显示系统10可以是具有图像显示功能的各种电子装置，例如移动电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、可穿戴装置、便携式多媒体播放器(PMP)、手持装置、手持计算机等。
参照图4A，显示系统10可包括主机装置(或主机处理器)20和显示装置25。
主机装置20可用以控制显示系统10的整体操作。主机装置20可为应用处理器(AP)、基带处理器(BBP)、微处理单元(MPU)等。主机装置20可将输入图像数据IMG、时钟信号CLK、以及控制信号CTRL提供至显示装置25。例如，输入图像数据IMG可包括RGB像素值，且具有w*h的分辨率，其中宽度w为水平方向的像素数量，高度h为竖直方向的像素数量。
控制信号可以包括命令信号、水平同步信号、垂直同步信号、数据使能信号灯。例如，输入图像数据IMG和控制信号CTRL可以以数据包的形式被提供给显示装置25中的堆叠DDIC(SDDI)200。命令信号可以包括控制信息、图像信息和/或显示设置信息。控制信息可以用于控制堆叠DDIC 200中的亮度补偿电路以调整输入图像数据IMG的像素值。图像信息可以包括例如输入图像数据IMG的分辨率。例如，主机装置20可以根据用户输入或根据预定的设置值提供信息作为显示设置信息。
堆叠DDIC 200可基于输入图像数据IMG和控制信号CTRL驱动显示面板100。堆叠DDIC 200可将数字输入图像信号IMG转换为模拟信号，并基于模拟信号驱动显示面板100。
根据示例实施例的堆叠DDIC 200可以包括在竖直方向上堆叠的包括模拟电路的第一电路CRT1和包括数字电路的第二电路CRT2。
图4B是示出根据示例实施例的显示装置的框图。
参照图4B，显示装置25可以包括具有多个像素行的显示面板100和驱动显示面板100的堆叠DDIC 200。
堆叠DDIC 200可包括数据处理电路DPRC 220、源极驱动器或数据驱动器DDRV230、扫描驱动器或栅极驱动器GDRV 240、时序控制器250、电源单元260和伽马电路270。
显示面板100可以通过多条数据线连接到堆叠DDIC 200的数据驱动器230，并且可以通过多条扫描线连接到堆叠DDIC 200的扫描驱动器240。显示面板100可以包括多个像素行。显示面板100可以包括以具有多行和多列的矩阵布置的多个像素PX。连接到同一扫描线的一行像素PX可称为一个像素行。在示例实施例中，显示面板100可以是不使用背光单元而发光的自发光显示面板。例如，显示面板100可以是有机发光二极管(OLED)显示面板。
显示面板100中包括的像素PX可以根据显示装置25的驱动方式而具有各种结构。例如，可以利用模拟或数字驱动方式来驱动显示装置25。模拟驱动方法使用对应于输入数据的可变电压电平产生灰度，而数字驱动方法使用可变的在其中LED发光的持续时间产生灰度。如果显示器大并且具有高分辨率，则模拟驱动方法会使用复杂的驱动集成电路(IC)。数字驱动方法可以通过更简单的IC结构实现高分辨率。随着显示面板的尺寸变大且分辨率增加，数字驱动方法可以具有比模拟驱动方法更有利的特性。
数据驱动器230可以通过数据线将数据信号施加到显示面板100。扫描驱动器240可以通过扫描线将扫描信号施加到显示面板100。
时序控制器250可控制显示装置25的操作，时序控制器250可将控制信号提供至数据驱动器230和扫描驱动器240以控制显示装置25的操作。在示例实施例中，数据驱动器230、扫描驱动器240与时序控制器250可以被实施为一个集成电路(IC)。在另一示例实施例中，数据驱动器230、扫描驱动器240和时序控制器250可以被实施为两个或更多个集成电路。至少包括时序控制器250和数据驱动器230的驱动模块可以被称为时序控制器嵌入式数据驱动器(TED)。
数据处理电路220可以从主机装置(例如，图4A中的20)接收输入图像数据IMG和输入控制信号，并且处理输入图像数据IMG以产生显示数据DDT。例如，输入图像数据IMG可以包括红色(R)图像数据、绿色(G)图像数据和蓝色(B)图像数据。根据示例实施例，输入图像数据IMG可以包括白色图像数据、品红色图像数据、黄色图像数据、青色图像数据等。在本公开中，使用RGB数据作为示例来描述输入图像数据IMG，但是输入图像数据IMG可以包括除了红色数据、绿色数据和蓝色数据之外的各种颜色数据。输入控制信号可以包括主时钟信号、数据使能信号、水平同步信号、垂直同步信号等。
主机装置20可以将指示显示面板100的亮度信息的亮度设定值DBV提供给时序控制器250。亮度设定值DBV可以根据显示装置25的环境亮度自动确定，或者根据用户输入手动确定。亮度设定值DBV可以包括根据输入图像数据IMG确定的调光信息。例如，亮度设定值DBV可以指示显示面板100的最大亮度值。
电源单元260可以向显示面板100提供高电源电压ELVDD和低电源电压ELVSS。另外，电源单元260可以向伽马电路270提供调节器电压VREG。伽马电路270可以基于调节器电压VREG产生伽马参考电压GRV。调节器电压VREG可以是高电源电压ELVDD本身或基于高电源电压ELVDD产生的电压。
图5A是示出根据示例实施例的包括在堆叠DDIC中的数据处理电路的示例实施例的框图。
参照图5A，数据处理电路220可以包括主机接口HIF、帧缓冲器FB、补偿存储器CMEM、图像增强处理电路IEPRC和面板补偿电路CONV。
主机接口HIF可从主机装置接收图像数据IMG。主机接口HIF可以以与公开的技术标准一致的方式工作，所述技术标准与例如移动工业处理器接口(MIPI)、显示端口(DP)、视频电子标准协会(VESA)的嵌入式DP(eDP)等相关联。
随着与显示域相关的数据传输的带宽增加，高速数据传输也在增加。结果，可以与显示域相关地使用低电压差分信号(LVDS)方案。因为使用LVDS方案，所以可增加数据带宽，可减少功消，可降低制造成本，并且还可减少电磁干扰(EMI)。
帧缓冲器FB可以以帧为单位存储图像数据IMG，并将存储的数据提供给图像增强处理电路IEPRC。在视频显示模式中，图像数据IMG可以不存储在帧缓冲器FB中，并且可以直接提供给图像增强处理电路IEPRC。
图像增强处理电路IEPRC可以处理图像数据IMG以生成处理后的数据PDT。下面将参照图5B描述由图像增强处理电路IEPRC执行的图像处理操作。补偿存储器CMEM可以存储在图像数据的处理期间生成的数据。
面板补偿电路CONV可对处理后的数据PDT进行转换，以产生驱动显示面板的显示数据DDT。图像增强处理电路IEPRC可以执行数据处理，使得相对于相同的输入提供相同的输出。相比之下，面板补偿电路CONV可以执行数据转换，使得通过对输入施加修改来相对于相同输入提供不同的输出。在示例实施例中，面板补偿电路CONV可以相对于处理后的数据PDT执行抖动，以产生显示数据DDT。
图像处理中的抖动指示当计算机程序不能呈现期望的颜色时使用不同的颜色呈现期望的颜色的方案。可以通过将不同的颜色布置到相邻点(例如像素)来混合不同的颜色，类似于点画法，以在从远处观看时呈现期望的颜色。当较高分辨率的图像被转换为较低分辨率的图像时，两种或更多种不同的颜色会在不同颜色的边界区域中混合。
图像增强处理电路IEPRC可以使用具有大存储容量的补偿存储器CMEM来存储在图像增强处理电路IEPRC的操作期间生成的中间数据。如上所述，如果补偿存储器被包括在DDIC中，则DDIC的尺寸可能增加，而如果补偿存储器CMEM设置在DDIC外部，则EMI和功耗可能由于附加的HSSI而增加。
图5B是示出包括在图5A的数据处理电路中的图像增强处理电路的示例实施例的框图。
参照图5B，图像增强处理电路223可以包括显示流压缩(DSC)解码器DSCDEC、第一处理单元PRCBK1、子像素渲染单元SPR和第二处理单元PRCBK2。
根据示例实施例的堆叠DDIC可以支持使用DSC解码器DSCDEC的数据传送，使得主机装置可以传送压缩的图像数据IMG。此外，DSC解码器DSCDEC可以对压缩的图像数据IMG进行解压缩，以基本上恢复处理后的图像数据IMG。然而，在一些实施例中，可以省略SDC解码器DSCDEC。
第一处理单元PRCBK1、子像素渲染单元SPR和第二处理单元PRCBK2可形成单个流水线电路。例如，第一处理单元PRCBK1可执行一个或多个功能，例如缩放、始终显示(AoD)、移动数字自然图像引擎(mDNIe)、舍入等，并且第二处理单元PRCBK2可执行自动电流限制(ACL)、亮度控制(BC)、IR压降补偿(IRC)、像素光学补偿(POC)等功能。
子像素渲染单元SPR可转换从第一处理单元PRCBK1输出的数据的数据格式。例如，子像素渲染单元SPR可将RGB格式的图像数据IMG转换成RG/BG格式的数据，并将RG/BG格式的数据提供给第二处理单元PRCBK2。
子像素渲染单元SPR可将两个RGB集群(cluster)中的六个彩色像素转换成单个RG/BG集群中的四个彩色像素。如果每个彩色像素为八位，则子像素渲染单元SPR可将8*6＝48位的数据转换成8*4＝32位的数据，以减少数据量。
图6是示出根据示例实施例的包括在堆叠DDIC中的源极驱动器的示例实施例的框图。
参照图6，扫描驱动器240可以包括移位寄存器241、数据锁存器242、数模转换器(DAC)243和输出缓冲块244。
移位寄存器241可以接收时钟信号CLK和输入/输出控制信号DIO，并且可以基于时钟信号CLK产生多个锁存时钟信号LCLK0至LCLKn-1。锁存时钟信号LCLK0至LCLKn-1中的每一个可作为特定周期的时钟信号确定数据锁存器242的锁存时间点。
数据锁存器242可响应于由移位寄存器241提供的锁存时钟信号LCLK0至LCLKn-1而存储显示数据DDT。数据锁存器242可响应于加载信号TP而将所存储的数据输出到DAC243。数据锁存器242可响应于负载信号TP提供输出信号D0至Dn-1。DAC 243可以使用灰度电压GMA产生输入电压信号VIN0至VINn-1，其是对应于数据锁存器242的输出信号D0至Dn-1的模拟信号。
输出缓冲块244可缓冲输入电压信号VIN0至VINN-1，并产生源极驱动信号，例如，焊盘输出电压信号VPO0至VPOn-1。输出缓冲块244可包括分别驱动源极线的多个输出缓冲电路OBF。
图7A和图7B是示出根据示例实施例的显示装置的显示面板中所包括的像素的示例的电路图。
参照图7A，每个像素PXa可以包括开关晶体管TS、存储电容器CST、驱动晶体管TD和有机发光二极管EL。
开关晶体管TS可以具有连接到数据线Di的第一电极、连接到存储电容器CST的第二电极、以及连接到扫描线Sj的栅电极。开关晶体管TS可响应于从扫描驱动器接收的扫描信号SSC将从数据驱动器接收的数据电压VDAT传输到存储电容器CST。
存储电容器CST可以具有连接到第一电源电压ELVDD的第一电极和连接到驱动晶体管TD的栅电极的第二电极。存储电容器CST可以存储通过开关晶体管TS传送的数据电压VDAT。
驱动晶体管TD可以具有连接到第一电源电压ELVDD的第一电极、连接到有机发光二极管EL的第二电极、以及连接到存储电容器CST的栅电极。驱动晶体管TD可以根据存储在存储电容器CST中的数据电压VDAT而导通或截止。
有机发光二极管EL可以具有连接到驱动晶体管TD的阳极和连接到第二电源电压ELVSS的阴极。在驱动晶体管TD导通的同时，有机发光二极管EL可以基于从第一电源电压ELVDD流向第二电源电压ELVSS的电流而发光。像素PX的亮度可以随着流过有机发光二极管EL的电流的增加而增加。例如，第一电源电压ELVDD可以是高电源电压，第二电源电压ELVSS可以是低电源电压。
在示例实施例中，包括像素PXa的显示面板可以是不使用背光单元而发光的自发光显示面板。例如，显示面板可以是包括作为发光元件的有机发光二极管(OLED)的有机发光显示面板。
在示例实施例中，包括像素PXa的显示面板可以具有能够执行低频驱动的良好保持特性。例如，显示面板可以是基于氧化物的有机发光显示面板，其包括作为发光元件的有机发光二极管，并包括含有低温多晶氧化物(LTPO)的晶体管。
在示例实施例中，开关晶体管TS和驱动晶体管TD可以包括LTPO。例如，驱动晶体管TD可以是包括低温多晶硅(LTPS)的LTPS薄膜晶体管(TFT)，开关晶体管TS可以是包括氧化物半导体的氧化物TFT。LTPS TFT由于相对高的电子迁移率而可期望用于电流驱动。由于相对低的漏电流，氧化物TFT可期望用于开关。因此，当LTPS TFT和氧化物TFT一起使用时，可以获得优良的特性(例如，优良的保持特性)。包括LTPS TFT和氧化物TFT两者的像素可被称为LTPO像素，而包括LTPO像素的显示面板可被称为混合氧化物面板(HOP)。例如，HOP可以利用单次更新将图像保持最大约一秒，因此即使显示驱动器集成电路不包括帧缓冲器，也可以相对低的频率驱动HOP，从而降低功耗。
在示例实施例中，像素PXa可以取决于显示装置的驱动方案而具有各种配置。例如，可以用模拟或数字驱动方案来驱动显示装置。模拟驱动方案使用对应于输入数据的可变电压电平产生灰度，而数字驱动方案使用可变的在其中发光二极管发光的持续时间产生灰度。如果显示器大并且具有高分辨率，则模拟驱动方案会使用复杂的驱动集成电路(IC)。该数字驱动方案可以通过更简单的IC结构提供高分辨率。
参照图7B，每个像素PXb可以包括开关晶体管ST、液晶电容器CL和存储电容器CS。
开关晶体管ST可响应于通过相应栅极线Sj传输的扫描信号SSC而将电容器CL和CST连接到相应的数据线Di。液晶电容器CL可以连接在开关晶体管ST和公共电压VCOM之间。存储电容器CST可以连接在开关晶体管ST和地电压VGND之间。液晶电容器CL可以根据存储在存储电容器CST中的数据，通过数据电压VDAT来调节透射光的量。在示例实施例中，包括像素PXb的显示面板可以是使用背光的液晶显示(LCD)面板。液晶显示面板也可以基于低频驱动来操作。
根据示例实施例的堆叠DDIC和显示面板可以被实施为一个模块(或一个组件)，其可以被称为显示装置。在示例实施例中，堆叠DDIC可以安装在电路膜上，例如带载封装(TCP)、膜上芯片(COF)、柔性印刷电路(FPC)等，并且可以通过带自动接合(TAB)方案附接到显示面板。在示例实施例中，堆叠DDIC可以通过玻璃上芯片(COG)方案或塑料上芯片(COP)方案安装在显示面板的非显示区域上。
在下文中，参照图8描述COP方案的显示系统的示例实施例。
图8是示出根据示例实施例的显示系统的示图。
参照图8，显示系统可以包括主机装置20(例如安装在主印刷电路板(PCB)上的应用处理器AP)以及连接到主机装置20的显示装置25。显示装置25可以包括显示面板100和堆叠DDIC(SDDI)200。
显示面板100可以包括面板PCB和安装在面板PCB上的面板基板。显示面板100可以被实现为柔性面板，并且线部分90可以被弯曲，使得线部分90下方的弯曲部分可以被布置在显示有源区下方。诸如电阻器R、电容器C之类的无源元件、与触摸功能相关的电路、闪存等可以安装在面板PCB上。
安装在面板基板上的堆叠DDIC 200可以电连接到显示面板100的电极92。此外，堆叠DDIC 200可通过信号线95电连接至主机装置20。例如，信号线95可包括显示面板100中的第一部分、连接器82之间的柔性线缆84中的第二部分、以及主PCB中的第三部分。堆叠DDIC和主机装置20之间的接口可以用与诸如移动工业处理器接口(MIPI)、显示端口(DP)、视频电子标准协会(VESA)的嵌入式DP(eDP)等标准一致的高速串行接口HSSI来实现。
图9A到图12是示出根据示例实施例的堆叠DDIC的截面图。
参照图9A和图9B，堆叠DDIC 201可以包括第一半导体芯片CHP1和第二半导体芯片CHP2。堆叠DDIC 201可以具有面对面的堆叠结构，使得第一半导体芯片CHP1的底表面与第二半导体芯片CHP2的上表面相对。
第一半导体芯片CHP1可包括第一半导体衬底SUB1和第一钝化层PSL1，使得第一电路CRT1形成在第一半导体衬底SUB1的上表面上，并且第一钝化层PSL1覆盖第一电路CRT1和第一半导体衬底SUB1的上表面。第二半导体芯片CHP2可包括第二半导体衬底SUB2和第二钝化层PSL2，使得第二电路CRT2形成在第二半导体衬底SUB2的上表面上，并且第二钝化层PSL2覆盖第二电路CRT2和第二半导体衬底SUB2的上表面。
第一接合焊盘30可以设置在第一半导体芯片CHP1的底表面上。第二接合焊盘60可以设置在第二半导体芯片CHP2的上表面上，使得第二接合焊盘60可以电连接到第一接合焊盘30。图9A和图9B示出了第一接合焊盘30直接连接到第二接合焊盘60的示例实施例；在另一示例实施例中，微凸块可被插入在第一接合焊盘30和第二接合焊盘60之间。
在示例实施例中，如图9A所示，硅通孔件TSV11可穿过第一半导体衬底SUB1并电连接第一焊盘30和第一电路CRT1，过孔件71可设置在第二钝化层PSL2中并电连接第二焊盘60和第二电路CRT2。
在示例实施例中，如图9B所示，硅通孔件TSV11'可穿过第一半导体衬底SUB1和第一钝化层PSL1，并电连接第一接合焊盘30、第一电路CRT1和主机连接焊盘41。
主机连接焊盘41可以设置在第一半导体芯片CHP1的上表面上，并电连接到主机装置。此外，面板连接焊盘42可以设置在第一半导体芯片CHP1的上表面上，并电连接到显示面板。
第一过孔件51可设置在第一钝化层PSL1中，并且将主机连接焊盘41与第一电路CRT1电连接。第二过孔件52可设置在第一钝化层PSL1中，并且将面板连接焊盘42与第一电路CRT1电连接。
参照图10，堆叠DDIC 202可以包括第一半导体芯片CHP1和第二半导体芯片CHP2。堆叠DDIC 202可以具有面对面的堆叠结构，使得第一半导体芯片CHP1的上表面与第二半导体芯片CHP2的上表面相对。
第一半导体芯片CHP1可包括第一半导体衬底SUB1和第一钝化层PSL1，使得第一电路CRT1形成在第一半导体衬底SUB1的上表面上，并且第一钝化层PSL1覆盖第一电路CRT1和第一半导体衬底SUB1的上表面。第二半导体芯片CHP2可包括第二半导体衬底SUB2和第二钝化层PSL2，使得第二电路CRT2形成在第二半导体衬底SUB2的上表面上，并且第二钝化层PSL2覆盖第二电路CRT2和第二半导体衬底SUB2的上表面。
第一接合焊盘30可以设置在第一半导体芯片CHP1的上表面上。第二接合焊盘60可以设置在第二半导体芯片CHP2的上表面上，使得第二接合焊盘60可以电连接到第一接合焊盘30。图10示出了第一接合焊盘30直接连接到第二接合焊盘60的示例实施例；在另一示例实施例中，微凸块可被插入在第一接合焊盘30和第二接合焊盘60之间。
第一过孔件51可设置在第一钝化层PSL1中并且将第一接合焊盘30和第一电路CRT1电连接。第二过孔件71可设置在第二钝化层PSL2中并且将第二接合焊盘60和第二电路CRT2电连接。
主机连接焊盘41可以设置在第一半导体芯片CHP1的底表面上，并且电连接到主机装置。面板连接焊盘42可以设置在第一半导体芯片CHP1的底表面上，并且电连接到显示面板。
第一硅通孔件TSV11可穿过第一半导体衬底SUB1，并且将主机连接焊盘41与第一电路CRT1电连接。第二硅通孔件TSV12可穿过第一半导体衬底SUB1，并且将面板连接焊盘42与第一电路CRT1电连接。
参照图11，堆叠DDIC 203可以被实施为单个半导体芯片MCHP。堆叠DDIC 203可以具有单片堆叠结构，使得第一电路CRT1和第二电路CRT2在竖直方向上堆叠在单个半导体衬底SUB上。
半导体芯片MCHP可以包括半导体衬底SUB、第一钝化层PSL1和第二钝化层PSL2。第二电路CRT2可形成在半导体衬底SUB上，并且第二钝化层PSL2可覆盖第二电路CRT2和半导体衬底SUB的上表面。第一电路CRT1可形成在第二钝化层PSL2上，并且第一钝化层PSL1可覆盖第一电路CRT1和第二钝化层PSL2的上表面。在示例实施例中，可在第二钝化层PSL2上形成外延层，且可使用所述外延层来形成第一电路CRT1。
过孔件71可设置在第二钝化层PSL2中，并且将第一电路CRT1与第二电路CRT2电连接。
主机连接焊盘41可以设置在半导体芯片MCHP的上表面上，并电连接到主机装置。面板连接焊盘42可以设置在半导体芯片MCHP的上表面上，并电连接到显示面板。
第一过孔件51可设置在第一钝化层PSL1中，并且将主机连接焊盘41与第一电路CRT1电连接。第二过孔件52可设置在第一钝化层PSL1中，并且将面板连接焊盘42与第一电路CRT1电连接。
在示例实施例中，第一电路CRT1可以堆叠在第二电路CRT2上方，如参照图9A至图11所描述的。在示例实施例中，第二电路CRT2可以堆叠在第一电路CRT1上方，如将在下面参照图12所描述的。
参照图12，堆叠DDIC 204可以包括第一半导体芯片CHP1和第二半导体芯片CHP2。堆叠DDIC 204可以具有面对面的堆叠结构，使得第一半导体芯片CHP1的底表面与第二半导体芯片CHP2的上表面相对。
第一半导体芯片CHP1可包括第一半导体衬底SUB1和第一钝化层PSL1，使得第二电路CRT2形成在第一半导体衬底SUB1的上表面上，并且第一钝化层PSL1覆盖第二电路CRT2和第一半导体衬底SUB1的上表面。第二半导体芯片CHP2可包括第二半导体衬底SUB2和第二钝化层PSL2，使得第一电路CRT1形成在第二半导体衬底SUB2的上表面上，并且第二钝化层PSL2覆盖第一电路CRT1和第二半导体衬底SUB2的上表面。
第一接合焊盘31可以设置在第一半导体芯片CHP1的底表面上。第二接合焊盘61可以设置在第二半导体芯片CHP2的上表面上，使得第二接合焊盘61可以电连接到第一接合焊盘31。图12示出了第一焊盘31直接连接到第二焊盘61的示例实施例；在另一示例实施例中，微凸块可被插入在第一接合焊盘31和第二接合焊盘61之间。
第一硅通孔件TSV11可穿过第一半导体衬底SUB1并且将第一焊盘31和第二电路CRT2电连接，过孔件71可设置在第二钝化层PSL2中并且将第二焊盘61和第一电路CRT1电连接。
主机连接焊盘41可以设置在第一半导体芯片CHP1的上表面上，并电连接到主机装置。此外，面板连接焊盘42可以设置在第一半导体芯片CHP1的上表面上，并电连接到显示面板。
过孔件51可设置在第一钝化层PSL1中，并且将主机连接焊盘41与第二电路CRT2电连接。
第二硅通孔件TSV12可穿过第一半导体衬底SUB1。第二过孔件52可设置在第一钝化层PSL1中，并将第二硅通孔件TSV12和面板连接焊盘42电连接。
第三接合焊盘32可以设置在第一半导体芯片CHP1的底表面上。第四接合焊盘62可以设置在第二半导体芯片CHP2的上表面上，使得第四接合焊盘62可以电连接到第三接合焊盘32。过孔件72可以设置在第二钝化层PSL2中，并且将第四接合焊盘62和第一电路CRT1电连接。结果，面板连接焊盘42可通过过孔件52、第二硅通孔件TSV12、第三接合焊盘32和第四接合焊盘62以及过孔件72电连接到第一电路CRT1。
此外，根据示例实施例的堆叠DDIC可以具有如参照图10描述的面对面堆叠结构，并且第二电路CRT2可以堆叠在如参照图12描述的第一电路CRT1上方。
图13是示出了根据示例实施例的显示装置的示图。
参照图13，显示装置26可以包括显示面板(DIS)110、触摸面板(TCH)120和堆叠DDIC(SDDI)205。
显示面板110可以基于从堆叠DDIC 205提供的显示数据来显示图像。触摸面板120可以向堆叠DDIC 205提供与用户的触摸操作相对应的信息。在示例实施例中，显示面板110和触摸面板120可被组合为触摸屏。触摸屏可以指示屏幕形状的装置，使得用于显示功能的组件和用于触摸功能的组件被叠加和合并。
图14A和图14B是示出根据示例实施例的包括在堆叠DDIC中的第一电路和第二电路的示例实施例的示图。可以省略与图3A和图3B重复的描述。
参照图14A和图14B，包括在图13中的堆叠DDIC 205中的第一电路CRT1还可以包括触摸传感器TCHSEN，并且包括在堆叠DDIC 205中的第二电路CRT2还可以包括触摸处理电路TCHPRC。
触摸传感器TCHSEN可以检测从触摸面板120提供的与用户的触摸操作相对应的模拟信号。触摸传感器TCHSEN可以对模拟信号进行转换以生成与触摸操作相对应的数字信号。触控处理电路TCHPRC可处理对应于触摸操作的数字信号，以产生对应于触摸操作的控制信号。触摸传感器TCHSEN对应于模拟电路，并且触摸处理电路TCHPRC对应于数字电路。
图15是示出了根据示例实施例的执行光学指纹识别的移动装置的示图。在图15的上部中示出了例如智能电话的移动装置600，在图15的下部中示出了移动装置600沿着切割线B-B'的截面图。
参照图15，在指纹识别模式下，指纹识别窗口FRW可以显示在显示面板100的一部分上。指纹识别传感器FRSEN设置在显示面板100下方，使得指纹识别传感器FRSEN可以在竖直方向上与指纹识别窗口FRW重叠。当用户将手指放在指纹识别窗口FRW上时，从指纹识别窗口FRW的像素产生的光被手指的指纹反射，并且反射光被提供给指纹识别传感器FRSEN。指纹识别传感器FRSEN可以基于通过指纹识别窗口FRW接收的反射光来捕获指纹图像。
图16A和图16B是示出了包括在图15的移动装置中的堆叠DDIC中的第一电路和第二电路的示例实施例的示图。
参照图16A和图16B，包括在图15中的移动装置600的堆叠DDIC中的第一电路CRT1还可以包括指纹识别传感器FRSEN，并且包括在堆叠DDIC中的第二电路CRT2还可以包括指纹处理电路FRPRC。
指纹识别传感器FRSEN可以检测与通过图15中的显示面板100的指纹识别窗口FRW输入的用户指纹相对应的模拟信号，并且对该模拟信号进行转换以生成与该指纹相对应的数字信号。指纹处理电路FRPRC可以处理与指纹相对应的数字信号，以生成与指纹识别的结果相对应的控制信号。指纹识别传感器FRSEN对应于模拟电路，指纹处理电路FRPRC对应于数字电路。
如参照图13至图16B所描述的，与触摸功能、指纹识别功能等相关联的模拟电路和数字电路可被包括在移动装置的显示模块中。根据示例实施例，电路可以设置在堆叠DDIC的第一电路CRT1和第二电路CRT2中，并且可以减少包括在显示模块中的芯片的数量和制造成本。特别地，与触摸功能和指纹识别功能相关联的电路被非常紧密地互连到显示功能，并且可以通过将功能组合在根据示例实施例的堆叠DDIC中来改进显示器和传感器的性能。
图17是示出根据示例实施例的制造堆叠DDIC的方法的流程图。
参照图17，可根据第一设计规则，通过低端工艺形成第一电路，使得第一电路具有第一临界尺寸(S100)。第二电路可以根据小于第一设计规则的第二设计规则通过高端工艺形成，使得第二电路具有小于第一临界尺寸的第二临界尺寸(S200)。第一电路和第二电路可以在竖直方向上堆叠(S300)。如上所述，第一电路可以包括模拟电路，第二电路可以包括数字电路。
图18是示出根据示例实施例的堆叠DDIC的制造工艺的概念图。
参照图18，可在第一晶圆WF1和第二晶圆WF2上形成各自的集成电路。如上所述的第一电路CRT1可以形成在第一晶圆WF1中，并且如上所述的第二电路CRT2可以形成在第二晶圆WF2中。
图18示出了晶圆上晶圆(WoW)方案的示例实施例，但是示例实施例不限于此。在示例实施例中，根据示例实施例的堆叠DDIC可以根据晶圆上芯片(COW)方案来制造。由于在COW方案的情况下，只有通过测试的芯片可以在堆叠第一电路和第二电路之前被使用，所以可以改善DDIC的良率并且可以降低制造成本。此外，堆叠的两个芯片可以具有不同的尺寸，因此可以减少用于较小尺寸的芯片的晶圆的损失。
图19是示出了根据示例实施例的移动装置的框图。
参照图19，移动装置700可以包括片上系统(“SoC”)710以及功能模块740、750、760和770。移动装置700还可以包括存储器装置720、储存装置730和电源管理装置780。
SoC 710控制移动装置700的整体操作。在示例实施例中，例如，SoC 710控制存储器装置720、储存装置730和多个功能模块740、750、760和770。SoC 710可以是包括在移动装置700中的应用处理器(“AP”)。
SOC 710可以包括CPU 712和电源管理系统PM SYSTEM 714。存储器装置720和储存装置730可以存储用于移动装置700的操作的数据。在示例实施例中，储存装置730可以包括非易失性存储器装置，例如可擦除可编程只读存储器(“EPROM”)、电EPROM(“EEPROM”)、闪速存储器、相变随机存取存储器(“PRAM”)、电阻随机存取存储器(“RRAM”)、纳米浮栅存储器(“NFGM”)、聚合物随机存取存储器(“PoRAM”)、磁随机存取存储器(“MRAM”)、铁电随机存取存储器(“FRAM”)等。
功能模块740、750、760和770执行移动装置700的各种功能。在示例实施例中，移动装置700可以包括执行通信功能的通信模块740(例如，码分多址(“CDMA”)模块、长期演进(“LTE”)模块、射频(RF)模块、超宽带(“UWB”)模块、无线局域网(WLAN)模块、微波接入全球互通(“WIMAX”)模块等)、执行相机功能的相机模块750、执行显示功能的显示模块760、执行触摸感测功能的触摸面板模块770等。在示例实施例中，移动装置700还可以包括例如全球定位系统(“GPS”)模块、麦克风(“MIC”)模块、扬声器模块、陀螺仪模块等。然而，移动装置700中的功能模块740、750、760和770不限于此。
电源管理装置780可以向SoC 710、存储器装置720、储存装置730和功能模块740、750、760和770提供操作电压。
根据示例实施例，显示模块760可以包括堆叠DDIC(SDDI)762，其包括如上所述在竖直方向上堆叠的第一电路CRT1和第二电路CRT2。
图20是示出可以与图19的移动装置相关地使用的各种接口的框图。
参照图20，计算系统1100可以采用或支持MIPI接口，并且可以包括应用处理器1110、ToF传感器1140和显示装置1150。应用处理器1110的CSI主机1112可使用相机串行接口(CSI)与ToF传感器1140的CSI装置1141执行串行通信。在示例实施例中，CSI主机1112可包括解串器DES，CSI装置1141可包括串行化器SER。应用处理器1110的DSI主机1111可使用显示串行接口(DSI)与显示装置1150的DSI装置1151执行串行通信。在示例实施例中，DSI主机1111可包括串行化器SER，DSI装置1151可包括解串行化器DES。
计算系统1100还可包括射频(RF)芯片1160，其可包括物理层PHY 1161和DigRF从装置(SLAVE)1162。应用处理器1110的物理层PHY 1113可以使用MIPI DigRF与RF芯片1160的物理层PHY 1161执行数据传输。应用处理器1110的PHY 1113可以与DigRF主装置(MASTER)1114进行接口连接(或可替换地，通信)，以控制与RF芯片1160的PHY 1161的数据传输。
计算系统1100还可以包括全球定位系统(GPS)1120、储存装置1170、麦克风(MIC)1180、DRAM 1185和/或扬声器1190。计算系统1100可以使用超宽带(UWB)通信接口1210、无线局域网(WLAN)通信接口1220、微波接入全球互通(WIMAX)通信接口1230等与外部装置通信。然而，实施例并不仅限于图20中所示的配置或接口。
根据示例实施例，显示装置1150可以包括堆叠DDIC，该堆叠DDIC包括如上所述在竖直方向上堆叠的第一电路CRT1和第二电路CRT2。
如上所述，通过在竖直方向上堆叠包括模拟电路的第一电路和包括数字电路的第二电路，可以减小根据示例实施例的堆叠DDIC的尺寸。另外，通过经由不同的制造工艺形成模拟电路和数字电路，可以降低根据示例实施例的堆叠DDIC的设计和制造成本，并且可以提高堆叠DDIC和包括堆叠DDIC的显示装置的性能。另外，根据示例实施例的堆叠DDIC可以通过包括帧缓冲器和补偿存储器来减少电磁干扰(EMI)并增强性能，从而避免高速串行接口。
示例实施例可应用于显示装置和包括该显示装置的任何系统。例如，示例实施例可以应用于诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏控制台、导航系统、可穿戴装置、物联网(IoT)装置、万物联网(IoE)装置、电子书、虚拟现实(VR)装置、增强现实(AR)装置、车辆导航系统、视频电话、监视系统、自动聚焦系统、跟踪系统、运动检测系统等的系统。
通过总结和回顾，显示驱动器集成电路(DDIC)的尺寸会随着显示面板的分辨率的增加而增加。诸如智能电话的移动装置中的DDIC可以包括嵌入式静态随机存取存储器(SRAM)作为存储图像数据的帧缓冲器。也可以使用补偿存储器来提高所显示的图像的质量，并且补偿存储器的尺寸会增加以解决诸如老化、迟滞等的某些问题。随着存储器尺寸的增加，DDIC的尺寸和成本也会增加，即，针对各种内部存储器组件的扩展存储器容量的给定需求。另外，DDIC的功耗可能由于对图像数据的分辨率要求的增加以及附加的数据处理要求等而增加。
如上所述，示例实施例可以提供一种能够有效地驱动显示面板的堆叠显示驱动器集成电路(DDIC)、包括堆叠DDIC的显示装置以及制造堆叠DDIC的方法。通过在竖直方向上堆叠包括模拟电路的第一电路和包括数字电路的第二电路，可以减小根据示例实施例的堆叠DDIC的尺寸。通过经由不同的制造工艺形成模拟电路和数字电路，可以降低设计和制造根据实施例的堆叠DDIC的成本，并且可以提高堆叠DDIC和包括堆叠DDIC的显示装置的性能。根据示例实施例的堆叠DDIC可以通过包括帧缓冲器和补偿存储器来减少电磁干扰(EMI)并增强性能，从而避免高速串行接口。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅以一般性和描述性意义使用并且将以一般性和描述性意义解释，而不是为了限制的目的。在一些情况下，如本领域普通技术人员在提交本申请时将显而易见的，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用，除非另外具体指示。因此，本领域技术人员将理解，在不脱离权利要求中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种堆叠显示驱动器集成电路，所述堆叠显示驱动器集成电路被配置为驱动显示装置的显示面板，所述堆叠显示驱动器集成电路包括：
第一电路，其根据第一设计规则通过低端工艺形成，使得所述第一电路具有第一临界尺寸；以及
第二电路，其根据小于所述第一设计规则的第二设计规则由高端工艺形成，使得所述第二电路具有小于所述第一临界尺寸的第二临界尺寸，
其中，所述第一电路和所述第二电路在竖直方向上堆叠。
2.根据权利要求1所述的堆叠显示驱动器集成电路，其中：
所述第一电路包括被配置为处理模拟信号的模拟电路，并且
所述第二电路包括被配置为处理数字信号的数字电路和被配置为存储数据的存储器。
3.根据权利要求2的堆叠显示驱动器集成电路，其中，所述存储器包括：
帧缓冲器，其被配置为以帧为单位存储图像数据；以及
补偿存储器，其被配置为存储在所述图像数据的处理期间生成的数据。
4.根据权利要求2所述的堆叠显示驱动器集成电路，其中：
所述模拟电路包括：
源极驱动器，其被配置为通过数据线将数据信号施加到所述显示面板；以及
栅极驱动器，其被配置为通过扫描线将扫描信号施加到所述显示面板，并且
所述数字电路包括：
时序控制器，其被配置为控制所述堆叠显示驱动器集成电路的操作；
图像增强处理电路，其被配置为处理图像数据，以生成处理后的数据；以及
面板补偿电路，其被配置为转换所述处理后的数据，以生成驱动所述显示面板的显示数据。
5.根据权利要求4所述的堆叠显示驱动器集成电路，其中，所述第二电路还包括主机接口，其被配置为从主机装置接收所述图像数据。
6.根据权利要求4所述的堆叠显示驱动器集成电路，其中：
所述模拟电路还包括触摸传感器，所述触摸传感器被配置为检测与用户的触摸操作相对应并且从触摸面板提供的模拟信号，并且转换所述模拟信号以生成与所述触摸操作相对应的数字信号，并且
所述数字电路还包括触摸处理电路，其被配置为处理与所述触摸操作相对应的数字信号以生成与所述触摸操作相对应的控制信号。
7.根据权利要求4所述的堆叠显示驱动器集成电路，其中：
所述模拟电路还包括指纹识别传感器，所述指纹识别传感器被配置为检测与通过所述显示面板的指纹识别窗口输入的用户的指纹相对应的模拟信号，并且转换所述模拟信号以生成与所述指纹相对应的数字信号，并且
所述数字电路还包括指纹处理电路，所述指纹处理电路被配置为处理对应于所述指纹的数字信号以生成对应于指纹识别结果的控制信号。
8.根据权利要求1所述的堆叠显示驱动器集成电路，还包括：
第一半导体芯片，其包括第一半导体衬底和第一钝化层，使得所述第一电路形成在所述第一半导体衬底的上表面上，并且所述第一钝化层覆盖所述第一电路和所述第一半导体衬底的上表面；以及
第二半导体芯片，其包括第二半导体衬底和第二钝化层，使得所述第二电路形成在所述第二半导体衬底的上表面上，并且所述第二钝化层覆盖所述第二电路和所述第二半导体衬底的上表面。
9.根据权利要求8所述的堆叠显示驱动器集成电路，其中，所述堆叠显示驱动器集成电路具有面对面堆叠结构，使得所述第一半导体芯片的底表面与所述第二半导体芯片的上表面相对。
10.根据权利要求9所述的堆叠显示驱动器集成电路，还包括：
第一接合焊盘，其设置在所述第一半导体芯片的底表面上；
硅通孔件，其穿过所述第一半导体衬底并且将所述第一接合焊盘和所述第一电路电连接；
第二接合焊盘，其设置在所述第二半导体芯片的上表面上，并且电连接到第一接合焊盘；以及
过孔件，其设置在所述第二钝化层中并且将所述第二接合焊盘和所述第二电路电连接。
11.根据权利要求9所述的堆叠显示驱动器集成电路，还包括：
主机连接焊盘，其设置在所述第一半导体芯片的上表面上并且电连接到主机装置；
面板连接焊盘，其设置在所述第一半导体芯片的上表面上并且电连接到所述显示面板；
第一过孔件，其设置在所述第一钝化层中并且将所述主机连接焊盘和所述第一电路电连接；以及
第二过孔件，其设置在所述第一钝化层中并且将所述面板连接焊盘和所述第一电路电连接。
12.根据权利要求8所述的堆叠显示驱动器集成电路，其中，所述堆叠显示驱动器集成电路具有面对面堆叠结构，使得所述第一半导体芯片的上表面与所述第二半导体芯片的上表面相对。
13.根据权利要求12所述的堆叠显示驱动器集成电路，还包括：
第一接合焊盘，其设置在所述第一半导体芯片的上表面上；
第一过孔件，其设置在所述第一钝化层中并且将所述第一接合焊盘和所述第一电路电连接；
第二接合焊盘，其设置在所述第二半导体芯片的上表面上并且电连接到所述第一接合焊盘；以及
第二过孔件，其设置在所述第二钝化层中并且将所述第二接合焊盘和所述第二电路电连接。
14.根据权利要求12所述的堆叠显示驱动器集成电路，还包括：
主机连接焊盘，其设置在所述第一半导体芯片的底表面上并电连接到主机装置；
面板连接焊盘，其设置在所述第一半导体芯片的底表面上并电连接到所述显示面板；
第一硅通孔件，其穿过所述第一半导体衬底并且将所述主机连接焊盘和所述第一电路电连接；以及
第二硅通孔件，其穿过所述第一半导体衬底并且将所述面板连接焊盘和所述第一电路电连接。
15.根据权利要求1所述的堆叠显示驱动器集成电路，其中，所述堆叠显示驱动器集成电路具有单片堆叠结构，使得所述第一电路和所述第二电路在竖直方向上堆叠在单个半导体衬底上。
16.一种显示装置，包括：
显示面板，其包括多个像素；以及
堆叠显示驱动器集成电路，其被配置为驱动所述显示面板，所述堆叠显示驱动器集成电路包括：
第一电路，其根据第一设计规则通过低端工艺形成，使得所述第一电路具有第一临界尺寸；以及
第二电路，其根据小于第一设计规则的第二设计规则通过高端工艺形成，使得所述第二电路具有小于所述第一临界尺寸的第二临界尺寸，
其中，所述第一电路和所述第二电路在竖直方向上堆叠在所述堆叠显示驱动器集成电路中。
17.根据权利要求16所述的堆叠显示驱动器集成电路，其中：
所述第一电路包括被配置为处理模拟信号的模拟电路，并且
所述第二电路包括被配置为处理数字信号的数字电路和被配置为存储数据的存储器。
18.根据权利要求16所述的堆叠显示驱动器集成电路，还包括：
第一半导体芯片，其包括第一半导体衬底和第一钝化层，使得所述第一电路形成在所述第一半导体衬底的上表面上，并且所述第一钝化层覆盖所述第一电路和所述第一半导体衬底的上表面；以及
第二半导体芯片，其包括第二半导体衬底和第二钝化层，使得所述第二电路形成在所述第二半导体衬底的上表面上，并且所述第二钝化层覆盖所述第二电路和所述第二半导体衬底的上表面，
其中，所述堆叠显示驱动器集成电路具有面对面堆叠结构，使得所述第一半导体芯片的底表面与所述第二半导体芯片的上表面相对，或者所述堆叠显示驱动器集成电路具有面对面堆叠结构，使得所述第一半导体芯片的上表面与所述第二半导体芯片的上表面相对。
19.根据权利要求16所述的堆叠显示驱动器集成电路，其中，所述堆叠显示驱动器集成电路具有单片堆叠结构，使得所述第一电路和所述第二电路在竖直方向上堆叠在单个半导体衬底上。
20.一种制造堆叠显示驱动器集成电路显示驱动器集成电路的方法，包括：
根据第一设计规则通过低端工艺形成第一电路，使得所述第一电路具有第一临界尺寸；
根据小于所述第一设计规则的第二设计规则通过高端工艺形成第二电路，使得所述第二电路具有小于所述第一临界尺寸的第二临界尺寸；以及
在竖直方向上堆叠所述第一电路和所述第二电路。
CN202211642779.8A 2021-12-23 2022-12-20 堆叠的显示驱动器集成电路和包括该电路的显示装置 Pending CN116343674A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210185659A KR20230096300A (ko) 2021-12-23 2021-12-23 적층형 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
KR10-2021-0185659 2021-12-23

Publications (1)

Publication Number Publication Date
CN116343674A true CN116343674A (zh) 2023-06-27

Family

ID=86875355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211642779.8A Pending CN116343674A (zh) 2021-12-23 2022-12-20 堆叠的显示驱动器集成电路和包括该电路的显示装置

Country Status (3)

Country Link
US (1) US20230206830A1 (zh)
KR (1) KR20230096300A (zh)
CN (1) CN116343674A (zh)

Also Published As

Publication number Publication date
US20230206830A1 (en) 2023-06-29
KR20230096300A (ko) 2023-06-30

Similar Documents

Publication Publication Date Title
US10810943B2 (en) Display driver, display system, and operation method of the display driver
US20240071308A1 (en) Display device and pixel circuit thereof
US10614765B2 (en) Display device and method of driving the display device
CN110992892B (zh) 闪烁量化系统
US11164514B2 (en) Display device including initialization voltage source extended along data line
US11145254B2 (en) Pixel having reduced luminance change and organic light emitting display device having the same
US20210056908A1 (en) Scan signal driver and a display device including the same
US20180137818A1 (en) Display panel and display device
KR102668997B1 (ko) 표시 장치
CN113299238A (zh) 显示设备以及驱动该显示设备的方法
US11663982B2 (en) Display device
KR20190069666A (ko) 표시 장치 및 표시 장치 구동 방법
CN113990182A (zh) 显示面板和包括显示面板的显示装置
KR20210024339A (ko) 표시 장치
US11749190B2 (en) Electronic device and driving method of electronic device
US20230205275A1 (en) Foldable display device and driving method thereof
US20230206830A1 (en) Stacked display driver integrated circuit and display device including the same
US11785805B2 (en) Display device with pixel circuit having a plurality of transistors
KR20210082893A (ko) 폴더블 표시 장치
KR20210077209A (ko) 폴더블 표시 장치
US20240119900A1 (en) Display device
US20230131968A1 (en) Display device and method of driving display device
US20240121993A1 (en) Display device
US20230137784A1 (en) Display device
US11996046B2 (en) Display panel and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication