CN116340714B - 一种张量数据处理方法及相关装置 - Google Patents

一种张量数据处理方法及相关装置 Download PDF

Info

Publication number
CN116340714B
CN116340714B CN202310246785.XA CN202310246785A CN116340714B CN 116340714 B CN116340714 B CN 116340714B CN 202310246785 A CN202310246785 A CN 202310246785A CN 116340714 B CN116340714 B CN 116340714B
Authority
CN
China
Prior art keywords
quantum
pair
tensor
merging
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310246785.XA
Other languages
English (en)
Other versions
CN116340714A (zh
Inventor
请求不公布姓名
窦猛汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benyuan Quantum Computing Technology Hefei Co ltd
Original Assignee
Benyuan Quantum Computing Technology Hefei Co ltd
Filing date
Publication date
Application filed by Benyuan Quantum Computing Technology Hefei Co ltd filed Critical Benyuan Quantum Computing Technology Hefei Co ltd
Priority to CN202310246785.XA priority Critical patent/CN116340714B/zh
Publication of CN116340714A publication Critical patent/CN116340714A/zh
Application granted granted Critical
Publication of CN116340714B publication Critical patent/CN116340714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种张量数据处理方法及相关装置,方法包括:获得一对待缩并张量的叠加态;确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式;利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;根据所有所获得的期望值,获得缩并后的张量。利用本发明实施例,通过对待缩并张量的叠加态的测量,实现张量缩并,并且利用量子计算的特性,提高张量缩并的计算效率。

Description

一种张量数据处理方法及相关装置
技术领域
本发明属于数据处理技术领域,特别是一种张量数据处理方法及相关装置。
背景技术
张量的概念是矢量的推广。标量、矢量和矩阵分别可以理解为0、1、2阶张量。张量及其运算常常用于表示复杂的数量关系,因此广泛地应用于数学、力学、人工智能等领域,为数据与算法提供了简洁清晰的抽象表示。在应用时,最重要的张量运算是缩并,如在训练机器学习模型、计算材料力学性质、进行代数运算时,常常要进行大量的缩并运算。
经典计算机若要计算张量的缩并就必须存储参与缩并的两个张量的全部分量,再将参与缩并的分量按照一定顺序相乘再求和,在处理过程中往往需要使用张量处理器(TPU,Tensor Processing Unit)等专门化的硬件以牺牲运算精度的方式进行近似计算,即使牺牲精度,但随着张量的分量个数随着其维数指数增长,经典计算也难以有效存储和计算高维数的张量,进而使得计算效率比较低。
发明内容
本发明的目的是提供一种张量数据处理方法及相关装置,通过对待缩并张量的叠加态的测量,实现张量缩并,并且利用量子计算的特性,提高张量缩并的计算效率。
本申请的一个实施例提供了一种张量数据处理方法,方法包括:
获得一对待缩并张量的叠加态;
确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式,其中,所述目标投影算符为每对缩并分量在目标子空间投影得到的算符;所述目标子空间的维度为一个待缩并张量中缩并分量的数量;所述每对缩并分量各包含一个所述待缩并张量中的分量;
利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;
根据所有所获得的期望值,获得缩并后的张量。
可选的,所述获得一对待缩并张量的叠加态,包括:
获得个量子比特,其中,所获得的量子比特包含个数据比特和1个辅助比特,为一对待缩并张量中分量数目的最大值;
依次在获得的量子比特上作用第一量子功能模块、第二量子功能模块、第三量子功能模块和第四量子功能模块,获得用于获得一对待缩并张量的叠加态的量子线路,其中,所述第一量子功能模块用于在所述辅助比特上准备叠加态,所述第二量子功能模块用于准备一对待缩并张量中的一个张量的量子态,所述第三量子功能模块用于量子态的翻转,所述第四量子功能模块用于准备一对待缩并张量中的另一个张量的量子态;
利用所述量子线路,获得该对待缩并张量的叠加态。
可选的,所述依次在获得的量子比特上作用第一量子功能模块、第二量子功能模块、第三量子功能模块和第四量子功能模块,获得用于获得一对待缩并张量的叠加态的量子线路,包括:
将第一量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第二量子功能模块;
将第三量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第四量子功能模块,以获得用于获得一对待缩并张量的叠加态的量子线路。
可选的,所述利用目标投影算符,确定每对缩并分量对应的测量方式,包括:
基于目标投影算符的泡利分解,确定每对缩并分量对应的泡利算符组合;
利用所确定的泡利算符组合,确定每对缩并分量对应的测量方式。
可选的,所述目标投影算符的泡利分解是利用以下算式进行分解的:
其中,是所述目标投影算符,矩阵模式为为一个待缩并张量中缩并分量的数量,为每对缩并分量的序号,为一对缩并分量在所述目标子空间上的投影,为单位矩阵,为泡利Z算符,为泡利X算符,为泡利Y算符,为克罗内克尔符号。
可选的,所述利用所确定的测量方式,获得所述叠加态在对应的所述待测量子比特上的期望,包括:
在每对缩并分量对应的待测量比特上,作用所确定的测量方式对应的量子逻辑门,并进行测量,获得所述叠加态在对应的所述待测量子比特上的期望值。
可选的,所述根据所有所获得的期望值,获得缩并后的张量,包括:
利用每对缩并分量对应的泡利算符组合,对所获得对应的期望值进行计算,获得每对缩并分量的缩并结果;
基于所有所述缩并结果,获得缩并后的张量。
本申请的又一实施例提供了一种张量数据处理装置,装置包括:
第一获得模块,用于获得一对待缩并张量的叠加态;
确定模块,用于确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式,其中,所述目标投影算符为每对缩并分量在目标子空间投影得到的算符;所述目标子空间的维度为一个待缩并张量中缩并分量的数量;所述每对缩并分量各包含一个所述待缩并张量中的分量;
第二获得模块,用于利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;
第三获得模块,用于根据所有所获得的期望值,获得缩并后的张量。
可选的,所述第一获得模块,包括:
获得单元,用于获得个量子比特,其中,所获得的量子比特包含个数据比特和1个辅助比特,为一对待缩并张量中分量数目的最大值;
作用单元,用于依次在获得的量子比特上作用第一量子功能模块、第二量子功能模块、第三量子功能模块和第四量子功能模块,获得用于获得一对待缩并张量的叠加态的量子线路,其中,所述第一量子功能模块用于在所述辅助比特上准备叠加态,所述第二量子功能模块用于准备一对待缩并张量中的一个张量的量子态,所述第三量子功能模块用于量子态的翻转,所述第四量子功能模块用于准备一对待缩并张量中的另一个张量的量子态;
利用所述量子线路,获得该对待缩并张量的叠加态。
可选的,所述作用单元,具体用于:
将第一量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第二量子功能模块;
将第三量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第四量子功能模块,以获得用于获得一对待缩并张量的叠加态的量子线路。
可选的,所述确定模块,具体用于:
基于目标投影算符的泡利分解,确定每对缩并分量对应的泡利算符组合;
利用所确定的泡利算符组合,确定每对缩并分量对应的测量方式。
可选的,所述目标投影算符的泡利分解是利用以下算式进行分解的:
其中,是所述目标投影算符,矩阵模式为为一个待缩并张量中缩并分量的数量,为每对缩并分量的序号,为一对缩并分量在所述目标子空间上的投影,为单位矩阵,为泡利Z算符,为泡利X算符,为泡利Y算符,为克罗内克尔符号。
可选的,所述第二获得模块,具体用于:
在每对缩并分量对应的待测量比特上,作用所确定的测量方式对应的量子逻辑门,并进行测量,获得所述叠加态在对应的所述待测量子比特上的期望值。
可选的,所述第三获得模块,具体用于:
利用每对缩并分量对应的泡利算符组合,对所获得对应的期望值进行计算,获得每对缩并分量的缩并结果;
基于所有所述缩并结果,获得缩并后的张量。
本申请的一个实施例提供了一种存储介质,所述存储介质中存储有计算机程序,其中,所述计算机程序被设置为运行时实现上述任一项所述的方法。
本申请的一个实施例提供了一种电子装置,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以实现上述任一项所述的方法。
与现有技术相比,本发明首先获得一对待缩并张量的叠加态;然后确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式;再利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;最后根据所有所获得的期望值,获得缩并后的张量。本发明实施例通过对待缩并张量的叠加态的测量,实现了张量缩并,并且利用量子计算的特性,提高了张量缩并的计算效率。
附图说明
图1为本发明实施例提供的一种张量数据处理方法的计算机终端的硬件结构框图;
图2为本发明实施例提供的一种张量数据处理方法的流程示意图;
图3为本发明实施例提供的一种量子线路的结构示意图;
图4为本发明实施例提供的一种量泡利算符和量子逻辑门组合的对应关系的示意图;
图5为本发明实施例提供的一种张量数据处理装置的结构示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
图1是本发明实施例提供的一种张量缩并的实现系统的网络框图。张量缩并的实现系统可以包括网络110、服务器120、无线设备130、客户机140、存储150、经典处理系统160、量子处理系统170,还可以包括未示出的附加存储器、经典处理器、量子处理器和其他设备。
网络110是用于为张量缩并的实现系统内连接在一起的各种设备和计算机之间提供通信链路的介质,包括但不限于互联网、企业内部网、局域网、移动通信网及其组合,连接方式可以采用有线、无线通信链路或光纤电缆等。
服务器120和客户机140是常规的数据处理系统,可包含数据和具有执行常规计算过程的应用程序或软件工具。客户机140可以是个人计算机或网络计算机,故数据也可以是服务器120提供的。无线设备130可以是智能手机、平板、笔记本电脑、智能可穿戴设备等。存储单元150可以包括数据库151,其可以被配置为存储量子比特参数、量子逻辑门参数、量子线路、量子程序等数据。
经典处理系统160(量子处理系统170)可以包括用于处理经典数据(量子数据)的经典处理器161(量子处理器171)和用于存储经典数据(量子数据)的存储器163(存储器172),经典数据(量子数据)可以是引导文件、操作系统镜像、以及应用程序162(应用程序173),应用程序162(应用程序173)可以用于实现根据本发明实施例提供的张量缩并的实现方法编译的量子算法。
经典处理系统160(量子处理系统170)中存储或产生的任何数据或信息也可以被配置成以类似的方式在另一个经典(量子)处理系统中存储或产生,同样其执行的任何应用程序也可以被配置成以类似的方式在另一个经典(量子)处理系统中执行。
需要说明的是,真正的量子计算机是混合结构的,它至少包括图1中的两大部分:经典处理系统160,负责执行经典计算与控制;量子处理系统170,负责运行量子程序进而实现量子计算。
上述经典处理系统160和量子处理系统170可以是集成在一台设备中,也可以是分布在两台不同的设备之中。例如包括经典处理系统160的第一设备运行经典计算机操作系统,其上提供了量子应用程序开发工具和服务,以及还提供了量子应用程序所需的存储和网络服务。用户通过其上的量子应用程序开发工具和服务开发量子应用程序,以及通过其上的网络服务将量子程序发送至包括量子处理系统170的第二设备。第二设备运行量子计算机操作系统,通过量子计算机操作系统对该量子程序的代码进行解析,以及编译成量子计算机测控系统可以识别和执行的指令,量子处理器170根据该指令实现量子程序对应的量子算法。
在基于硅芯片的经典处理系统160中,经典处理器161的单元是 CMOS管,这种计算单元不受时间和相干性的限制,即,这种计算单元是不受使用时长限制,随时可用。此外,在硅芯片中,这种计算单元的数量也是充足的,目前一个经典处理器中的计算单元的数量是成千上万的。计算单元数量的充足且 CMOS 管可选择的计算逻辑是固定的,例如: 与逻辑。借助CMOS 管运算时,通过大量的 CMOS 管结合有限的逻辑功能,以实现运算效果。
与经典处理系统160中的这种逻辑单元不同,量子处理系统170中量子处理器171的基本计算单元是量子比特,量子比特的输入受相干性的限制,也受相干时间的限制,即,量子比特是受使用时长限制的,并不是随时可用的。在量子比特的可用使用时长内充分使用量子比特是量子计算的关键性难题。此外,量子计算机中量子比特的数量是量子计算机性能的代表指标之一,每个量子比特通过按需配置的逻辑功能实现计算功能,鉴于量子比特数量受限,而量子计算领域的逻辑功能是多样化的,例如: 哈德玛门 (Hadamard门,H门)、泡利-X门(X门)、泡利-Y门 (Y门)、泡利-Z门 (Z门)、X 门、RY 门、RZ门、CNOT门、CR 门、iSWAP 门、Toffoli 门等等。量子计算时,需借助有限的量子比特结合多样的逻辑功能组合实现运算效果。
基于这些不同,逻辑功能作用在量子比特的设计(包括量子比特使用与否的设计以及每个量子比特使用效率的设计) 是提升量子计算机的运算性能的关键,且需要进行特殊的设计。而上述针对量子比特的设计是普通计算设备所不需要考虑的、也不需要面对的技术问题。基于此,针对如何在量子计算中实现张量的缩并,本发明提出了一种张量数据处理方法及相关装置,旨在利用量子计算实现张量的缩并。
参见图2,图2为本发明实施例提供的一种张量数据处理方法的流程示意图,可以包括如下步骤:
S201:获得一对待缩并张量的叠加态。
张量的缩并指的是对一个或多个张量的一对分量(指标)的缩并,也就是将两个指标等同起来,然后对这些分量求和,举例而言,矩阵的迹就是对二维张量的两个指标的缩并。多个张量的张量积也是一个张量,因而也可以对其进行缩并,可以将其称为多个张量的缩并。一般来说张量缩并是指两个张量之间的缩并。3个或更多的张量缩并要选定顺序,然后逐次进行两两缩并。当然,张量也可以进行自己和自己进行缩并。
叠加态,或称叠加状态(superposition state),是指一个量子系统的几个量子态归一化线性组合后得到的状态。在本发明实施例中,叠加态是一对待缩并张量对应的量子态组合后的状态。获得一对缩并张量的叠加态是利用量子线路实现两个张量的存储,具体的,量子线路结构可以是多种多样的,具体的和待缩并张量的具体形式有关系。
S202:确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式,其中,所述目标投影算符为每对缩并分量在目标子空间投影得到的算符;所述目标子空间的维度为一个待缩并张量中缩并分量的数量;所述每对缩并分量各包含一个所述待缩并张量中的分量。
每对缩并分量对应的待测量子比特是根据预先确定的测量规则确定的,具体的,可以根据缩并分量的序号和缩并分量的数量确定的。待测量子比特是测量一对缩并分量缩并后的期望值对应的量子比特,测量对应的待测量子比特,可以得到缩并后的期望值。
张量缩并表示为量子态在目标投影算符上的散射振幅,具体的,可以表示为:
为目标投影算符,投影算符是将一个态的特定成分投影出来,而把其他成分消除掉的算符。在本发明实施例中,目标投影算符的矩阵模式为为一个待缩并张量中缩并分量的数量,也是目标子空间的维度,为每对缩并分量的序号,为一对缩并分量在所述目标子空间上的投影,也是表示第s个缩并分量对应的量子比特的计算基矢,的取值均为0或1。在本发明实施例中,目标子空间是可以使得目标投影算符的第列第行的元素为1,其他为0。
测量方式是对一对缩并分量缩并后的期望值进行测量的方式。在获得目标投影算符后,可以根据每对缩并分量对应的目标投影算符和测量方式之间的关系,确定每对缩并分量对应的测量方式,也可以通过其他利用目标投影算符的方式,确定测量方式。
S203:利用所确定的测量方式,获得所述叠加态在对应的所述待测量子比特上的期望值。
对于一对缩并分量,按照其对应的测量方式,在待测量子比特上测量叠加态的期望值。需要说明的是,一对缩并分量可能需要多次测量才能得到缩并后的结果。在测量期望值时,还需要在对应的待测量子比特上作用测量模块,实现期望值的测量。
S204:根据所有所获得的期望值,获得缩并后的张量。
在经典计算中,张量缩并可以用爱因斯坦求和公式进行计算。在本发明实施例中,待缩并张量中可能存在很多要缩并的分量,一对缩并分量基于对应的测量方式,可能测量得到多个期望,为了得到缩并后的张量,需要对测量得到的期望值进行处理,进而得到缩并后的张量。具体的处理方式可以根据预设的公式,基于测量得到的期望值,得到缩并后的张量。另外,如果待缩并张量为归一化的张量,先利用期望值计算,归一化的缩并后的张量,再利用归一化系数进行还原,得到缩并后的张量。
可见,本发明实施例先获得一对待缩并张量的叠加态;再基于目标投影算符,确定每对缩并分量对应的测量方式和待测量子比特;利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;最后根据所有所获得的期望值,获得缩并后的张量。本发明实施例通过对待缩并张量的叠加态的测量,实现了张量缩并,利用量子计算的特性,提高了张量缩并的计算效率。
在本发明一些可能的实施方式中,所述获得一对待缩并张量的叠加态,可以包括:
获取个量子比特,其中,所获得的量子比特包含个数据比特和1个辅助比特,为一对待缩并张量中分量数目的最大值;
依次在获得的量子比特上作用第一量子功能模块、第二量子功能模块、第三量子功能模块和第四量子功能模块,获得用于获得一对待缩并张量的叠加态的量子线路,其中,所述第一量子功能模块用于在所述辅助比特上准备叠加态,所述第二量子功能模块用于准备一对待缩并张量中的一个张量的量子态,所述第三量子功能模块用于量子态的翻转,所述第四量子功能模块用于准备一对待缩并张量中的另一个张量的量子态;
利用所述量子线路,获得该对待缩并张量的叠加态。
在本发明实施例中,第一量子功能模块可以实现叠加态准备的量子逻辑门或量子逻辑门的组合,具体的第一量子功能模块可以是H门。第三量子功能模块是可以实现量子态翻转的量子逻辑门或量子逻辑门的组合,具体的,第三量子功能模块可以是X门。待缩并张量可以是多种多样的,因此,第二量子功能模块和第四量子功能模块所包含的量子逻辑门可以随着张量的不同可能有所不同,只要能实现对应张量的量子态准备即可。利用构建好的量子线路,进行模拟演化,即可得到一对待缩并张量的叠加态。
在本发明一些可能的实施方式中,所述依次在获得的量子比特上作用第一量子功能模块、第二量子功能模块、第三量子功能模块和第四量子功能模块,获得用于获得一对待缩并张量的叠加态的量子线路,可以包括:
将第一量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第二量子功能模块;
将第三量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第四量子功能模块,以获得用于获得一对待缩并张量的叠加态的量子线路。
张量如果单独存储需要个量子比特,在本发明实施例中,利用个量子比特获得了一对待缩并张量的叠加态,基于单个辅助比特实现一对待缩并张量的存储,而没有单独存储两个待缩并张量,这样大大节省了存储空间。
示例性的,本发明实施例中的量子线路可以如图3所示,在图中,H门是第一量子功能模块,可以实现为第二量子功能模块,经过后,量子态演化为,X门是第三量子功能模块,经过X门后,量子态演化为是第四功能模块,经过,得到末态,即待缩并张量的叠加态:
在本发明一些可能的实施方式中,所述基于目标投影算符,确定每对缩并分量对应的测量方式,包括:
基于目标投影算符的泡利分解,确定每对缩并分量对应的泡利算符组合;
利用所确定的泡利算符组合,确定每对缩并分量对应的测量方式。
目标投影算符可能不是厄米算符,不能直接测量量子态在目标投影算符上的期望值,需要对目标投影算符进行泡利分解,基于泡利分解后的目标投影算符,确定每对缩并分量对应的泡利算符组合形式,根据泡利算符组合和测量方式之间的对应关系,确定每对缩并分量对应的测量方式,具体的,可以根据泡利算符组合中每一个算符对应的测量方式,确定每对缩并分量对应的测量方式。
在本发明一些可能的实施方式中,所述目标投影算符的泡利分解是利用以下算式进行分解的:
其中,是所述目标投影算符,矩阵模式为为一个待缩并张量中缩并分量的数量,为每对缩并分量的序号,为一对缩并分量在所述目标子空间上的投影,为单位矩阵,为泡利Z算符,为泡利X算符,为泡利Y算符,为克罗内克尔符号。
,对应的泡利算符组合为,当,对应的泡利算符组合为,当,对应的泡利算符组合为,当,对应的泡利算符组合为。需要说明的是,的下标是缩并分量的序号,与克罗内克尔符号中的对应,并不决定泡利算符的具体表现形式。
在本发明实施例中,待测量子比特可以包括辅助比特和第个数据比特。量子线路的末态为,对整个末态测量算符的期望,则,再测量的期望,,为所确定的泡利算符组合。
对于泡利算符组合,确定每一泡利算符对应的测量方式,具体的,可以通过图4确定测量方式,表示S门处于转置共轭状态, “†”(读作Dagger)为转置共轭状态的标识符。示例性的,一对缩并分量对应的待测比特为辅助比特和第5个数据比特,泡利算符为,基于图4可知,对应的量子逻辑门组合为,则测量方式是辅助比特添加H门和测量模块,第5个数据比特添加测量模块。对应的量子逻辑门组合为,则测量方式是辅助比特添加H门、S-Dagger门和测量模块,第5个数据比特添加测量模块。对应的量子逻辑门组合为,则测量方式是以第5个数据比特作为控制比特,辅助比特为目标比特添加CNOT门,辅助比特添加H门,辅助比特和第5个数据比特添加测量模块。对应的量子逻辑门组合为,则测量方式是以第5个数据比特作为控制比特,辅助比特为目标比特添加CNOT门,辅助比特添加H门和S-Dagger门,辅助比特和第5个数据比特添加测量模块。需要说明的是,每次测量所需的量子逻辑门在对应的测量的时候添加,而不是对于一对缩并分量,基于上述方式确定的所有量子逻辑门。
在本发明一些可能的实施方式中,所述利用所确定的测量方式,获得所述叠加态在对应的所述待测量子比特上的期望,包括:
在每对缩并分量对应的待测量比特上,作用所确定的测量方式对应的量子逻辑门,并进行测量,获得所述叠加态在对应的所述待测量子比特上的期望值。
延续上述示例,对于,在辅助比特添加H门和测量模块,第5个数据比特添加测量模块,然后分别测量叠加态在辅助比特和第5个数据比特上的期望。对于,在量子线路的辅助比特添加H门、S-Dagger门和测量模块,第5个数据比特添加测量模块,分别获得叠加态在辅助比特和第5个数据比特上的期望值。对于,以第5个数据比特作为控制比特,辅助比特为目标比特添加CNOT门,辅助比特添加H门,辅助比特和第5个数据比特添加测量模块,分别获得叠加态在辅助比特和第5个数据比特上的期望值。对于,以第5个数据比特作为控制比特,辅助比特为目标比特添加CNOT门,辅助比特添加H门和S-Dagger门,辅助比特和第5个数据比特添加测量模块,分别获得叠加态在辅助比特和第5个数据比特上的期望值。
在本发明实施例中,张量可以是复张量,两个复张量的缩并,其个分量可以通过在一台量子比特的量子计算机上测量至多次,再经过简单的经典计算得到缩并后的张量。可见,当时本方法测量次数可以少于缩并的分量数目,随着参与缩并的指标数目增加,所需的测量次数指数下降,从而对高维张量的大量指标缩并具有比经典计算更快的计算速度。
在本发明一些可能的实施方式中,所述根据所有所获得的期望值,获得缩并后的张量,包括:
利用每对缩并分量对应的泡利算符组合,对所获得对应的期望值进行计算,获得每对缩并分量的缩并结果;
基于所有所述缩并结果,获得缩并后的张量。
每对缩并分量缩并后的期望可以利用公式计算得到。延续上述示例,对应测量得到的对应测量得到的对应测量得到的对应测量得到的,则缩并后的期望,在利用归一化系数,得到缩并结果。在获得每对缩并分量的缩并结果后,即可利用经典的方式获得缩并后的张量。
经典计算机若要计算张量的缩并,就必须存储参与缩并的两个张量的全部分量,再将参与缩并的分量按照一定顺序相乘再求和。这种计算方法会遇到两个困难:一是占用的存储空间随着张量分量数目的增加指数增长;二是运算量随着参与缩并的分量数目指数增长。当参与缩并的分量较多时,该运算的效率迅速降低。本发明提供的方案,张量可以用量子比特存储,使用的量子比特数量随张量的分量数量至多只线性增长。在进行站张量缩并处理时只需要存储被缩并的张量的特定叠加态,不需要存储被缩并的张量本身,从而大大节省了存储空间。且该方法可以直接将缩并结果表示为多比特泡利算符的测量期望值,在被缩并的分量较多时,需测量的期望数目较少,且往往小于不参与缩并的分量数目,也就是说,经典方法越慢,该方法就越快。
参见图5,图5为本发明实施例提供的一种张量数据处理装置的结构示意图,与图2所示的流程相对应,所述装置包括:
第一获得模块,用于获得一对待缩并张量的叠加态;
确定模块,用于确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式,其中,所述目标投影算符为每对缩并分量在目标子空间投影得到的算符;所述目标子空间的维度为一个待缩并张量中缩并分量的数量;所述每对缩并分量各包含一个所述待缩并张量中的分量;
第二获得模块,用于利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;
第三获得模块,用于根据所有所获得的期望值,获得缩并后的张量。
在本发明一些可能的实施方式中,所述第一获得模块501,可以包括:
获得单元,用于获得个量子比特,其中,所获得的量子比特包含个数据比特和1个辅助比特,为一对待缩并张量中分量数目的最大值;
作用单元,用于依次在获得的量子比特上作用第一量子功能模块、第二量子功能模块、第三量子功能模块和第四量子功能模块,获得用于获得一对待缩并张量的叠加态的量子线路,其中,所述第一量子功能模块用于在所述辅助比特上准备叠加态,所述第二量子功能模块用于准备一对待缩并张量中的一个张量的量子态,所述第三量子功能模块用于量子态的翻转,所述第四量子功能模块用于准备一对待缩并张量中的另一个张量的量子态;
利用所述量子线路,获得该对待缩并张量的叠加态。
在本发明一些可能的实施方式中,所述作用单元,可以具体用于:
将第一量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第二量子功能模块;
将第三量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第四量子功能模块,以获得用于获得一对待缩并张量的叠加态的量子线路。
在本发明一些可能的实施方式中,所述确定模块502,可以具体用于:
基于目标投影算符的泡利分解,确定每对缩并分量对应的泡利算符组合;
利用所确定的泡利算符组合,确定每对缩并分量对应的测量方式。
在本发明一些可能的实施方式中,所述目标投影算符的泡利分解是利用以下算式进行分解的:
其中,是所述目标投影算符,矩阵模式为为一个待缩并张量中缩并分量的数量,为每对缩并分量的序号,为一对缩并分量在所述目标子空间上的投影,为单位矩阵,为泡利Z算符,为泡利X算符,为泡利Y算符,为克罗内克尔符号。
在本发明一些可能的实施方式中,所述第二获得模块503,可以具体用于:
在每对缩并分量对应的待测量比特上,作用所确定的测量方式对应的量子逻辑门,并进行测量,获得所述叠加态在对应的所述待测量子比特上的期望值。
在本发明一些可能的实施方式中,所述第三获得模块504,可以具体用于:
利用每对缩并分量对应的泡利算符组合,对所获得对应的期望值进行计算,获得每对缩并分量的缩并结果;
基于所有所述缩并结果,获得缩并后的张量。
可见,本发明实施例先获得一对待缩并张量的叠加态;再基于目标投影算符,确定每对缩并分量对应的测量方式和待测量子比特;利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;最后根据所有所获得的期望值,获得缩并后的张量。本发明实施例通过对待缩并张量的叠加态的测量,实现了张量缩并,利用量子计算的特性,提高了张量缩并的计算效率。
本发明实施例还提供了一种存储介质,所述存储介质中存储有计算机程序,其中,所述计算机程序被设置为运行时实现上述任一项方法实施例中的步骤。
具体的,在本实施例中,上述存储介质可以被设置为存储用于实现以下步骤的计算机程序:
S201:获得一对待缩并张量的叠加态;
S202:确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式,其中,所述目标投影算符为每对缩并分量在目标子空间投影得到的算符;所述目标子空间的维度为一个待缩并张量中缩并分量的数量;所述每对缩并分量各包含一个所述待缩并张量中的分量;
S203:利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;
S204:根据所有所获得的期望值,获得缩并后的张量。
本发明实施例还提供了一种电子装置,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以实现上述任一项方法实施例中的步骤。
具体的,上述电子装置还可以包括传输设备以及输入输出设备,其中,该传输设备和上述处理器连接,该输入输出设备和上述处理器连接。
具体的,在本实施例中,上述处理器可以被设置为通过计算机程序实现以下步骤:
S201:获得一对待缩并张量的叠加态;
S202:确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式,其中,所述目标投影算符为每对缩并分量在目标子空间投影得到的算符;所述目标子空间的维度为一个待缩并张量中缩并分量的数量;所述每对缩并分量各包含一个所述待缩并张量中的分量;
S203:利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;
S204:根据所有所获得的期望值,获得缩并后的张量。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果,以上所述仅为本发明的较佳实施例,但本发明不以图面所示限定实施范围,凡是依照本发明的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本发明的保护范围内。

Claims (10)

1.一种张量数据处理方法,其特征在于,所述方法包括:
获得一对待缩并张量的叠加态;
确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式,其中,所述目标投影算符为每对缩并分量在目标子空间投影得到的算符;所述目标子空间的维度为一个待缩并张量中缩并分量的数量;所述每对缩并分量各包含一个所述待缩并张量中的分量;
利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;
根据所有所获得的期望值,获得缩并后的张量。
2.根据权利要求1所述的方法,其特征在于,所述获得一对待缩并张量的叠加态,包括:
获得个量子比特,其中,所获得的量子比特包含个数据比特和1个辅助比特,为一对待缩并张量中分量数目的最大值;
依次在获得的量子比特上作用第一量子功能模块、第二量子功能模块、第三量子功能模块和第四量子功能模块,获得用于获得一对待缩并张量的叠加态的量子线路,其中,所述第一量子功能模块用于在所述辅助比特上准备叠加态,所述第二量子功能模块用于准备一对待缩并张量中的一个张量的量子态,所述第三量子功能模块用于量子态的翻转,所述第四量子功能模块用于准备一对待缩并张量中的另一个张量的量子态;
利用所述量子线路,获得该对待缩并张量的叠加态。
3.根据权利要求2所述的方法,其特征在于,所述依次在获得的量子比特上作用第一量子功能模块、第二量子功能模块、第三量子功能模块和第四量子功能模块,获得用于获得一对待缩并张量的叠加态的量子线路,包括:
将第一量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第二量子功能模块;
将第三量子功能模块作用于所述辅助比特;
以所述数据比特作为目标比特,所述辅助比特为控制比特,作用第四量子功能模块,以获得用于获得一对待缩并张量的叠加态的量子线路。
4.根据权利要求3所述的方法,其特征在于,所述利用目标投影算符,确定每对缩并分量对应的测量方式,包括:
基于目标投影算符的泡利分解,确定每对缩并分量对应的泡利算符组合;
利用所确定的泡利算符组合,确定每对缩并分量对应的测量方式。
5.根据权利要求4所述的方法,其特征在于,所述目标投影算符的泡利分解是利用以下算式进行分解的:
其中,是所述目标投影算符,矩阵模式为为一个待缩并张量中缩并分量的数量,为每对缩并分量的序号,为一对缩并分量在所述目标子空间上的投影,为单位矩阵,为泡利Z算符,为泡利X算符,为泡利Y算符,为克罗内克尔符号。
6.根据权利要求5所述的方法,其特征在于,所述利用所确定的测量方式,获得所述叠加态在对应的所述待测量子比特上的期望,包括:
在每对缩并分量对应的待测量比特上,作用所确定的测量方式对应的量子逻辑门,并进行测量,获得所述叠加态在对应的所述待测量子比特上的期望值。
7.根据权利要求6所述的方法,其特征在于,所述根据所有所获得的期望值,获得缩并后的张量,包括:
利用每对缩并分量对应的泡利算符组合,对所获得对应的期望值进行计算,获得每对缩并分量的缩并结果;
基于所有所述缩并结果,获得缩并后的张量。
8.一种张量数据处理装置,其特征在于,所述装置包括:
第一获得模块,用于获得一对待缩并张量的叠加态;
确定模块,用于确定每对缩并分量对应的待测量子比特,并利用目标投影算符,确定每对缩并分量对应的测量方式,其中,所述目标投影算符为每对缩并分量在目标子空间投影得到的算符;所述目标子空间的维度为一个待缩并张量中缩并分量的数量;所述每对缩并分量各包含一个所述待缩并张量中的分量;
第二获得模块,用于利用所确定的测量方式,获得所述叠加态在对应的待测量子比特上的期望值;
第三获得模块,用于根据所有所获得的期望值,获得缩并后的张量。
9.一种存储介质,其特征在于,所述存储介质中存储有计算机程序,其中,所述计算机程序被设置为运行时实现所述权利要求1至7任一项所述的方法。
10.一种电子装置,包括存储器和处理器,其特征在于,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以实现所述权利要求1至7任一项所述的方法。
CN202310246785.XA 2023-03-10 一种张量数据处理方法及相关装置 Active CN116340714B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310246785.XA CN116340714B (zh) 2023-03-10 一种张量数据处理方法及相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310246785.XA CN116340714B (zh) 2023-03-10 一种张量数据处理方法及相关装置

Publications (2)

Publication Number Publication Date
CN116340714A CN116340714A (zh) 2023-06-27
CN116340714B true CN116340714B (zh) 2024-07-16

Family

ID=

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114492815A (zh) * 2022-01-27 2022-05-13 合肥本源量子计算科技有限责任公司 一种基于量子化学计算目标体系能量的方法、装置及介质
CN114764549A (zh) * 2020-12-31 2022-07-19 合肥本源量子计算科技有限责任公司 基于矩阵乘积态的量子线路模拟计算方法、装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114764549A (zh) * 2020-12-31 2022-07-19 合肥本源量子计算科技有限责任公司 基于矩阵乘积态的量子线路模拟计算方法、装置
CN114492815A (zh) * 2022-01-27 2022-05-13 合肥本源量子计算科技有限责任公司 一种基于量子化学计算目标体系能量的方法、装置及介质

Similar Documents

Publication Publication Date Title
WO2018098018A1 (en) Compilation, memory management, and fault localization with ancillas in an unknown state
Bonny et al. Emulation of high-performance correlation-based quantum clustering algorithm for two-dimensional data on FPGA
CN114239840A (zh) 量子信道噪声系数估计方法及装置、电子设备和介质
Dogaru et al. Bconv-elm: Binary weights convolutional neural network simulator based on keras/tensorflow, for low complexity implementations
Cranganore et al. Molecular dynamics workflow decomposition for hybrid classic/quantum systems
Podobas et al. Streambrain: an hpc framework for brain-like neural networks on cpus, gpus and fpgas
CN116340714B (zh) 一种张量数据处理方法及相关装置
CN117436538A (zh) 基于量子过程层析的量子通道确定方法及相关装置
CN117610669A (zh) 一种量子误差的缓解方法及装置
CN116340714A (zh) 一种张量数据处理方法及相关装置
CN115577783A (zh) 量子数据处理方法、装置、设备以及存储介质
Gourgoulias et al. Information criteria for quantifying loss of reversibility in parallelized KMC
Chen et al. Pure quantum gradient descent algorithm and full quantum variational eigensolver
Cariow et al. An algorithm for dividing quaternions
CN116644813B (zh) 一种利用量子电路确定最优组合方案的方法及装置
CN117035103A (zh) 数据分解任务的处理方法、装置、存储介质及电子装置
CN116681138B (zh) 一种数据大小比较任务的处理方法、装置、存储介质及电子装置
CN118014090A (zh) 一种变分量子线路的线路参数更新方法及相关装置
US9355363B2 (en) Systems and methods for virtual parallel computing using matrix product states
EP4273758A1 (en) Quantum preprocessing method and apparatus, storage medium, and electronic apparatus
CN117371552A (zh) 用于测量误差缓解的响应矩阵确定方法、装置及介质
Fodor et al. Numerical analysis of parallel implementation of the reorthogonalized ABS methods
CN116644813A (zh) 一种利用量子电路确定最优组合方案的方法及装置
Kolberg et al. Parallel Selfverified Method for Solving Linear Systems
Bolchini et al. Evolving classifiers on field programmable gate arrays: Migrating XCS to FPGAs

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant