CN116340208A - 基于QSPI的flash访问方法及应用 - Google Patents
基于QSPI的flash访问方法及应用 Download PDFInfo
- Publication number
- CN116340208A CN116340208A CN202111592124.XA CN202111592124A CN116340208A CN 116340208 A CN116340208 A CN 116340208A CN 202111592124 A CN202111592124 A CN 202111592124A CN 116340208 A CN116340208 A CN 116340208A
- Authority
- CN
- China
- Prior art keywords
- access
- qspi
- flash
- access space
- space type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000015654 memory Effects 0.000 claims description 31
- 238000004590 computer program Methods 0.000 claims description 9
- 238000013500 data storage Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 238000013507 mapping Methods 0.000 description 6
- 230000003993 interaction Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/781—On-chip cache; Off-chip memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种基于QSPI的flash访问方法及应用，该方法包括以下步骤：QSPI控制器识别CPU访问地址所属的访问空间类型，其中，所述访问空间类型包括XIP访问空间和IO访问空间；以及所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式。该方法能够通过在传统的QSPI控制接口中添加一个访问控制模块，在资源有限的情况下，通过划分地址空间的方式实现XIP和IO模式混合复用，只需要外接一片flash，就可以实现一个flash上既运行系统，又可以使flash作为数据存储器，完成系统和数据的交叉使用。
Description
技术领域
本发明是关于通信领域，特别是关于一种基于QSPI的flash访问方法及应用。
背景技术
随着网络技术的发展，小型SOC/MCU的应用越来越广泛，小型SOC/MCU普遍存在着内部存储空间不足，往往需要外接存储器，而flash是现在选用比较广泛的一种存储器。
FLASH存储器是一种掉电后数据不丢失的存储器，不仅具备电子可擦除可编程的性能，还不会断电丢失数据，同时可以快速读取数据，平时常用的U盘、SD卡、SSD固态硬盘以及MCU内部用于存储程序的设备都是FLASH类型的存储器，进而在现在电子系统中被大量使用来进行数据的存储。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种基于QSPI的flash访问方法及应用，解决在需要存储数据时，由于QSPI的XIP和IO模式之间是互斥的，需要外加新的存储器的问题。
为实现上述目的，本发明的实施例提供了一种基于QSPI的flash访问方法。
在本发明的一个或多个实施方式中，所述方法包括：QSPI控制器识别CPU访问地址所属的访问空间类型，其中，所述访问空间类型包括XIP访问空间和IO访问空间；以及所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式。
在本发明的一个或多个实施方式中，所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式，具体包括：若所述QSPI控制器判断访问空间类型属于XIP访问空间；则，所述QSPI控制器控制执行对flash的XIP访问。
在本发明的一个或多个实施方式中，所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式，具体包括：若所述QSPI控制器判断访问空间类型属于IO访问空间；则，所述QSPI控制器控制执行对flash的IO访问。
在本发明的一个或多个实施方式中，在QSPI控制器识别CPU访问地址所属的访问空间类型之前，还包括配置预设端口属性，具体包括：根据外部flash判断是否使用预设端口属性；若否根据外部flash信息配置端口属性。
在本发明的一个或多个实施方式中，所述预设端口属性包括：端口时序属性和端口时钟属性。
在本发明的另一个方面当中，提供了一种基于QSPI的flash访问装置，其包括识别模块和执行模块。
识别模块，用于供QSPI控制器识别CPU访问地址所属的访问空间类型，其中，所述访问空间类型包括XIP访问空间和IO访问空间。
执行模块，用于供所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式。
在本发明的一个或多个实施方式中，所述执行模块还用于：若所述QSPI控制器判断访问空间类型属于XIP访问空间；则，所述QSPI控制器控制执行对flash的XIP访问。
在本发明的一个或多个实施方式中，所述执行模块还用于：若所述QSPI控制器判断访问空间类型属于IO访问空间；则，所述QSPI控制器控制执行对flash的IO访问。
在本发明的一个或多个实施方式中，所述装置还包括配置模块，用于：根据外部flash判断是否使用预设端口属性；若否，根据外部flash信息配置端口属性。
在本发明的另一个方面当中，提供了一种电子设备，包括：至少一个处理器；以及存储器，所述存储器存储指令，当所述指令被所述至少一个处理器执行时，使得所述至少一个处理器执行如上所述的基于QSPI的flash访问方法。
在本发明的另一个方面当中，提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如所述的基于QSPI的flash访问方法的步骤。
与现有技术相比，根据本发明实施方式的基于QSPI的flash访问方法及应用，其能够通过预设置端口属性，减少CPU操作，提升CPU的访问效率；在传统的QSPI控制接口中添加一个访问控制模块，在资源有限的情况下，通过划分地址空间的方式实现XIP和IO模式混合复用，只需要外接一片flash，就可以实现一个flash上既运行系统，又可以使flash作为数据存储器，完成系统和数据的交叉使用。
附图说明
图1是根据本发明一实施方式的基于QSPI的flash访问方法的流程图；
图2是根据本发明一实施方式的基于QSPI的flash访问方法的系统结构图；
图3是根据本发明一实施方式的基于QSPI的flash访问方法的代码执行方式图；
图4是根据本发明一实施方式的基于QSPI的flash访问方法的控制模块结构图；
图5是根据本发明一实施方式的基于QSPI的flash访问方法的具体流程图；
图6是根据本发明一实施方式的基于QSPI的flash访问装置的结构图；
图7是根据本发明一实施方式的基于QSPI的flash访问计算设备的硬件结构图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
以下结合附图，详细说明本发明各实施例提供的技术方案。
实施例1
如图1至图4所示，介绍本发明的一个实施例中基于QSPI的flash访问方法，该方法包括如下步骤。
在步骤S101中，QSPI控制器识别CPU访问地址所属的访问空间类型。
flash作为系统启动盘或者嵌入式程序的启动源来运行系统时，嵌入式系统中代码的执行方式包括完全映射和XIP。完全映射是嵌入式系统程序运行时，将所有代码从非易失存储器(flash，ROM等)复制到RAM中运行。XIP是在系统启动时，不将代码复制到RAM，直接在非易失存储位置执行，RAM中只存放需要不断变化的数据部分。
XIP即芯片内执行，指应用程序可以直接在flash内运行，不必再把代码读到系统RAM中。flash内执行是指nor flash不需要初始化，可以直接在flash内执行代码，但往往只执行部分代码，比如初始化RAM。芯片内执行不是程序在存储器内执行，CPU的基本功能是取指、译码和运行，所谓的flash能在芯片内执行，指的是CPU能够直接从flash中取指令，供后面的译码器和执行器来执行。
由于系统在正常运行中是需要进行数据存储的，例如小型家用交换机中管理使用的web系统，在正常运行中需要创建文件系统，需要与Web界面进行数据的交互，此时就需要一个存储器来存储系统配置和系统运行中产生的一些必须数据。
在步骤S102中，QSPI控制器根据访问空间类型，执行相应的flash访问模式。
在本实施例中，在根据外部flash的具体情况配置端口属性后，根据CPU发送的地址判断访问的地址空间是否在设定的XIP访问空间内；若是，执行XIP模式的访问，即CPU送地址，QSPI控制器返回数据，提供对flash的存储器映射直接访问；若否，执行IO模式的访问，即实现一个间接访问的过程，通过配置内部的命令寄存器，地址寄存器，TxBuffer，触发访问寄存器，实现与外部flash的数据交互。
实施例2
如图5所示，介绍本发明的一个实施例中基于QSPI的flash访问方法，该方法包括如下步骤。
在步骤S201中，根据外部flash判断是否使用预设端口属性。
在传统的QSPI控制接口中添加一个访问控制模块，该访问控制模块中预先设定了端口时序的属性和端口时钟的属性，可以直接使用默认的端口属性，进而减少CPU操作，提升CPU的访问效率；此外，也可以根据外部flash的信息重新配置端口的属性。
在步骤S202中，QSPI控制器识别CPU访问地址所属的访问空间类型。
flash作为系统启动盘或者嵌入式程序的启动源来运行系统时，嵌入式系统中代码的执行方式包括完全映射和XIP。完全映射是嵌入式系统程序运行时，将所有代码从非易失存储器(flash，ROM等)复制到RAM中运行。XIP是在系统启动时，不将代码复制到RAM，直接在非易失存储位置执行，RAM中只存放需要不断变化的数据部分。
XIP即芯片内执行，指应用程序可以直接在flash内运行，不必再把代码读到系统RAM中。flash内执行是指nor flash不需要初始化，可以直接在flash内执行代码，但往往只执行部分代码，比如初始化RAM。芯片内执行不是程序在存储器内执行，CPU的基本功能是取指、译码和运行，所谓的flash能在芯片内执行，指的是CPU能够直接从flash中取指令，供后面的译码器和执行器来执行。
由于系统在正常运行中是需要进行数据存储的，例如小型家用交换机中管理使用的web系统，在正常运行中需要创建文件系统，需要与Web界面进行数据的交互，此时就需要一个存储器来存储系统配置和系统运行中产生的一些必须数据。
在步骤S203中，QSPI控制器根据访问空间类型，执行相应的flash访问模式。
在本实施例中，在根据外部flash的具体情况配置端口属性后，根据CPU发送的地址判断访问的地址空间是否在设定的XIP访问空间内；若是，执行XIP模式的访问，即CPU送地址，QSPI控制器返回数据，提供对flash的存储器映射直接访问；若否，执行IO模式的访问，即实现一个间接访问的过程，通过配置内部的命令寄存器，地址寄存器，TxBuffer，触发访问寄存器，实现与外部flash的数据交互。
根据本发明实施方式的基于QSPI的flash访问方法及应用，在对嵌入式系统中使用flash作为启动源时，在资源有限，且需要运行较大软件系统的时候，XIP和IO模式混用可以实现在一个flash上既运行系统，又可以使flash作为存储器件进行正常的IO访问，从而节省外部存储器。
如图6所示，介绍根据本发明具体实施方式的基于QSPI的flash访问装置。
在本发明的实施方式中，基于QSPI的flash访问装置包括识别模块601、执行模块602和配置模块603。
识别模块601，用于供QSPI控制器识别CPU访问地址所属的访问空间类型，其中，访问空间类型包括XIP访问空间和IO访问空间。
执行模块602，用于供QSPI控制器根据访问空间类型，执行相应的flash访问模式。
执行模块602还用于：若QSPI控制器判断访问空间类型属于XIP访问空间；则，QSPI控制器控制执行对flash的XIP访问。
执行模块602还用于：若QSPI控制器判断访问空间类型属于IO访问空间；则，QSPI控制器控制执行对flash的IO访问。
配置模块603，用于：根据外部flash判断是否使用预设端口属性；若否，根据外部flash信息配置端口属性。
在本实施例中，预设端口属性包括：端口时序属性和端口时钟属性。
图7示出了根据本说明书的实施例的用于基于QSPI的flash访问计算设备70的硬件结构图。如图7所示，计算设备70可以包括至少一个处理器701、存储器702(例如非易失性存储器)、内存703和通信接口704，并且至少一个处理器701、存储器702、内存703和通信接口704经由总线705连接在一起。至少一个处理器701执行在存储器702中存储或编码的至少一个计算机可读指令。
应该理解，在存储器702中存储的计算机可执行指令当执行时使得至少一个处理器701进行本说明书的各个实施例中以上结合图1-7描述的各种操作和功能。
在本说明书的实施例中，计算设备70可以包括但不限于：个人计算机、服务器计算机、工作站、桌面型计算机、膝上型计算机、笔记本计算机、移动计算设备、智能电话、平板计算机、蜂窝电话、个人数字助理(PDA)、手持装置、消息收发设备、可佩戴计算设备、消费电子设备等等。
根据一个实施例，提供了一种比如机器可读介质的程序产品。机器可读介质可以具有指令(即，上述以软件形式实现的元素)，该指令当被机器执行时，使得机器执行本说明书的各个实施例中以上结合图1-7描述的各种操作和功能。具体地，可以提供配有可读存储介质的系统或者装置，在该可读存储介质上存储着实现上述实施例中任一实施例的功能的软件程序代码，且使该系统或者装置的计算机或处理器读出并执行存储在该可读存储介质中的指令。
根据本发明实施方式的基于QSPI的flash访问方法及应用，其能够通过预设置端口属性，减少CPU操作，提升CPU的访问效率；在传统的QSPI控制接口中添加一个访问控制模块，在资源有限的情况下，通过划分地址空间的方式实现XIP和IO模式混合复用，只需要外接一片flash，就可以实现一个flash上既运行系统，又可以使flash作为数据存储器，完成系统和数据的交叉使用。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (11)
1.一种基于QSPI的flash访问方法，其特征在于，所述方法包括：
QSPI控制器识别CPU访问地址所属的访问空间类型，其中，所述访问空间类型包括XIP访问空间和IO访问空间；以及
所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式。
2.如权利要求1所述的基于QSPI的flash访问方法，其特征在于，所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式，具体包括：
若所述QSPI控制器判断访问空间类型属于XIP访问空间；则，
所述QSPI控制器控制执行对flash的XIP访问。
3.如权利要求1所述的基于QSPI的flash访问方法，其特征在于，所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式，具体包括：
若所述QSPI控制器判断访问空间类型属于IO访问空间；则，
所述QSPI控制器控制执行对flash的IO访问。
4.如权利要求1所述的基于QSPI的flash访问方法，其特征在于，在QSPI控制器识别CPU访问地址所属的访问空间类型之前，还包括配置预设端口属性，具体包括：
根据外部flash判断是否使用预设端口属性；若否
根据外部flash信息配置端口属性。
5.如权利要求4所述的基于QSPI的flash访问方法，其特征在于，所述预设端口属性包括端口时序属性和端口时钟属性。
6.一种基于QSPI的flash访问装置，其特征在于，所述装置包括：
识别模块，用于供QSPI控制器识别CPU访问地址所属的访问空间类型，其中，所述访问空间类型包括XIP访问空间和IO访问空间；以及
执行模块，用于供所述QSPI控制器根据所述访问空间类型，执行相应的flash访问模式。
7.如权利要求6所述的基于QSPI的flash访问装置，其特征在于，所述执行模块还用于：
若所述QSPI控制器判断访问空间类型属于XIP访问空间；则，
所述QSPI控制器控制执行对flash的XIP访问。
8.如权利要求6所述的基于QSPI的flash访问装置，其特征在于，所述执行模块还用于：
若所述QSPI控制器判断访问空间类型属于IO访问空间；则，
所述QSPI控制器控制执行对flash的IO访问。
9.如权利要求6所述的基于QSPI的flash访问装置，其特征在于，所述装置还包括配置模块，用于：
根据外部flash判断是否使用预设端口属性；若否
根据外部flash信息配置端口属性。
10.一种电子设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储指令，当所述指令被所述至少一个处理器执行时，使得所述至少一个处理器执行如权利要求1至5中任一项所述的基于QSPI的flash访问方法。
11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的基于QSPI的flash访问方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111592124.XA CN116340208A (zh) | 2021-12-23 | 2021-12-23 | 基于QSPI的flash访问方法及应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111592124.XA CN116340208A (zh) | 2021-12-23 | 2021-12-23 | 基于QSPI的flash访问方法及应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116340208A true CN116340208A (zh) | 2023-06-27 |
Family
ID=86874903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111592124.XA Pending CN116340208A (zh) | 2021-12-23 | 2021-12-23 | 基于QSPI的flash访问方法及应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116340208A (zh) |
-
2021
- 2021-12-23 CN CN202111592124.XA patent/CN116340208A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100211769A1 (en) | Concurrent Execution of a Smartphone Operating System and a Desktop Operating System | |
| CN102200923B (zh) | 从mmc/sd设备引导主机设备的方法及相关设备 | |
| CN100377085C (zh) | 嵌入式操作系统硬件镜像启动优化的实现方法 | |
| CN110928935B (zh) | 数据的访问命令处理方法、装置和系统 | |
| CN101021797A (zh) | 一种用于嵌入式系统的软件修复和升级方法 | |
| CN110073333A (zh) | 恢复fpga芯片中的逻辑的方法、系统和fpga设备 | |
| CN101840345A (zh) | 一种配置参数的识别方法、系统及嵌入式设备 | |
| CN102200916A (zh) | 电子设备、可配置的部件及该部件的配置信息存储方法 | |
| CN109408122B (zh) | 一种设备启动方法、电子设备和计算机存储介质 | |
| US9003174B2 (en) | Method for boosting an electronic device with multiple processing units, and electronic device for implementing the same | |
| CN110430431B (zh) | 视频解码方法、芯片、装置、计算机设备和存储介质 | |
| KR20130068630A (ko) | 임베디드 디바이스의 초기화 방법 및 장치 | |
| CN105556461A (zh) | 用于预os镜像重写以提供跨架构支持、安全性自省和性能优化的技术 | |
| CN114064236A (zh) | 任务执行方法、装置、设备和存储介质 | |
| US8245024B2 (en) | Booting in systems having devices coupled in a chained configuration | |
| CN111797390A (zh) | 程序运行方法、装置、电子设备及计算机可读存储介质 | |
| CN108958837B (zh) | 一种动态配置me固件的方法、系统及介质 | |
| CN116340208A (zh) | 基于QSPI的flash访问方法及应用 | |
| CN115827347A (zh) | 一种嵌入式设备的控制方法及嵌入式设备 | |
| CN113485713B (zh) | 快速编译程序的方法及装置、电子设备和存储介质 | |
| CN113535215B (zh) | 一种虚拟机热升级方法、装置、设备以及存储介质 | |
| WO2016003621A1 (en) | Booting an application from multiple memories | |
| CN106293620B (zh) | intel平台检测Flash Rom中参数的方法 | |
| US11513798B1 (en) | Implementation of load acquire/store release instructions using load/store operation with DMB operation | |
| CN108804221B (zh) | 基于xip方式的嵌入式系统及其资源优化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |