CN116266470A - 用于选择器阈值电压扫描的动态优先级排序的方法和设备 - Google Patents

Abstract

本公开涉及用于选择器阈值电压扫描的动态优先级排序的方法和设备。在没有对存储器装置或存储器子系统的整个存储器裸片或全部存储器裸片的所有选择栅极执行此类选择栅极扫描操作的情况下，可使用存储器装置或存储器子系统的特定选择栅极来执行V_T扫描的优先级排序。一种用于V_T扫描的此类优先级排序的方法包含：确定存储器裸片的质量特性；以及至少部分地基于所述存储器裸片的所确定的质量特性而更改在执行选择栅极扫描操作时施加到所述存储器裸片的阈值电压。此类方法可进一步包含通过将具有经更改的阈值电压的信令施加到所述存储器裸片的选择栅极来执行所述选择栅极扫描操作。

Description

用于选择器阈值电压扫描的动态优先级排序的方法和设备

优先权信息

本申请要求2021年12月17日提交的第63/291,206号美国临时申请的权益，所述美国临时申请的内容以引用的方式并入本文中。

技术领域

本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及选择栅极扫描操作。

背景技术

存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可例如为非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。

发明内容

在一方面，本公开提供一种用于选择器阈值电压扫描的动态优先级排序的方法，其包括：针对存储器裸片确定所述存储器裸片的质量特性；至少部分地基于所述存储器裸片的所确定的质量特性，更改在执行选择栅极扫描操作时施加到所述存储器裸片的阈值电压；以及通过将具有经更改的阈值电压的信令施加到所述存储器裸片的选择栅极而执行所述选择栅极扫描操作。

在另一方面，本公开进一步提供一种用于选择器阈值电压扫描的动态优先级排序的设备，其包括：存储器裸片，其驻存在存储器装置上；选择栅极，其耦合到所述存储器裸片的至少一个存储器单元串；以及处理器，其耦合到所述存储器装置，其中所述处理器经配置以：确定所述存储器裸片的质量特性；至少部分地基于所述存储器裸片的所确定的质量特性，更改在执行选择栅极扫描操作时施加到所述选择栅极的信令；以及使用经更改的信令来执行所述选择栅极操作。

在另一方面，本公开进一步提供一种用于选择器阈值电压扫描的动态优先级排序的系统，其包括：多个存储器裸片，其驻存在存储器装置上；相应选择栅极，其耦合到所述多个存储器裸片的相应存储器裸片的相应存储器单元串；以及处理器，其耦合到所述多个存储器裸片，其中所述处理器经配置以：确定所述多个存储器裸片的每一存储器裸片的质量特性；基于每一存储器裸片的所确定的质量特性将排序值分配给所述多个存储器裸片的每一存储器裸片；至少部分地基于所分配的排序值而更改与涉及所述相应选择栅极中的至少一者的选择栅极扫描操作的信令相关联的参数；以及使用与涉及所述相应选择栅极中的所述至少一者的所述选择栅极扫描操作的所述信令相关联的经更改的参数来促使涉及所述相应选择栅极中的所述至少一者的所述选择栅极扫描操作的执行。

附图说明

将从下文给出的实施方式和从本公开的各种实施例的附图更充分地理解本公开。

图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。

图2说明根据本公开的一些实施例的包含多个存储器裸片的存储器装置的实例。

图3说明根据本公开的一些实施例的存储器裸片的一部分的实例横截面视图，所述存储器裸片包含耦合到选择栅极和字线的存储器单元串。

图4说明根据本公开的一些实施例的用于选择栅极的阈值电压(V_T)分布曲线图的实例。

图5说明根据本公开的一些实施例的用于选择栅极的阈值电压(V_T)分布曲线图的实例。

图6(即，图6-1和图6-2)说明根据本公开的一些实施例的对应于选择栅极扫描操作的实例流程图。

图7说明根据本公开的一些实施例的具有在晶片的中心区域制造的存储器裸片和在晶片的边缘区域制造的存储器裸片的实例晶片。

图8为根据本公开的一些实施例的对应于用于选择栅极扫描操作的方法的流程图。

图9为本公开的实施例可在其中操作的实例计算机系统的框图。

具体实施方式

本公开的各方面涉及存储器子系统中的选择栅极扫描操作，具体地说，涉及包含用以执行选择栅极扫描操作的电路系统的存储器子系统。存储器子系统可为存储系统、存储装置、存储器模块或其组合。存储器子系统的实例为存储系统，例如固态硬盘(SSD)。下文结合图1以及其它图描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供要存储在存储器子系统处的数据，且可请求要从存储器子系统检索的数据。

存储器装置可为非易失性存储器装置。非易失性存储器装置的一个实例为“与非”(NAND)存储器装置(也被称为快闪技术)。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可由一或多个平面组成。平面可被分组为逻辑单元(LUN)。对于一些类型的非易失性存储器装置(例如，NAND装置)，每一平面由一组物理块组成。每一块由一组页组成。每一页由一组存储器单元(“单元”)组成。所述单元为存储信息的电子电路。下文中，块是指用于存储数据的存储器装置的单元，且可包含存储器单元群组、字线群组、字线或个别存储器单元。对于一些存储器装置，块(在下文中也被称为“存储器块”)为可被擦除的最小区域。无法个别地擦除页，且只能擦除整个块。

存储器装置中的每一者可包含一或多个存储器单元阵列。取决于单元类型，单元可存储二进制信息的一或多个位，且具有与所存储的位数目相关的各种逻辑状态。逻辑状态可由诸如“0”和“1”之类的二进制值或此类值的组合表示。存在各种类型的单元，例如单层级单元(SLC)、多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)。举例来说，SLC可存储一个信息位且具有两种逻辑状态。

一些NAND存储器装置采用浮置栅极架构，其中基于位线与字线之间的相对电压变化来控制存储器存取。NAND存储器装置的其它实例可采用可包含使用字线布局的替换栅极架构，所述替换栅极架构可允许基于用于构造字线的材料的特性而在存储器单元内捕获对应于数据值的电荷。虽然浮动栅极架构和替换栅极架构均采用选择栅极(例如，选择栅极晶体管)的用途，但替换栅极架构可包含耦合到NAND存储器单元串的多个选择栅极。此外，替换栅极架构可包含可编程选择栅极，其可在NAND存储器装置的操作期间编程到特定阈值电压(V_T)电平。

因为替换栅极NAND架构的选择栅极可被编程(例如可被偏置到逻辑高(HIGH)或逻辑低(LOW)状态，或其间的状态)，所以此类选择栅极可能易受对应于编程到选择栅极的状态的电压的移位或“漂移”影响。举例来说，在NAND存储器装置的操作期间，替换栅极NAND架构的选择栅极的阈值电压(V_T)分布可移位或“漂移”。也就是说，替换栅极架构的选择栅极的V_T可随时间而改变，使得对应于选择栅极的实际V_T分布不同于对应于选择栅极的预期V_T分布。此现象的一个原因是，可编程选择栅极可能由于被编程而经历物理降级，这可能导致选择栅极随时间(例如，在采用替换栅极架构的NAND装置的寿命期间)的电荷损失或电荷增益。

一些方法试图通过周期性地执行选择栅极扫描和选择栅极擦除/重新编程或选择栅极修整(编程而不擦除)操作来减轻可编程选择栅极随时间经历的电荷损失、电荷增益和/或其它电压漂移现象的效应，其中选择栅极的V_T分布被重置为预期的V_T分布。然而，此类方法在不考虑存储器装置或存储器子系统的存储器裸片的特性的情况下对存储器装置或存储器子系统的整个存储器裸片或所有存储器裸片的所有选择栅极执行此类选择栅极扫描操作。虽然此类方法可校正可编程选择栅极随时间经历的电荷损失、电荷增益和/或其它电压漂移现象的效应，但由于此类方法中的选择栅极扫描操作的静态性质，可能无法有效地捕获存储器装置或存储器子系统的所有存储器裸片和/或存储器块上的变化。由于未能顾及存储器裸片的这些和其它现实特性，因此此类方法可导致需要调用深度错误恢复流程以便校正可编程选择栅极随时间经历的电荷损失、电荷增益和/或其它电压漂移现象的效应，这可引起存储器装置和/或存储器子系统经历的时延增加，且因此引起由存储器装置和/或存储器子系统提供的服务质量(QoS)降低。

本公开的各方面通过允许在没有对存储器装置或存储器子系统的整个存储器裸片或所有存储器裸片的所有选择栅极执行此类选择栅极扫描操作的情况下对存储器装置或存储器子系统的特定选择栅极执行选择栅极扫描操作来解决以上和其它不足。如本文中更详细地描述，本公开的实施例允许存储器装置或存储器子系统中的存储器裸片的特性(例如，质量特性)被确定和/或分级为选择栅极扫描操作的执行的一部分。如本文所使用，术语“质量特性”及其变化形式通常是指存储器裸片和/或其组成组件的可量化属性，其影响存储器裸片的性能，并且因此影响存储器裸片部署于其中的存储器装置或存储器子系统。质量特性的非限制性实例可包含：fuse_ID(下文描述)；存储器裸片的存储器单元已经历的编程擦除循环(PEC)的量；存储器裸片已经历的操作温度；物理年龄(例如，装置已在现场使用的月数或年数，而与PEC无关)；工作负载，其可由读取、写入和/或擦除操作的量测量；干扰效应；存储器裸片的可编程选择栅极经历的电荷损失、电荷增益和/或其它电压漂移现象；以及存储器装置和/或存储器子系统中存在的其它错误。

如本文所描述，可基于制造存储器裸片的晶片上的相对位置来确定存储器裸片的质量特性。制造存储器裸片的晶片上的相对位置可被称为“fuse_ID”。作为实例，由于制造过程变化可能导致在晶片的边缘制造的存储器裸片通常具有比更接近于晶片的中心制造的那些存储器裸片更低的质量特性(或反之亦然)，本文中的实施例允许在制造期间存储器裸片相对于晶片的相对位置(例如，存储器裸片的相应fuse_ID)与确定与其它存储器裸片相比哪个存储器裸片可能易受降级影响结合使用，以确定执行选择栅极扫描操作的频率和/或用于执行选择栅极扫描操作的电压。举例来说，本文中的实施例可允许在更接近于晶片的边缘制造的存储器裸片上而不是更接近于晶片的中心制造的存储器裸片上更频繁地执行选择栅极扫描操作(和/或利用更高的扫描电压)。

在一些实施例中，可通过调制扫描电压以确定选择栅极的V_T分布的尾部区的行为来确定存储器裸片的选择栅极的质量特性。举例来说，本文中的实施例可允许调制一个检查失效字节(CFBYTE)方案，使得可确定关于选择栅极V_T分布的斜率的信息。除此之外或在替代方案中，本文中的实施例可允许调制与选择栅极相关联的读取电平，使得可确定对选择栅极V_T分布的尾部区的动态特性的深刻理解。这与其中可使用静态读取电平和/或静态CFBYTE方案执行选择栅极维护操作的方法形成对比。然而，通过允许调制CFBYTE方案和/或读取电平(例如，以各种电压增量等施加)，可确定对选择栅极V_T分布的尾部区的深刻理解，并将其用于选择栅极扫描操作的执行和/或优先级排序。举例来说，由于选择栅极V_T分布的尾部区的特性可指示选择栅极和/或存储器裸片的降级，因此通过调制与CFBYTE方案相关联的电压和/或通过调制读取电平电压和监测选择栅极V_T分布的尾部区的行为，可针对存储器裸片对选择栅极扫描操作提高优先级排序或降低优先级排序，以减少与存储器装置相关联的时延并提高存储器装置的QoS。

通过选择性地控制选择栅极扫描操作的执行，如本文所描述，与对选择栅极执行选择栅极扫描操作的方法相比，可减少存储器装置以及因此存储器装置部署于其中的存储器子系统的时延，而与存储器裸片和/或选择栅极的质量特性无关。此时延减少可允许针对存储器装置和存储器子系统提高QoS。

图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或此类媒体的组合。

存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态硬盘(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)，及各种类型的非易失性双列直插式存储器模块(NVDIMM)。

计算系统100可为计算装置，例如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、启用物联网(IoT)的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的这类计算装置。

计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无中间组件)，无论有线或无线，包含例如电、光学、磁性等的连接。

主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆叠。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，SSD控制器)以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110以例如将数据写入到存储器子系统110和从存储器子系统110读取数据。

主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)、双倍数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双倍数据速率(DDR)的DIMM套接接口)、开放NAND快闪接口(ONFI)、双倍数据速率(DDR)、低功率双倍数据速率(LPDDR)，或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。

存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。

非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(NAND)型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器形成对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。

存储器装置130、140中的每一者可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元，例如多层级单元(MLC)、三层级单元(TLC)、四层级单元(QLC)和五层级单元(PLC)可存储每单元多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分，以及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130的存储器单元可分组为可指用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可经分组以形成块。

尽管描述了例如非易失性存储器单元和NAND型存储器(例如，2D NAND、3DNAND)的三维交叉点阵列的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。

存储器子系统控制器115(或简称为控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等)或其它合适的处理器。

存储器子系统控制器115可包含经配置以执行存储在本地存储器119中的指令的处理器117(例如，处理装置)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令以用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程的嵌入式存储器。

在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可改为依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。

一般来说，存储器子系统控制器115可从主机系统120接收命令或操作并且可将所述命令或操作转换为指令或适当命令，以实现对存储器装置130和/或存储器装置140的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址、物理媒体位置等等)之间的地址转换。存储器子系统控制器115还可包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令，以存取存储器装置130和/或存储器装置140以及将与存储器装置130和/或存储器装置140相关联的响应转换成用于主机系统120的信息。

存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址，且解码所述地址以存取存储器装置130和/或存储器装置140。

在一些实施例中，存储器装置130包含与存储器子系统控制器115一起操作以在存储器装置130的一或多个存储器单元上执行操作的本地媒体控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130为受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以用于在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例为受管理NAND(MNAND)装置。

存储器子系统110可包含选择栅极扫描组件113。尽管图1中为了不混淆图式而未展示，但选择栅极组件113可包含各种电路系统以促进选择栅极扫描操作的执行。如本文中更详细地描述，基于存储器裸片和/或选择栅极的质量特性，可对个别存储器裸片的选择栅极动态地和/或自适应地执行选择栅极扫描操作。通过选择性地控制选择栅极扫描操作的执行，与对选择栅极执行选择栅极扫描操作的方法相比，可减少存储器子系统110的时延，而与存储器裸片和/或选择栅极的质量特性无关，由此改进存储器子系统110的QoS。在一些实施例中，选择栅极扫描组件113可包含呈ASIC、FPGA、状态机和/或其它逻辑电路系统的形式的专用电路系统，所述专用电路系统可允许选择栅极扫描组件113编排和/或执行本文中所描述的涉及存储器装置130和/或存储器装置140的操作。

在一些实施例中，存储器子系统控制器115包含选择栅极扫描组件113的至少一部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，其经配置以执行存储在本地存储器119中以用于执行本文中所描述的操作的指令。在一些实施例中，选择栅极扫描组件113为主机系统110、应用程序或操作系统的一部分。

在一些实施例中，存储器子系统110以及因此选择栅极扫描组件113、处理器119及存储器装置130/140可驻存在例如智能手机、膝上型计算机或平板手机等移动计算装置以及其它类似计算装置上。如本文所使用，术语“移动计算装置”通常是指具有平板或平板手机形状因数的手持式计算装置。一般来说，平板形状因数可包含约3英寸与5.2英寸(对角测量)之间的显示屏，而平板手机形状因数可包含约5.2英寸与7英寸(对角测量)之间的显示屏。然而，“移动计算装置”的实例不限于此，且在一些实施例中，“移动计算装置”可指IoT装置或任何其它类型的边缘计算装置。

此外，选择栅极扫描组件113可驻存在存储器子系统110上。如本文所使用，术语“驻存在……上”是指物理地位于特定组件上的某物。举例来说，选择栅极扫描组件113“驻存在存储器子系统110上”是指包括选择栅极扫描组件113的硬件电路系统物理地位于存储器子系统110上的情形。术语“驻存在……上”可在本文中与例如“部署在……上”或“位于……上”的其它术语互换使用。

图2说明根据本公开的一些实施例的包含多个存储器裸片231-1到231-X的存储器装置230的实例。存储器装置230可类似于本文图1中所说明的存储器装置130。如图2中所展示，存储器装置230可包含多个存储器裸片，例如存储器裸片231-1、存储器裸片231-2，直到存储器裸片230-X，以及可类似于图1中所说明的本地媒体控制器125的本地媒体控制器235。此外，如图2中所展示，存储器装置230耦合到选择栅极扫描组件213，所述选择栅极扫描组件可类似于本文图1中所说明的选择栅极扫描组件113。

在一些实施例中，存储器裸片231-1到231-X为快闪NAND存储器裸片。举例来说，存储器裸片231-1到231-X中的每一者可包含一或多个存储器单元阵列(未展示以便不混淆图式)，例如单层级单元(SLC)或多层级单元(MLC)(例如，三层级单元(TLC)或四层级单元(QLC))。在一些实施例中，特定存储器裸片231-1到231-X可包含存储器单元的SLC部分，以及MLC部分、TLC部分和/或QLC部分。存储器单元中的每一者可存储由主机系统(例如，本文图1中所说明的主机系统120)使用的一或多个数据位。此外，存储器裸片231-1到231-X的存储器单元可分组为可指用于存储数据的存储器裸片231-1到231-X的单元的存储器页或存储器块。

图3说明根据本公开的一些实施例的存储器裸片的一部分(例如，图2中所说明的存储器裸片231-1到231-X中的一者)的实例横截面视图，所述存储器裸片包含耦合到选择栅极(SG)332和字线336的存储器单元串331。如图3中所展示，存储器单元串331进一步耦合到位线337和源极线339。为了不混淆图式，未展示对应于存储器单元串331的个别存储器单元；然而，所属领域的一般技术人员应了解，存储器单元串331包含耦合到图3中所说明的字线336-1、336-2、336-到336-M之中的相应字线336的多个存储器单元。选择栅极(SG)332包括漏极区(SGD)331-1到331-N，并且本文在替代方案中可被称为“上部选择栅极”。另外，选择栅极(SG)332包括源极区(SGS)334-1到334-N，并且本文在替代方案中可被称为“下部选择栅极”。

如本文所描述，选择栅极扫描组件(例如，图2中所说明的选择栅极扫描组件213)可控制涉及选择栅极(SG)332的扫描操作的执行。举例来说，处理器(例如，图2中所说明的选择栅极扫描组件213)可确定存储器裸片(例如，图2中所说明的存储器裸片231-1到231-X中的一者)的质量特性，且基于所确定的质量特性，可选择性地控制选择栅极扫描操作的执行，使得执行选择栅极扫描操作，所述选择栅极扫描操作涉及驻存在存储器裸片中的至少一者但必须全部上的选择栅极(SG)332。

在非限制性实例中，设备包含驻存于存储器装置(例如，图2中所说明的存储器装置230)上的存储器裸片(例如，图2中所说明的存储器裸片231-1到231-X中的一或多者)。选择栅极(SG)332耦合到存储器裸片的至少一个存储器单元串331。处理器(例如，图2中所说明的选择栅极扫描组件213)耦合到存储器装置且经配置以确定存储器裸片的质量特性，且至少部分地基于存储器裸片的所确定的质量特性而更改在执行选择栅极扫描操作时施加到选择栅极(SG)332的信令。处理器可使用经更改的信令进一步执行选择栅极操作。

在一些实施例中，经更改的信令可包含具有与其对应的经更改的阈值电压的信令。举例来说，处理器可更改在执行选择栅极扫描操作时所施加的信令，使得施加到选择栅极(SG)332的电压的量值大于或小于在至少一个先前选择栅极扫描操作中和/或在执行其中每一存储器裸片的选择栅极接收相同阈值电压信号的常规选择栅极扫描操作时施加到选择栅极(SG)332的电压的量值。通过更改在执行选择栅极扫描操作时所施加的信令的阈值电压，可补偿选择栅极(SG)332所经历的电荷损失、电荷增益和/或其它电压分布漂移效应。

然而，实施例不限于此，且在一些实施例中，可更改信令，使得以比更改信令之前更高的频率或更低的频率执行选择栅极扫描操作。举例来说，处理器可更改在执行选择栅极扫描操作时所施加的信令，使得在选择栅极以及因此比存储器装置的其它存储器裸片呈现相对较高的质量特性的存储器裸片上较不频繁地施加信令(例如，较不频繁地执行选择栅极扫描操作)。相反地，处理器可更改在执行选择栅极扫描操作时所施加的信令，使得在选择栅极以及因此比存储器装置的其它存储器裸片呈现相对较低的质量特性的存储器裸片上较频繁地施加信令(例如，较频繁地执行选择栅极扫描操作)。

如本文中更详细地描述，质量特性可至少部分地基于制造存储器裸片的晶片(例如，图7中所说明的晶片790)的物理位置。因此，在一些实施例中，质量特性可至少部分地基于由于存储器裸片制造过程而与存储器裸片相关联的掺杂分布变化。

如结合本文图4和图5更详细地描述，在一些实施例中，处理器可经配置以确定在存储器装置的操作期间由选择栅极(SG)332呈现的电压阈值的一部分的斜率，且至少部分地基于在存储器装置的操作期间由选择栅极(SG)332呈现的电压阈值的所述部分的所确定的斜率而更改在执行选择栅极扫描操作时施加到选择栅极(SG)332的信令。除此之外或在替代方案中，处理器可经配置以确定在存储器装置的操作期间由选择栅极(SG)332呈现的位失效的量，且至少部分地基于在存储器装置的操作期间由选择栅极(SG)332呈现的位失效的所确定的量而更改在执行选择栅极扫描操作时施加到选择栅极的信令。

在另一非限制性实例中，系统(例如，图1中所说明的计算系统100)可包含驻存在存储器装置(例如，图2中所说明的存储器装置230)上的多个存储器裸片(例如，图2中所说明的存储器裸片231)。所述系统可包含耦合到多个存储器裸片的相应存储器裸片的相应存储器单元串331的选择栅极(SG)332。所述系统可进一步包含耦合到多个存储器裸片的处理器(例如，图2中所说明的选择栅极扫描组件213)。处理器可执行操作以确定多个存储器裸片中的每一存储器裸片的质量特性。如本文所描述，质量特性可至少部分地基于制造每一存储器裸片的晶片(例如，图7中所说明的晶片790)的物理位置。处理器可进一步执行操作以基于每一存储器裸片的所确定的质量特性将排序值分配给多个存储器裸片中的每一存储器裸片。在一些实施例中，所述排序值是基于存储器裸片的质量特性。举例来说，具有相对较高或“良好”质量特性的存储器裸片(例如，靠近晶片790的中心区域791制造的存储器裸片、尚未确定为降级的存储器裸片和/或在结合图4和图5论述的调制操作期间表现良好的存储器裸片等)可被分配有较高排序值，而具有相对较低或“不良”质量特性的存储器裸片(例如，靠近晶片790的边缘区域792制造的存储器裸片、已确定为降级的存储器裸片和/或在结合图4和图5论述的调制操作期间表现不佳的存储器裸片)可被分配有较低排序值。

处理器可执行操作以至少部分地基于所分配的排序值更改与指示涉及相应选择栅极中的至少一者的选择栅极扫描操作的信令相关联的参数，且使用与指示涉及相应选择栅极中的至少一者的选择栅极扫描操作的信令相关联的经更改的参数来促使(例如，经由信令和/或命令的产生的控制)涉及相应选择栅极中的至少一者的选择栅极扫描操作的执行。在一些实施例中，处理器可执行操作以通过更改执行涉及相应选择栅极中的至少一者的选择栅极扫描操作的频率而更改与指示选择栅极扫描操作的信令相关联的参数。然而，实施例不限于此，且在一些实施例中，处理器可执行操作以通过在选择栅极扫描操作的执行期间更改施加到相应选择栅极中的至少一者的电压阈值而更改与指示选择栅极扫描操作的信令相关联的参数。

继续此非限制性实例，处理器可执行操作以监测与电压分布中与相应选择栅极中的至少一者的电压阈值相关联的一部分相关联的斜率，如结合图4和图5更详细地描述。在此类实例中，处理器可进一步执行操作以基于电压分布中与相应选择栅极中的至少一者的电压阈值相关联的所述部分的所监测斜率而更改与指示涉及相应选择栅极中的至少一者的选择栅极扫描操作的信令相关联的参数。

在一些实施例中，处理器可执行操作以监测相应选择栅极中的至少一者在特定时间段内检测到的位失效的量，如结合图4和图5更详细地描述。在此类实例中，处理器可进一步执行操作以基于相应选择栅极中的至少一者在特定时间段内检测到的位失效的所监测的量而更改与指示涉及相应选择栅极中的至少一者的选择栅极扫描操作的信令相关联的参数。

图4说明根据本公开的一些实施例的用于选择栅极(例如，本文图3中所说明的选择栅极(SG)332中的至少一者)的阈值电压(V_T)分布曲线图440的实例。在图4中，阈值电压(V_T)分布曲线图440展示存储器裸片(图2中所说明的存储器裸片231-1到231-X中的一或多者)的选择栅极的预期的V_T分布441。然而，如上文所描述，由于在选择栅极中和/或选择栅极部署于其中的存储器裸片中固有的电荷损失、电荷增益和/或其它电压漂移现象，选择栅极的V_T分布可随时间移位。可基于选择栅极部署于其中的存储器裸片的质量特性而加剧此类电荷损失、电荷增益和/或其它电压漂移现象。

曲线443、445、447和449可表示由于在选择栅极中和/或选择栅极部署于其中的存储器裸片中固有的电荷损失和/或其它电压漂移现象而可能在选择栅极中的至少一者的V_T分布441的“尾部”端处(例如，选择栅极中的至少一者的V_T分布441中已漂移到较低阈值电压电势的部分处)发生的电压漂移。一般来说，当V_T分布的“尾部”端的选择栅极中的至少一者已漂移到较低阈值电压电势时，执行选择栅极扫描操作以“修整”选择栅极，从而校正选择栅极的V_T分布，如本文所描述。在一些实施例中，在没有执行涉及选择栅极的擦除操作的情况下执行选择栅极“修整”操作。

尽管在图4中展示为特定选择栅极的V_T分布441的“尾部”端，但实施例不限于此，且曲线443、445、447和449可表示特定选择栅极的V_T分布441的“头部”的实例(例如，曲线443、445、447和449相对于图4的布局在竖直轴线上反射的实施例)也涵盖在本公开内。在此类实施例中，由于在选择栅极中和/或选择栅极部署于其中的存储器裸片中固有的电荷增益和/或其它电压漂移现象，选择栅极中的至少一者的V_T分布441的“头部”端(例如，在选择栅极中的至少一者的V_T分布441中已漂移到较高阈值电压电势的部分处)。一般来说，当V_T分布的“头部”端的选择栅极中的至少一者已漂移到较高阈值电压电势时，可擦除和重新编程选择栅极。

如图4中所展示，可调制一个检查失效字节方案(CFBYTE方案)，使得选择栅极中的至少一者的V_T分布441的尾部端(例如，曲线443、445、447和449)的斜率可确定为确定何时执行选择栅极扫描操作的一部分。如本文所使用，“一个检查失败字节方案”或“CFBYTE方案”通常是指其中对在编程存储器单元时瞄准特定层级的单元或可编程选择栅极上的失效字节的数目进行计数以确定所述单元或所述可编程选择栅极的行为的方案。作为实例，CFBYTE及其过程可提供对特定层级的失效字节的数目进行计数或检查的方法，使得经编程的存储器装置组件内部的微控制器可跟踪程序算法的进程且最终确定存储器装置的程序的通过/不通过状态。举例来说，CFBYTE方案可应用于可编程选择栅极，使得可使用第一CFBYTE方案442-1、第二CFBYTE方案442-2和/或第P个CFBYTE方案442-P监测V_T分布441的行为。

在一些实施例中，在特定读取电压444下在CFBYTE方案442-1、442-2到442-P之间调制CFBYTE方案。通过保持读取电压444恒定，可基于CFBYTE方案442-1、442-2到442-P来确定V_T分布441的“尾部”端443、445、447和449的斜率。基于V_T分布441的“尾部”端443、445、447和449的斜率，可确定对应于阈值电压(V_T)分布曲线图440的选择栅极的质量特性。

举例来说，基于V_T分布441的“尾部”端443、445、447和449的斜率，可确定(例如，通过处理器)对应于阈值电压(V_T)分布曲线图440的选择栅极以及因此选择栅极部署于其中的存储器裸片，选择栅极和/或选择栅极部署于其中的存储器裸片是否正以比存储器装置的其它选择栅极和/或存储器裸片更快的速率降级(或将降级)。如果确定对应于阈值电压(V_T)分布曲线图440的选择栅极以及因此选择栅极部署于其中的存储器裸片正以比存储器装置的其它选择栅极和/或存储器裸片更快的速率降级(或将降级)，那么处理器可通过更改信令的电压(例如，增加选择栅极扫描的所施加电压)和/或更频繁地将信令施加到正以比存储器装置的其它选择栅极和/或存储器裸片更快的速率降级和/或将降级的选择栅极来更改施加到选择栅极的信令，作为选择栅极扫描操作的执行的一部分。相反地，如果确定对应于阈值电压(V_T)分布曲线图440的选择栅极以及因此选择栅极部署于其中的存储器裸片正以比存储器装置的其它选择栅极和/或存储器裸片更慢的速率降级(或将降级)，处理器可通过将信令较不频繁地施加到正以比存储器装置的其它选择栅极和/或存储器裸片更慢的速率降级和/或将降级的选择栅极来动态地更改施加到选择栅极的信令，作为选择栅极扫描操作的执行的一部分。

图5说明根据本公开的一些实施例的用于选择栅极(例如，本文图3中所说明的选择栅极(SG)332中的至少一者)的阈值电压(V_T)分布曲线图550的另一实例。在图5中，阈值电压(V_T)分布曲线图550展示存储器裸片(图2中所说明的存储器裸片231-1到231-X中的一或多者)的选择栅极的预期的V_T分布551。然而，如上文所描述，由于在选择栅极中和/或选择栅极部署于其中的存储器裸片中固有的电荷损失、电荷增益和/或其它电压漂移现象，选择栅极的V_T分布可随时间移位。可基于选择栅极部署于其中的存储器裸片的质量特性而加剧此类电荷损失、电荷增益和/或其它电压漂移现象。

曲线553、555、557和559可表示由于在选择栅极中和/或选择栅极部署于其中的存储器裸片中固有的电荷损失和/或其它电压漂移现象而可能在选择栅极中的至少一者的V_T分布551的“尾部”端处(例如，选择栅极中的至少一者的V_T分布551中已漂移到较低阈值电压电势的部分处)发生的电压漂移。尽管在图5中展示为特定选择栅极的V_T分布551的“尾部”端，但实施例不限于此，且曲线553、555、557和559可表示特定选择栅极的V_T分布551的“头部”的实例(例如，曲线553、555、557和559相对于图5的布局在竖直轴线上反射的实施例)也涵盖在本公开内。

尽管在图5中展示为特定选择栅极的V_T分布551的“尾部”端，但实施例不限于此，且曲线553、555、557和559可表示特定选择栅极的V_T分布551的“头部”的实例(例如，曲线553、555、557和559相对于图5的布局在竖直轴线上反射的实施例)也涵盖在本公开内。在此类实施例中，由于在选择栅极中和/或选择栅极部署于其中的存储器裸片中固有的电荷增益和/或其它电压漂移现象，选择栅极中的至少一者的V_T分布551的“头部”端(例如，在选择栅极中的至少一者的V_T分布551中已漂移到较高阈值电压电势的部分处)。一般来说，当V_T分布的“头部”端的选择栅极中的至少一者已漂移到较高阈值电压电势时，可擦除和重新编程选择栅极。

如图5中所展示，可调制读取电平，使得选择栅极中的至少一者的V_T分布551的尾部端(例如，曲线553、555、557和559)的斜率可确定为确定何时执行选择栅极扫描操作的一部分。如本文所使用，“读取电平”通常是指施加到单元和/或可编程选择栅极以检索与所述单元和/或所述可编程选择栅极相关联的信息的特定电压电平。举例来说，指示读取电平(例如，与读取操作相关联的特定电压)的信号可施加到可编程选择栅极，使得可在第一读取电平554-1、第二读取电平554-2和/或第Q个读取电平554-Q下监测V_T分布551的行为。

在一些实施例中，在检测到的失效位552的读取电平554-1、554-2到554-Q量之间调制读取电平。通过保持失效位552的量恒定，可基于读取电平554-1、554-2到554-Q来确定V_T分布551的“尾部”端553、555、557和559的斜率。基于V_T分布551的“尾部”端553、555、557和559的斜率，可确定对应于阈值电压(V_T)分布曲线图550的选择栅极的质量特性。

举例来说，基于V_T分布551的“尾部”端553、555、557和559的斜率，可确定(例如，通过处理器)对应于阈值电压(V_T)分布曲线图550的选择栅极以及因此选择栅极部署于其中的存储器裸片，选择栅极和/或选择栅极部署于其中的存储器裸片是否正以比存储器装置的其它选择栅极和/或存储器裸片更快的速率降级(或将降级)。如果确定对应于阈值电压(V_T)分布曲线图550的选择栅极以及因此选择栅极部署于其中的存储器裸片正以比存储器装置的其它选择栅极和/或存储器裸片更快的速率降级(或将降级)，那么处理器可通过更改信令的电压(例如，增加选择栅极扫描的所施加电压)和/或更频繁地将信令施加到正以比存储器装置的其它选择栅极和/或存储器裸片更快的速率降级和/或将降级的选择栅极来更改施加到选择栅极的信令，作为选择栅极扫描操作的执行的一部分。相反地，如果确定对应于阈值电压(V_T)分布曲线图550的选择栅极以及因此选择栅极部署于其中的存储器裸片正以比存储器装置的其它选择栅极和/或存储器裸片更慢的速率降级(或将降级)，那么处理器可通过更改信令的电压(例如，减少选择栅极扫描的所施加电压)和/或将信令较不频繁地施加到正以比存储器装置的其它选择栅极和/或存储器裸片更慢的速率降级和/或将降级的选择栅极来更改施加到选择栅极的信令，作为选择栅极扫描操作的执行的一部分。

图6说明根据本公开的一些实施例的对应于选择栅极扫描操作的实例流程图660。应注意，跨越两个页呈现图6。包含图6-1的页和包含图6-2的页。一般来说，图6是根据图6的整个图示(即，图6-1和图6-2一起)来描述的；然而，图6-1和/或图6-2有时可单独引用以阐明本公开的各方面。

在一些实施例中，流程660可由驻存在存储器装置(例如，图1中所说明的存储器装置130)上的处理器(例如，图1中所说明的选择栅极扫描组件113)向存储器裸片(例如，图3中所说明的至少一个存储器裸片231-1到231-X)发布块擦除命令来起始。块擦除命令可包含用以执行删除存储在向其发布块擦除命令的存储器裸片的特定块中的数据的操作的指令。

在操作661处，可确定(例如，通过处理器)所发布的块擦除命令的状态是否已通过(例如，已成功)。如果确定块擦除命令尚未通过(例如，尚未成功)，那么在操作678处，可弃用由尚未通过的块擦除命令瞄准的块。如果确定块擦除命令已通过(例如，已成功)，那么在操作662处，可确定含有所述块的存储器裸片是否在晶片790的中心区域791处制造或含有所述块的存储器裸片是否在晶片790的边缘区域792处制造。在一些实施例中，此确定可基于存储器裸片的所确定的fuse_ID。

如果确定在晶片790的中心区域791内制造存储器裸片，那么在操作663处，可确定存储器裸片的编程擦除计数(PEC)是大于还是等于存储器裸片的正常或预期PEC计数。如果存储器裸片的PEC计数既不大于也不等于(例如，小于)正常或预期PEC计数，那么流程660可如由流程图660的右侧上的阿拉伯数字“1”所指示继续，且在操作681处，可完成块擦除操作。然而，如果存储器裸片的PEC计数大于或等于正常或预期PEC计数，那么流程660可继续到操作664、665和/或666，或流程660可继续到操作668、669和/或670。

返回到操作662，如果确定在晶片790的边缘区域792内制造存储器裸片，那么在操作667处，可确定存储器裸片的PEC是大于还是等于存储器裸片的紧密PEC计数。在一些实施例中，“紧密PEC计数”可对应于比不是“紧密”的PEC计数更频繁地执行V_T扫描。因此，在一些实施例中，“紧密PEC计数”可转换成SG扫描操作执行的较高频率，这可允许准确或小心地监测V_T分布的尾部。如果存储器裸片的PEC计数既不大于也不等于(例如，小于)紧密PEC计数，那么流程660可继续到操作681，且可完成块擦除操作。然而，如果存储器裸片的PEC计数大于或等于紧密PEC计数，那么流程660可继续到操作664、665和/或666，或流程660可继续到操作668、669和/或670。

操作664、665和666可对应于如本文中结合图5所描述调制读取电平的操作。如由图6-1中陈述“或”的文本所指示，可代替执行操作668、669和670来执行操作664、665和666。举例来说，在操作664处，可将第一V_T扫描(例如，第一低V_T扫描)发布到存储器裸片和/或发布到存储器裸片的至少一个选择栅极。在一些实施例中，第一V_T扫描可对应于图5中所说明的读取电平554-1。作为调制读取电平的一部分，在操作665处，可将第二V_T扫描(例如，第二低V_T扫描)发布到存储器裸片和/或发布到存储器裸片的至少一个选择栅极。在一些实施例中，第二V_T扫描可对应于图5中所说明的读取电平554-2。在进一步调制读取电平时，在操作666处，可将第三V_T扫描(例如，第三低V_T扫描)发布到存储器裸片和/或发布到存储器裸片的至少一个选择栅极。在一些实施例中，第三V_T扫描可对应于图5中所说明的读取电平554-Q。

操作668、669和670可对应于如本文中结合图4所描述调制一个检查失效字节方案或“CFBYTE方案”的操作。如由图6-1中陈述“或”的文本所指示，可代替执行操作664、665和666来执行操作668、669和670。举例来说，在操作668处，可将第一CFBYTE扫描发布到存储器裸片和/或发布到存储器裸片的至少一个选择栅极。在一些实施例中，第一CFBYTE扫描可对应于图4中所说明的CFBYTE扫描442-P。作为调制CFBYTE扫描的一部分，在操作669处，可将第二CFBYTE扫描发布到存储器裸片和/或发布到存储器裸片的至少一个选择栅极。在一些实施例中，第二CFBYTE扫描可对应于图4中所说明的CFBYTE扫描442-2。在进一步调制CFBYTE扫描电平时，在操作670处，可将第三CFBYTE扫描发布到存储器裸片和/或发布到存储器裸片的至少一个选择栅极。在一些实施例中，第三CFBYTE扫描可对应于图4中所说明的CFBYTE扫描442-1。

在操作671处，如果在晶片的边缘(EoW)制造的存储器裸片确定为表现出比在晶片的中心(CoW)制造的存储器裸片更大的降级，那么CoW存储器裸片可被降低优先级排序。也就是说，执行涉及CoW存储器裸片的选择栅极扫描操作的频率可减小，和/或执行涉及EoW存储器裸片的选择栅极扫描操作的频率可增大，或反之亦然。如果确定EoW存储器裸片表现出比CoW存储器裸片更大的降级，那么可执行选择栅极(SG)修整操作。如本文所使用，“选择栅极修整操作”通常是指瞄准具有低于特定阈值的所确定的质量特性的特定存储器裸片(例如，并非同时所有存储器裸片)的选择栅极编程操作的执行。举例来说，表现出比CoW存储器裸片更大的降级的EoW存储器裸片的质量特性可具有低于特定阈值的质量特性，且可因此作为选择栅极扫描操作或选择栅极修整操作的目标。如由虚线所指示，可执行从操作671到操作663和667的反馈回路，以调整PEC计数和/或PEC间隔以监测选择栅极的选择栅极阈值电压，以便在选择栅极的阈值电压降到特定阈值以下之前采取校正动作(例如，通过执行选择栅极修整操作)以防止不可校正错误事件的发生。

在操作672处，可确定使用低V_T的选择栅极扫描是已通过(例如，已成功)还是尚未通过(例如，尚未成功)。如果使用低V_T的选择栅极扫描已通过，那么在操作679处，可执行使用高V_T的选择栅极扫描。在操作680处，可确定使用高V_T的选择栅极扫描是已通过(例如，已成功)还是尚未通过(例如，尚未成功)。如果使用高V_T的选择栅极扫描尚未通过，那么在操作678处，可弃用耦合到选择栅极的存储器块。相比之下，如果使用高V_T的选择栅极扫描已通过，那么在操作681处，可完成块擦除操作。

如果在操作672处，使用低V_T的选择栅极扫描尚未通过，那么在操作673处，可执行选择栅极修整操作。在操作674处，可确定使用低V_T的第二(复检)选择栅极扫描是否已通过(例如，已成功)。如果使用低V_T的第二选择栅极扫描尚未通过，那么在操作675处，可弃用耦合到选择栅极的存储器块。相比之下，如果在操作674处，使用低V_T的第二选择栅极扫描已通过，那么在操作676处，可执行使用高V_T的选择栅极扫描。在操作677处，可确定使用高V_T的选择栅极扫描是已通过(例如，已成功)还是尚未通过(例如，尚未成功)。如果使用高V_T的选择栅极扫描尚未通过，那么在操作678处，可弃用耦合到选择栅极的存储器块。相比之下，如果使用高V_T的选择栅极扫描已通过，那么在操作681处，可完成块擦除操作。

图7说明根据本公开的一些实施例的具有在晶片790的中心区域791制造的存储器裸片和在晶片790的边缘区域792制造的存储器裸片的实例晶片790。尽管在图7中说明为圆形物件，但应了解，晶片790可以各种其它形状制造和/或构造。

图7中未展示个别存储器裸片，以便不混淆图式。然而，所属领域的一般技术人员应了解，多个存储器裸片(例如，图2中所说明的存储器裸片231-1到231-X)可在与图7中所说明的晶片790的中心不同的径向距离处制造和/或构造。举例来说，可在中心区域791内制造和/或构造多个存储器裸片，而可在边缘区域792内制造和/或构造多个存储器裸片。将进一步了解，可在包括中心区域791与边缘区域792之间的晶片790的未编号的同心圆中的每一者内制造和/或构造多个存储器裸片。

一般来说，由于在制造和/或构造期间跨越晶片790的过程变化，因此存储器裸片的整体质量特性可根据此类存储器裸片与中心区域791的径向距离而降级。换句话说，在晶片790的中心区域791处制造和/或构造的存储器裸片通常表现出优于在晶片790的边缘区域792处制造和/或构造的存储器裸片的质量特性的质量特性。由此得出，一般来说，在图7中所说明的晶片790的中间同心圆内制造和/或构造的存储器裸片通常表现出落入在晶片790的中心区域791内制造和/或构造的存储器裸片的质量特性与在晶片790的边缘区域792内制造和/或构造的存储器裸片的质量特性之间。

然而，实施例不限于此，且在一些实施例中，存储器裸片的整体质量特性可根据此类存储器裸片与中心区域791的径向距离而改进。换句话说，在晶片790的边缘区域792处制造和/或构造的存储器裸片可表现出优于在晶片790的中心区域791处制造和/或构造的存储器裸片的质量特性的质量特性。在此类场景中，由此得出在图7中所说明的晶片790的中间同心圆内制造和/或构造的存储器裸片通常表现出落入在晶片790的中心区域791内制造和/或构造的存储器裸片的质量特性与在晶片790的边缘区域792内制造和/或构造的存储器裸片的质量特性之间，但实施例不限于此。

如上文所提及，例如fuse_ID等信息可基于制造和/或构造每一存储器裸片的晶片790内的相应位置而与每一存储器裸片相关联。因此，与每一存储器裸片相关联的fuse_ID可指示与fuse_ID相关联的存储器裸片的质量特性。举例来说，可在制造时和/或在制造存储器裸片期间基于与制造和/或构造存储器裸片的晶片790的中心区域791的距离来分配fuse_ID。

fuse_ID可进一步包含指示可影响存储器裸片的其它过程变化的信息，而与制造和/或构造存储器裸片的晶片790的中心区域791的距离无关。举例来说，fuse_ID可包含与由于存储器裸片制造过程而与存储器裸片相关联的掺杂分布变化以及其它过程变化对应的信息。如上文所描述，fuse_ID可指示存储器裸片的质量特性，且可用于确定执行选择栅极扫描操作的频率和/或在执行选择栅极扫描操作时施加到选择栅极的电压电平，等等。

图8为根据本公开的一些实施例的对应于用于选择栅极扫描操作的方法894的流程图。方法894可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法894由图1的选择栅极扫描组件113执行。虽然以特定顺序或次序来展示，但是除非另外指定，否则可修改过程的次序。因此，所说明的实施例应理解为仅作为实例，且所说明的过程可以不同次序执行，并且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非在每一实施例中需要所有过程。其它过程流程是可能的。

在操作895处，方法894包含针对存储器裸片确定存储器裸片的质量特性。存储器裸片可类似于本文图2中所说明的存储器裸片231-1到231-X中的一者。如上文所描述，方法894可包含确定与制造存储器裸片的晶片的特定位置的距离，作为确定存储器裸片的质量特性的一部分。在一些实施例中，方法894可包含在与存储器裸片相关联的存储器装置的运行期间确定存储器裸片的质量特性。举例来说，在一些实施例中，当存储器装置“在现场使用”并且在计算系统内操作时，可实时地确定质量特性。

在操作897处，方法894可包含至少部分地基于存储器裸片的所确定的质量特性而更改在执行选择栅极扫描操作时施加到存储器裸片的阈值电压。在操作899处，方法894可包含通过将具有经更改的阈值电压的信令(例如，电压脉冲或其它电能突发)施加到存储器裸片的选择栅极来执行选择栅极扫描操作。选择栅极可类似于本文图3中所说明的选择栅极(SG)332。方法894可进一步包含至少部分地基于存储器裸片的所确定的质量特性更改执行选择栅极扫描操作的频率，如上文所描述。

如结合本文中图4和图5更详细地描述，方法894可包含基于调制CFBYTE信号的施加而确定对应于存储器裸片的失效位准则，且至少部分基于所确定的失效位准则而确定存储器裸片的质量特性。方法894可进一步包含至少部分地基于存储器裸片的所确定的质量特性而更改在执行选择栅极扫描操作时施加到存储器裸片的阈值电压，或更改执行选择栅极扫描操作的频率，或这两者。

在一些实施例中，如结合本文中图4和图5更详细地描述，方法894可包含基于调制读取电平信号的施加而确定与对应于存储器裸片的选择栅极的电压阈值的尾部区相关联的特性，且至少部分地基于与对应于选择栅极的电压阈值的尾部区相关联的特性而确定存储器裸片的质量特性。方法894可进一步包含至少部分地基于存储器裸片的所确定的质量特性而更改在执行选择栅极扫描操作时施加到存储器裸片的阈值电压，或更改执行选择栅极扫描操作的频率，或这两者。

方法894可进一步包含确定存储器裸片经历的编程擦除循环的量，且至少部分地基于存储器裸片经历的编程擦除循环的所确定的量而更改在执行选择栅极扫描操作时施加到存储器裸片的阈值电压，或更改执行选择栅极扫描操作的频率，或这两者。在一些实施例中，方法894可进一步包含至少部分地基于存储器裸片经历的编程擦除循环的所确定的量，通过将具有经更改的阈值电压的信令施加到存储器裸片的选择栅极或更改执行选择栅极扫描操作的频率或这两者来执行选择栅极扫描操作。

图9为本公开的实施例可在其中操作的实例计算机系统900的框图。举例来说，图5说明计算机系统900的实例机器，在所述计算机系统内可执行用于使所述机器执行本文中所论述的方法中的任何一或多种的一组指令。在一些实施例中，计算机系统900可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的选择栅极扫描组件113的操作)。在替代实施例中，机器可连接(例如联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。

机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行将由所述机器采取的指定动作的一组指令的任何机器。此外，虽然说明单个机器，但应认为术语“机器”还包含机器的任何集合，所述机器单独地或共同地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多种。

实例计算机系统900包含处理装置902、主存储器904(例如，只读存储器(ROM)、快闪存储器、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等动态随机存取存储器(DRAM))、静态存储器906(例如，快闪存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统918，其经由总线930彼此通信。

处理装置902表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置902还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置902经配置以执行用于执行本文中所论述的操作和步骤的指令926。计算机系统900可进一步包含网络接口装置908以经由网络920通信。

数据存储系统918可包含机器可读存储媒体924(也称为计算机可读媒体)，其上存储有一或多组指令926或体现本文中所描述的方法或功能中的任一或多种的软件。指令926还可在由计算机系统900执行期间完全或至少部分地驻存在主存储器904内和/或处理装置902内，主存储器904和处理装置902也构成机器可读存储媒体。机器可读存储媒体924、数据存储系统918和/或主存储器904可对应于图1的存储器子系统110。

在一个实施例中，指令926包含实施对应于选择栅极扫描组件(例如，图1的选择栅极扫描组件113)的功能性的指令。尽管在实例实施例中机器可读存储媒体924展示为单个媒体，但应认为术语“机器可读存储媒体”包含存储一组指令的单个媒体或存储多组指令的多个媒体。还应认为术语“机器可读存储媒体”包含能够存储或编码供机器执行的一组指令且使得机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。

已依据计算机存储器内的数据位的操作的算法和符号表示呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其他技术人员的方式。本文的算法通常是指产生所要结果的操作的自洽序列。操作为要求对物理量进行物理控制的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、术语、数字等有时是便利的。

然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅为应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。

本文中所呈现的算法和显示本质上不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是便利的。将如下文描述中所示呈现用于多种这些系统的结构。另外，不参考任何特定编程语言描述本公开。将了解，可使用各种编程语言来实施如本文中所描述的本公开的教示。

本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器装置等。

在前述说明书中，已参考本公开的特定实例实施例描述本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本发明进行各种修改。因此，说明书和图式应被视为说明性的而非限制性的。

Claims (16)

1.一种用于选择器阈值电压扫描的动态优先级排序的方法，其包括：

针对存储器裸片(231)确定所述存储器裸片(231)的质量特性；

至少部分地基于所述存储器裸片(231)的所确定的质量特性，更改在执行选择栅极扫描操作时施加到所述存储器裸片(231)的阈值电压；以及

通过将具有经更改的阈值电压的信令施加到所述存储器裸片(231)的选择栅极(332)来执行所述选择栅极扫描操作。

2.根据权利要求1所述的方法，其进一步包括至少部分地基于所述存储器裸片的所述所确定的质量特性而更改执行所述选择栅极扫描操作的频率。

3.根据权利要求1所述的方法，其进一步包括确定与制造所述存储器裸片的晶片(790)的特定位置的距离，作为确定所述存储器裸片的所述质量特性的一部分。

4.根据权利要求1至3中任一权利要求所述的方法，其进一步包括：

基于对应于所述存储器裸片的失效位准则的施加而确定；

至少部分地基于所确定的失效位准则而确定所述存储器裸片的所述质量特性；以及

至少部分地基于所述存储器裸片的所确定的质量特性，更改在执行所述选择栅极扫描操作时施加到所述存储器裸片的所述阈值电压或更改执行所述选择栅极扫描操作的频率，或这两者。

5.根据权利要求1至3中任一权利要求所述的方法，其进一步包括：

基于调制读取电平信号的施加，确定与对应于所述存储器裸片的所述选择栅极的电压阈值的尾部区相关联的特性；

至少部分地基于与对应于所述选择栅极的所述电压阈值的所述尾部区相关联的所述特性而确定所述存储器裸片的所述质量特性；以及

至少部分地基于所述存储器裸片的所确定的质量特性，更改在执行所述选择栅极扫描操作时施加到所述存储器裸片的所述阈值电压或更改执行所述选择栅极扫描操作的频率，或这两者。

6.根据权利要求1至3中任一权利要求所述的方法，其进一步包括：

确定所述存储器裸片所经历的编程擦除循环的量；以及

至少部分地基于所述存储器裸片所经历的编程擦除循环的所确定的量，更改在执行所述选择栅极扫描操作时施加到所述存储器裸片的所述阈值电压或更改执行所述选择栅极扫描操作的频率，或这两者；以及

至少部分地基于所述存储器裸片所经历的编程擦除循环的所述所确定的量，通过将具有经更改的阈值电压的所述信令施加到所述存储器裸片的所述选择栅极或更改执行所述选择栅极扫描操作的所述频率或这两者来执行所述选择栅极扫描操作。

7.一种用于选择器阈值电压扫描的动态优先级排序的设备，其包括：

存储器裸片(231)，其驻存在存储器装置(130、140、230)上；

选择栅极(332)，其耦合到所述存储器裸片(231)的至少一个存储器单元串(331)；以及

处理器(113、213)，其耦合到所述存储器装置(130、140、230)，其中所述处理器(113、213)经配置以：

确定所述存储器裸片(231)的质量特性；

至少部分地基于所述存储器裸片(231)的所确定的质量特性，更改在执行选择栅极扫描操作时施加到所述选择栅极(332)的信令；以及

使用经更改的信令执行所述选择栅极操作。

8.根据权利要求7所述的设备，其中更改所述信令，使得以比更改所述信令之前更高的频率或更低的频率执行所述选择栅极扫描操作。

9.根据权利要求7所述的设备，其中所述质量特性至少部分地基于：

制造所述存储器裸片的晶片(790)的物理位置，或

由于存储器裸片制造过程而与所述存储器裸片相关联的掺杂分布变化，或这两者。

10.根据权利要求7至9中任一权利要求所述的设备，其中所述处理器进一步经配置以：

确定在所述存储器装置的操作期间由所述选择栅极呈现的电压阈值的一部分的斜率；以及

至少部分地基于在所述存储器装置的操作期间由所述选择栅极呈现的所述电压阈值的所述部分的所确定的斜率而更改在执行所述选择栅极扫描操作时施加到所述选择栅极的所述信令，或

至少部分地基于在所述存储器装置的操作期间由所述选择栅极呈现的失效位准则而更改在执行所述选择栅极扫描操作时施加到所述选择栅极的所述信令。

11.根据权利要求7至9中任一权利要求所述的设备，其中所述处理器进一步经配置以：

确定在所述存储器装置的操作期间由所述选择栅极呈现的位失效的量；以及

至少部分地基于在所述存储器装置的操作期间由所述选择栅极呈现的位失效的所确定的量而更改在执行所述选择栅极扫描操作时施加到所述选择栅极的所述信令。

12.一种用于选择器阈值电压扫描的动态优先级排序的系统，其包括：

多个存储器裸片(231)，其驻存在存储器装置(130、140、230)上；

相应选择栅极(332)，其耦合到所述多个存储器裸片(231)的相应存储器裸片的相应存储器单元串(331)；以及

处理器(113、213)，其耦合到所述多个存储器裸片(231)，其中所述处理器经配置以：

确定所述多个存储器裸片中的每一存储器裸片的质量特性；

基于每一存储器裸片的所确定的质量特性将排序值分配给所述多个存储器裸片中的每一存储器裸片；

至少部分地基于所分配的排序值更改与指示涉及所述相应选择栅极中的至少一者的选择栅极扫描操作的信令相关联的参数；以及

使用与指示涉及所述相应选择栅极中的所述至少一者的所述选择栅极扫描操作的所述信令相关联的经更改的参数来促使涉及所述相应选择栅极中的所述至少一者的所述选择栅极扫描操作的执行。

13.根据权利要求12所述的系统，其中所述处理器经配置以通过以下操作来更改与指示所述选择栅极扫描操作的所述信令相关联的所述参数：

更改执行涉及所述至少一个所述相应选择栅极的所述选择栅极扫描操作的频率，或

更改在所述选择栅极扫描操作的执行期间施加到所述至少一个所述相应选择栅极的电压阈值，或这两者。

14.根据权利要求12至13中任一权利要求所述的系统，其中所述处理器进一步经配置以：

监测与电压分布中与所述相应选择栅极中的所述至少一者的电压阈值相关联的一部分相关联的斜率；以及

基于所述电压分布中与所述相应选择栅极中的至少一者的所述电压阈值相关联的所述部分的所监测斜率而更改与指示涉及所述相应选择栅极中的所述至少一者的所述选择栅极扫描操作的所述信令相关联的所述参数。

15.根据权利要求12至13中任一权利要求所述的系统，其中所述处理器进一步经配置以：

监测所述相应选择栅极中的所述至少一者在特定时间段内检测到的位失效的量；以及

基于所述相应选择栅极中的至少一者在所述特定时间段内检测到的位失效的所监测的量而更改与指示涉及所述相应选择栅极中的所述至少一者的所述选择栅极扫描操作的所述信令相关联的所述参数。

16.根据权利要求12至13中任一权利要求所述的系统，其中所述质量特性至少部分地基于制造每一存储器裸片的晶片(790)的物理位置。

Images