CN116264162A - 用于形成前体半导体器件结构的方法 - Google Patents

用于形成前体半导体器件结构的方法 Download PDF

Info

Publication number
CN116264162A
CN116264162A CN202211610893.2A CN202211610893A CN116264162A CN 116264162 A CN116264162 A CN 116264162A CN 202211610893 A CN202211610893 A CN 202211610893A CN 116264162 A CN116264162 A CN 116264162A
Authority
CN
China
Prior art keywords
layer
fin
anchor
insulating
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211610893.2A
Other languages
English (en)
Inventor
S·苏布兰马尼安
S·德米恩克
H·梅尔腾斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN116264162A publication Critical patent/CN116264162A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

根据一方面，提供了一种用于形成前体半导体器件结构的方法，该方法包括：形成初始层堆叠，该初始层堆叠包括第一半导体材料的牺牲层和在牺牲层上方的第二半导体材料的沟道层；通过在初始层堆叠中图案化沟槽来形成一组鳍结构；形成跨鳍结构延伸的至少一个锚结构，并且在沟道层由该至少一个锚结构锚定的同时：通过对第一半导体材料的选择性蚀刻来去除牺牲层，从而在每一鳍结构的沟道层下方形成纵向腔，以及沉积绝缘材料以填充腔，其中绝缘材料由可流动电介质形成；以及随后将至少一个锚结构和绝缘材料开槽到腔下方的水平，使得绝缘材料保留在腔中以形成在每一鳍结构的沟道层下方的绝缘层。

Description

用于形成前体半导体器件结构的方法
技术领域
本公开涉及一种用于形成前体半导体器件结构的方法和用于形成半导体器件的方法。
背景技术
不断努力实现更大面积和功率效率的电路已导致开发具有3D几何结构的基于纳米线或纳米片堆叠的水平沟道晶体管器件，诸如纳米线场效应晶体管(NWFET)和纳米片FET(NSHFET)，包括一个或多个纳米线或纳米片形状的沟道层和完全或至少部分地包围沟道层的“环绕”栅极。又一示例是叉片器件和互补FET(CFET)。
此类器件的当前制造工艺通常可涉及对交替的Si沟道层和SiGe牺牲层的半导体层堆叠的加工。已经开发了允许SiGe以相对于Si的相对高的选择性被蚀刻，使得牺牲层可以相对于沟道层被选择性地去除的蚀刻工艺。例如，可以通过去除沟道层上方和下方的牺牲层材料以形成“经释放”的沟道层(例如，与替换金属栅极工艺相结合)以随后被栅极堆叠包围，来形成环绕栅极。
发明内容
然而，在层堆叠中组合Si层和SiGe层并非没有问题。SiGe的存在可能需要降低制造工艺的热预算，例如以避免Si层和SiGe层的混合和/或SiGe层中的缺陷形成。尤其是，较低的热预算可能导致较不稳健的浅沟槽隔离(STI)氧化物，这进而可能导致后续加工阶段中STI氧化物的更大损失。
鉴于上述，目的是提供一种用于半导体器件制造的经改进方法。具体而言，目的是提供一种使得能够形成半导体器件结构的方法，该方法可被用作形成半导体器件(包括例如NWFET或NSHFET)的方法中的前体结构，而不需要降低热预算。可从下文中理解其他目的或另外一些目的。
根据一方面，提供了一种用于形成前体半导体器件结构的方法，该方法包括：
在基板上形成初始层堆叠，所述初始层堆叠包括第一半导体材料的牺牲层和在所述牺牲层上方的第二半导体材料的沟道层；
通过在所述初始层堆叠中图案化沟槽来形成一组鳍结构，每一鳍结构包括所述第一半导体材料的相应牺牲层和所述第二半导体材料的相应沟道层；
形成跨所述鳍结构延伸的至少一个锚结构，并且在所述沟道层由所述至少一个锚结构锚定的同时：
通过对所述第一半导体材料的选择性蚀刻来去除每一鳍结构的所述牺牲层，从而在每一鳍结构的沟道层下方形成纵向腔，以及
沉积绝缘材料以填充所述腔，其中所述绝缘材料由可流动电介质形成；以及
随后将所述至少一个锚结构和所述绝缘材料开槽到低于所述腔下方的水平，使得所述绝缘材料保留在所述腔中以形成在每一鳍结构的沟道层下方的绝缘层。
通过该方法，第一半导体材料的牺牲层可被替换成绝缘材料的绝缘层。由此，可以形成包括鳍结构的前体半导体器件结构，每一鳍结构包括相应绝缘层和绝缘层上方的沟道层。鳍结构的绝缘层可便于对绝缘层和半导体沟道层的选择性加工，例如出于沟道释放的目的来选择性地去除和蚀刻绝缘材料。然而，绝缘层还可以充当沟道下方的底部隔离，使得能够减少漏电流并提高器件性能。
例如，牺牲层可以由SiGe(例如SiGey≥0.15)形成，并且沟道层可以由Si形成，其中牺牲层可以相对于沟道层被选择性地去除并被替换成绝缘层。由此得到的鳍结构可以更热稳定，并且从而便于半导体器件(例如NWFET或NSHFET)的制造，而不需要减少热预算。这可以实现更稳健的STI氧化物，并进而有助于改善CMOS半导体制造流程中各个步骤中STI损耗方面的工艺裕度。
尽管将该方法应用于包括SiGe牺牲层和Si沟道层的层堆叠是该方法的一个显著应用，但是可以设想，该方法可以具有进一步的适用性，并且可被用于在沟道层下方提供绝缘层可能是有利的任何情况。作为一个示例，第一半导体材料可以是SiGey，且第二半导体材料可以是SiGex，其中0≤x<y，例如y≥x+0.15。因此，该方法可被用于用绝缘层替换Ge含量高于Si沟道层或SiGe沟道层的SiGe牺牲层。因此可以获得相应的优点，例如由于所得到的鳍结构对SiGex和SiGey层的热驱动相互混合可能不太敏感。
至少一个锚结构允许通过去除牺牲层来使沟道层被锚定并因此被支撑在相应鳍结构中形成的腔的上方。当牺牲层从鳍结构被去除(即，完全去除)时，每个腔可被形成为与相应鳍结构及其沟道层共延(如沿鳍结构的纵向尺寸所见的)。这相应地适用于绝缘层。
沉积可流动电介质形式的绝缘材料也使得能够可靠且无空隙地填充相对较大纵向尺寸和较窄截面尺寸的腔。绝缘材料可以例如是可流动氧化物，例如可流动化学气相沉积(FCVD)氧化物，诸如FCVD SiO2。
如本文所使用的，术语“前体半导体器件结构”应理解为半导体器件结构，其可被用作形成半导体器件的方法中的前体或中间产物，其中前体半导体器件结构可经受器件加工步骤以形成半导体器件。
相应地，根据一方面，提供了一种用于形成半导体器件的方法，该方法包括：根据上述或本文所述的任何实施例或其变型形成前体半导体器件结构；以及随后沿前体半导体器件结构的鳍结构中的一者或多者，形成栅极结构以及源极区和漏极区。
可以相应地沿鳍结构中的一者或多者形成一个或多个晶体管器件，诸如FET器件。设想了初步半导体器件结构可有利地被用于促进NWFET或NSHFET以及诸如互补FET(CFET)器件的堆叠晶体管器件结构的形成。
以下将描述用于形成前体半导体结构的方法的实施例。
在一些实施例中，沟道层可以是第二沟道层，并且初始层堆叠和每一鳍结构还可包括第二半导体材料的第一沟道层，其中牺牲层被形成在第一沟道层上，且第二沟道层被形成在牺牲层上。
初始层堆叠和每一鳍结构可以相应地包括(例如，在自底向上的方向上)第二半导体材料的第一沟道层、第一牺牲层的牺牲层和第二半导体材料的第二沟道层。通过根据该方法用绝缘层替换每一鳍结构的牺牲层，因此可以形成包括由绝缘层分隔开的第一沟道层和第二沟道层的鳍结构。绝缘层可被用作形成半导体器件的方法中的牺牲层，以便于在沟道层之间形成栅极堆叠。绝缘层也可以用作绝缘层，以将CFET器件中的底部器件与顶部器件电分离。
牺牲层还可以是第二牺牲层，并且初始层堆叠和每一鳍结构可包括第一半导体材料的第一牺牲层，其中第一沟道层被形成在第一牺牲层上。初始层堆叠和每一鳍结构可以相应地包括(例如，在自底向上的方向上)第一半导体材料的第一牺牲层、第二半导体材料的第一沟道层、第一牺牲层中的第二牺牲层和第二半导体材料的第二沟道层。通过根据该方法用绝缘层替换每一鳍结构的第一牺牲层和第二牺牲层，可以形成包括第一绝缘层、第一沟道层、第二绝缘层和第二沟道层的鳍结构。绝缘层可被用作形成半导体器件的方法中的牺牲层，以便于形成完全包围第一沟道层的栅极堆叠。
在一些实施例中，层堆叠和鳍结构可各自包括第一半导体材料的多个牺牲层和第二半导体材料的多个沟道层，其中沟道层与牺牲层交替布置(例如，在自底向上的方向上)。这允许形成包括多个沟道层的半导体器件。
在一些实施例中，形成至少一个锚结构可包括在一组鳍结构上和在沟槽中沉积一个或多个层的锚材料层结构，并且图案化该锚材料层结构以形成该至少一个锚结构。
锚材料层结构因此可以被形成为与每一鳍结构接触(即邻接)，并且随后被图案化以在沿鳍结构的所需位置处形成至少一个锚结构。
在一些实施例中，图案化锚材料层结构可包括形成跨一组鳍结构延伸的至少一个掩模线，并使用该至少一个掩模线作为蚀刻掩模来蚀刻锚材料层结构，使得未被该至少一个掩模线掩蔽的鳍结构侧表面部分被暴露，
其中去除牺牲层包括从每一鳍结构的所暴露侧表面部分蚀刻第一半导体材料，以及
其中沉积绝缘材料包括沉积绝缘材料以使得鳍结构和腔之间的沟槽填充有该绝缘材料。
因此，至少一个锚结构可以形成为允许接近每一鳍结构的侧表面部分。因此，可以从鳍结构的侧面执行牺牲层的蚀刻和绝缘材料的沉积，这可以便于牺牲层的去除以及腔的填充。
掩模线的数量可被改变，以形成足以牢固地锚定沟道层的多个锚结构。例如，可以在一组鳍结构的相对端处跨该组鳍结构来形成第一和第二平行掩模线。因此，可以在该组鳍结构的相对端处形成跨该组鳍结构延伸的第一和第二锚结构。因此，沟道层可以至少在鳍结构的相对端处由锚结构支撑。在另一示例中，可以跨该组鳍结构形成多个平行且规则地间隔开的掩模线。因此，可以沿该组鳍结构以规则间隔来形成跨该组鳍结构延伸的多个平行且规则地间隔开的锚结构。多个锚结构可以实现沟道层的机械上可靠的锚定。
锚材料层结构可以包括被沉积以填充沟槽的绝缘填充层。
绝缘填充层可以相应地使鳍结构嵌入。这使得能够沿鳍结构的整个高度形成一个或多个锚结构，即“高”锚结构。高的锚结构可以提供牢固锚定功能。每一锚结构可以例如包括多个(高的)锚部分，每一锚部分桥接相邻一对鳍结构之间的沟槽。由于填充层是绝缘的，如果绝缘填充层的厚度部分在将至少一个锚结构开槽之后保留(有意或作为痕量)，则这些部分可对最终器件的性能影响很小或没有影响。
至少一个锚结构和绝缘材料的开槽可包括将绝缘填充层和绝缘材料同时开槽到腔下方的水平。槽进行到的水平可以使得绝缘填充层和绝缘材料的厚度部分保留以在沟槽的底部形成STI。
同时开槽可以降低工艺的复杂性。此外，在鳍结构之间保留绝缘填充层和绝缘材料的厚度部分作为沟槽中STI，消除了对单独STI沉积步骤的需求。因此，填充层和绝缘层可以各自提供分别形成至少一个锚结构和形成STI以及形成替换牺牲层的绝缘层和形成STI的双重功能。
在表示包括使用一个或多个掩模线的图案化的实施例的替换方案的一些实施例中，该方法还可包括在锚材料层结构上方形成鳍切割掩模，其中图案化锚材料层结构可包括使用鳍切割掩模作为蚀刻掩模来蚀刻锚材料层结构，其中经图案化的锚材料层结构可形成锚结构的一部分。
该方法还可包括在图案化锚材料层结构之后，通过使用鳍切割掩模作为蚀刻掩模来蚀刻鳍结构来去除每一鳍结构的各部分，从而形成由锚结构覆盖并具有暴露的端表面的一组经切割鳍结构。
去除牺牲层可相应地包括从每一鳍结构的端表面蚀刻第一半导体材料。
此外，绝缘材料的沉积可以从形成在每一鳍结构的端表面部分处的腔的开口来进行。
因此，牺牲层替换可以与鳍切割工艺相结合。
因此，与(切割)鳍结构共延的单个锚结构可以跨该组鳍结构被形成。因此，锚结构可以沿鳍结构的整个纵向尺寸支撑沟道层，从而实现沟道层的在机械上可靠的锚定。
至少在沉积绝缘材料之前，诸如在去除牺牲层以形成腔之前，可以在形成一组经切割鳍结构之后去除鳍切割掩模。
锚材料层结构可以包括被沉积以填充沟槽的绝缘填充层。
绝缘填充层可以相应地使鳍结构嵌入。这使得能够沿鳍结构的整个高度和整个长度形成锚结构，即“高”且“长”的锚结构。
高且长的锚结构可以提供牢固锚定功能。锚结构可以例如包括多个(例如高且长的)锚部分，每一锚部分桥接相邻一对鳍结构之间的沟槽并与该沟槽共延(即填充)。由于填充层是绝缘的，如果绝缘填充层的厚度部分在将锚结构开槽之后保留(有意或作为痕量)，则这些部分可对最终器件的性能影响很小或没有影响。
锚结构和绝缘材料的开槽可以包括将绝缘填充层和绝缘材料同时开槽到腔下方的水平，其中该水平使得绝缘填充层的厚度部分保留以在沟槽的底部形成STI。
同时开槽可以降低工艺的复杂性。此外，在鳍结构之间保留绝缘填充层的厚度部分作为沟槽中STI，消除了对单独STI沉积步骤的需求。填充层因此可以提供形成至少一个锚结构和形成STI的双重功能。
在包括使用一个或多个掩模线进行图案化的实施例中和包括使用类似的鳍切割掩模进行图案化的实施例中，绝缘填充层可以由与绝缘材料相同的材料形成，即可流动电介质，例如可流动氧化物，诸如FCVD SiO2。
绝缘填充层可以通过直接接触，即与鳍结构的侧表面和沟槽的底表面邻接，来形成。这使得能够实现单一材料组成的锚结构，这可以便于图案化并避免在开槽期间需要额外的蚀刻步骤。
作为替换或补充，锚材料层结构可包括共形地沉积在鳍结构上和沟槽中的绝缘内衬层。共形沉积层(例如通过原子层沉积ALD来沉积)使得能够形成具有精确厚度控制和与鳍结构(例如其侧表面)的良好粘附性的锚结构。类似于填充层的讨论，由于内衬层是绝缘的，如果绝缘填充层的各部分在将至少一个锚结构开槽之后保留(有意或作为痕量)，则这些部分可对最终器件的性能影响很小或没有影响。
通过在内衬层上沉积绝缘填充层，绝缘内衬层还可与绝缘填充层结合，从而提供上述各个优点的组合。
所述至少一个锚结构的开槽还可包括通过蚀刻去除存在于所述水平上方的内衬层部分。换言之，开槽可包括首先将绝缘材料和绝缘填充层(如果存在)开槽到腔下方的所述水平，并随后通过蚀刻以去除所述水平上方存在的内衬层部分来将内衬层开槽到所述水平。
附图说明
通过参考附图的说明性和非限制性的以下详细描述，可更好地理解以上以及其他目的、特征和优点。在附图中，除非另有说明，否则相似的附图标记将用于相似的元件。
图1a-b到9a-b示出了用于形成半导体器件结构的方法的实施例。
图10a-b和11a-b到14a-c示出了用于形成半导体器件结构的方法的替换实施例。
图15是用于形成半导体器件的方法的流程图。
具体实施方式
现在将参考图1a-b至9a-b描述用于形成半导体器件结构100的方法。应注意，在附图中，所示元件的相对尺寸(特别是层的相对厚度)仅仅是示意性的，并且可以与物理结构不同以便于理解该方法的不同方面。结构100适合用作用于形成半导体器件(例如NWFET或NSHFET、叉片器件或CFET器件)的方法的前体结构或中间产物。
在各附图中，轴X、Y和Z分别表示第一方向、横向于第一方向的第二方向以及垂直或自底向上的方向。具体而言，X和Y方向可以称为横向或水平方向，因为它们平行于结构100的基板102的主平面。Z方向平行于基板102的法线方向。
图1a是结构100的俯视图。图1b是沿垂直平面A-A’(平行于YZ平面)截取的结构100的截面图。除非另有说明，后续附图的视图对应于图1a-b中的截面图。
图1a-b示出了形成在基板102上的初始层堆叠104，其包括多个牺牲层111和与牺牲层111交替布置的多个沟道层113。基板102可以是适用于互补FET的常规半导体基板。基板102可以是单层半导体基板，例如由诸如Si基板、锗(Ge)基板或硅锗(SiGe)基板之类的块状基板(bulk substrate)形成。多层/复合基板也是可能的，诸如块状基板上的外延地生长的半导体层或绝缘体上半导体(SOI)基板(诸如绝缘体上硅基板、绝缘体上锗基板或绝缘体上硅锗基板)。
附图中所示的牺牲层和沟道层111、113的数量仅仅是一个示例，包括更少或更多数量的牺牲层或沟道层的初始层堆叠也是可能的。在一个示例中，初始层堆叠可包括单个牺牲层和牺牲层上的单个沟道层。在另一示例中，初始层堆叠可以包括交替的牺牲层和沟道层的底部子堆叠、交替的牺牲层和沟道层的顶部子堆叠以及将下部子堆叠和上部子堆叠分开的中间牺牲层。这样的层组成可适用于CFET器件，其中底部器件可形成在底部子堆叠处，而顶部器件可形成在顶部子堆叠处。从下文可以明白，中间牺牲层可被替换成绝缘层，以在底部器件和顶部器件之间提供电和物理分离。中间牺牲层可以比底部子堆叠和顶部子堆叠的牺牲层更厚，以实现经增加的器件分隔。
牺牲层111由第一半导体材料形成。沟道层113由第二半导体材料形成。例如，第一和第二半导体材料可以是分别是Si1-yGey和Si1-xGex，其中0≤x<y。例如，y可以等于或大于x+d，其中d≥0.15。在更具体的示例中，第一半导体材料可以是SiGe0.15，且第二半导体材料可以是Si。Ge含量的这些相对差异可以便于第一半导体材料和第二半导体材料的后续选择性加工(例如，选择性蚀刻)。
器件层堆叠104的各层可以各自是外延层，例如使用本身已知的沉积技术(诸如化学气相沉积CVD或物理气相淀积PVD)外延地生长。这使得高质量的材料层具有有利的成分和尺寸控制度。
在初始层堆叠的另一示例中，第三半导体材料(不同于第一和第二半导体材料)的又一牺牲层可以存在于第一半导体材料的牺牲层和第二半导体材料的沟道层之间。第三半导体材料可以例如是Ge含量小于第一半导体材料且大于第二半导体材料的SiGe层。这可以允许用与替换第一半导体材料的牺牲层的绝缘材料不同的绝缘材料来替换该又一牺牲层。
在形成初始层堆叠104之后，可以在初始层堆叠104上方形成硬掩模106。硬掩模106可包括一层或多层硬掩模材料(例如，基于氧化物或氮化物的硬掩模材料)，并且被图案化以形成一组平行且规则地间隔的线部件，沿X方向延伸。硬掩模106将被用于随后的鳍图案化步骤，如下文将描述的，并且可以使用任何合适的常规图案化技术，诸如光刻和蚀刻(“litho-etch”)或多重图案化方法，诸如(litho-each)x、自对准双重或四重图案化(SADP或SAQP)，来被图案化。
在图2a-b中，通过在使用硬掩模106作为蚀刻掩模的同时蚀刻初始层堆叠104，通过在初始层堆叠中图案化沟槽108，已经形成了一组细长且鳍形的层结构110(即“鳍结构”)。可以使用任何合适湿法或干法蚀刻工艺，例如自顶向下各向异性蚀刻。鳍结构110沿X方向延伸并由沟槽108分隔开。每一鳍结构110包括第一半导体材料的多个相应牺牲层112和第二半导体材料的多个相应沟道层114。如图所示，可以蚀刻沟槽108以延伸穿过每一牺牲层111和每一沟道层113，使得可以形成包括对应数量的牺牲层112和沟道层114的鳍结构110。如图所示，沟槽108可以进一步延伸进入基板102的上部厚度部分，然而使蚀刻停止在基板102上也是可能的。层堆叠110的各层可以各自形成为纳米片，例如宽度(沿Y)与厚度(沿Z)之比大于1，例如宽度在10nm至30nm的范围内，厚度在3nm至10nm的范围内。图案化层堆叠110以使得各层形成纳米线形状的层也是可能的。举例而言，纳米线可以具有类似于示例纳米片的厚度，但是具有更小的宽度，例如3nm至10nm。
在所示示例中，在后续加工期间，硬掩模106被保留在鳍结构110上，然而，可以设想，硬掩模106也可以在形成鳍结构110之后被去除。
在图3a-b中，绝缘内衬层120已被共形地沉积在结构100上方，例如在鳍结构110上和在沟槽108中。因此，内衬层120被形成为覆盖鳍结构110的侧表面、硬掩模106和沟槽108的底表面。内衬层120可以由氮化物形成，诸如SiN，然而其他共形地沉积的介电材料也是可能的，诸如SiCO、SiCBN或SiCON。内衬层120可以通过ALD沉积。将内衬层120形成为例如不同绝缘材料的一对共形且顺序沉积的层也是可能的。例如，内衬层120可被形成为具有在1-10nm的范围内的厚度，但该厚度可以取决于层组成、鳍结构110的尺寸和间距而变化。在图3a中，内衬层110被描绘成部分透明的，以允许看到鳍结构110和沟槽108。在图4a-b中，已在内衬层120上方形成鳍切割掩模130。鳍切割掩模130沿Y方向跨鳍结构110延伸。如标记“鳍切割掩模”所示，鳍切割掩模130将在随后的“鳍切割工艺”期间用作蚀刻掩模，并且可以相应地包括一种或多种掩模材料，从而允许鳍切割掩模层130经受住鳍切割工艺的蚀刻工艺。鳍切割掩模可以例如包括形成为填充沟槽108并提供平坦上表面的旋涂碳或另一有机旋涂材料。作为补充或替换，鳍切割掩模可以包括非晶硅层。在沉积之后，可以对鳍切割掩模材料进行图案化步骤，以在XY平面中限定具有所需延伸的鳍切割掩模130。
在图5a-b中，在使用鳍切割掩模130作为蚀刻掩模的同时，已经蚀刻了内衬层120以及随后蚀刻了鳍结构110。内衬层120的未被鳍切割掩模110覆盖的部分以及在下方的鳍结构110的各部分因此已经被去除。鳍结构110的剩余部分可被称为一组经切割鳍结构。
如图6a-b所示，鳍切割掩模130随后被去除。作为切割鳍结构的结果，经切割的鳍结构110具有暴露在经切割鳍结构110的相对端处的端表面110e。(经图案化的)内衬层120限定锚结构，该锚结构沿Y方向跨经切割鳍结构110延伸并且与经切割鳍结构的纵向尺寸(即沿X方向)共延。为简洁起见，在下文中可省略标记“切割”。
在图7a-b中，通过从每一鳍结构110的相对端表面110e选择性地蚀刻第一半导体材料(即相对于第二半导体材料选择性地蚀刻第一半导体材料)，已去除了每一鳍结构110的牺牲层112。因此，在每一鳍结构110的每一沟道层114下方形成了纵向腔116。在去除期间，沟道层112由锚结构来锚定，锚结构由内衬层120限定。可以使用各向同性蚀刻工艺(湿法蚀刻或干法蚀刻)来去除牺牲层112。例如，可以使用基于HCl的干法蚀刻来选择性地(即，以更大的速率)蚀刻具有比Si或SiGe沟道层114更大的Ge浓度的SiGe牺牲层112。另一示例是氨过氧化物混合物(APM)。然而，允许相对于较低Ge含量的SiGe层(或Si层)来选择性蚀刻较高Ge含量的SiGe材料的其他适当的蚀刻工艺(干法或湿法)本身是本领域已知的，并且也可以被用于此目的。
在图8a-b中，已沉积由可流动电介质形成的绝缘材料122，使得沟槽108和腔116填充有该绝缘材料。类似于牺牲层112的去除，绝缘材料122可以从鳍结构110的端表面110e处的腔116的开口端沉积在腔116中。沉积可流动电介质形式的绝缘材料122使得能够可靠且无空隙地填充沟槽108和腔116。绝缘材料可以例如是可流动氧化物，例如FCVD氧化物，诸如FCVD SiO2。然而，适合于在诸沟道层114下方和之间提供绝缘的其他类型的可流动电介质也是可能的。如本领域中已知的，可流动电介质的沉积可包括多个子步骤，诸如引入多个气相前体以沉积具有可流动(即流体)外观的可流动介电膜，使得可流动介电膜可流入沟槽108和腔116。可流动膜随后可经受后加工步骤以固化该膜(例如，退火或和/或使膜经受氧化等离子体)并形成固体(即，非流体)绝缘层122。在沉积之后，如果需要，绝缘材料122可，例如通过化学机械抛光(CMP)，来被平坦化。可选地，绝缘材料122的沉积可以在又一绝缘材料的共形沉积之前进行，使得每一鳍结构110的暴露表面(例如，暴露在腔116中的沟道层114的下表面和/或上表面)被该又一绝缘材料覆盖。该又一绝缘材料可以例如是例如通过ALD沉积的诸如SiN之类的氮化物。绝缘材料122可相应地填充腔116的剩余空间。共形沉积层可掩蔽沟道层114的半导体材料以免于在可流动介电绝缘材料112的沉积期间的工艺条件。
在图9a-b中，锚结构/经图案化的内衬层120和绝缘材料122已被开槽(自顶向下，例如负Z方向)至腔116中的最底部一个腔下方的水平。如图所示，鳍结构110的侧表面因此可以暴露，并且绝缘材料122可以保留在腔中，以在沟道层114下方形成绝缘层124。开槽可包括沿自顶向下的方向(例如沿负Z方向)回蚀内衬层120和绝缘材料122。可以如图所示地停止开槽，使得绝缘材料的厚度部分保留下来，以在沟槽108的底部形成STI 126。可以使用共用蚀刻工艺将内衬层120和绝缘材料122同时开槽。然而，首先将绝缘材料122开槽并随后去除暴露在绝缘材料122的水平上方的内衬层120的各部分，以暴露鳍结构110的侧表面。如图9b所示，内衬层120的各部分可保留在鳍结构110底部上并且因此形成STI的一部分。如果存在可选的共形沉积的又一绝缘材料，则这也可以被开槽到相同的程度。
在上述示例中，通过使用鳍切割掩模130来图案化单个内衬层120的锚材料层结构来形成与鳍结构110共延的锚结构。在下文中，将参考图10a-b至14a-b来公开替换实施例。
图10a-b描绘了类似于图2a-b中所示的结构100的半导体器件结构200，其中除非另有说明，否则相同的附图标记指代相同的元件。包括绝缘层120和填充层222的锚材料层结构已被形成在鳍结构100上。绝缘内衬层120已被共形地沉积在结构100上方，例如在鳍结构110上和在沟槽108中。绝缘填充层222已被随后沉积在绝缘内衬层120上，以填充沟槽108并使鳍结构100嵌入。在所示实施例中，将假设填充层222由可流动电介质形成，诸如针对上面的绝缘层122所例示的任何材料，例如FCVD SiO2。在其他实施例中，填充层222可改为由不可流动介电材料形成，诸如CVD或PVD沉积的SiO2或另一常规层间介电材料。在沉积之后，如果需要，填充层222可以，例如通过CMP，来被平坦化，并且被进一步开槽(自顶向下，例如负Z方向)，使得填充层222的上表面与内衬层120的上表面齐平(例如在硬掩模106的上表面上)。填充层222和内衬层120被描绘成部分透明的，以允许看到下方的鳍结构110和沟槽108。
填充层222和内衬层120被描绘成部分透明的，以允许看到下方的鳍结构110和沟槽108。诸掩模线230沿Y方向跨鳍结构100平行延伸。掩模线230可以按类似于硬掩模106的方式来被形成，例如通过沉积一层或多层掩模材料并使用单图案化或多重图案化技术来图案化该一层或多层掩模材料(例如，有机旋涂层、氮化物层、氧化物层、光致抗蚀剂层)来限定所需数目的掩模线230。与鳍切割掩模相对比，掩模线230将被不用于切割鳍结构110，而仅用于图案化锚材料层结构。例如，在图10a-b所示的阶段之前，可使用常规工艺执行了鳍切割，使得所示的鳍结构110限定经切割鳍结构。在所示实施例中，形成多个等间隔的掩模线230。如从下文可理解的，掩模线230的这种配置可以使得能够形成在机械上可靠的锚结构。然而，可以设想的是，其他配置也是可能的，诸如仅一对掩模线(例如跨鳍结构110的相对端部延伸)，或者跨鳍结构110的中心部延伸的仅单个掩模线。例如，当将该方法应用于相对短的鳍结构和/或包括相对厚的沟道层的鳍结构时，后一示例可以是有用的，使得它们在牺牲层去除期间容忍经增加的弯曲力而没有崩溃。在图11a-c中，通过在使用掩模线230作为蚀刻掩模的同时进行蚀刻，已经对由内衬层120和填充层222形成的锚材料层结构进行了图案化。图11c是沿垂直平面B-B’(平行于YZ平面)截取的结构200的又一截面图。更具体而言，平面B-B’被限定在与掩模线230相邻的位置处(例如，在相邻一对掩模线之间)，使得截面视图延伸穿过鳍结构110的未被任何掩模线230掩蔽的部分。相应地，如图11c所示，内衬层120和填充层222已经被蚀刻，使得未被任何掩模线230掩蔽的鳍结构侧表面部分110s被暴露在沟槽108中。同时，如图11b所示，在掩模线230下方保留跨一组鳍结构110延伸的锚结构(其数量对应于掩模线的数量)。每一锚结构由保留在每一相应掩模线220下方的内衬层120的线形部分和多个填充层部分222形成。每一锚结构形成沿Y方向跨每一沟槽108延伸(例如“桥接”)的隔断(partition)。归因于掩模线230的规则间隔，锚结构也可以沿一组鳍结构110以规则间隔来被形成。取决于填充层222和内衬层120之间的蚀刻对比度，填充层222和内衬层120可以使用共用蚀刻化学来被同时蚀刻，或者可以在第一蚀刻步骤中蚀刻填充层222以暴露掩模线230之间的内衬层120的各部分。内衬层120的这些部分随后可在第二蚀刻步骤中被去除。
在图12a-c中，通过从每一鳍结构110的被锚结构暴露的相对侧表面110s选择性地蚀刻第一半导体材料(即相对于第二半导体材料选择性地蚀刻第一半导体材料)，已去除了每一鳍结构110的牺牲层112。如果鳍结构的端表面也被锚结构暴露，第一半导体材料也可以从鳍结构110的所暴露的端表面被蚀刻(参见图7a-b)。因此，在每一鳍结构110的每一沟道层114下方形成了纵向腔116。在去除期间，沟道层112由锚结构来锚定，锚结构由经图案化的内衬层120和经图案化的填充层222限定。可以使用各向同性蚀刻工艺(湿法蚀刻或干法蚀刻)来去除牺牲层112。可以在去除牺牲层112之前去除掩模线230。
在图13a-c中，已沉积与填充层222相同的可流动电介质的绝缘材料以填充沟槽108和腔116。因为绝缘材料由与填充层222相同的材料形成，所以相同的附图标记被用于表示填充层222的形成锚结构的部分以及填充沟槽108和腔116的绝缘材料。如上所述，在其他实施例中，填充层222可以由不可流动电介质形成。然而，在此类实施例中，绝缘材料仍然由可流动电介质形成。在任一情形中，绝缘材料222可以从鳍结构110的侧面(以及鳍结构110端表面处的腔116的可能开口端)沉积在腔116中。如以上结合图8所讨论的，绝缘材料222的沉积可任选地在又一绝缘材料的共形沉积之前进行，使得每一鳍结构110的暴露表面(例如，暴露在腔116中的沟道层114的下表面和/或上表面以及每一鳍结构110的侧表面)被该又一绝缘材料覆盖。该又一绝缘材料可以例如是例如通过ALD沉积的诸如SiN之类的氮化物。绝缘材料222可相应地填充腔116的剩余空间。共形沉积层可掩蔽沟道层114的半导体材料以免于在可流动介电绝缘材料222的沉积期间的工艺条件。
在沉积之后，如果需要，绝缘材料(即可流动电介质)222可，例如通过化学机械抛光(CMP)，来被平坦化。
在图14a-b中，锚结构/经图案化的内衬层120和绝缘材料222已被开槽(自顶向下，例如负Z方向)至腔116中的最底部一个腔下方的水平。如图所示，鳍结构110的侧表面因此可被暴露，并且绝缘材料222可以保留在腔中，以在沟道层114下方形成绝缘层224。类似于结合图9a-b的描述，如图所示，开槽可停止以使得绝缘材料的厚度部分保留下来，以在沟槽108的底部形成STI 226。如图14b所示，内衬层120的各部分可保留在鳍结构110底部上并且因此形成STI的一部分。如果存在可选的共形沉积的又一绝缘材料，则这也可以被开槽到相同的程度。
在另一替换实施例中，可以省略内衬层120，其中填充层222可以与鳍结构110相接触地沉积。因此，可以形成多个锚结构，其仅包括保留在相应掩模线230下方的填充层222的一部分(即，由其组成)。该替换实施例的锚结构可以类似于结合图10a-b至14a-b讨论的实施例，限定了具有与基板102上方的鳍结构110的高度相对应的厚度/高度(例如沿Z方向)的“高”锚结构。
在又一替换实施例中，可以省略填充层222，其中可以形成多个锚结构，所述锚结构仅包括保留在相应掩模线230下方的内衬层120的一部分(即由其组成)。
如所讨论的，图9a-b或14a-c中所示的所得半导体器件结构100可作为后续器件制造(例如NWFET或NSHFET、叉片器件或CFET器件)的前体。图15是可应用于鳍结构110以形成包括多个水平沟道晶体管结构的半导体器件结构的示例工艺流程的流程图。该工艺流程可以按本领域本身已知的方式改变，例如形成水平沟道器件，例如全环绕栅极类型或叉片类型。调整该工艺也是可能的，使得CFET器件包括例如NWSHFET或finFET底部器件和NSHFET或finFET顶部器件，这两者由诸如层124或224之类的绝缘层分隔开。
加工步骤可以应用于每一鳍结构110，或者仅应用于“有源”鳍结构的子集，其中其他鳍结构可以限定虚设鳍结构。
在步骤S202中，可以跨鳍结构110形成多个牺牲栅极结构。每一牺牲栅极结构可包括牺牲栅极主体(例如非晶Si)和位于牺牲栅极主体的相对侧上的一对栅极间隔物。牺牲栅极结构可以使用本领域本身已知的常规加工技术来被形成。
在步骤S204中，可以使用(相应的)牺牲栅极结构作为蚀刻掩模来将鳍结构110开槽(例如，自顶向下回蚀)，使得每一鳍结构110的绝缘层124或224以及沟道层114的各部分被保留在牺牲栅极结构之下，以限定相应的器件层堆叠。
在步骤S206中，可以在每一器件层堆叠的相对侧处形成内部间隔物。内部间隔物可以按在NWFET/NSHFET领域中本身已知的方式形成。然而，代替常规上通过选择性地蚀刻牺牲半导体材料(例如SiGe)来完成形成槽，可以通过蚀刻绝缘层124、224的绝缘材料来形成槽。相应地，内部间隔物腔的形成可以通过以下方式进行：通过相对于绝缘层124或224的绝缘材料的选择性的各向同性蚀刻工艺来在每一器件层堆叠中形成槽；共形间隔物材料沉积(例如，通过ALD电介质所沉积的SiN、SiCO)；随后蚀刻间隔物材料，使得间隔物材料仅保留在槽中以形成内部间隔物。
在步骤S208中，源极区/漏极区可以形成在每一器件层堆叠的沟道层114的端表面上，在相应牺牲栅极结构的诸相对侧处。源极区/漏极区可以例如通过选择性区域Si外延形成。诸如原位掺杂和/或离子注入之类的技术可被用于限定n型和p型源极区/漏极区。
在步骤S210中，可以沉积一个或多个层间电介质(ILD)材料以覆盖器件层堆叠、源极区/漏极区和牺牲栅极结构。
在步骤S212中，牺牲栅极结构可被替换成功能栅极堆叠。该替换可根据替换金属栅极(RMG)流程进行。根据RMG流程，通过(例如，使用选择性非晶Si蚀刻)去除牺牲栅极主体来形成栅极沟槽。RMG流程可以通过栅极电介质沉积(例如，高K电介质，诸如HfO2、HfSiO、LaO、AlO或ZrO)、栅极功函数金属沉积和栅极(金属)填充沉积来进行。
该工艺还可以包括在RMG工艺中与如下步骤交织的沟道释放步骤：即，在形成栅极沟槽之后，通过选择性蚀刻绝缘材料来选择性地去除每一器件层堆叠的绝缘层124或224。悬置沟道层114(例如纳米片)因此可以限定在每一栅极沟槽中。因此，功能栅极堆叠可形成为环绕沟道层114。
步骤S212之后可以是将功能栅极堆叠开槽的步骤S214，并且可选地，如本领域本身已知的，栅极切割形成。
该方法还可包括例如通过蚀刻ILD中的触点沟槽并在其中沉积一种或多种触点金属，来在源极区/漏极区上形成源极触点/漏极触点。
在上文中，主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在由所附权利要求书限定的本发明构思的范围内，除了上面公开的示例以外的其他示例同样是可能的。

Claims (15)

1.一种用于形成前体半导体器件结构的方法，所述方法包括：
在基板上，形成初始层堆叠，所述初始层堆叠包括第一半导体材料的牺牲层和，在所述牺牲层上方的，第二半导体材料的沟道层；
通过在所述初始层堆叠中图案化沟槽来形成一组鳍结构，每一鳍结构包括所述第一半导体材料的相应牺牲层和所述第二半导体材料的相应沟道层；
形成跨所述鳍结构延伸的至少一个锚结构，并且在所述沟道层由所述至少一个锚结构锚定的同时：
通过对所述第一半导体材料的选择性蚀刻来去除每一鳍结构的所述牺牲层，从而在每一鳍结构的沟道层下方形成纵向腔，以及
沉积绝缘材料以填充所述腔，其中所述绝缘材料由可流动电介质形成；以及
随后将所述至少一个锚结构和所述绝缘材料开槽到所述腔下方的水平，使得所述绝缘材料保留在所述腔中以形成在每一鳍结构的沟道层下方的绝缘层。
2.根据权利要求1所述的方法，其特征在于，形成所述至少一个锚结构包括在所述一组鳍结构上和在所述沟槽中沉积一个或多个层的锚材料层结构，并且图案化所述锚材料层结构以形成所述至少一个锚结构。
3.根据权利要求2所述的方法，其特征在于，图案化所述锚材料层结构包括形成跨所述一组鳍结构延伸的至少一个掩模线，并使用所述至少一个掩模线作为蚀刻掩模来蚀刻所述锚材料层结构，使得未被所述至少一个掩模线掩蔽的鳍结构侧表面部分被暴露，
其中去除所述牺牲层包括从每一鳍结构的所暴露侧表面部分蚀刻所述第一半导体材料，以及
其中沉积所述绝缘材料包括沉积所述绝缘材料以使得所述鳍结构和所述腔之间的沟槽填充有所述绝缘材料。
4.根据权利要求2所述的方法，其特征在于，还包括在所述锚材料层结构上方形成鳍切割掩模，其中图案化所述锚材料层结构包括使用所述鳍切割掩模作为蚀刻掩模来蚀刻所述锚材料层结构，其中经图案化的锚材料层结构形成锚结构的一部分，
其中所述方法还包括在图案化所述锚材料层结构之后，通过使用所述鳍切割掩模作为蚀刻掩模来蚀刻所述鳍结构来去除每一鳍结构的各部分，从而形成由所述锚结构覆盖并具有暴露的端表面的一组经切割鳍结构，
其中去除所述牺牲层包括从每一鳍结构的所暴露端表面蚀刻所述第一半导体材料。
5.根据权利要求2-4中的任一项所述的方法，其特征在于，所述锚材料层结构包括沉积以填充所述沟槽的绝缘填充层。
6.根据权利要求5所述的方法，当引用权利要求3时，其特征在于，将所述至少一个锚结构和所述绝缘材料开槽包括将所述绝缘填充层和所述绝缘材料同时开槽到所述腔下方的水平，其中所述水平使得所述绝缘填充层和所述绝缘材料的厚度部分保留以在所述沟槽的底部形成浅沟槽隔离。
7.根据权利要求5所述的方法，当引用权利要求4时，其特征在于，将所述锚结构和所述绝缘材料开槽包括将所述绝缘填充层和所述绝缘材料同时开槽到所述腔下方的水平，其中所述水平使得所述绝缘填充层的厚度部分保留以在所述沟槽的底部形成浅沟槽隔离。
8.根据权利要求6-7中的任一项所述的方法，其特征在于，所述绝缘填充层由与所述绝缘材料相同的材料形成。
9.根据权利要求2-8中的任一项所述的方法，其特征在于，所述锚材料层结构包括共形地沉积在所述鳍结构上和所述沟槽中的绝缘内衬层。
10.根据权利要求9所述的方法，在引用权利要求5-8中的任一项时，其特征在于，所述绝缘填充层被沉积在所述内衬层上。
11.根据权利要求9-10中的任一项所述的方法，其特征在于，将所述至少一个锚结构开槽还包括通过蚀刻去除存在于所述水平上方的内衬层的各部分。
12.根据前述权利要求中的任一项所述的方法，其特征在于，所述绝缘材料是可流动氧化物。
13.根据前述权利要求中的任一项所述的方法，其特征在于，所述沟道层是第二沟道层，并且所述初始层堆叠和每一鳍结构包括所述第二半导体材料的第一沟道层，其中所述牺牲层被形成在所述第一沟道层上，且所述第二沟道层被形成在所述牺牲层上。
14.根据权利要求13所述的方法，其特征在于，所述牺牲层是第二牺牲层，并且所述初始层堆叠和每一鳍结构包括所述第一半导体材料的第一牺牲层，其中所述第一沟道层被形成在所述第一牺牲层上。
15.一种用于形成半导体器件的方法，所述方法包括：
根据前述权利要求中的任一项来形成前体半导体器件结构；以及
沿所述鳍结构中的一者或多者，形成栅极结构以及源极区和漏极区。
CN202211610893.2A 2021-12-15 2022-12-14 用于形成前体半导体器件结构的方法 Pending CN116264162A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21214869.6 2021-12-15
EP21214869.6A EP4199111A1 (en) 2021-12-15 2021-12-15 A method for forming a precursor semiconductor device structure

Publications (1)

Publication Number Publication Date
CN116264162A true CN116264162A (zh) 2023-06-16

Family

ID=79024366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211610893.2A Pending CN116264162A (zh) 2021-12-15 2022-12-14 用于形成前体半导体器件结构的方法

Country Status (3)

Country Link
US (1) US20230187528A1 (zh)
EP (1) EP4199111A1 (zh)
CN (1) CN116264162A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929266B2 (en) * 2016-01-25 2018-03-27 International Business Machines Corporation Method and structure for incorporating strain in nanosheet devices
US20190319119A1 (en) * 2018-04-11 2019-10-17 International Business Machines Corporation Formation of inserted-oxide fin field-effect transistors
US10910273B2 (en) * 2019-02-25 2021-02-02 International Business Machines Corporation Forming shallow trench isolation regions for nanosheet field-effect transistor devices using sacrificial epitaxial layer
US11195911B2 (en) * 2019-12-23 2021-12-07 International Business Machines Corporation Bottom dielectric isolation structure for nanosheet containing devices
CN111584486B (zh) * 2020-05-21 2022-07-08 中国科学院微电子研究所 具有交错结构的半导体装置及其制造方法及电子设备

Also Published As

Publication number Publication date
EP4199111A1 (en) 2023-06-21
US20230187528A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US11164942B1 (en) Method for forming nanosheet transistor structures
US11107812B2 (en) Method of fabricating stacked semiconductor device
JP5645368B2 (ja) 半導体装置およびその製造方法
US11682591B2 (en) Method for forming transistor structures
WO2022048135A1 (zh) 带自对准隔离部的纳米线/片器件及制造方法及电子设备
CN116264232A (zh) 垂直堆叠的晶体管结构
US20220406920A1 (en) Semiconductor devices and methods of manufacturing thereof
CN114121799A (zh) 半导体装置的制造方法
US20230197522A1 (en) Method for Forming a Semiconductor Device
US20220093734A1 (en) Method for forming a semiconductor device
US20220122895A1 (en) Method for forming a semiconductor device and a semiconductor device
CN116264162A (zh) 用于形成前体半导体器件结构的方法
US11056574B2 (en) Stacked semiconductor device and method of forming same
EP4199113A1 (en) A method for forming a semiconductor device structure
US20230197726A1 (en) Method for Forming a Stacked FET Device
US20230197831A1 (en) Method for Forming a Semiconductor Device
EP4300560A1 (en) A method for forming a stacked transistor device
EP4391040A1 (en) An integrated circuit device and a method for forming the same
CN110021598B (zh) 应变层的形成方法、半导体器件及其制造方法
US20230386928A1 (en) Method for Forming a Stacked Transistor Device
EP4365955A1 (en) A method for forming a semiconductor device
US20230178629A1 (en) Method for forming a fet device
CN116264245A (zh) 半导体装置和制造半导体装置的方法
CN115799335A (zh) 一种堆叠纳米片gaa-fet器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication