CN116263858A - 一种生成码流文件的方法、装置、计算机存储介质及终端 - Google Patents
一种生成码流文件的方法、装置、计算机存储介质及终端 Download PDFInfo
- Publication number
- CN116263858A CN116263858A CN202310282176.XA CN202310282176A CN116263858A CN 116263858 A CN116263858 A CN 116263858A CN 202310282176 A CN202310282176 A CN 202310282176A CN 116263858 A CN116263858 A CN 116263858A
- Authority
- CN
- China
- Prior art keywords
- module
- modules
- layout
- time sequence
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000012545 processing Methods 0.000 claims abstract description 54
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 43
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 43
- 238000012163 sequencing technique Methods 0.000 claims description 15
- 238000004590 computer program Methods 0.000 claims description 14
- 238000013461 design Methods 0.000 abstract description 21
- 238000013468 resource allocation Methods 0.000 abstract description 6
- 238000004458 analytical method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/347—Physical level, e.g. placement or routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本文公开一种生成码流文件的方法、装置、计算机存储介质及终端，包括：对现场可编程门阵列(FPGA)中的模块，根据数据在模块中的时序要求的数值确定模块的先后排序；根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。本发明实施例根据时序要求的数值分析模块的时序权重值，以模块为处理单元，依据各模块时序权重值确定FPGA中包含的模块的先后顺序，基于确定的先后顺序对各个模块分别进行逻辑综合、布局和布线处理；提高了逻辑资源分配的合理性，保证了关键的时序模块对逻辑资源使用的优先级，提高了芯片的设计质量和设计效率。
Description
技术领域
本文涉及但不限于现场可编程门阵列技术，尤指一种生成码流文件的方法、装置、计算机存储介质及终端。
背景技术
现场可编程门阵列(FPGA，Field Programmable Gate Array)软件开发工具是专为FPGA芯片而配套的集成电路设计与实现工具。一般地，FPGA软件开发覆盖了从寄存器传输级(RTL，Register Transfer Level)电路功能描述到生成FPGA码流文件的完整流程，生成FPGA码流文件的处理涉及逻辑综合、布局和布线等环节。
图1为相关技术中生成码流文件的处理流程示意图，如图1所示，包括：对整个用户设计整体进行逻辑综合，生成一个网表文件；对网表文件中所有使用到的逻辑资源进行布局；待网表文件中所有的逻辑资源布局完成后，对所有的含有布局信息的逻辑资源之间的连接关系进行布线。上述处理过程中，逻辑综合、布局和布线以用户设计中的所有模块的信息作为输入进行处理，针对的整个用户设计的整体，设计中的各个模块的逻辑综合、布局和布线的处理时资源分配未做限定，导致整体资源分配可能出现不合理的问题，无法满足用户设计需求。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种生成码流文件的方法、装置、计算机存储介质及终端，能够提高FPGA中包含的模块的逻辑资源分配的合理性，提高芯片的设计质量和设计效率。
本发明实施例提供了一种生成码流文件的方法，包括：
对现场可编程门阵列FPGA中的模块，根据数据在模块中的时序要求的数值确定模块的先后排序；
根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；
所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。
在一种示例性实例中，所述根据数据在模块中的时序要求的数值确定模块的先后排序，包括：
根据所述数据在模块中的时序要求的数值确定所述模块的时序权重值，其中，所述时序权重值的大小与所述时序要求的数值大小成反比；
按照确定的所述时序权重值由大到小的顺序，确定所述模块的所述先后排序。
在一种示例性实例中，所述模块的所述时序权重值等于所述数据在模块中的时序要求的数值的倒数。
在一种示例性实例中，所述逐个进行模块的逻辑综合、布局和布线处理包括，对未进行所述逻辑综合、布局和布线处理的排序在最先前的模块，执行以下处理：
生成所述模块的网表文件；
对生成所述网表文件的模块，根据生成的所述网表文件和可用的布局资源对所述模块进行布局处理；
对完成布局处理的所述模块，根据可用的布线资源进行布线处理；
其中，所述可用的布局资源包括：未被其他模块使用的布局资源；所述可用的布线资源包括：未被其他模块使用的布线资源。
另一方面，本发明实施例还提供一种计算机存储介质，所述计算机存储介质中存储有计算机程序，所述计算机程序被处理器执行时实现上述生成码流文件的方法。
再一方面，本发明实施例还提供一种终端，包括：存储器和处理器，所述存储器中保存有计算机程序；其中，
处理器被配置为执行存储器中的计算机程序；
所述计算机程序被所述处理器执行时实现如上述生成码流文件的方法。
还一方面，本发明实施例还提供一种生成码流文件的装置，包括：排序模块、处理模块和码流生成模块；其中，
排序模块设置为：对现场可编程门阵列FPGA中的模块，根据数据在模块中的时序要求的数值大小确定模块的先后排序；
处理模块设置为：根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；
码流生成模块设置为：所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。
在一种示例性实例中，所述排序模块是设置为：
根据所述数据在模块中的时序要求的数值确定所述模块的时序权重值，其中，所述时序权重值的大小与所述时序要求的数值大小成反比；
按照确定的所述时序权重值由大到小的顺序，确定所述模块的所述先后排序。
在一种示例性实例中，所述模块的所述时序权重值等于所述数据在模块中的时序要求的数值的倒数。
在一种示例性实例中，所述处理模块是设置为，对未进行所述逻辑综合、布局和布线处理的排序在最先前的模块，执行以下处理：
生成所述模块的网表文件；
对生成所述网表文件的模块，根据生成的所述网表文件和可用的布局资源对所述模块进行布局处理；
对完成布局处理的所述模块，根据可用的布线资源进行布线处理；
其中，所述可用的布局资源包括：未被其他模块使用的布局资源；所述可用的布线资源包括：未被其他模块使用的布线资源。
本申请技术方案包括：对现场可编程门阵列(FPGA)中的模块，根据数据在模块中的时序要求的数值确定模块的先后排序；根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。本发明实施例根据时序要求的数值大小分析模块的时序权重值，以模块为处理单元，依据各模块时序权重值确定FPGA中包含的模块的先后顺序，基于确定的先后顺序对各个模块分别进行逻辑综合、布局和布线处理；提高了逻辑资源分配的合理性，保证了关键的时序模块对逻辑资源使用的优先级，提高了芯片的设计质量和设计效率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为相关技术中生成码流文件的处理流程示意图；
图2为本发明实施例生成码流文件的方法的流程图；
图3为本发明实施例模块的处理流程示意图；
图4为本发明实施例生成码流文件的装置的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本申请申请人分析发现：在相关技术中的FPGA软件开发方法中，逻辑综合、布局和布线都是针对的整个用户设计的整体，用户设计中所有模块的处理无差别，未考虑用户设计中对时序有一定要求的关键的模块和FPGA内部的查找表(LUT)、触发器(DFF)、块状静态随机存储器(BSRAM)等逻辑资源的处理优先级，从而导致整体逻辑资源分配出现不合理，对时序有要求的模块可能存在时序不满足用户设计需求的问题，对用户分析设计造成了干扰，降低了用户的设计质量和设计效率。
图2为本发明实施例生成码流文件的方法的流程图，如图2所示，包括：
步骤201、对现场可编程门阵列(FPGA)中的模块，根据数据在模块中的时序要求的数值确定模块的先后排序；
步骤202、根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；本发明实施例基于时序权重信息对模块进行优先级排序，在资源生成过程中，时序权重较高的模块在逻辑综合、布局和布线处理过程中越容易被考虑。
步骤203、所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。
本发明实施例根据时序要求的数值分析模块的时序权重值，以模块为处理单元，依据各模块时序权重值确定FPGA中包含的模块的先后顺序，基于确定的先后顺序对各个模块分别进行逻辑综合、布局和布线处理；提高了逻辑资源分配的合理性，保证了关键的时序模块对逻辑资源使用的优先级，提高了芯片的设计质量和设计效率。
本发明实施例中时序要求的数据由用户在编辑模块设计的代码时，根据设计的运行环境和运行要求，计算确定；一般的，通过预先根据信号在模块中由两个逻辑资源之间的时间到达要求，通过相关技术中的计算方法计算。
本发明实施例基于时序要求的数值确定时序权重值，考虑了模块对时序要求的紧迫程度；模块的时序要求越高，在布局过程中该模块内部的各个相关资源需要放的越近，资源之间的连线延迟越低。
在一种示例性实例中，本发明实施例根据数据在模块中的时序要求的数值确定模块的先后排序，包括：
根据数据在模块中的时序要求的数值确定模块的时序权重值，其中，时序权重值的大小与时序要求的数值大小成反比；
按照确定的时序权重值由大到小的顺序，确定FPGA中包含的模块的先后排序。
在一种示例性实例中，本发明实施例模块的时序权重值等于数据在模块中的时序要求的数值的倒数。
在一种示例性实例中，本发明实施例假设FPGA中包含第一模块、第二模块和第三模块三个模块，时序要求分别为2纳秒、3纳秒和4纳秒，则第一模块的时序权重值等于1/2，第二模块的时序权重值等于1/3，第三模块的时序权重值等于1/4。相应的，按照确定的时序权重值由大到小的顺序，确定FPGA中包含的模块的先后排序为：第一模块、第二模块和第三模块。
在一种示例性实例中，本发明实施例逐个对每一个模块进行逻辑综合、布局和布线处理，包括，对未进行逻辑综合、布局和布线处理的排序在最先前的模块，执行以下处理：
生成模块的网表文件；
对生成网表文件的模块，根据生成的网表文件和可用的布局资源对模块进行布局处理；
对完成布局处理的模块，根据可用的布线资源进行布线；
其中，可用的布局资源包括：未被其他模块使用的布局资源；可用的布线资源包括：未被其他模块使用的布线资源。
在一种示例性实例中，本发明实施例确定先后顺序后，逐个进行模块的逻辑综合、布局和布线处理；图3为本发明实施例模块的处理流程示意图，如图3所示，假设由第一模块、第二模块和第三模块三个模块，且参照步骤101和102处理确定的先后顺序为第一模块、第二模块和第三模块，则逐个进行模块的逻辑综合、布局和布线处理，包括：先对第一模块执行逻辑综合、布局和布线处理；待第一模块逻辑综合、布局和布线处理完成后，基于剩余的布局资源和布线资源，对第二模块执行逻辑综合、布局和布线处理；待第二模块逻辑综合、布局和布线处理完成后，基于剩余的布局资源和布线资源，对第三模块执行逻辑综合、布局和布线处理。
在一种示例性实例中，进行一个模块的布局处理处理时，本发明实施例以该模块的网表文件和已完成布局处理的模块以使用的布局资源作为输入，对该模块进行布局处理；布局处理之后，以布局完成的带有位置信息的模块的网表文件和已完成布局和布线处理的模块已使用的布线资源作为输入，执行模块的布线处理。
在一种示例性实例中，本发明实施例在所有模块的逻辑综合、布局和布线处理均完成后，参照相关技术中的方法，根据生成码流文件的相关数据信息产生码流文件。
本发明实施例还提供一种计算机存储介质，计算机存储介质中存储有计算机程序，计算机程序被处理器执行时实现上述生成码流文件的方法。
本发明实施例还提供一种终端，包括：存储器和处理器，存储器中保存有计算机程序；其中，
处理器被配置为执行存储器中的计算机程序；
计算机程序被处理器执行时实现如上述生成码流文件的方法。
图4为本发明实施例生成码流文件的装置的结构框图，如图4所示，包括：排序模块、处理模块和码流生成模块；其中，
排序模块设置为：对现场可编程门阵列FPGA中的模块，根据数据在模块中的时序要求的数值大小确定模块的先后排序；
处理模块设置为：根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；
码流生成模块设置为：所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。
在一种示例性实例中，本发明实施例排序模块是设置为：
根据数据在模块中的时序要求的数值确定模块的时序权重值，其中，时序权重值的大小与时序要求的数值大小成反比；
按照确定的时序权重值由大到小的顺序，确定模块的先后排序。
在一种示例性实例中，本发明实施例模块的时序权重值等于数据在模块中的时序要求的数值的倒数。
在一种示例性实例中，本发明实施例处理模块是设置为，对未进行逻辑综合、布局和布线处理的排序在最先前的模块，执行以下处理：
生成模块的网表文件；
对生成网表文件的模块，根据生成的网表文件和可用的布局资源对模块进行布局处理；
对完成布局处理的模块，根据可用的布线资源进行布线处理；
其中，可用的布局资源包括：未被其他模块使用的布局资源；可用的布线资源包括：未被其他模块使用的布线资源。
需要说明的是，本发明实施例网表文件的生成，对模块进行布局处理和布线处理，可以参照相关技术分别通过相应的处理单元执行，例如，分别通过综合单元、布局单元和布线单元执行，具体划分可以参照相关技术实现，在此不做赘述。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (10)
1.一种生成码流文件的方法，包括：
对现场可编程门阵列FPGA中的模块，根据数据在模块中的时序要求的数值确定模块的先后排序；
根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；
所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。
2.根据权利要求1所述的方法，其特征在于，所述根据数据在模块中的时序要求的数值确定模块的先后排序，包括：
根据所述数据在模块中的时序要求的数值确定所述模块的时序权重值，其中，所述时序权重值的大小与所述时序要求的数值大小成反比；
按照确定的所述时序权重值由大到小的顺序，确定所述模块的所述先后排序。
3.根据权利要求2所述的方法，其特征在于，所述模块的所述时序权重值等于所述数据在模块中的时序要求的数值的倒数。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述逐个进行模块的逻辑综合、布局和布线处理包括，对未进行所述逻辑综合、布局和布线处理的排序在最先前的模块，执行以下处理：
生成所述模块的网表文件；
对生成所述网表文件的模块，根据生成的所述网表文件和可用的布局资源对所述模块进行布局处理；
对完成布局处理的所述模块，根据可用的布线资源进行布线处理；
其中，所述可用的布局资源包括：未被其他模块使用的布局资源；所述可用的布线资源包括：未被其他模块使用的布线资源。
5.一种计算机存储介质，所述计算机存储介质中存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-4中任一项所述的生成码流文件的方法。
6.一种终端，包括：存储器和处理器，所述存储器中保存有计算机程序；其中，
处理器被配置为执行存储器中的计算机程序；
所述计算机程序被所述处理器执行时实现如权利要求1-4中任一项所述的生成码流文件的方法。
7.一种生成码流文件的装置，包括：排序模块、处理模块和码流生成模块；其中，
排序模块设置为：对现场可编程门阵列FPGA中的模块，根据数据在模块中的时序要求的数值确定模块的先后排序；
处理模块设置为：根据确定的模块的先后排序，逐个进行模块的逻辑综合、布局和布线处理；
码流生成模块设置为：所有模块的逻辑综合、布局和布线处理均完成后，执行生成码流文件的处理。
8.根据权利要求7所述的装置，其特征在于，所述排序模块是设置为：
根据所述数据在模块中的时序要求的数值确定所述模块的时序权重值，其中，所述时序权重值的大小与所述时序要求的数值大小成反比；
按照确定的所述时序权重值由大到小的顺序，确定所述模块的所述先后排序。
9.根据权利要求8所述的装置，其特征在于，所述模块的所述时序权重值等于所述数据在模块中的时序要求的数值的倒数。
10.根据权利要求7-9任一项所述的装置，其特征在于，所述处理模块是设置为，对未进行所述逻辑综合、布局和布线处理的排序在最先前的模块，执行以下处理：
生成所述模块的网表文件；
对生成所述网表文件的模块，根据生成的所述网表文件和可用的布局资源对所述模块进行布局处理；
对完成布局处理的所述模块，根据可用的布线资源进行布线处理；
其中，所述可用的布局资源包括：未被其他模块使用的布局资源；所述可用的布线资源包括：未被其他模块使用的布线资源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310282176.XA CN116263858A (zh) | 2023-03-17 | 2023-03-17 | 一种生成码流文件的方法、装置、计算机存储介质及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310282176.XA CN116263858A (zh) | 2023-03-17 | 2023-03-17 | 一种生成码流文件的方法、装置、计算机存储介质及终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116263858A true CN116263858A (zh) | 2023-06-16 |
Family
ID=86723887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310282176.XA Pending CN116263858A (zh) | 2023-03-17 | 2023-03-17 | 一种生成码流文件的方法、装置、计算机存储介质及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116263858A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117744547A (zh) * | 2024-02-18 | 2024-03-22 | 北京汤谷软件技术有限公司 | 电路器件资源的预估方法、装置、电子设备及存储介质 |
-
2023
- 2023-03-17 CN CN202310282176.XA patent/CN116263858A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117744547A (zh) * | 2024-02-18 | 2024-03-22 | 北京汤谷软件技术有限公司 | 电路器件资源的预估方法、装置、电子设备及存储介质 |
| CN117744547B (zh) * | 2024-02-18 | 2024-05-24 | 北京汤谷软件技术有限公司 | 电路器件资源的预估方法、装置、电子设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Walder et al. | Fast online task placement on FPGAs: free space partitioning and 2D-hashing | |
| CN105550345A (zh) | 文件操作方法和装置 | |
| US11275998B2 (en) | Circuitry for low-precision deep learning | |
| US20060107261A1 (en) | Providing Optimal Number of Threads to Applications Performing Multi-tasking Using Threads | |
| CN116263858A (zh) | 一种生成码流文件的方法、装置、计算机存储介质及终端 | |
| CN105824705B (zh) | 一种任务分配方法和电子设备 | |
| CN109800078B (zh) | 一种任务处理方法、任务分发终端及任务执行终端 | |
| CN108897858B (zh) | 分布式集群索引分片的评估方法及装置、电子设备 | |
| CN118034924A (zh) | 基于众核系统的数据处理方法、装置、电子设备和介质 | |
| CN111694992A (zh) | 一种数据处理方法和装置 | |
| CN110688223B (zh) | 数据处理方法及相关产品 | |
| CN112131824A (zh) | 一种基于标准单元阻挡层的芯片绕线方法 | |
| CN110825953A (zh) | 数据查询方法、装置和设备 | |
| CN115981788A (zh) | 一种分布式存储部署方法、装置、设备及存储介质 | |
| CN113515915B (zh) | 插入填充单元的方法、装置、设备以及存储介质 | |
| CN115374232A (zh) | 张量分配方法、介质、电子设备和程序产品 | |
| CN112764897B (zh) | 任务请求的处理方法、装置、系统及计算机可读存储介质 | |
| CN114115864A (zh) | 一种生成界面的方法、装置及电子设备 | |
| US20170090820A1 (en) | Method and device for operating a many-core system | |
| CN111709210A (zh) | 一种生成元件清单的方法、装置、终端设备及存储介质 | |
| CN109582938B (zh) | 报表生成方法和装置 | |
| CN101256479A (zh) | 识别矢量中的有效位的方法和系统 | |
| CN115794327A (zh) | 一种线路分配方法、计算设备及存储介质 | |
| CN114518844B (zh) | 一种数据处理方法 | |
| US20240028392A1 (en) | Batch computing system and associated method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |