CN116227392B - 比特特征位置的查找方法、存储介质和电子设备 - Google Patents
比特特征位置的查找方法、存储介质和电子设备 Download PDFInfo
- Publication number
- CN116227392B CN116227392B CN202310513577.1A CN202310513577A CN116227392B CN 116227392 B CN116227392 B CN 116227392B CN 202310513577 A CN202310513577 A CN 202310513577A CN 116227392 B CN116227392 B CN 116227392B
- Authority
- CN
- China
- Prior art keywords
- data
- bit
- input data
- requirement
- zero crossing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000003860 storage Methods 0.000 title claims abstract description 12
- 238000004364 calculation method Methods 0.000 claims abstract description 45
- 238000007781 pre-processing Methods 0.000 claims abstract description 16
- 238000004590 computer program Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000003825 pressing Methods 0.000 claims description 7
- 238000005457 optimization Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Analysis (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本发明公开了一种比特位置的查找方法、存储介质和电子设备，其中，方法包括：获取输入数据和对输入数据的查找需求；当查找需求为预设需求时，对输入数据进行预处理，以去除输入数据中的冗余比特；对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据；对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，将该比特特征位置作为要查找的目标比特特征位置。由此，通过对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
Description
技术领域
本发明涉及数字设计技术领域，尤其涉及一种比特特征位置的查找方法、一种计算机可读存储介质和一种电子设备。
背景技术
在数字设计中，有时会需要对一个多bit（Binary digit，比特）数据求出第一个bit特征位置的需求，该特征位置可能是：从低到高第一个bit为0位置；从低到高第一个bit为1位置；从高到低第一个bit为0位置；从高到低第一个bit为1的位置。当数据宽度高达64比特或者更高时，工作时钟可能高达250MHz或者300MHz，输入数据连续不断，需要一个周期延迟得出结果代入下级运算，若采用相关技术中的根据if.else方式对每个比特进行判断的方式，则不仅级联触发器多，而且多比特下无法满足时序要求。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种比特特征位置的查找方法，通过对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
本发明的第二个目的在于提出一种计算机可读存储介质。
本发明的第三个目的在于提出一种电子设备。
为了达到上述目的，本发明第一方面实施例提出了一种比特特征位置的查找方法，其中，所述方法包括：获取输入数据和对所述输入数据的查找需求；当所述查找需求为预设需求时，对所述输入数据进行预处理，以去除所述输入数据中的冗余比特；对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据；对所述第一比特位计算数据进行按位加和操作，并根据加和结果确定所述预设需求对应的比特特征位置，将该比特特征位置作为要查找的目标比特特征位置。
根据本发明实施例提出的比特特征位置的查找方法，首先获取输入数据和对输入数据的查找需求，并在查找需求为预设需求时，对输入数据进行预处理，以去除输入数据中的冗余比特，进而对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，从而对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，将该比特特征位置作为要查找的目标比特特征位置，由此，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
另外，根据本发明上述实施例的比特特征位置的查找方法，还可以包括如下的附加技术特征：
根据本发明的一个实施例，所述方法还包括：当所述查找需求不为所述预设需求时，根据所述查找需求对所述输入数据进行数据转换得到转换后数据，其中，所述转换后数据的查找需求为所述预设需求；对所述转换后数据进行预处理，以去除所述转换后数据中的冗余比特；对预处理后的所述转换后数据进行过零判断，并根据过零判断结果得到第二比特位计算数据；对所述第二比特位计算数据进行按位加和操作，并根据加和结果确定所述预设需求对应的比特特征位置，利用所述输入数据与所述转换后数据之间的转换关系将该比特特征位置转换为要查找的目标比特特征位置。
根据本发明的一个实施例，所述查找需求包括：从低到高查找第一个1的特征位置、从低到高查找第一个0的特征位置、从高到低查找第一个1的特征位置和从高到低查找第一个0的特征位置中的至少一者，所述预设需求为从低到高查找第一个1的特征位置。
根据本发明的一个实施例，所述对所述输入数据进行预处理，包括：对所述输入数据进行减一操作，得到第一数据；对所述第一数据进行按位取反操作，得到第二数据；对所述第二数据与所述输入数据进行按位与操作，得到第三数据，作为所述预处理后的输入数据。
根据本发明的一个实施例，所述对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，包括：对所述第三数据进行按位或操作，得到第四数据；若所述第四数据的取值不为零，则对所述第三数据进行减一操作，得到第五数据，作为所述第一比特位计算数据。
根据本发明的一个实施例，所述对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，还包括：若所述第四数据的取值为零，则确定所述数据不存在所述目标比特特征位置。
根据本发明的一个实施例，所述第一比特位计算数据的位宽与所述输入数据的位宽相同。
根据本发明的一个实施例，所述对所述输入数据进行预处理采用组合逻辑实现；所述对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，采用组合逻辑实现；所述对所述第一比特位计算数据进行按位加和操作，并根据加和结果确定所述预设需求对应的比特特征位置，采用时序逻辑实现。
为了达到上述目的，本发明第二方面实施例提出了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现上述的比特特征位置的查找方法。
根据本发明实施例的计算机可读存储介质，通过处理器执行其上存储有的计算机程序，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
为了达到上述目的，本发明第三方面实施例提出了一种电子设备，包括存储器、处理器和存储在所述存储器上的计算机程序，所述计算机程序被所述处理器执行时，实现上述的比特特征位置的查找方法。
根据本发明实施例的电子设备，通过处理器执行存储在存储器上的计算机程序，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1是根据本发明一个实施例中比特特征位置的查找方法的流程示意图；
图2是根据本发明另一个实施例中比特特征位置的查找方法的流程示意图；
图3是根据本发明另一个实施例中比特特征位置的查找方法的流程示意图；
图4是根据本发明另一个实施例中比特特征位置的查找方法的流程示意图；
图5是根据本发明一个实施例中比特特征位置的查找方法的组合逻辑数字电路计算示意图；
图6是根据本发明另一个实施例中比特特征位置的查找方法的组合逻辑数字电路计算示意图；
图7是根据本发明另一个实施例中比特特征位置的查找方法的组合逻辑数字电路计算示意图；
图8是根据本发明一个具体实施例中比特特征位置的查找方法的流程示意图；
图9是根据本发明实施例的电子设备的结构框图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参考附图描述本发明实施例的比特特征位置的查找方法、计算机存储介质和电子设备。
图1是根据本发明一个实施例中比特特征位置的查找方法的流程示意图。
具体地，在本发明的一些实施例中，如图1所示，比特特征位置的查找方法包括以下步骤：
S101，获取输入数据和对输入数据的查找需求。
具体地，在该实施例中，在查找比特位置前，需要获取输入数据和对输入数据的查找需求，其中，输入数据为位宽可以为8比特、64比特、128比特等，此外，本发明可以不对输入数据的位宽进行具体限定，输入数据的查找需求包括：从低到高查找第一个1的特征位置、从低到高查找第一个0的特征位置、从高到低查找第一个1的特征位置和从高到低查找第一个0的特征位置中的至少一者。
需要说明的是，不同的位宽需要做相应的时序优化，而时序问题与位宽、芯片设计工艺、使用场景相关，进而可以通过设置最大路径延时、最大逻辑扇出、使用更先进的制造工艺、PR时位置约束等方法进行时序优化，此外，本发明可以不对时序优化的具体方式进行具体限定。另外，本发明输入数据位宽可以优选为64位，在FPGA（Field Programmable GateArray，现场可编程门列阵）上运行250MHz时，可以避免出现时序问题，进而可以不需要进行时序优化。
S102，当查找需求为预设需求时，对输入数据进行预处理，以去除输入数据中的冗余比特。
具体地，在该实施例中，预设需求可以为从低到高查找第一个1的特征位置、低到高查找第一个0的特征位置、从高到低查找第一个1的特征位置和从高到低查找第一个0的特征位置中的一个，进而在当输入数据的查找需求为预设需求时，由于数据宽度往往高达64比特甚至更高，所以需要对输入数据进行预处理，以去除输入数据中的冗余比特。
S103，对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据。
具体地，在本发明的该实施例中，可以通过选择器对预处理后的数据进行过零判断，判断当前结果是否为零，并根据过零判断结果得到第一比特位计算数据。
S104，对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，将该比特特征位置作为要查找的目标比特特征位置。
具体地，在本发明的该实施例中，若第一比特位计算数据为00000011，对第一比特位计算数据进行按位加和操作，由0+0+0+0+0+0+1+1=2，可得加和值为2，即位置在bit2，并根据加和结果确定预设需求对应的比特特征位置，若预设需求为从低到高查找第一个1的特征位置，则得到从低到高出现第一个1的特征位置为bit2，并将该特征位置作为要查找的目标比特特征位置。
图2是根据本发明另一个实施例中比特特征位置的查找方法的流程示意图。
具体地，在本发明的一些实施例中，如图2所示，比特特征位置的查找方法还包括以下步骤：
S201，当查找需求不为预设需求时，根据查找需求对输入数据进行数据转换得到转换后数据，其中，转换后数据的查找需求为预设需求。
具体地，在本发明的该实施例中，若预设需求为从低到高查找第一个1的特征位置，而查找需求为从高到低查找第一个0的特征位置，则说明查找需求和预设需求不一致，进而根据查找需求对输入数据进行数据转换得到转换后数据，其中，转换后数据的查找需求为预设需求。
需要说明的是，当预设需求为从低到高查找第一个1的特征位置，查找需求为从高到低查找第一个0的特征位置，且输入数据为10110101，可得数据位宽为8，先将输入数据10110101进行取反，得到数据01001010，进而对数据01001010进行大小端转换，以得到转换后数据01010010，并对转换后数据的查找需求变为从低到高查找第一个1的特征位置。需要说明的是，输入数据还可以为10011101和01010001等，本发明可以不对本发明输入数据的取值进行具体限定。
S202，对转换后数据进行预处理，以去除转换后数据中的冗余比特。
具体地，在本发明的该实施例中，由于数据宽度往往高达64比特甚至更高，所以需要对输入数据进行预处理，以去除输入数据中的冗余比特。
S203，对预处理后的转换后数据进行过零判断，并根据过零判断结果得到第二比特位计算数据。
具体地，在本发明的该实施例中，可以通过选择器对预处理后的数据进行过零判断，判断当前结果是否为零，并根据过零判断结果得到第二比特计算数据。
S204，对第二比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，利用输入数据与转换后数据之间的转换关系将该比特特征位置转换为要查找的目标比特特征位置。
具体地，在本发明的该实施例中，若第二比特位计算数据为00000001，对第一比特位计算数据进行按位加和操作，由0+0+0+0+0+0+0+1=1，可得加和值为1，即位置在bit1，并根据加和结果确定预设需求对应的比特特征位置，并将该特征位置作为预设需求对应的比特特征位置，若预设需求为从高到低查找第一个0的特征位置，而查找需求为从高到低出现第一个1的特征位置为bit1，进而最终的加和值为7-1=6，即位置在bit6，可得到利用输入数据与转换后数据之间的转换关系将比特特征位置转换为要查找的目标比特特征位置，该位置为bit6。
图3是根据本发明另一个实施例中比特特征位置的查找方法的流程示意图。
具体地，在该实施例中，比特特征位置的查找方法中对输入数据进行预处理包括：
S301，对输入数据进行减一操作，得到第一数据。
具体地，在该实施例中，当输入数据data=0110时，对0110进行减一操作，得到第一数据temp1=0101，此外，输入数据data还可以为1011、0111和10110100等，本发明可以不对输入数据data的取值进行具体限定。
S302，对第一数据进行按位取反操作，得到第二数据。
具体地，在该实施例中，对第一数据temp1进行按位取反操作，得到第二数据temp2=1010。
S303，对第二数据与输入数据进行按位与操作，得到第三数据，作为预处理后的输入数据。
具体地，在该实施例中，按位与操作为对相同位置的数字进行与门操作，当有一个输入是0时，则输出是0，只有两个输入都是1时，输出才是1，这里的第二数据temp2=1010，输入数据data=0110，对数据1010和0110进行按位与操作，可以得到第三数据temp3=0010，进而将第三数据作为预处理后的输入数据。
图4是根据本发明实施例中另一个比特特征位置的查找方法的流程示意图。
具体地，如图4所示，在本发明的一些实施例中，对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，包括：
S401，对第三数据进行按位或操作，得到第四数据。
具体地，在该实施例中，按位或操作为输入为1时，输出为1，只有输入都为0时，输出才是0，在第三数据temp3=0010时，对第三数据0010进行按位或操作，可以得到第四数据temp4=1。
需要说明的是，在该实施例中，temp4=1指的是对第三数据0010进行按位或操作的结果逻辑为1。
S402，若第四数据的取值不为零，则对第三数据进行减一操作，得到第五数据，作为第一比特位计算数据。
具体地，在该实施例中，在第三数据temp3=0010时，对第三数据0010进行按位或操作，可以得到第四数据temp4=1，此时可以通过选择器判断第四数据temp4不为零，则对第三数据temp3进行减1操作，得到第五数据temp5=0001，并将第五数据temp5作为第一比特位计算数据。
进一步地，在本发明的一些实施例中，对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，还包括：若第四数据的取值为零，则确定数据不存在目标比特特征位置。
具体地，在该实施例中，在第三数据temp3=0000时，对数据0000进行按位或操作，可以得到第四数据temp4=0，此时可以通过选择器判断第四数据temp4为零，进而可以确定数据不存在目标比特特征位置。
需要说明的是，在该实施例中，temp4=0指的是对第三数据0000进行按位或操作的结果逻辑为0。
进一步地，在该实施例中，第一比特位计算数据的位宽与输入数据的位宽相同。
具体地，在该实施例中，若输入数据的位宽为8比特，则第一比特位计算数据的位宽为8比特，若输入数据的位宽为64比特，则第一比特位计算数据的位宽为64比特，即第一比特位计算数据的位宽与输入数据的位宽相同，此外，本发明不对输入数据的位宽进行具体限定。
进一步地，在本发明的一些实施例中，比特特征位置的查找方法，其特征在于，
对输入数据进行预处理采用组合逻辑实现；
具体地，在该实施例中，如图5所示，对输入数据data进行减1操作，得到第一数据temp1=data-1，对第一数据进行按位取反，得到第二数据temp2=～temp1，对第二数据temp2与输入数据data进行按位与操作，得到第三数据temp3= temp2&data，进而通过组合逻辑完成对输入数据进行预处理。
对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，采用组合逻辑实现；
具体地，在该实施例中，如图6所示，对第三数据temp3进行按位或操作，得到第四数据temp4=|temp3，判断第四数据的取值是否为0，若是，则得到第五数据temp5=0，若否，则对第三数据temp3进行减一操作，得到第五数据temp5=temp3-1，进而通过组合逻辑完成对输入数据的过零判断，并将得到的第五数据作为第一比特位计算数据。
对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，采用时序逻辑实现。
具体地，在该实施例中，如图7所示，第五数据进行按位加操作，可以得到第六数据，该第六数据temp6作为加和结果，进而通过时序逻辑完成对第五数据按位加和操作，并根据加和结果temp6确定预设需求对应的比特特征位置。其中，n表示数据位宽减一，/>表示第五数据temp5中的第i位数据。
下面结合附图8与本发明的具体实施例，对比特特征位置的查找方法的具体流程步骤进行具体说明，具体而言，如图8所示，步骤包括：
S1，获取输入数据和对所述输入数据的查找需求。
S2，对所述输入数据进行减一操作，得到第一数据。
S3，对所述第一数据进行按位取反操作，得到第二数据。
S4，对所述第二数据与所述输入数据进行按位与操作，得到第三数据，作为所述预处理后的输入数据。
S5，对所述第三数据进行按位或操作，得到第四数据。
S6，第四数据去取值是否为零，是则执行步骤S7，否则执行步骤S8。
S7，确定数据不存在目标比特特征位置。
S8，对所述第三数据进行减一操作，得到第五数据，作为所述第一比特位计算数据。
S9，对所述第一比特位计算数据进行按位加和操作，并根据加和结果确定所述预设需求对应的比特特征位置，将该比特特征位置作为要查找的目标比特特征位置。
综上，根据本发明实施例提出的比特特征位置的查找方法，首先获取输入数据和对输入数据的查找需求，并在查找需求为预设需求时，对输入数据进行预处理，以去除输入数据中的冗余比特，进而对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，从而对第一比特位计算数据进行按位加和操作，并根据加和结果确定预设需求对应的比特特征位置，将该比特特征位置作为要查找的目标比特特征位置，由此，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
基于前述本发明实施例的比特特征位置的查找方法，本发明实施例还提出了一种计算机可读存储介质，其上存储有计算机程序，其中，计算机程序被处理器执行时，实现上述本发明实施例的比特特征位置的查找方法。
综上，根据本发明实施例的计算机可读存储介质，通过处理器执行其上存储有的计算机程序，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
图9是根据本发明实施例的电子设备的结构框图。
具体地，如图9所示，本发明实施例还提出了一种电子设备100，该电子设备包括处理器10、存储器20和存储在存储器20上的计算机程序，其中，计算机程序被处理器10执行时，实现上述本发明实施例的比特特征位置的查找方法。可选地，电子设备100还可以包括收发器40。需要说明的是，实际应用中收发器40不限于一个，该电子设备100的结构并不构成对本发明实施例的限定。
处理器10可以是CPU（Central Processing Unit，中央处理器），通用处理器，DSP（Digital Signal Processor，数据信号处理器），ASIC（Application SpecificIntegrated Circuit，专用集成电路），FPGA（Field Programmable Gate Array，现场可编程门阵列）或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本发明公开内容所描述的各种示例性的逻辑方框、模块和电路。处理器10也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等。
总线30可包括一通路，在上述组件之间传送信息。总线30可以是PCI（PeripheralComponent Interconnect，外设部件互连标准）总线或EISA（Extended Industry StandardArchitecture，扩展工业标准结构）总线等。总线502可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
存储器20用于存储与本发明上述实施例的异步串行通讯方法对应的计算机程序，该计算机程序由处理器10来控制执行。处理器10用于执行存储器20中存储的计算机程序，以实现前述方法实施例所示的内容。
其中，电子设备100包括但不限于：移动电话、笔记本电脑、数字广播接收器、PDA（个人数字助理）、PAD（平板电脑）、PMP（便携式多媒体播放器）、车载终端（例如车载导航终端）等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。图5示出的电子设备100仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
综上，根据本发明实施例的电子设备，通过处理器执行存储在存储器上的计算机程序，不仅能够在多比特下满足时序要求，还能进行简单的时序优化，进而查找到比特特征的位置，并满足应用需求。
需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (7)
1.一种比特特征位置的查找方法，其特征在于，所述方法用于现场可编程门列阵FPGA，所述方法包括：
获取输入数据和对所述输入数据的查找需求，其中，所述输入数据为二进制数，所述输入数据的位宽为64位；
当所述查找需求为预设需求时，对所述输入数据进行预处理，以去除所述输入数据中的冗余比特，其中，所述预设需求为从低到高查找第一个1的特征位置；
对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据；
对所述第一比特位计算数据进行按位加和操作，并根据加和结果确定所述预设需求对应的比特特征位置，将该比特特征位置作为要查找的目标比特特征位置；
所述对所述输入数据进行预处理，包括：
对所述输入数据进行减一操作，得到第一数据；对所述第一数据进行按位取反操作，得到第二数据；对所述第二数据与所述输入数据进行按位与操作，得到第三数据，作为所述预处理后的输入数据；
所述对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，包括：
对所述第三数据进行按位或操作，得到第四数据；若所述第四数据的取值不为零，则对所述第三数据进行减一操作，得到第五数据，作为所述第一比特位计算数据；若所述第四数据的取值为零，则确定所述输入数据不存在所述目标比特特征位置。
2.根据权利要求1所述的比特特征位置的查找方法，其特征在于，所述方法还包括：
当所述查找需求不为所述预设需求时，根据所述查找需求对所述输入数据进行数据转换得到转换后数据，其中，所述转换后数据的查找需求为所述预设需求；
对所述转换后数据进行预处理，以去除所述转换后数据中的冗余比特；
对预处理后的所述转换后数据进行过零判断，并根据过零判断结果得到第二比特位计算数据；
对所述第二比特位计算数据进行按位加和操作，并根据加和结果确定所述预设需求对应的比特特征位置，利用所述输入数据与所述转换后数据之间的转换关系将该比特特征位置转换为要查找的目标比特特征位置；
所述对所述转换后数据进行预处理，包括：
对所述转换后数据进行减一操作，得到第六数据；对所述第六数据进行按位取反操作，得到第七数据；对所述第七数据与所述转换后数据进行按位与操作，得到第八数据，作为所述预处理后的转换后数据；
所述对预处理后的所述转换后数据进行过零判断，并根据过零判断结果得到第二比特位计算数据，包括：
对所述第八数据进行按位或操作，得到第九数据；若所述第九数据的取值不为零，则对所述第八数据进行减一操作，得到第十数据，作为所述第二比特位计算数据；若所述第九数据的取值为零，则确定所述输入数据不存在所述目标比特特征位置。
3.根据权利要求1或2所述的比特特征位置的查找方法，其特征在于，所述查找需求包括：从低到高查找第一个1的特征位置、从低到高查找第一个0的特征位置、从高到低查找第一个1的特征位置和从高到低查找第一个0的特征位置中的至少一者。
4.根据权利要求1所述的比特特征位置的查找方法，其特征在于，所述第一比特位计算数据的位宽与所述输入数据的位宽相同。
5.根据权利要求1所述的比特特征位置的查找方法，其特征在于，
所述对所述输入数据进行预处理采用组合逻辑实现；
所述对预处理后的输入数据进行过零判断，并根据过零判断结果得到第一比特位计算数据，采用组合逻辑实现；
所述对所述第一比特位计算数据进行按位加和操作，并根据加和结果确定所述预设需求对应的比特特征位置，采用时序逻辑实现。
6.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现如权利要求1-5中任一项所述的比特特征位置的查找方法。
7.一种电子设备，包括存储器、处理器和存储在所述存储器上的计算机程序，其特征在于，所述计算机程序被所述处理器执行时，实现如权利要求1-5中任一项所述的比特特征位置的查找方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310513577.1A CN116227392B (zh) | 2023-05-09 | 2023-05-09 | 比特特征位置的查找方法、存储介质和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310513577.1A CN116227392B (zh) | 2023-05-09 | 2023-05-09 | 比特特征位置的查找方法、存储介质和电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116227392A CN116227392A (zh) | 2023-06-06 |
| CN116227392B true CN116227392B (zh) | 2023-08-11 |
Family
ID=86569953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310513577.1A Active CN116227392B (zh) | 2023-05-09 | 2023-05-09 | 比特特征位置的查找方法、存储介质和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116227392B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1143218A (zh) * | 1994-09-29 | 1997-02-19 | 国际商业机器公司 | 确定二进制数据域中前导零或一的数量的方法和装置 |
| US5821704A (en) * | 1995-04-28 | 1998-10-13 | The Genlyte Group Incorporated | Single wire, multiple phase remote dimming system |
| CN104506197A (zh) * | 2014-12-16 | 2015-04-08 | 北京航天测控技术有限公司 | 一种定位高速并行数据流触发点位置的方法 |
| CN107656756A (zh) * | 2017-08-21 | 2018-02-02 | 龙芯中科技术有限公司 | 查找第一个目标数的方法和装置、查找单元和处理器 |
-
2023
- 2023-05-09 CN CN202310513577.1A patent/CN116227392B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1143218A (zh) * | 1994-09-29 | 1997-02-19 | 国际商业机器公司 | 确定二进制数据域中前导零或一的数量的方法和装置 |
| US5821704A (en) * | 1995-04-28 | 1998-10-13 | The Genlyte Group Incorporated | Single wire, multiple phase remote dimming system |
| CN104506197A (zh) * | 2014-12-16 | 2015-04-08 | 北京航天测控技术有限公司 | 一种定位高速并行数据流触发点位置的方法 |
| CN107656756A (zh) * | 2017-08-21 | 2018-02-02 | 龙芯中科技术有限公司 | 查找第一个目标数的方法和装置、查找单元和处理器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116227392A (zh) | 2023-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102105918B1 (ko) | 선형 어드레스 리맵핑 로직을 포함하는 메모리 시스템 및 시스템 온 칩 | |
| EP1058185A1 (en) | A multiply and accumulate apparatus and a method thereof | |
| US10866736B2 (en) | Memory controller and data processing circuit with improved system efficiency | |
| KR20110099566A (ko) | 메모리 시스템 및 그것의 동작 방법 | |
| US11275998B2 (en) | Circuitry for low-precision deep learning | |
| CN116466910A (zh) | 一种基于浮点数的查表方法、装置、电子设备及存储介质 | |
| CN116227392B (zh) | 比特特征位置的查找方法、存储介质和电子设备 | |
| EP1100020A1 (en) | Processor | |
| US10310584B2 (en) | Interconnect serialization system and method | |
| US20080005715A1 (en) | Automatic wiring method of semiconductor integrated circuit, computer program and computer readable storage medium | |
| CN114117063A (zh) | 实体对齐方法、装置、电子设备及计算机可读存储介质 | |
| US9595341B2 (en) | Memory system to determine interference of a memory cell by adjacent memory cells, and operating method thereof | |
| US9032009B2 (en) | Multiplier circuit | |
| CN112421712A (zh) | 消除指南针充电干扰的方法、装置、存储介质和终端 | |
| CN111443892B (zh) | 仿真结果的比较方法 | |
| US8484437B2 (en) | Data processing apparatus using pre-fetched data | |
| CN111243640B (zh) | 用于存储器操作的电路和方法 | |
| CN117250544A (zh) | 电池健康度的优化方法、存储介质和电子设备 | |
| CN110046105B (zh) | 一种3D NAND Flash | |
| US11983118B2 (en) | Method and apparatus for parsing contiguous system addresses, and electronic device | |
| US7559013B2 (en) | Error detecting device, error detection method and control system | |
| CN116643189A (zh) | 电池健康度的计算方法、计算机可读存储介质和电子设备 | |
| CN116304219A (zh) | 字符串的判空方法、装置、电子设备及存储介质 | |
| CN116639137A (zh) | 可移动物体的控制装置 | |
| CN116663475A (zh) | 版图布局布线方法、电路版图、电子设备以及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 230088 floor 1-4, zone a, building E2, phase II, innovation industrial park, No. 2800, innovation Avenue, high tech Zone, Hefei, Anhui Province Patentee after: Guoyi Quantum Technology (Hefei) Co.,Ltd. Address before: 230088 floor 1-4, zone a, building E2, phase II, innovation industrial park, No. 2800, innovation Avenue, high tech Zone, Hefei, Anhui Province Patentee before: Guoyi Quantum (Hefei) Technology Co.,Ltd. |