CN116225993A - 存储器操作管控方法、存储装置及存储器控制电路单元 - Google Patents

Abstract

本发明提供一种存储器操作管控方法、存储器存储装置及存储器控制电路单元。所述方法包括：建立管理数据，其包括状态记录数据；将对应于第一实体单元的第一状态信息存储于所述状态记录数据中；接收来自主机系统的操作指令；根据所述操作指令查询所述管理数据；以及根据查询结果决定是否允许对所述第一实体单元执行所述操作指令。由此，可提高可复写式非易失性存储器模块的工作效率。

Description

存储器操作管控方法、存储装置及存储器控制电路单元

技术领域

本发明涉及一种存储器管理技术，尤其涉及一种存储器操作管控方法、存储器存储装置及存储器控制电路单元。

背景技术

智能手机、平板计算机及个人计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般来说，可复写式非易失性存储器模块在操作上存在诸多操作规范，例如同一个存储器区块只能使用一种写入模式来写入数据、同一个存储器区块中的存储器地址必须要依序使用及前一指令执行完毕才能执行下一个指令等。若违反此些操作规范，则数据将无法正确写入可复写式非易失性存储器模块中。但是，实务上并没有针对前述一或多种操作规范进行整合的存储器操作监控机制，从而导致对可复写式非易失性存储器模块的执行失败事件时常发生。

发明内容

本发明提供一种存储器操作管控方法、存储器存储装置及存储器控制电路单元，可提高可复写式非易失性存储器模块的工作效率。

本发明的范例实施例提供一种存储器操作管控方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器操作管控方法包括：建立管理数据，其中所述管理数据包括状态记录数据；将对应于所述多个实体单元中的第一实体单元的第一状态信息存储于所述状态记录数据中；接收来自主机系统的操作指令；根据所述操作指令查询所述管理数据；以及根据查询结果决定是否允许对所述第一实体单元执行所述操作指令。

本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：建立管理数据，其中所述管理数据包括状态记录数据；将对应于所述多个实体单元中的第一实体单元的第一状态信息存储于所述状态记录数据中；接收来自主机系统的操作指令；根据所述操作指令查询所述管理数据；以及根据查询结果决定是否允许对所述第一实体单元执行所述操作指令。

本发明的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以：建立管理数据，其中所述管理数据包括状态记录数据；将对应于所述多个实体单元中的第一实体单元的第一状态信息存储于所述状态记录数据中；接收来自主机系统的操作指令；根据所述操作指令查询所述管理数据；以及根据查询结果决定是否允许对所述第一实体单元执行所述操作指令。

基于上述，在建立管理数据后，对应于第一实体单元的第一状态信息可存储于管理数据中的状态记录数据中。尔后，根据来自主机系统的操作指令，所述管理数据可被查询，且查询结果可用以决定是否允许对第一实体单元执行所述操作指令。由此，可有效减少可复写式非易失性存储器模块的执行失败事件和/或提高可复写式非易失性存储器模块的工作效率。

附图说明

图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；

图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；

图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图；

图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；

图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图；

图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图；

图7是根据本发明的范例实施例所示出的存储器存储装置的系统架构示意图；

图8是根据本发明的范例实施例所示出的存储器操作管控方法的流程图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1是根据本发明的范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。

请参照图1与图2，主机系统11可包括处理器111、随机存取存储器(random accessmemory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至系统总线(systembus)110。

在一范例实施例中，主机系统11可通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11可通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。

在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。

在一范例实施例中，存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。

在一范例实施例中，主机系统11为计算机系统。在一范例实施例中，主机系统11可为可实质地与存储器存储装置配合以存储数据的任意系统。在一范例实施例中，存储器存储装置10与主机系统11可分别包括图3的存储器存储装置30与主机系统31。

图3是根据本发明的范例实施例所示出的主机系统与存储器存储装置的示意图。

请参照图3，存储器存储装置30可与主机系统31搭配使用以存储数据。例如，主机系统31可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等系统。例如，存储器存储装置30可为主机系统31所使用的安全数字(Secure Digital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。

图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。

请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。

连接接口单元41用以将存储器存储装置10连接主机系统11。存储器存储装置10可经由连接接口单元41与主机系统11通信。在一范例实施例中，连接接口单元41是相容于外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准。然而，必须了解的是，本发明不限于此，连接接口单元41亦可以是符合串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、并行高级技术附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、通用串行总线(UniversalSerial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal FlashStorage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。

存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块43用以存储主机系统11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，由此取得此存储单元所存储的一或多个比特。

在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。

图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。

请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52及存储器接口53。存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42的操作。

在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在一范例实施例中，存储器管理电路51的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被使能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令载入至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。

主机接口52是连接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机系统11通信。主机接口52可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机系统11。在本范例实施例中，主机接口52是相容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口53是连接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会经由存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。

在一范例实施例中，存储器控制电路单元42还包括错误检查与校正电路54、缓冲存储器55及电源管理电路56。

错误检查与校正电路54是连接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机系统11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(errorcorrecting code,ECC)和/或错误检查码(error detecting code,EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。

缓冲存储器55是连接至存储器管理电路51并且用以缓存数据。电源管理电路56是连接至存储器管理电路51并且用以控制存储器存储装置10的电源。

在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。

图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图。

请参照图6，存储器管理电路51可将可复写式非易失性存储器模块43中的实体单元610(0)～610(B)逻辑地分组至存储区601与闲置(spare)区602。在一范例实施例中，一个实体单元是指一个实体抹除单元。然而，在另一范例实施例中，一个实体单元亦可包含多个实体抹除单元。

存储区601中的实体单元610(0)～610(A)用以存储用户数据(例如来自图1的主机系统11的用户数据)。例如，存储区601中的实体单元610(0)～610(A)可存储有效(valid)数据和/或无效(invalid)数据。闲置区602中的实体单元610(A+1)～610(B)未存储数据(例如有效数据)。例如，若某一个实体单元未存储有效数据，则此实体单元可被关联(或加入)至闲置区602。此外，闲置区602中的实体单元(或未存储有效数据的实体单元)可被抹除。在写入新数据时，一或多个实体单元可被从闲置区602中提取以存储此新数据。在一范例实施例中，闲置区602亦称为闲置池(free pool)。

存储器管理电路51可配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在一范例实施例中，每一个逻辑单元对应一个逻辑地址。例如，一个逻辑地址可包括一或多个逻辑区块地址(Logical Block Address,LBA)或其他的逻辑管理单元。在一范例实施例中，一个逻辑单元也可对应一个逻辑程序化单元或者由多个连续或不连续的逻辑地址组成。A、B及C皆为正整数并可根据实务需求调整，本发明不加以限制。

须注意的是，一个逻辑单元可被映射至一或多个实体单元。若某一实体单元当前有被某一逻辑单元映射，则表示此实体单元当前存储的数据包括有效数据。反之，若某一实体单元当前未被任一逻辑单元映射，则表示此实体单元当前存储的数据为无效数据。

存储器管理电路51可将描述逻辑单元与实体单元之间的映射关系的管理数据(亦称为逻辑至实体映射信息)记录于至少一逻辑至实体映射表。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路51可根据此逻辑至实体映射表中的信息来存取可复写式非易失性存储器模块43。

图7是根据本发明的范例实施例所示出的存储器存储装置的系统架构示意图。

请参照图7，可复写式非易失性存储器模块43可包括多个芯片使能(ChipEnabled,CE)区域CE(0)～CE(M)。例如，可复写式非易失性存储器模块43可包含一或多个管芯(die)。管芯是从晶片(Wafer)上通过雷射切割而获得。每一个管芯可以被划分为一或多个芯片使能区域。芯片使能区域CE(0)～CE(M)中的每一个芯片使能区域可包含一或多个平面(亦称为存储器平面)。每一个平面可包含多个实体单元。

须注意的是，某一个芯片使能区域是否可被存取，可通过对应于此芯片使能区域的芯片使能信号来加以管控。例如，当对应于芯片使能区域CE(i)的芯片使能信号被上拉时，可复写式非易失性存储器模块43可从芯片使能区域CE(i)读取数据或将数据存入芯片使能区域CE(i)中。然而，若对应于芯片使能区域CE(i)的芯片使能信号未被上拉，则可复写式非易失性存储器模块43无法从芯片使能区域CE(i)读取数据或将数据存入芯片使能区域CE(i)中。

须注意的是，在本范例实施例中，是以芯片使能区域CE(0)～CE(M)中的每一个芯片使能区域皆包含相同数量的平面(标记为平面(0)～平面(P))作为范例。例如，芯片使能区域CE(0)包含平面701(0)～701(P)，且芯片使能区域CE(M)包含平面702(0)～702(P)，依此类推。然而，不同的芯片使能区域中的平面的总数(即P)亦可能不同，本发明不加以限制。

存储器管理电路51可经由通道(亦称为存储器通道)71(0)～71(N)来存取可复写式非易失性存储器模块43。特别是，通道71(0)～71(N)中的每一个通道皆可用以存取特定的一或多个芯片使能区域。例如，通道71(0)可用以存取芯片使能区域CE(0)(及平面701(0)～701(P))，且通道71(N)可用以存取芯片使能区域CE(M)(及平面702(0)～702(P))等，依此类推，且N可相同或不同于M。此外，N、M及P皆为正整数并可根据实务需求调整，本发明不加以限制。

在一范例实施例中，存储器管理电路51可建立管理数据。存储器管理电路51可将此管理数据存储于可复写式非易失性存储器模块43中的特定区域(例如系统区)。在一范例实施例中，存储器管理电路51可将此系统区中的实体单元的存取权限设定为用户和/或主机系统11无法存取。由此，可避免用户和/或主机系统11意外修改或删除此系统区中的数据，导致存储器存储装置10无法正常运作。在一范例实施例中，此管理数据亦可存储于可复写式非易失性存储器模块43中的任意实体单元和/或其他存储区域，本发明不加以限制。

在一范例实施例中，所述管理数据包括状态记录数据。存储器管理电路51可将对应于特定实体单元(亦称为第一实体单元)的状态信息(亦称为第一状态信息)存储于此状态记录数据中。例如，第一实体单元可包括图6中的实体单元610(0)～610(B)中的任一个实体单元。尔后，存储器管理电路51可根据此状态记录数据来获得与第一实体单元有关的状态信息(即第一状态信息)。此外，当第一实体单元的使用状态发生变化时，存储器管理电路51可响应于此变化而更新第一状态信息。更新后的第一状态信息可被存入此状态记录数据中。

在一范例实施例中，第一状态信息可反映第一实体单元的操作模式(亦称为第一操作模式)。例如，第一操作模式可以是指第一实体单元的当前操作模式或第一实体单元的预设操作模式。例如，第一操作模式可包括SLC模式、MLC模式、TLC模式或QLC模式等，且第一操作模式的类型不限于此。由此，存储器管理电路51可根据第一状态信息来获得第一实体单元的操作模式。

在一范例实施例中，第一状态信息可包括识别信息(亦称为第一识别信息)。第一识别信息可用以识别第一实体单元的操作模式(即第一操作模式)。例如，若第一识别信息中的特定比特(亦称为第一识别比特)的比特值为“0”，表示第一操作模式为某一种操作模式(例如SLC模式)。若第一识别信息中的第一识别比特的比特值为“1”，则表示第一操作模式为另一种操作模式(例如MLC模式、TLC模式或QLC模式)。此外，第一识别信息还可通过其他方式来表示第一操作模式的类型，本发明不加以限制。

在一范例实施例中，第一状态信息还可反映第一实体单元的数据存储状态。例如，第一状态信息可反映第一实体单元是否已被写满(即第一实体单元中的所有实体程序化单元是否皆已被写入数据)。在一范例实施例中，已被写满的实体单元可视为处于稳定状态的实体单元，和/或未被写满的实体单元可视为处于不稳定状态的实体单元。由此，存储器管理电路51可根据第一状态信息来获得第一实体单元的数据存储状态。

在一范例实施例中，第一状态信息可包括另一识别信息(亦称为第二识别信息)。第二识别信息可用以识别第一实体单元的数据存储状态。例如，若第二识别信息中的特定比特(亦称为第二识别比特)的比特值为“1”，表示第一实体单元已被写满。若第二识别比特的比特值为“0”，则表示第一实体单元是空的(即尚未被写入任何数据)或第一实体单元有存储数据但尚未被写满。此外，第二识别信息还可通过其他方式来表示第一实体单元的数据存储状态，本发明不加以限制。

在一范例实施例中，第一状态信息还可包括第一实体单元中最后被程序化的实体程序化单元(亦称为第一实体程序化单元)的地址信息。例如，假设第一实体单元中已经有多个实体程序化单元被程序化以存储数据，则第一实体程序化单元是指这些已经被程序化的实体程序化单中最后一个被程序化的实体程序化单元。由此，存储器管理电路51可根据第一状态信息来获得第一实体单元中最后被程序化的实体程序化单元(即第一实体程序化单元)的地址信息。

在一范例实施例中，存储器管理电路51可接收来自主机系统的至少一操作指令。例如，所述操作指令可包括写入指令、读取指令及抹除指令。写入指令指示存储数据。读取指令指示读取数据。抹除指令指示抹除数据。此外，所述操作指令还可包括其他类型的操作指令，本发明不加以限制。

在一范例实施例中，存储器管理电路51可根据所述操作指令查询所述管理数据。然后，存储器管理电路51可根据查询结果决定是否允许对第一实体单元执行所述操作指令。例如，所述查询结果可包括对第一状态信息的查询结果。例如，根据所述查询结果，存储器管理电路51可获得第一状态信息。然后，存储器管理电路51可根据第一状态信息，来决定是否允许对第一实体单元执行所述操作指令。

在一范例实施例中，在下达操作指令序列以指示可复写式非易失性存储器模块43执行对应于所述操作指令的操作行为之前，存储器管理电路51可获得所述操作行为的特性信息。存储器管理电路51可将所述特性信息与所述查询结果(或第一状态信息)进行比对。若(或响应于)比对结果反映所述特性信息与所述查询结果(或第一状态信息)相互吻合，则存储器管理电路51可允许对第一实体单元执行所述操作指令。此外，若(或响应于)比对结果反映所述特性信息与所述查询结果(或第一状态信息)不相互吻合，则存储器管理电路51可禁止对第一实体单元执行所述操作指令。

在一范例实施例中，若存储器管理电路51允许对第一实体单元执行所述操作指令，则存储器管理电路51可发送操作指令序列以指示可复写式非易失性存储器模块43执行所述操作指令所对应的操作行为，例如将数据存储至第一实体单元或从第一实体单元读取数据等。然而，若存储器管理电路51不允许(即禁止)对第一实体单元执行所述操作指令，则存储器管理电路51可不发送所述操作指令序列。

在一范例实施例中，通过事先禁止或阻止对第一实体单元执行所述操作指令，可有效减少可复写式非易失性存储器模块的执行失败事件。或者，从另一角度而言，通过事先禁止或阻止对第一实体单元执行所述操作指令，亦可有效减少花费系统资源在可预期会失败的操作事件上。

在一范例实施例中，假设所述操作指令为写入指令。在指示可复写式非易失性存储器模块43执行对应于此写入指令的数据写入操作之前，存储器管理电路51可获得对应于此数据写入操作的特性信息。例如，此特性信息可反映此数据写入操作是采用特定的操作模式(亦称为第二操作模式)从第一实体单元中的特定实体程序化单元(亦称为第二实体程序化单元)开始进行程序化。

在查询所述管理数据后，存储器管理电路51可将此特性信息与所述查询结果(或第一状态信息)进行比对。若比对结果反映出第二操作模式相同于第一操作模式且第二实体程序化单元为第一实体程序化单元的下一个实体程序化单元，存储器管理电路51可判定此数据写入操作符合预设的操作规范。响应于此数据写入操作符合预设的操作规范，存储器管理电路51可允许对第一实体单元执行此写入指令。例如，在允许对第一实体单元执行此写入指令的情况下，存储器管理电路51可指示可复写式非易失性存储器模块43执行对应于此写入指令的数据写入操作。

然而，若比对结果反映出第二操作模式不同于第一操作模式和/或第二实体程序化单元非为第一实体程序化单元的下一个实体程序化单元，则存储器管理电路51可判定此数据写入操作不符合预设的操作规范。响应于此数据写入操作不符合预设的操作规范，存储器管理电路51可不允许(即禁止)对第一实体单元执行此写入指令。例如，在不允许对第一实体单元执行此写入指令的情况下，存储器管理电路51可不指示可复写式非易失性存储器模块43执行对应于此写入指令的数据写入操作。由此，可减少花费系统资源在可预期会失败的操作事件上。

在一范例实施例中，假设所述操作指令为读取指令。在指示可复写式非易失性存储器模块43执行对应于此读取指令的数据读取操作之前，存储器管理电路51可获得对应于此数据读取操作的特性信息。例如，此特性信息可反映此数据读取操作是采用特定的操作模式(即第二操作模式)从第一实体单元中的特定实体程序化单元(亦称为第三实体程序化单元)读取数据。

在查询所述管理数据后，存储器管理电路51可将此特性信息与所述查询结果(或第一状态信息)进行比对。若比对结果反映出第二操作模式相同于第一操作模式且第三实体程序化单元已被程序化，存储器管理电路51可判定此数据读取操作符合预设的操作规范。响应于此数据读取操作符合预设的操作规范，存储器管理电路51可允许对第一实体单元执行此读取指令。例如，在允许对第一实体单元执行此读取指令的情况下，存储器管理电路51可指示可复写式非易失性存储器模块43执行对应于此读取指令的数据读取操作。

然而，若比对结果反映出第二操作模式不同于第一操作模式和/或第三实体程序化单元尚未被程序化，则存储器管理电路51可判定此数据读取操作不符合预设的操作规范。响应于此数据读取操作不符合预设的操作规范，存储器管理电路51可不允许(即禁止)对第一实体单元执行此读取指令。例如，在不允许对第一实体单元执行此读取指令的情况下，存储器管理电路51可不指示可复写式非易失性存储器模块43执行对应于此读取指令的数据读取操作。由此，同样可减少花费系统资源在可预期会失败或者无效(例如读取尚未被程序化的实体程序化单元)的操作事件上。

在一范例实施例中，假设所述操作指令为抹除指令。在指示可复写式非易失性存储器模块43执行对应于此抹除指令的数据抹除操作之前，存储器管理电路51可获得对应于此数据抹除操作的特性信息。例如，此特性信息可反映此数据抹除操作是基于特定的操作模式(即第二操作模式)对第一实体单元抹除。

在查询所述管理数据后，存储器管理电路51可将此特性信息与所述查询结果(或第一状态信息)进行比对。若比对结果反映出第二操作模式相同于第一操作模式且第一实体单元已被程序化，存储器管理电路51可判定此数据抹除操作符合预设的操作规范。响应于此数据抹除操作符合预设的操作规范，存储器管理电路51可允许对第一实体单元执行此抹除指令。例如，在允许对第一实体单元执行此抹除指令的情况下，存储器管理电路51可指示可复写式非易失性存储器模块43执行对应于此抹除指令的抹除操作。

然而，若比对结果反映出第二操作模式不同于第一操作模式和/或第一实体单元尚未被程序化，则存储器管理电路51可判定此数据抹除操作不符合预设的操作规范。响应于此数据抹除操作不符合预设的操作规范，存储器管理电路51可不允许(即禁止)对第一实体单元执行此抹除指令。例如，在不允许对第一实体单元执行此抹除指令的情况下，存储器管理电路51可不指示可复写式非易失性存储器模块43执行对应于此抹除指令的抹除操作。由此，同样可减少花费系统资源在可预期会失败或者无效(例如抹除尚未被程序化的实体单元)的操作事件上。

须注意的是，前述范例实施例所提及的特性信息及相关的操作规范仅为范例，而非用以限定本发明。在另一范例实施例中，所述特性信息及相关的操作规范还可根据实务需求进行设定与调整，本发明不加以限制。

在一范例实施例中，所述管理数据还包括指令记录数据。存储器管理电路51可将对应于可复写式非易失性存储器模块43中的特定芯片使能区域(亦称为第一芯片使能区域)的指令信息存储于此指令记录数据中。第一实体单元可包含于第一芯片使能区域中。

在一范例实施例中，所述指令信息与过去下达至第一芯片使能区域的至少一操作指令有关。例如，所述指令信息可反映最后一个下达至第一芯片使能区域的操作指令的指令内容。例如，所述指令内容可包括操作指令的类型(例如为写入指令、读取指令或抹除指令)、此操作指令所携带的数据内容和/或此操作指令所针对的实体单元或实体程序化单元等。

在一范例实施例中，所述查询结果还可包括对所述指令信息的查询结果。例如，根据所述查询结果，存储器管理电路51可获得第一状态信息与所述指令信息。然后，存储器管理电路51可根据第一状态信息与所述指令信息，来决定是否允许对第一实体单元执行特定的操作指令。

在一范例实施例中，针对同一个芯片使能区域下达的前后两个操作指令必须要符合特定的操作规范，例如要等到前一个操作指令执行完毕才能执行下一个操作指令，包含要等到前一个读取或写入指令的缓存数据搬移完毕才能执行下一个操作指令，和/或要等到前一个操作指令执行完毕才能执行重置(reset)等。此外，不同类型的存储器存储装置也可能会针对同一个芯片使能区域下达的前后两个操作指令设定不同的操作规范，本发明不加以限制。

在一范例实施例中，上述将操作指令所对应的操作行为的特性信息与查询结果进行比对并根据比对结果来决定是否允许对第一实体单元执行所述操作指令的操作，还包括参考对所述指令信息的查询结果。只有在满足相关操作规范的前提下，才允许针对第一芯片使能区域执行下一个操作指令。由此，同样减少花费系统资源在可预期会失败或者无效的操作事件上。

须注意的是，前述范例实施例所提及的各种操作规范仅为范例，而非用以限制本发明。在其他范例实施例中，存储器管理电路51可根据对所述管理数据的查询结果搭配其他的操作规范或操作策略来判断是否允许对第一实体单元执行特定的操作指令，在此不逐一说明。

在一范例实施例中，在判定不允许对第一实体单元执行特定操作指令后，存储器管理电路51可在未执行此操作指令的情况下，发送对应于此操作指令的替代回应信息至主机系统11。例如，针对不允许执行的读取指令、写入指令或抹除指令，存储器管理电路51可直接发送读取失败(或成功)信息、写入失败(或成功)信息或抹除失败(或成功)信息至主机系统11，视实务需求而定。由此，可通过减少执行无意义或预期会失败的操作指令，来提高可复写式非易失性存储器模块的工作效率。

图8是根据本发明的范例实施例所示出的存储器操作管控方法的流程图。请参照图8，在步骤S801中，建立管理数据，其中所述管理数据包括状态记录数据。在步骤S802中，将对应于第一实体单元的第一状态信息存储于所述状态记录数据中。在步骤S803中，接收来自主机系统的操作指令。在步骤S804中，根据所述操作指令查询所述管理数据。在步骤S805中，根据查询结果决定是否允许对第一实体单元执行所述操作指令。

然而，图8中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图8中各步骤可以实作为多个程序码或是电路，本案不加以限制。此外，图8的方法可以搭配以上范例实施例使用，也可以单独使用，本案不加以限制。

综上所述，本发明的范例实施例所提供的存储器操作管控方法、存储器存储装置及存储器控制电路单元，可通过减少或禁止执行无意义或预期会失败的操作指令，来提高可复写式非易失性存储器模块的工作效率。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (24)

1.一种存储器操作管控方法，其特征在于，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，且所述存储器操作管控方法包括：

建立管理数据，其中所述管理数据包括状态记录数据；

将对应于所述多个实体单元中的第一实体单元的第一状态信息存储于所述状态记录数据中；

接收来自主机系统的操作指令；

根据所述操作指令查询所述管理数据；以及

根据查询结果决定是否允许对所述第一实体单元执行所述操作指令。

2.根据权利要求1所述的存储器操作管控方法，其中所述第一状态信息反映所述第一实体单元的操作模式。

3.根据权利要求1所述的存储器操作管控方法，其中所述第一状态信息反映所述第一实体单元的数据存储状态。

4.根据权利要求3所述的存储器操作管控方法，其中所述第一状态信息包括所述第一实体单元中最后被程序化的实体程序化单元的地址信息。

5.根据权利要求1所述的存储器操作管控方法，其中所述可复写式非易失性存储器模块更包括多个芯片使能区域，所述第一实体单元位于所述多个芯片使能区域中的第一芯片使能区域中，所述管理数据更包括指令记录数据，且所述存储器状态识别方法更包括：

将对应于所述第一芯片使能区域的指令信息存储于所述指令记录数据中，其中所述指令信息与过去下达至所述第一芯片使能区域的至少一操作指令有关。

6.根据权利要求5所述的存储器操作管控方法，其中所述指令信息反映最后一个下达至所述第一芯片使能区域的操作指令的指令内容。

7.根据权利要求1所述的存储器操作管控方法，其中根据所述查询结果决定是否允许对所述第一实体单元执行所述操作指令的步骤包括：

在指示所述可复写式非易失性存储器模块执行对应于所述操作指令的操作行为之前，将所述操作行为的特性信息与所述查询结果进行比对；

响应于所述比对结果反映所述特性信息与所述查询结果相互吻合，指示所述可复写式非易失性存储器模块执行所述操作行为；以及

响应于所述比对结果反映所述特性信息与所述查询结果不相互吻合，不指示所述可复写式非易失性存储器模块执行所述操作行为。

8.根据权利要求1所述的存储器操作管控方法，还包括：

在判定不允许对所述第一实体单元执行所述操作指令后，在未执行所述操作指令的情况下，发送对应于所述操作指令的替代回应信息至所述主机系统。

9.一种存储器存储装置，其特征在于，包括：

连接接口单元，用以连接至主机系统；

可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及

存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述存储器控制电路单元用以：

建立管理数据，其中所述管理数据包括状态记录数据；

将对应于所述多个实体单元中的第一实体单元的第一状态信息存储于所述状态记录数据中；

接收来自所述主机系统的操作指令；

根据所述操作指令查询所述管理数据；以及

根据查询结果决定是否允许对所述第一实体单元执行所述操作指令。

10.根据权利要求9所述的存储器存储装置，其中所述第一状态信息反映所述第一实体单元的操作模式。

11.根据权利要求9所述的存储器存储装置，其中所述第一状态信息反映所述第一实体单元的数据存储状态。

12.根据权利要求11所述的存储器存储装置，其中所述第一状态信息包括所述第一实体单元中最后被程序化的实体程序化单元的地址信息。

13.根据权利要求9所述的存储器存储装置，其中所述可复写式非易失性存储器模块更包括多个芯片使能区域，所述第一实体单元位于所述多个芯片使能区域中的第一芯片使能区域中，所述管理数据更包括指令记录数据，且所述存储器控制电路单元更用以：

将对应于所述第一芯片使能区域的指令信息存储于所述指令记录数据中，其中所述指令信息与过去下达至所述第一芯片使能区域的至少一操作指令有关。

14.根据权利要求13所述的存储器存储装置，其中所述指令信息反映最后一个下达至所述第一芯片使能区域的操作指令的指令内容。

15.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元根据所述查询结果决定是否允许对所述第一实体单元执行所述操作指令的操作包括：

在指示所述可复写式非易失性存储器模块执行对应于所述操作指令的操作行为之前，将所述操作行为的特性信息与所述查询结果进行比对；

响应于所述比对结果反映所述特性信息与所述查询结果相互吻合，指示所述可复写式非易失性存储器模块执行所述操作行为；以及

响应于所述比对结果反映所述特性信息与所述查询结果不相互吻合，不指示所述可复写式非易失性存储器模块执行所述操作行为。

16.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元更用以：

在判定不允许对所述第一实体单元执行所述操作指令后，在未执行所述操作指令的情况下，发送对应于所述操作指令的替代回应信息至所述主机系统。

17.一种存储器控制电路单元，其特征在于，用于控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，且所述存储器控制电路单元包括：

主机接口，用以连接至主机系统；

存储器接口，用以连接至所述可复写式非易失性存储器模块；以及

存储器管理电路，连接至所述主机接口与所述存储器接口，

其中所述存储器管理电路用以：

建立管理数据，其中所述管理数据包括状态记录数据；

将对应于所述多个实体单元中的第一实体单元的第一状态信息存储于所述状态记录数据中；

接收来自所述主机系统的操作指令；

根据所述操作指令查询所述管理数据；以及

根据查询结果决定是否允许对所述第一实体单元执行所述操作指令。

18.根据权利要求17所述的存储器控制电路单元，其中所述第一状态信息反映所述第一实体单元的操作模式。

19.根据权利要求17所述的存储器控制电路单元，其中所述第一状态信息反映所述第一实体单元的数据存储状态。

20.根据权利要求19所述的存储器控制电路单元，其中所述第一状态信息包括所述第一实体单元中最后被程序化的实体程序化单元的地址信息。

21.根据权利要求17所述的存储器控制电路单元，其中所述可复写式非易失性存储器模块更包括多个芯片使能区域，所述第一实体单元位于所述多个芯片使能区域中的第一芯片使能区域中，所述管理数据更包括指令记录数据，且所述存储器管理电路更用以：

将对应于所述第一芯片使能区域的指令信息存储于所述指令记录数据中，其中所述指令信息与过去下达至所述第一芯片使能区域的至少一操作指令有关。

22.根据权利要求21所述的存储器控制电路单元，其中所述指令信息反映最后一个下达至所述第一芯片使能区域的操作指令的指令内容。

23.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路根据所述查询结果决定是否允许对所述第一实体单元执行所述操作指令的操作包括：

在指示所述可复写式非易失性存储器模块执行对应于所述操作指令的操作行为之前，将所述操作行为的特性信息与所述查询结果进行比对；

响应于所述比对结果反映所述特性信息与所述查询结果相互吻合，指示所述可复写式非易失性存储器模块执行所述操作行为；以及

响应于所述比对结果反映所述特性信息与所述查询结果不相互吻合，不指示所述可复写式非易失性存储器模块执行所述操作行为。

24.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路更用以：

在判定不允许对所述第一实体单元执行所述操作指令后，在未执行所述操作指令的情况下，发送对应于所述操作指令的替代回应信息至所述主机系统。

Images