CN116208159A - 一种通道数据处理方法、eit数据处理方法及相关设备 - Google Patents

Abstract

本申请公开了一种通道数据处理方法、EIT数据处理方法及相关设备，包括：通道打开后，持续对所述通道输出的模拟信号进行模数转换，并通过乒乓操作将转换结果分发给多个数据计算模块；任一数据计算模块取得一组数据后，利用FFT和CFAR进行处理，得到第一目标幅值和第二目标幅值；基于目标幅值判断是否均满足频率条件、信噪比条件以及一致性条件；若是，将第一目标幅值确定为通道在当前帧的幅值；若否，控制另一数据计算模块获取新的一组数据，并返回执行相应的计算。本申请利用乒乓操作的方式处理通道打开后的数据流，自适应地定位出满足频率条件、信噪比条件以及一致性条件的数据，无须依据经验预先设置数据空载期，提高了EIT帧率。

Description

一种通道数据处理方法、EIT数据处理方法及相关设备

技术领域

本申请涉及电阻抗成像技术领域，更具体地说，是涉及一种通道数据处理方法、EIT数据处理方法及相关设备。

背景技术

电阻抗成像（Electrical Impedance Tomography，EIT）常用于生物体表浅器官（如甲状腺、胸腔等）的电阻抗成像。EIT工作模式通常采用阵列式检测方式，将多个电极覆盖于被测物体表面，通过平面电极阵列测量人体皮肤表面的电流分布，然后ADC收集各个电极的电流，并最终经过成像算法得到被测区域内的电阻抗二维分布。检测过程中较为重要的参数有：帧率、信噪比等。其中，帧率（单位时间内的采样帧数）反映了单位时间内成像区域的变化情况，信噪比反映了成像的质量。

为区分平面电极阵列中的各电极，通过模拟开关进行通道的切换，并利用ADC进行模拟信号的收集。在进行多通道切换的时候，任一通道刚选通时，电流会处于一个不稳定状态，要想使得通道接收的数据稳定，必须摒弃不稳定状态时的数据（也称为数据空载期）。通常数据空载期的时间依据实验经验来确定，而为了保证数据的准确性，往往会设置较长的数据空载期时间。

当有模拟开关切换时，由于切换时间和状态的不确定性，可能会导致通道数据不稳定的时间或长或短。在设置数据空载期时间的时候通常为了保证数据的稳定性，一般会将数据空载期时间设置为远大于数据不稳定的时间。这样会损失空载期内数据稳定的时间，导致单一通道的有效利用时间减少，降低了单位时间内的EIT帧率，从而影响了EIT的工作效率。然而，若将数据空载期时间设置得过短，则收集到的信号会不稳定，降低了信噪比，从而导致成像质量较差。

发明内容

有鉴于此，本申请提供了一种通道数据处理方法、EIT数据处理方法及相关设备，以自适应地确定数据空载期，从而提高EIT帧率。

为实现上述目的，本申请第一方面提供了一种通道数据处理方法，包括：

通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据；

任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值；

基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件；

若是，将所述第一目标幅值确定为所述通道在当前帧的幅值；

若否，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理的步骤。

优选地，所述数据计算模块为FFT IP核，所述数据计算模块的数量为2；持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据的过程，包括：

利用FPGA控制模数转换模块对所述通道输出的模拟信号进行模数转换，得到数据流，并将所述数据流传送到FIFO IP核中；

利用FPGA控制所述FIFO IP核以乒乓操作的方式将各组数据传送到2个FFT IP核中。

优选地，每组数据包括相同数量的数据点；利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值的过程，包括：

对所述组数据中的各数据点进行快速傅里叶变换，得到各幅值；

对各幅值进行恒虚警率检测，得到多个有效幅值；

将所述多个有效幅值中的最大值确定为第一目标幅值；

将所述多个有效幅值中的次大值确定为第二目标幅值。

优选地，判断所述组数据是否满足频率条件的过程，包括：

获取对应于所述第一目标幅值的FFT位置点；

结合所述FFT位置点和模数转换的采样率，获取对应于所述第一目标幅值的频率值；

判断所述频率值是否等于发射频率，所述发射频率为电阻抗成像中所施加的交流信号的频率；

若是，确定所述组数据满足频率条件。

优选地，判断所述组数据是否满足信噪比条件的过程，包括：

判断所述第一目标幅值与所述第二目标幅值的差值是否小于预设的信噪比阈值；

若是，确定所述组数据满足信噪比条件。

优选地，判断所述组数据是否满足一致性条件的过程，包括：

判断所述组数据是否属于第一帧数据；

若是，确定所述组数据满足一致性条件；

若否：

获取所述通道在上一帧的幅值；

判断所述第一目标幅值与所述通道在上一帧的幅值的差值，是否小于预设的一致性阈值；

若是，确定所述组数据满足一致性条件。

本申请第二方面提供了一种EIT数据处理方法，包括：

获取首个待处理的通道，并将所述首个待处理的通道确定为目标通道；

打开目标通道，并利用如上述通道数据处理方法，对目标通道进行数据处理，得到目标通道在当前帧的幅值；

判断当前帧的所有通道是否处理完毕；

若是，返回执行获取首个待处理的通道的步骤；

若否，获取下一待处理的通道，将所述下一待处理的通道确定为目标通道，并返回执行打开目标通道的步骤。

本申请第三方面提供了一种通道数据处理装置，包括：

数据获取单元，用于在通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据；

数据计算单元，用于任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值；

数据检测单元，用于基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件；

数据确定单元，用于当所述数据检测单元判断出所述组数据均满足频率条件、信噪比条件以及一致性条件时，将所述第一目标幅值确定为所述通道在当前帧的幅值；

切换控制单元，用于当所述数据检测单元判断出所述组数据不满足频率条件、信噪比条件或一致性条件时，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行所述数据获取单元涉及的步骤。

本申请第四方面提供了一种通道数据处理设备，包括：存储器和处理器；

所述存储器，用于存储程序；

所述处理器，用于执行所述程序，实现上述的通道数据处理方法的各个步骤。

本申请第五方面提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时，实现如上述的通道数据处理方法的各个步骤。

经由上述的技术方案可知，本申请在某一通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，可以理解，所述数据流是持续生成的。随后，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据。通过乒乓操作的方式读取数据流，有利于提高数据处理的并行度，从而提高数据处理效率。在任一数据计算模块取得一组数据后，利用FFT和CFAR对所述组数据进行处理，得到第一目标幅值和第二目标幅值。可以理解，所述第一目标幅值和所述第二目标幅值通过了CFAR检测，且相对于所述组数据经过FFT计算后得到的其它幅值，具有更高的幅值，即，所述第一目标幅值和所述第二目标幅值为潜在的目标幅值。接着，基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件。其中，所述频率条件用于评估所述组数据对应于的频率是否与系统的发射频率相匹配，所述信噪比条件用于评估所述组数据的信噪比是否达到预设的标准，所述一致性条件用于评估所述组数据是否与所述通道的特性相一致。若所述组数据均满足频率条件、信噪比条件以及一致性条件，则将所述第一目标幅值确定为所述通道在当前帧的幅值，至此，完成所述通道的数据采集及处理。若所述组数据不满足频率条件、信噪比条件以及一致性条件中的任一条件，则应该抛弃所述组数据，转而处理所述数据流中紧邻所述组数据的另一组数据，即，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理的步骤。本申请利用乒乓操作的方式处理通道打开后的数据流，实现了自适应地定位出满足频率条件、信噪比条件以及一致性条件的数据，无须依据经验预先设置数据空载期，在保障了成像质量的情况下，缩短了每一通道的处理时间，从而提高了EIT帧率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例公开的EIT数据处理方法的示意图；

图2为本申请实施例公开的通道数据处理方法的示意图；

图3为本申请实施例公开的通道数据处理的原理示意图；

图4为本申请实施例公开的通道数据处理的流程示意图；

图5为本申请实施例公开的通道数据处理装置的示意图；

图6为本申请实施例公开的通道数据处理设备的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

下面介绍本申请实施例提供的通道数据处理方法，请参阅图1，本申请实施例提供的EIT数据处理方法，可以包括如下步骤：

步骤S101，获取首个待处理的通道，并将该通道确定为目标通道。

如背景技术所讲的，EIT系统中包含多个电极，这些电极覆盖于被测物体的表面，通过收集每一电极的电流，最终通过成像算法计算得到被测区域内的电阻抗二维分布数据。其中，EIT系统中的每一电极构成一个通道，在EIT系统工作过程中，会逐一地依次打开各通道并对打开的通道进行相应的数据处理，当各通道的数据均处理过一遍后，得到一帧数据；然后，开始第二帧数据的收集，即，再次重头开始逐一地依次打开各通道并对打开的通道进行相应的数据处理，得到第二帧数据；依此类推，得到多帧数据。其中，各通道的处理顺序可以是预先设定的。

可以理解，在接收到启动指令后，开始第一帧数据的收集；在接收到停止指令后，或者，收集到预设数量的数据帧后，停止对数据帧的收集。

步骤S102，打开目标通道，并利用通道数据处理方法，对目标通道进行数据处理，得到目标通道在当前帧的幅值。

其中，该通道数据处理方法用于处理单一通道的数据，下文将对此进行详细描述。

步骤S103，判断当前帧的所有通道是否处理完毕。若是，执行步骤S101；若否，执行步骤S104。

可以理解，若当前帧的所有通道均已处理完毕，则开启第二帧数据的收集；否则，继续对当前帧尚未处理的通道进行数据处理。

步骤S104，获取下一待处理的通道，将该通道确定为目标通道，并返回执行步骤S102。

从上文提供的EIT数据处理方法可知，EIT系统以轮询的方式逐个地处理各通道的数据，因此，对于每一通道的具体处理方法极为重要，其直接影响到EIT的成像质量及处理效率。下面介绍本申请实施例提供的通道数据处理方法。

请参阅图2，本申请实施例提供的通道数据处理方法可以包括如下步骤：

步骤S201，通道打开后，持续对该通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从该数据流中获取各组数据。

其中，乒乓操作是一种用于数据流控制的处理技术，具有节约缓冲空间、对数据流无缝处理等特点。通常地，进行乒乓操作需要两个数据缓冲单元，可以是双端口RAM，FIFO，SDRAM等可读可写单元。

步骤S202，任一数据计算模块取得一组数据后，利用FFT和CFAR检测对该组数据进行处理，得到第一目标幅值和第二目标幅值。

其中，每组数据包含多个数据点，通常地，数据点的数量可以是64、128等。FFT（fast Fourier transform，快速傅里叶变换）用于从时域信号中提取频域特征，CFAR（Constant False-Alarm Rate，恒虚警率）检测用于检测干扰。通过FFT和CFAR检测后，可以滤除干扰数据，得到各有效数据点的幅值，并筛选出具有较高幅值的数据点，从而得到第一目标幅值和第二目标幅值。其中，第一目标幅值为各有效数据点中的最大幅值，第二目标幅值为各有效数据点中的次大幅值。

步骤S203，基于第一目标幅值和第二目标幅值，判断该组数据是否均满足频率条件、信噪比条件以及一致性条件。若是，执行步骤S204；若否，执行步骤S205。

其中，频率条件用于评估该组数据对应于的频率是否与系统的发射频率相匹配；信噪比条件用于评估该组数据的信噪比是否达到预设的标准，反映了成像系统的成像质量；一致性条件用于评估该组数据是否与通道的特性相一致，反映了成像系统的稳定性。

由于频率条件、信噪比条件以及一致性条件是相互独立的条件，在具体的执行过程中无须对执行次序进行限定。

步骤S204，将第一目标幅值确定为该通道在当前帧的幅值。

步骤S205，控制另一数据计算模块从该数据流中获取新的一组数据，并返回执行步骤S202。

可以理解，若该组数据不满足频率条件、信噪比条件以及一致性条件中的任一条件，则抛弃该组数据，利用另一数据计算模块开启新的一轮处理，如此反复，直到定位出满足上述所有条件的一组数据，则完成该通道的数据处理。

示例性地，如图3所示，当切换到某一通道时，由第一个数据计算模块（FFT-IP1）对该通道的第一组数据（包括64个数据点）进行处理，由于此时信号尚未稳定，即步骤S203中的条件不能全部满足，则通过乒乓操作由第二个数据计算模块（FFT-IP2）接管接下来的一组数据；由于此时信号仍未稳定，则通过乒乓操作由第一个数据计算模块（FFT-IP1）接管接下来的一组数据，恰好此处开始信号稳定了，即步骤S203中的条件全部得到满足，至此计算出该通道在当前帧的幅值。

本申请在某一通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，可以理解，所述数据流是持续生成的。随后，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据。通过乒乓操作的方式读取数据流，有利于提高数据处理的并行度，从而提高数据处理效率。在任一数据计算模块取得一组数据后，利用FFT和CFAR对所述组数据进行处理，得到第一目标幅值和第二目标幅值。可以理解，所述第一目标幅值和所述第二目标幅值通过了CFAR检测，且相对于所述组数据经过FFT计算后得到的其它幅值，具有更高的幅值，即，所述第一目标幅值和所述第二目标幅值为潜在的目标幅值。接着，基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件。其中，所述频率条件用于评估所述组数据对应于的频率是否与系统的发射频率相匹配，所述信噪比条件用于评估所述组数据的信噪比是否达到预设的标准，所述一致性条件用于评估所述组数据是否与所述通道的特性相一致。若所述组数据均满足频率条件、信噪比条件以及一致性条件，则将所述第一目标幅值确定为所述通道在当前帧的幅值，至此，完成所述通道的数据采集及处理。若所述组数据不满足频率条件、信噪比条件以及一致性条件中的任一条件，则应该抛弃所述组数据，转而处理所述数据流中紧邻所述组数据的另一组数据，即，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理的步骤。本申请利用乒乓操作的方式处理通道打开后的数据流，实现了自适应地定位出满足频率条件、信噪比条件以及一致性条件的数据，无须依据经验预先设置数据空载期，在保障了成像质量的情况下，缩短了每一通道的处理时间，从而提高了EIT帧率。

在本申请的一些实施例中，步骤S201提及的数据计算模块为FFT IP核，且数据计算模块的数量为2。步骤S201持续对该通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从该数据流中获取各组数据的过程，可以包括：

S1，利用FPGA控制ADC对该通道输出的模拟信号进行模数转换，得到数据流，并将该数据流传送到FIFO IP核中。

其中，ADC（Analog-to-digital Converter）即模数转换模块。

S2，利用FPGA控制该FIFO IP核以乒乓操作的方式将各组数据传送到2个FFT IP核中。

在本申请的一些实施例中，步骤S201提及的每组数据包括相同数量的数据点。步骤S202利用FFT和CFAR检测对该组数据进行处理，得到第一目标幅值和第二目标幅值的过程，可以包括：

S1，对该组数据中的各数据点进行FFT处理，得到各幅值。

其中，以每组数据包含64个数据点为例，对该组数据中的各数据点进行FFT处理后，得到64各数据结果，每一数据结果对应有一个频率的幅度，因此，可以得到64个幅值。

S2，对各幅值进行CFAR检测，得到多个有效幅值。

其中，对每一幅值进行CFAR检测，可以得到每一幅值的CFAR检测结果，该结果非0则1，其中，0代表无效，1代表有效。对各幅值进行CFAR检测后，可以筛选出有效幅值。

S3，将该多个有效幅值中的最大值确定为第一目标幅值。

S4，将该多个有效幅值中的次大值确定为第二目标幅值。

其中，可以将各有效幅值进行排序，然后将最大的有效幅值确定为第一目标幅值，将第二大的有效幅值确定为第二目标幅值。第一目标幅值代表波形稳定时，可能对应的频率；第二目标幅值代表杂波频率。

在本申请的一些实施例中，步骤S203判断该组数据是否满足频率条件的过程，可以包括：

S1，获取对应于第一目标幅值的FFT位置点。

S2，结合该FFT位置点和模数转换的采样率，获取对应于该第一目标幅值的频率值。

S3，判断该频率值是否等于发射频率，若是，则确定该组数据满足频率条件。

其中，该发射频率为电阻抗成像中所施加的交流信号的频率，通常地，发射频率具有千赫兹的数量级，示例性地，可以是122KHz或者20KHz。

在本申请的一些实施例中，步骤S203判断该组数据是否满足信噪比条件的过程，可以包括：

判断第一目标幅值与第二目标幅值的差值是否小于预设的信噪比阈值，若是，则确定该组数据满足信噪比条件。

其中，该信噪比阈值为预先设置好的。

在本申请的一些实施例中，步骤S203判断该组数据是否满足一致性条件的过程，可以包括：

S1，判断该组数据是否属于第一帧数据。若是，执行S2；若否，执行S3。

具体地，每处理完一个通道，可以利用类似数组这样的带索引的数据结构来保存该通道的幅值，那么，通过上一通道的幅值的索引，以及通道的总数，可以推算出当前处理的该组数据是否为第一帧数据。

以EIT系统中具有16个通道为例，那么，一帧数据里面包含16个幅值，假设索引值从0开始，若上一通道的幅值的索引小于15，那么，当前通道完成处理后，所得到的幅值的索引值小于16，则认为该组数据属于第一帧数据；否则，若上一通道的幅值的索引大于或等于15，那么，当前通道完成处理后，所得到的幅值的索引值大于或等于16，则认为该组数据不属于第一帧数据。

S2，确定该组数据满足一致性条件。

其中，若该组数据属于第一帧数据，意味着首次对该通道进行数据处理，该通道不存在历史幅值，因此无须进行一致性判断，直接确定该组数据满足一致性条件。

S3，获取该通道在上一帧的幅值。

参照上述例子，可以通过幅值的索引来获取该通道在上一帧的幅值，具体地，对于EIT系统中具有16个通道的情况，假设当前帧该通道的幅值的索引为i，则该通道在上一帧的幅值的索引为i-16。

S4，判断第一目标幅值与该通道在上一帧的幅值的差值，是否小于预设的一致性阈值。若是，执行S5。

其中，该一致性阈值为预先设置好的。

S5，确定该组数据满足一致性条件。

为便于理解，下面结合上述各实施例，提供一个具体的实施流程。请参阅图4，以每组数据包含64个数据点为例，该流程主要包括如下步骤：

准备工作包括：FPGA调用一个FIFO IP核与两个FFT IP核，ADC接收的数据通过FIFO IP核乒乓操作输入两个FFT IP核（图未示）。

S1，FPGA设置信噪比阈值δ与通道一致性阈值η。

S2，FPGA发出打开第一通道指令（i = 0）。

S3，FPGA控制ADC接收通道的模拟信号。

S4，第一个FFT IP核（FFT-IP1）接收ADC的64个数据，并进行FFT计算得到64个数据结果；同时将FFT计算后的64个数据结果进行CFAR检测；对CFAR检测后的数据进行排序，得到最大值

与第二大值/>

。

S5，获取最大值

对应的FFT位置点，并根据ADC的采样率计算该最大值的频率，判断与系统发射频率f是否一致。若一致，执行S6；否则，执行S7。

S6，判断

是否成立；若成立，则记录/>

，进行S10；否则，执行S7。

S7，第二个FFT IP核（FFT-IP2）接收ADC的64个数据，并进行FFT计算得到64个数据结果；同时将FFT计算后的64个数据结果进行CFAR检测；对CFAR检测后的数据进行排序，得到最大值

与第二大值/>

。

S8，获取最大值

对应的FFT位置点，并根据ADC的采样率计算该最大值的频率，与系统发射频率f比较是否一致。如果一致，进行S9；否则，执行S4。

S9，判断

是否成立；若成立，则记录/>

，执行S11；否则，执行S4。

S10，判断i>15是否成立；若成立，执行S12；否则，打开下一个通道，i=i+1，执行S4。

S11，判断i>15是否成立；若成立，执行S13；否则，打开下一个通道，i=i+1，执行S4。

S12，则判断

是否成立；若成立，串口输出/>

的值，i = i+ 1，打开下一个通道，并执行S14；否则，执行S7。

S13，则判断

是否成立；若成立，串口输出/>

的值，i = i+ 1，打开下一个通道，并执行S14；否则，执行S4。

S14，判断是否接收到停止指令；若是，停止工作，若否，执行S4。

下面对本申请实施例提供的通道数据处理装置进行描述，下文描述的通道数据处理装置与上文描述的通道数据处理方法可相互对应参照。

请参见图5，本申请实施例提供的通道数据处理装置，可以包括：

数据获取单元21，用于在通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据；

数据计算单元22，用于任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值；

数据检测单元23，用于基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件；

数据确定单元24，用于当所述数据检测单元判断出所述组数据均满足频率条件、信噪比条件以及一致性条件时，将所述第一目标幅值确定为所述通道在当前帧的幅值；

切换控制单元25，用于当所述数据检测单元判断出所述组数据不满足频率条件、信噪比条件或一致性条件时，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行所述数据获取单元涉及的步骤。

在本申请的一些实施例中，所述数据计算模块为FFT IP核，所述数据计算模块的数量为2；数据获取单元21持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据的过程，可以包括：

利用FPGA控制模数转换模块对所述通道输出的模拟信号进行模数转换，得到数据流，并将所述数据流传送到FIFO IP核中；

利用FPGA控制所述FIFO IP核以乒乓操作的方式将各组数据传送到2个FFT IP核中。

在本申请的一些实施例中，每组数据包括相同数量的数据点；数据计算单元22利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值的过程，可以包括：

对所述组数据中的各数据点进行快速傅里叶变换，得到各幅值；

对各幅值进行恒虚警率检测，得到多个有效幅值；

将所述多个有效幅值中的最大值确定为第一目标幅值；

将所述多个有效幅值中的次大值确定为第二目标幅值。

在本申请的一些实施例中，数据检测单元23判断所述组数据是否满足频率条件的过程，可以包括：

获取对应于所述第一目标幅值的FFT位置点；

结合所述FFT位置点和模数转换的采样率，获取对应于所述第一目标幅值的频率值；

判断所述频率值是否等于发射频率，所述发射频率为电阻抗成像中所施加的交流信号的频率；

若是，确定所述组数据满足频率条件。

在本申请的一些实施例中，数据检测单元23判断所述组数据是否满足信噪比条件的过程，可以包括：

判断所述第一目标幅值与所述第二目标幅值的差值是否小于预设的信噪比阈值；

若是，确定所述组数据满足信噪比条件。

在本申请的一些实施例中，数据检测单元23判断所述组数据是否满足一致性条件的过程，可以包括：

判断所述组数据是否属于第一帧数据；

若是，确定所述组数据满足一致性条件；

若否：

获取所述通道在上一帧的幅值；

判断所述第一目标幅值与所述通道在上一帧的幅值的差值，是否小于预设的一致性阈值；

若是，确定所述组数据满足一致性条件。

本申请实施例提供的通道数据处理装置可应用于通道数据处理设备，如计算机等。可选的，图6示出了通道数据处理设备的硬件结构框图，参照图6，通道数据处理设备的硬件结构可以包括：至少一个处理器31，至少一个通信接口32，至少一个存储器33和至少一个通信总线34。

在本申请实施例中，处理器31、通信接口32、存储器33、通信总线34的数量为至少一个，且处理器31、通信接口32、存储器33通过通信总线34完成相互间的通信；

处理器31可能是一个中央处理器CPU，或者是特定集成电路ASIC（ApplicationSpecific Integrated Circuit），或者是被配置成实施本申请实施例的一个或多个集成电路等；

存储器33可能包含高速RAM存储器，也可能还包括非易失性存储器（non-volatilememory）等，例如至少一个磁盘存储器；

其中，存储器33存储有程序，处理器31可调用存储器33存储的程序，所述程序用于：

通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据；

任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值；

基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件；

若是，将所述第一目标幅值确定为所述通道在当前帧的幅值；

若否，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理的步骤。

可选的，所述程序的细化功能和扩展功能可参照上文描述。

本申请实施例还提供一种存储介质，该存储介质可存储有适于处理器执行的程序，所述程序用于：

通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据；

任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值；

基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件；

若是，将所述第一目标幅值确定为所述通道在当前帧的幅值；

若否，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理的步骤。

可选的，所述程序的细化功能和扩展功能可参照上文描述。

综上所述：

本申请在某一通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，可以理解，所述数据流是持续生成的。随后，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据。通过乒乓操作的方式读取数据流，有利于提高数据处理的并行度，从而提高数据处理效率。在任一数据计算模块取得一组数据后，利用FFT和CFAR对所述组数据进行处理，得到第一目标幅值和第二目标幅值。可以理解，所述第一目标幅值和所述第二目标幅值通过了CFAR检测，且相对于所述组数据经过FFT计算后得到的其它幅值，具有更高的幅值，即，所述第一目标幅值和所述第二目标幅值为潜在的目标幅值。接着，基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件。其中，所述频率条件用于评估所述组数据对应于的频率是否与系统的发射频率相匹配，所述信噪比条件用于评估所述组数据的信噪比是否达到预设的标准，所述一致性条件用于评估所述组数据是否与所述通道的特性相一致。若所述组数据均满足频率条件、信噪比条件以及一致性条件，则将所述第一目标幅值确定为所述通道在当前帧的幅值，至此，完成所述通道的数据采集及处理。若所述组数据不满足频率条件、信噪比条件以及一致性条件中的任一条件，则应该抛弃所述组数据，转而处理所述数据流中紧邻所述组数据的另一组数据，即，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理的步骤。本申请利用乒乓操作的方式处理通道打开后的数据流，实现了自适应地定位出满足频率条件、信噪比条件以及一致性条件的数据，无须依据经验预先设置数据空载期，在保障了成像质量的情况下，缩短了每一通道的处理时间，从而提高了EIT帧率。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间可以根据需要进行组合，且相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种通道数据处理方法，其特征在于，包括：

通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据；

任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值；

基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件；

若是，将所述第一目标幅值确定为所述通道在当前帧的幅值；

若否，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理的步骤。

2. 根据权利要求1所述的方法，其特征在于，所述数据计算模块为FFT IP核，所述数据计算模块的数量为2；持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据的过程，包括：

利用FPGA控制模数转换模块对所述通道输出的模拟信号进行模数转换，得到数据流，并将所述数据流传送到FIFO IP核中；

利用FPGA控制所述FIFO IP核以乒乓操作的方式将各组数据传送到2个FFT IP核中。

3.根据权利要求1所述的方法，其特征在于，每组数据包括相同数量的数据点；利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值的过程，包括：

对所述组数据中的各数据点进行快速傅里叶变换，得到各幅值；

对各幅值进行恒虚警率检测，得到多个有效幅值；

将所述多个有效幅值中的最大值确定为第一目标幅值；

将所述多个有效幅值中的次大值确定为第二目标幅值。

4.根据权利要求1所述的方法，其特征在于，判断所述组数据是否满足频率条件的过程，包括：

获取对应于所述第一目标幅值的FFT位置点；

结合所述FFT位置点和模数转换的采样率，获取对应于所述第一目标幅值的频率值；

判断所述频率值是否等于发射频率，所述发射频率为电阻抗成像中所施加的交流信号的频率；

若是，确定所述组数据满足频率条件。

5.根据权利要求1所述的方法，其特征在于，判断所述组数据是否满足信噪比条件的过程，包括：

判断所述第一目标幅值与所述第二目标幅值的差值是否小于预设的信噪比阈值；

若是，确定所述组数据满足信噪比条件。

6.根据权利要求1所述的方法，其特征在于，判断所述组数据是否满足一致性条件的过程，包括：

判断所述组数据是否属于第一帧数据；

若是，确定所述组数据满足一致性条件；

若否：

获取所述通道在上一帧的幅值；

判断所述第一目标幅值与所述通道在上一帧的幅值的差值，是否小于预设的一致性阈值；

若是，确定所述组数据满足一致性条件。

7.一种EIT数据处理方法，其特征在于，包括：

获取首个待处理的通道，并将所述首个待处理的通道确定为目标通道；

打开目标通道，并利用如权利要求1至6中任一项所述的通道数据处理方法，对目标通道进行数据处理，得到目标通道在当前帧的幅值；

判断当前帧的所有通道是否处理完毕；

若是，返回执行获取首个待处理的通道的步骤；

若否，获取下一待处理的通道，将所述下一待处理的通道确定为目标通道，并返回执行打开目标通道的步骤。

8.一种通道数据处理装置，其特征在于，包括：

数据获取单元，用于在通道打开后，持续对所述通道输出的模拟信号进行模数转换，得到数据流，多个数据计算模块以乒乓操作的方式从所述数据流中获取各组数据；

数据计算单元，用于任一数据计算模块取得一组数据后，利用快速傅里叶变换和恒虚警率检测对所述组数据进行处理，得到第一目标幅值和第二目标幅值；

数据检测单元，用于基于所述第一目标幅值和所述第二目标幅值，判断所述组数据是否均满足频率条件、信噪比条件以及一致性条件；

数据确定单元，用于当所述数据检测单元判断出所述组数据均满足频率条件、信噪比条件以及一致性条件时，将所述第一目标幅值确定为所述通道在当前帧的幅值；

切换控制单元，用于当所述数据检测单元判断出所述组数据不满足频率条件、信噪比条件或一致性条件时，控制另一数据计算模块从所述数据流中获取新的一组数据，并返回执行所述数据获取单元涉及的步骤。

9.一种通道数据处理设备，其特征在于，包括：存储器和处理器；

所述存储器，用于存储程序；

所述处理器，用于执行所述程序，实现如权利要求1至6中任一项所述的通道数据处理方法的各个步骤。

10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时，实现如权利要求1至6中任一项所述的通道数据处理方法的各个步骤。

Images