CN116193934A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN116193934A
CN116193934A CN202310291245.3A CN202310291245A CN116193934A CN 116193934 A CN116193934 A CN 116193934A CN 202310291245 A CN202310291245 A CN 202310291245A CN 116193934 A CN116193934 A CN 116193934A
Authority
CN
China
Prior art keywords
fan
line
display panel
fanout
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310291245.3A
Other languages
English (en)
Inventor
杨星星
张国峰
童晓阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202310291245.3A priority Critical patent/CN116193934A/zh
Publication of CN116193934A publication Critical patent/CN116193934A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种显示面板和显示装置。显示面板的显示区内子像素与数据线耦接，子像素包括红色子像素、绿色子像素和蓝色子像素；非显示区包括多条扇出线，数据线与扇出线耦接，多条扇出线布置在至少三个金属层中，扇出线包括第一类扇出线；红色子像素和蓝色子像素与第一类扇出线耦接，或者，绿色子像素与第一类扇出线耦接；显示面板包括衬底、位于衬底一侧的多个像素电路，像素电路包括存储电容，存储电容包括沿垂直于衬底所在平面方向交叠设置的第一极板和第二极板；第一类扇出线包括第一扇出线和第二扇出线，第一扇出线与第一极板同层，第二扇出线与第二极板同层。本发明能够减小非显示区的边框同时提升显示亮度均一性。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
在现有的显示技术中利用红、绿、蓝三种子像素配合作为一个像素单元进行显示。显示面板中设置数据线，利用数据线向子像素提供数据信号以控制子像素的发光亮度，而数据线上的负载差异会导致其所驱动的子像素的亮度存在差异，由此影响了显示均一性。
发明内容
本发明实施例提供一种显示面板和显示装置，以解决提升显示均一性的技术问题。
第一方面，本发明实施例提供一种显示面板，显示面板包括显示区和非显示区；显示区包括多个子像素和多条数据线，子像素与数据线耦接，子像素包括红色子像素、绿色子像素和蓝色子像素；非显示区包括多条扇出线，数据线与扇出线耦接，多条扇出线布置在至少三个金属层中，扇出线包括第一类扇出线；红色子像素和蓝色子像素与第一类扇出线耦接，或者，绿色子像素与第一类扇出线耦接；
显示面板包括衬底、位于衬底一侧的多个像素电路，像素电路包括存储电容，存储电容包括沿垂直于衬底所在平面方向交叠设置的第一极板和第二极板；
其中，第一类扇出线包括第一扇出线和第二扇出线，第一扇出线与第一极板同层，第二扇出线与第二极板同层。
第二方面，基于同一发明构思，本发明实施例还提供一种显示装置，包括本发明任意实施例提供的显示面板。
本发明实施例提供的显示面板和显示装置，具有如下有益效果：将扇出线布置在至少三个金属层中，位于不同金属层中的扇出线在制作时不受刻蚀工艺能力的限制，能够减小多条扇出线在非显示区内的占用空间，有利于窄化边框。将布置在至少三个金属层中多条扇出线进行分类，第一类扇出线包括位于不同层的第一扇出线和第二扇出线，设置第一扇出线和第二扇出线分别与存储电容的两个极板同层，使得第一扇出线和第二扇出线之间的电阻差异较小，也就是各条第一类扇出线之间的电阻差异较小，则与第一类扇出线耦接的同种颜色子像素的亮度均一性较好。在一些实施方式中，红色子像素和蓝色子像素与第一类扇出线耦接，并设置与绿色子像素耦接的扇出线均位于同一层，能够减小同种颜色子像素在显示相同灰阶时的亮度差异，能够提升显示亮度均一性。在另一些实施方式中，绿色子像素与第一类扇出线耦接，与红色子像素和蓝色子像素耦接的扇出线布置在至少两个金属层中，优先保证显示区内各绿色子像素亮度均一性，由于人眼对绿光相对敏感并且在配合显示白色时绿光成分占比较高，如此设置也能够提升显示亮度均一性。本发明实施例将布置在至少三个金属层中的扇出线进行分类，并对与第一类扇出线所耦接的子像素的颜色进行设计，能够减小非显示区的边框同时提升显示亮度均一性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板示意图；
图2为本发明实施例提供的一种显示面板的膜层结构示意图；
图3为本发明实施例提供的一种像素电路示意图；
图4为本发明实施例提供的另一种像素电路示意图；
图5为本发明实施例提供的另一种显示面板的膜层结构示意图；
图6为本实施例提供的显示面板的一种局部示意图；
图7为本发明实施例提供的另一种显示面板的局部示意图；
图8为图7中切线A-A′位置处一种截面示意图；
图9为本发明实施例提供的另一种显示面板的局部示意图；
图10为图9中切线B-B′位置处一种截面示意图；
图11为本发明实施例提供的另一种显示面板的膜层结构示意图；
图12为本实施例提供的显示面板的一种局部示意图；
图13为本发明实施例提供的另一种显示面板的局部示意图；
图14为图13中切线C-C′位置处一种截面示意图；
图15为图13中切线C-C′位置处另一种截面示意图；
图16为本发明实施例提供的显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
为了解决现有技术存在的问题，本发明实施例提供一种显示面板，在非显示区利用至少三个金属层来制作扇出线，并以扇出线所处膜层来对扇出线进行分类。设置第一类扇出线包括第一扇出线和第二扇出线，第一扇出线与存储电容的第一极板位于同层，第二扇出线与存储电容的第二极板同层。在显示面板结构中为了保证像素电路中存储电容具有一定的电容值且要求其占用面积较小，会设置存储电容的第一极板和第二极板位于相邻的两个金属层中，并且一般情况下第一极板和第二极板分别所在的两个金属层采用相同的材料制作。那么本发明实施例中第一扇出线和第二扇出线的制作材料相同，则两者的电阻差异较小或者基本相同。由于扇出线都设置在非显示区的扇出区内并且集中排线设置，所以扇出线之间的长度差异较小，在不对扇出线的线形进行特殊设计(比如特意增大扇出线长度的绕线设计)的情况下可以基本忽略各扇出线之间的长度差异对电阻的影响。本发明实施例对与第一类扇出线耦接的子像素的颜色进行设计，使得与第一类扇出线耦接的数据线的负载基本相同，则与第一类扇出线耦接的数据线所驱动的同种颜色子像素在显示相同灰阶时的亮度相同，由此能够提升显示均一性。以上为本发明的主要技术构思，以下将以具体实施例为例对本发明进行说明。
图1为本发明实施例提供的一种显示面板示意图，如图1所示，显示面板包括显示区AA和非显示区NA；显示区AA设置有沿纵向y延伸的多条数据线10，在非显示区NA设置有多条扇出线20，数据线10与扇出线20耦接，在非显示区NA还设置有绑定端子(图1中未示出)，扇出线20与绑定端子电连接，绑定端子用于绑定驱动芯片或者绑定柔性电路板。图1中仅以数据线10与扇出线20直接连接进行示意，在另一些实施方式中，非显示区NA还设置有多路分配器，数据线10通过多路分配器与扇出线20电连接，一个多路分配器耦接至少两条数据线10。由图1可以看出，多条扇出线20在非显示区NA排布呈扇形形状，至少部分扇出线20包括斜向线段20-1和纵向线段20-2，斜向线段20-1的延伸方向与纵向y交叉，纵向线段20-2沿纵向y延伸，多条扇出线20所占据的区域称为扇出区，而扇出区在非显示区NA占据空间较大影响边框的窄化。
图2为本发明实施例提供的一种显示面板的膜层结构示意图，如图2所示，显示面板包括衬底00、位于衬底00之上的像素电路30和发光器件40，像素电路30用于驱动发光器件40进行发光，像素电路30包括晶体管(图2中未标示)和存储电容C，发光器件40包括堆叠设置的第一电极41、发光层42和第二电极43。其中，存储电容C包括沿垂直于衬底00所在平面方向e交叠设置的第一极板51和第二极板52。显示面板至少包括半导体层01、第一金属层02、第二金属层03、第三金属层04，其中，晶体管的有源层位于半导体层01，晶体管的栅极、存储电容C的第一极板51位于第一金属层02，存储电容C的第二极板52位于第二金属层03，显示面板中的数据线位于第三金属层04。可选的，第一金属层02和第二金属层03采用相同材料制作，制作材料包括金属钼。第三金属层04的制作材料包括金属钛和铝。
可选的，如图2所示，显示面板还包括遮光层001，遮光层001位于半导体层01和衬底00之间，沿垂直于衬底00所在平面方向e上遮光层001与晶体管的有源层交叠。遮光层001用于对晶体管的有源层进行遮光，以保证晶体管特性稳定。可选的，遮光层001的制作材料包括钼。
图3为本发明实施例提供的一种像素电路示意图。如图3所示，像素电路30包括驱动晶体管Tm、数据写入晶体管M1、电极复位晶体管M2、栅极复位晶体管M3、阈值补偿晶体管M4、第一发光控制晶体管M5和第二发光控制晶体管M6、以及存储电容C。栅极复位晶体管M3的栅极接收第一扫描信号S1，数据写入晶体管M1的栅极、阈值补偿晶体管M4的栅极、电极复位晶体管M2的栅极接收第二扫描信号S2，第一发光控制晶体管M5的栅极和第二发光控制晶体管M6的栅极接收发光控制信号Emit。第一发光控制晶体管M5的一端和存储电容C的一个极板接收正极电源电压Pvdd，发光器件40的第一电极连接到第二发光控制晶体管M6和电极复位晶体管M2，发光器件40的第二电极接收负极电源电压Pvee。电极复位晶体管M2的一端和栅极复位晶体管M3的一端接收复位信号Vref。
图3实施例中以各晶体管均为p型晶体管进行示意，在另一些实施方式中，像素电路30中的晶体管均为n型晶体管。
图4为本发明实施例提供的另一种像素电路示意图。如图4所示，栅极复位晶体管M3和阈值补偿晶体管M4为n型晶体管，其余晶体管为p型晶体管。可选的，栅极复位晶体管M3和阈值补偿晶体管M4的有源层包含金属氧化物，其余晶体管的有源层包含硅。栅极复位晶体管M3的栅极接收扫描信号Sn1，数据写入晶体管M1的栅极和电极复位晶体管M2的栅极接收扫描信号Sp，阈值补偿晶体管M4的栅极接收扫描信号Sn2。如此设置能够减小栅极复位晶体管M3和阈值补偿晶体管M4向驱动晶体管Tm栅极的漏流，提升驱动晶体管Tm栅极电位稳定性，应用在低频显示模式时能够改善显示闪烁的问题。
另外，图3和图4实施例中均示意电极复位晶体管M2的一端和栅极复位晶体管M3的一端接收相同的复位信号Vref。在另一些实施方式中，栅极复位晶体管M3接收第一复位信号，电极复位晶体管M2接收第二复位信号，第一复位信号和第二复位信号的电压值不同。
图5为本发明实施例提供的另一种显示面板的膜层结构示意图，如图5所示，显示面板包括位于衬底00之上的第一半导体层05、第一栅极金属层06、第四金属层07、第二半导体层08、第二栅极金属层09、第五金属层010和第六金属层011。像素电路30包括第一晶体管T1和第二晶体管T2，第一晶体管T1为p型晶体管，第二晶体管T2为n型晶体管。其中，第一晶体管T1的有源层位于第一半导体层05、第一晶体管T1的栅极位于第一栅极金属层06。存储电容C包括沿垂直于衬底00所在平面方向e交叠设置的第一极板51和第二极板52，第一极板51位于第一栅极金属层06，第二极板51位于第四金属层07。第二晶体管T2的有源层位于第二半导体层08，第二晶体管T2的栅极位于第二栅极金属层09。可选的，显示面板中正极电源线位于第五金属层010，数据线位于第六金属层011，正极电源线用于提供正极电源电压，数据线用于提供数据电压。
可选的，第一半导体层05的制作材料包含硅，第二半导体层08的制作材料包含金属氧化物。第一栅极金属层06、第四金属层07和第二栅极金属层09的制作材料包含钼，第五金属层010和第六金属层011的制作材料包含钛和铝。在一些实施方式中，第二栅极金属层09的制作材料还包含钛。
在一种实施例中，第一栅极金属层06的制作材料包含钼、厚度为
Figure BDA0004142653290000071
第四金属层07的制作材料包含钼、厚度为
Figure BDA0004142653290000072
第二栅极金属层09的制作材料包含钼和钛、钛层厚度为/>
Figure BDA0004142653290000073
钼层厚度为/>
Figure BDA0004142653290000074
可选的，图5实施例还包括遮光层，遮光层位于第一半导体层05和衬底00之间，遮光层用于对晶体管的有源层进行遮光，遮光层的制作材料包括钼。
图2和图5仅示意显示面板的可选膜层结构，不作为对本发明的限定。
在一些实施方式中，图6为本实施例提供的显示面板的一种局部示意图，图6中示意出了显示区AA内的子像素sp，以及扇出线20与子像素sp的连接关系。如图6所示，显示区AA包括多个子像素sp，子像素sp与数据线10耦接，子像素sp包括红色子像素spR、绿色子像素spR和蓝色子像素spB。图6中子像素sp的排布方式和子像素sp的形状均只做示意性表示，不作为对本发明的限定。非显示区NA内的扇出线20包括第一类扇出线21；第一类扇出线21包括第一扇出线21-1和第二扇出线21-2，第一扇出线21-1和第二扇出线21-2位于不同层。红色子像素spR和蓝色子像素spB与第一类扇出线21耦接。扇出线20还包括第二类扇出线22，多条第二类扇出线22位于同一层，且第二类扇出线22与第一类扇出线21位于不同层，也就是第二类扇出线22与第一扇出线21-1和第二扇出线21-2均位于不同层。该实施方式中，多条扇出线20布置在三个金属层中。
图6仅示意出了在三个金属层中布线的扇出线20与子像素sp的连接关系，下面对图6实施例中扇出线20的膜层位置进行说明。图7为本发明实施例提供的另一种显示面板的局部示意图。图7仅示意出了非显示区NA内局部位置处排列设置的扇出线20。图8为图7中切线A-A′位置处一种截面示意图。
如图7和图8所示，扇出线20包括第一类扇出线21，第一类扇出线21包括第一扇出线21-1和第二扇出线21-2，第一扇出线21-1和第二扇出线21-2位于不同层。扇出线20还包括第二类扇出线22，第二类扇出线22与第一扇出线21异层设置，也就是第二类扇出线22与第一扇出线21-1和第二扇出线21-2均位于不同层。结合图6来进行理解，第一类扇出线21通过数据线10与红色子像素spR和蓝色子像素spB耦接，第二类扇出线22通过数据线10与绿色子像素spG耦接。其中，第一类扇出线21中第一扇出线21-1与存储电容C的第一极板51同层、第二扇出线21-2与存储电容C的第二极板52同层。对于存储电容C的两个极板所在膜层可以参照图2和图5实施例进行理解。
本发明实施例中第一扇出线21-1和第二扇出线21-2与存储电容C的两个极板分别位于同层，则第一扇出线21-1和第二扇出线21-2位于相邻两个金属层、两者包括相同的制作材料，而且存储电容C的两个极板所在两个金属层的膜厚差异小，则第一扇出线21-1和第二扇出线21-2之间电阻差异较小或基本相同。在一种实施例中，存储电容C的第一极板所在金属层厚度为
Figure BDA0004142653290000081
存储电容C的第二极板所在金属层厚度为/>
Figure BDA0004142653290000082
将第一扇出线21-1和第二扇出线21-2设置在不同层，则两者制作时不受工艺能力限制，能够减小相邻的第一扇出线21-1和第二扇出线21-2之间的间隔距离。扇出线20还包括第二类扇出线22，第二类扇出线22布置在一个金属层或者两个金属层中，如图7示意，可以设置第二类扇出线22位于一个金属层，则第二类扇出线22在制作时可以与第一类扇出线21部分交叠。在扇出线22总数量固定的情况下，将扇出线22布置在至少三个金属层中能够有利于减少多条扇出线22占用的总面积，能够有利于窄化非显示区NA的边框。
如图6实施例示意扇出线20布置在三个金属层中，第一类扇出线21与红色子像素spR和蓝色子像素spB耦接，则红色子像素spR所连接的扇出线20的电阻差异较小、蓝色子像素spB所连接的扇出线20的电阻差异较小，有利于减小显示区AA内各红色子像素spR在显示相同灰阶时的亮度差异、也有利于减小显示区AA内各蓝色子像素spB在显示相同灰阶时的亮度差异。与绿色子像素spG耦接的第二类扇出线22布置在一个金属层中，同层制作的第二类扇出线22之间电阻差异小，并且可以对第二类扇出线22与第一类扇出线21的交叠位置进行设计、以减小第二类扇出线22与第一类扇出线21之间的耦合电容，从而能够减小耦合电容对第二类扇出线22传输信号的影响，保证第二类扇出线22传输信号的稳定性，有利于减小各绿色子像素spG显示相同灰阶时的亮度差异。本发明实施例能够减小同种颜色子像素sp在显示相同灰阶时的亮度差异，能够提升显示亮度均一性。
图6至图8实施例以多条扇出线20布置在三个金属层中进行示意，在另一些实施方式中，扇出线20布置在四个或四个以上金属层中，将扇出线20划分为第一类扇出线21和第二类扇出线22，第一类扇出线21布置在两个金属层中，第二类扇出线22也布置在至少两个金属层中，其中，绿色子像素spG与第一类扇出线21耦接，红色子像素spR和蓝色子像素spB与第二类扇出线22耦接。第一类扇出线21中第一扇出线21-1和第二扇出线22-2之间电阻差异较小，在将扇出线20布置在至少四个金属层中时，优先选择将绿色子像素spG与第一类扇出线21耦接，保证绿色子像素spG亮度均一性，人眼对绿光相对敏感并且在配合显示白色时绿光成分占比较高，如此设置能够提升显示亮度均一性。
本发明实施例提供的显示面板将扇出线20布置在至少三个金属层中，位于不同金属层中的扇出线20在制作时不受刻蚀工艺能力的限制，能够减小多条扇出线20在非显示区NA内的占用空间，有利于窄化边框。本发明实施例将多条扇出线20进行分类，第一类扇出线21包括位于不同层的第一扇出线21-1和第二扇出线21-2，设置第一扇出线21-1和第二扇出线21-2分别与存储电容C的两个极板同层，使得第一扇出线21-1和第二扇出线21-2之间的电阻差异较小，也就是各条第一类扇出线21之间的电阻差异较小，则与第一类扇出线21耦接的同种颜色子像素sp的亮度均一性较好。在一些实施方式中，红色子像素spR和蓝色子像素spB与第一类扇出线21耦接，并设置与绿色子像素spG耦接的扇出线20均位于同一层，能够减小同种颜色子像素sp在显示相同灰阶时的亮度差异，能够提升显示亮度均一性。在另一些实施方式中，绿色子像素spG与第一类扇出线21耦接，与红色子像素spR和蓝色子像素spB耦接的扇出线20布置在至少两个金属层中，优先保证显示区AA内各绿色子像素spG亮度均一性，由于人眼对绿光相对敏感并且在配合显示白色时绿光成分占比较高，如此设置也能够提升显示亮度均一性。本发明实施例将布置在至少三个金属层中的扇出线20进行分类，并根据扇出线20所占用的金属层数量对与第一类扇出线21所耦接的子像素sp的颜色进行设计，能够减小非显示区NA的边框同时提升显示亮度均一性。
在一些实施方式中，红色子像素spR和蓝色子像素spB与第一类扇出线21耦接，绿色子像素spG与第二类扇出线22耦接，第二类扇出线22布置在一个金属层中。下面对该实施方式中第二类扇出线22所在膜层位置、第二类扇出线22与第一类扇出线21的交叠关系、第二类扇出线22和第一类扇出线21与数据线10交替连接方式等方案进行举例说明。
在一些实施例中，结合图5实施例进行理解，像素电路30包括第一晶体管T1和第二晶体管T2，第一晶体管T1的栅极与第一扇出线21-1同层，第二晶体管T2的栅极与第二类扇出线22同层。也就是，第一晶体管T1的栅极、存储电容C的第一极板51、以及第一扇出线21-1位于第一栅极金属层06，第二扇出线21-2和存储电容C的第二极板52位于第四金属层07，第二晶体管T2的栅极和第二类扇出线22位于第二栅极金属层09。其中，第一晶体管T1的栅极、第二晶体管T2的栅极制作材料均包含钼。该实施方式中，第二类扇出线22和第一类扇出线21均采用显示面板中电阻较小的膜层制作，能够减小与两类扇出线连接的数据线10上的负载。在对两类扇出线分别耦接的子像素sp的发光颜色进行设计的基础上，进一步使得两类扇出线的电阻都较小，能够降低数据线10上的负载，进一步提升亮度均一性。
在一些实施方式中，结合图2实施例进行理解，第一扇出线21-1与存储电容C的第一极板51位于第一金属层02，第二扇出线21-2与存储电容C的第二极板52位于第二金属层03，第二类扇出线22位于遮光层001。可选的，遮光层001的制作材料包含钼。该实施方式中，第二类扇出线22与第一类扇出线21均采用显示面板中电阻较小的膜层制作，能够减小与两类扇出线连接的数据线10上的负载。
在一些实施方式中，如图8所示，第二扇出线21-2位于第一扇出线21-1的远离衬底00的一侧，第二类扇出线22位于第二扇出线21-2的远离第一扇出线21-1的一侧。也就是，第二类扇出线22位于存储电容C的远离衬底00的一侧。结合图5示意的存储电容C所在膜层来看，在第二类扇出线22与第二晶体管T2的栅极位于同层时，沿垂直于衬底00所在平面方向e上第二类扇出线22与第一类扇出线21之间的间隔距离较大。其中，第一扇出线21-1位于第一栅极金属层06、第二扇出线21-2位于第四金属层07、第二类扇出线22位于第二栅极金属层09。则第二类扇出线22所在膜层与第二扇出线21-2所在膜层之间至少间隔有第二半导体层08和第二栅极金属层09之间的绝缘层、以及第四金属层07和第二半导体层08之间的绝缘层，第二类扇出线22所在膜层与第一扇出线21-1所在膜层之间间隔的绝缘层数会更多。将第二类扇出线22设置在存储电容C的远离衬底00的一侧，且设置第二类扇出线22与第二晶体管T2的栅极同层，能够使得第二类扇出线22与第一类扇出线21之间的耦合电容较小，从而能够减小耦合电容对第二类扇出线22的影响，保证第二类扇出线22传输信号的稳定性。设置第二类扇出线22与绿色子像素spG耦接，能够保证与第二类扇出线22所耦接的绿色子像素spG在显示相同灰阶时亮度基本相同，从而进一步提升显示区AA亮度均一性。
在一些实施方式中，结合图7和图8来看，第二类扇出线22包括第三扇出线22-3；沿垂直于衬底00所在平面方向e上，第三扇出线22-3与第一扇出线21-1和第二扇出线21-2均部分交叠；并且在沿垂直于衬底00所在平面方向e上，第三扇出线22-3距第一扇出线21-1的距离大于其距第二扇出线21-2的距离。其中，第三扇出线22-3与第一扇出线21-1交叠的面积大于第三扇出线与第二扇出线21-2交叠的面积。如此设置，能够减少第三扇出线22-3和与其交叠的第一类扇出线21之间的耦合电容，从而能够减小耦合电容对第三扇出线22-3传输信号的影响，提升第三扇出线22-3传输信号的稳定性，能够提升与第三扇出线22-3耦接的绿色子像素spG的亮度均一性。
在一些实施方式中，沿第三扇出线22-3的线宽方向上，第三扇出线22-3与第二扇出线21-2的交叠宽度不大于第三扇出线22-3宽度的10％。其中，第三扇出线22-3的线宽方向与第三扇出线22-3的延伸方向垂直。
在一些实施方式中，沿第三扇出线22-3的线宽方向上，第三扇出线22-3与第一扇出线21-1的交叠宽度不小于第三扇出线22-3宽度的30％。
在一些实施方式中，沿第三扇出线22-3的线宽方向上，第三扇出线22-3与第一扇出线21-1的交叠宽度约为第三扇出线22-3宽度的40％。
在另一些实施方式中，图9为本发明实施例提供的另一种显示面板的局部示意图。图10为图9中切线B-B′位置处一种截面示意图。图9仅示意出了非显示区NA内局部位置处排列设置的扇出线20。结合图9和图10来看，第二类扇出线22包括第四扇出线22-4；沿垂直于衬底00所在平面方向e上，第四扇出线22-4与第一扇出线21-1部分交叠，且第四扇出线22-4与第二扇出线21-2不交叠。如此设置，使得第四扇出线22-4与第二扇出线21-2之间基本不存在耦合电容，而第四扇出线22-4与第一扇出线21-1之间间隔距离较大、两者之间耦合电容较小。该实施方式能够减小耦合电容对第三扇出线22-3传输信号的影响，提升第三扇出线22-3传输信号的稳定性。
可选的，第四扇出线22-4与第二扇出线21-2不交叠，且两者之间在沿平行于衬底00所在平面方向上间隔一定距离，以保证即使存在工艺波动时第四扇出线22-4也不会与第二扇出线21-2斜坡边缘(由于刻蚀工艺形成的边缘具有一定坡度角的结构)交叠。
在另一些实施方式中，图11为本发明实施例提供的另一种显示面板的膜层结构示意图。如图11所示，第二类扇出线22位于第二扇出线21-2的远离衬底00的一侧，第一扇出线21-1的线宽为d1，第二扇出线21-2的线宽为d2，第二扇出线21-2的线宽d2大于第一扇出线21-1的线宽d1。该实施方式中将扇出线布置在三个金属层中，并设置第二类扇出线22与第一类扇出线21至少部分交叠以节省多条扇出线20在非显示区NA占用的空间。而第二类扇出线22所在膜层距第二扇出线21-2所在膜层的距离小于其距第一扇出线21-1所在膜层的距离，所以可能会导致第二扇出线21-2与第二类扇出线22之间的耦合电容大于第一扇出线21-1与第二类扇出线22之间的耦合电容。对第二扇出线21-2的线宽和第一扇出线21-1的线宽进行差异设计，以对耦合电容的差异进行补偿，能够有利于平衡两者之间的负载差异，进而减小与第二扇出线21-2和第一扇出线21-1耦接的同种颜色子像素sp在显示相同灰阶时的亮度差异，从而提升显示亮度均一性。
在一些实施方式中，如图6所示，数据线10包括交替排列的第一数据线11和第二数据线12，第一数据线11与第一类扇出线21耦接，第二数据线12与第二类扇出线22耦接；其中，数据线10沿纵向y延伸沿横向x方向排列，在数据线10排列方向上，第一数据线11交替与第一扇出线21-1和第二扇出线21-2耦接。第一数据线11与红色子像素spR和蓝色子像素spB耦接，第二数据线12与绿色子像素spG耦接。图6实施例的非显示区NA中扇出线20排布并非实际排布，仅是为了清楚示意出扇出线20与数据线10的对应连接关系。在非显示区NA内扇出线20的排布可以参考图7或图9进行设计以将扇出线20分布在三个金属层中保证扇出线20在非显示区NA内占据的面积较小。
在图6实施例中，红色子像素spR和蓝色子像素spB在纵向y上交替排列成第一像素列，绿色子像素spG沿纵向y上排列成第二像素列，第一像素列和第二像素列沿横向x上交替排列，相邻的第一像素列和第二像素列中子像素sp在横向x上错位设置。图6实施例中子像素sp的排布仅作为本发明的一种可选实施方式，不作为对本发明的限定。
在一些实施方式中，绿色子像素spG与第一类扇出线21耦接，红色子像素spR和蓝色子像素spB与第二类扇出线22耦接，第二类扇出线22布置在至少两个金属层中。下面对该实施方式中第二类扇出线22所在膜层位置、第二类扇出线22与第一类扇出线21的交叠关系、第二类扇出线22和第一类扇出线21与数据线10交替连接方式等方案进行举例说明。
在一些实施方式中，图12为本实施例提供的显示面板的一种局部示意图，图12中示意出了显示区AA内的子像素sp，以及扇出线20与子像素sp的连接关系。如图12所示，非显示区NA内的扇出线20包括位于不同层的第一类扇出线21和第二类扇出线22；第一类扇出线21包括位于不同层的第一扇出线21-1和第二扇出线21-2，第二类扇出线22包括位于不同层的第五扇出线22-5和第六扇出线22-6。其中，绿色子像素spG与第一类扇出线21耦接，红色子像素spR和蓝色子像素spB与第二类扇出线22耦接。该实施方式中，多条扇出线20布置在四个金属层中。
图12仅示意出了在四个金属层布线的扇出线20与子像素sp的连接关系，下面对图12实施例中扇出线20的膜层位置进行说明。图13为本发明实施例提供的另一种显示面板的局部示意图。图13仅示意出了非显示区NA内局部位置处排列设置的扇出线20。图14为图13中切线C-C′位置处一种截面示意图。
如图13和图14所示，扇出线20包括位于不同层的第一类扇出线21和第二类扇出线22，第一类扇出线21包括位于不同层的第一扇出线21-1和第二扇出线21-2，第二类扇出线22包括位于不同层的第五扇出线22-5和第六扇出线22-6。结合图12来进行理解，第一类扇出线21通过数据线10与绿色子像素spG耦接，第二类扇出线22通过数据线10与红色子像素spR和蓝色子像素spB耦接。其中，第一类扇出线21中第一扇出线21-1与存储电容C的第一极板51同层、第二扇出线21-2与存储电容C的第二极板52同层。对于存储电容C的两个极板所在膜层可以参照图2和图5实施例进行理解。
如图14所示，第五扇出线22-5位于第一扇出线21-1的靠近衬底00的一侧，第六扇出线22-6位于第二扇出线21-2的远离衬底00的一侧。结合图5实施例来进行理解，也就是说，第五扇出线22-5位于存储电容C的靠近衬底00的一侧，第六扇出线22-6位于存储电容C的远离衬底00的一侧。该实施方式将扇出线20布置在四个金属层中，能够较大程度的减小多条扇出线20在非显示区NA内的占用空间、窄化边框。并且设置绿色子像素spG与第一类扇出线21耦接，第一类扇出线21中第一扇出线21-1和第二扇出线21-2分别与存储电容C的两个极板同层，使得第一扇出线21-1和第二扇出线21-2之间的电阻差异较小，能够保证绿色子像素spG亮度均一性，人眼对绿光相对敏感并且在配合显示白色时绿光成分占比较高，如此设置能够提升显示亮度均一性。另外，第二类扇出线22中的第五扇出线22-5和第六扇出线22-6分别位于存储电容C所在膜层的两侧，相较于将第五扇出线22-5和第六扇出线22-6设置在存储电容C的一侧的方案，本发明实施例会更加便于对第二类扇出线22和第一类扇出线21的交叠情况进行设计，以平衡第五扇出线22-5和第六扇出线22-6之间的负载差异，进而有利于提升第二类扇出线22耦接的红色子像素spR的亮度均一性和蓝色子像素spB的亮度均一性。
在一些实施方式中，如图14所示的，第五扇出线22-5所在膜层距第一扇出线21-1所在膜层的距离小于其距第二扇出线21-2所在膜层的距离，并且第六扇出线22-6所在膜层距第二扇出线21-2所在膜层的距离小于其距第一扇出线21-1所在膜层的距离。沿垂直于衬底00所在平面方向e上，第五扇出线22-5与第一扇出线21-1不交叠，第六扇出线22-6与第二扇出线21-2不交叠。如此设置能够减小第五扇出线22-5和第一扇出线21-1之间的耦合电容，也能够减小第六扇出线22-6和第二扇出线21-2之间的耦合电容，平衡第五扇出线22-5和第六扇出线22-6之间的负载差异，也能够减小耦合电容对第五扇出线22-5和第六扇出线22-6传输信号稳定性的影响，进而有利于提升第二类扇出线22耦接的红色子像素spR的亮度均一性和蓝色子像素spB的亮度均一性。
在一些实施方式中，如图13所示，第一扇出线21-1具有第一中线Z1，沿第一扇出线21-1的宽度方向上第一中线Z1位于第一扇出线21-1的中心；第二扇出线21-2具有第二中线Z2，沿第二扇出线21-2的宽度方向上第二中线Z2位于第二扇出线21-2的中心。其中，第一扇出线21-1的宽度方向理解为与第一扇出线21-1的延伸方向垂直的方向，第二扇出线21-2的宽度方向理解为与第二扇出线21-2的延伸方向垂直的方向。图13为显示面板局部俯视图，可以理解俯视方向与垂直于衬底所在平面方向平行，由图13可以看出，沿垂直于衬底00所在平面方向上，第六扇出线22-6与第一中线Z1交叠，第五扇出线22-5与第二中线Z2交叠。如此设置，能够进一步减小第五扇出线22-5和第一扇出线21-1之间、以及第六扇出线22-6和第二扇出线21-2之间的耦合电容，而且还能够进一步节省多条扇出线20在非显示区NA占用的总面积，从而进一步窄化边框。
在另一些实施方式中，图15为图13中切线C-C′位置处另一种截面示意图。如图15所示，沿垂直与衬底00所在平面方向e上，第五扇出线22-5的厚度小于第六扇出线22-6的厚度；其中，第五扇出线22-5的线宽d3大于第六扇出线22-6的线宽d4。可选的，第五扇出线22-5和第六扇出线22-6的制作材料均包含钼。该实施方式中设置厚度较小的第五扇出线22-5具有较大的线宽，如此能够减小第五扇出线22-5和第六扇出线22-6之间的电阻差异，有利于使得两者之间电阻基本相同，进而减小两者之间的负载差异，结合设置第二类扇出线22耦接红色子像素spR和蓝色子像素spB的方案，能够有利于提升红色子像素spR的亮度均一性和蓝色子像素spB的亮度均一性。
在一些实施方式中，结合图5实施例来看，像素电路30包括第一晶体管T1、第二晶体管T2和存储电容C，第一晶体管T1的栅极位于第一栅极金属层06。存储电容C的第一极板51位于第一栅极金属层06、第二极板51位于第四金属层07。第二晶体管T2的栅极位于第二栅极金属层09。第一晶体管T1的栅极、存储电容C的第一极板51与第一扇出线21-1同层，存储电容C的第二极板52与第二扇出线21-1同层，第二晶体管T2的栅极与第六扇出线22-6同层。显示面板还包括遮光层(图5中未示出)，沿垂直于衬底00所在平面方向上，遮光层与第一晶体管T1的有源层交叠；第五扇出线22-5与遮光层同层。该实施方式中第五扇出线22-5与遮光层在同一工艺制程中制作，能够简化的工艺制程，而且遮光层和第一晶体管T1的栅极一般采用相同材料制作、则更容易对第五扇出线22-5的电阻进行设计。第一类扇出线21和第二类扇出线22包括相同的制作材料，更容易对两类扇出线的参数(线宽、所在膜层厚度等)进行设计以使得扇出线的电阻满足需要，有利于提升显示均一性的设计需求。
在一些实施方式中，如图12所示，数据线10包括交替排列的第三数据线13和第四数据线14，第三数据线13与第一类扇出线21耦接，第四数据线14与第二类扇出线22耦接；其中，数据线10沿纵向y延伸沿横向x方向排列，其中，在数据线10排列方向上，第三数据线13交替与第一扇出线21-1和第二扇出线21-2耦接，第四数据线14交替与第五扇出线22-5和第六扇出线22-6耦接。第一数据线11与绿色子像素spG耦接，第二数据线12与红色子像素spR和蓝色子像素spB耦接。图12实施例的非显示区NA中扇出线20排布并非实际排布，仅是为了清楚示意出扇出线20与数据线10的对应连接关系。在非显示区NA内扇出线20的排布可以参考图14或图15进行设计以将扇出线20分布在四个金属层中保证扇出线20在非显示区NA内占据的面积较小。
在图12实施例中，红色子像素spR和蓝色子像素spB在纵向y上交替排列成第一像素列，绿色子像素spG沿纵向y上排列成第二像素列，第一像素列和第二像素列沿横向x上交替排列，相邻的第一像素列和第二像素列中子像素sp在横向x上错位设置。图12实施例中子像素sp的排布仅作为本发明的一种可选实施方式，不作为对本发明的限定。
基于同一发明构思，本发明实施例还提供一种显示装置，图16为本发明实施例提供的显示装置示意图，如图16所示，显示装置包括本发明任意实施例提供的显示面板100。对于显示面板100的结构在上述实施例中已经说明，在此不再赘述。本发明实施例提供的显示装置可以是手机、平板、电脑、电视、智能穿戴等电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种显示面板，其特征在于，所述显示面板包括显示区和非显示区；所述显示区包括多个子像素和多条数据线，所述子像素与所述数据线耦接，所述子像素包括红色子像素、绿色子像素和蓝色子像素；所述非显示区包括多条扇出线，所述数据线与所述扇出线耦接，多条所述扇出线布置在至少三个金属层中，所述扇出线包括第一类扇出线；所述红色子像素和所述蓝色子像素与所述第一类扇出线耦接，或者，所述绿色子像素与所述第一类扇出线耦接；
所述显示面板包括衬底、位于所述衬底一侧的多个像素电路，所述像素电路包括存储电容，所述存储电容包括沿垂直于所述衬底所在平面方向交叠设置的第一极板和第二极板；
其中，所述第一类扇出线包括第一扇出线和第二扇出线，所述第一扇出线与所述第一极板同层，所述第二扇出线与所述第二极板同层。
2.根据权利要求1所述的显示面板，其特征在于，
所述扇出线还包括第二类扇出线，多条所述第二类线扇出线位于同一层，所述第二类扇出线与所述第一类扇出线异层设置；
所述红色子像素和所述蓝色子像素与所述第一类扇出线耦接，所述绿色子像素与所述第二类扇出线耦接。
3.根据权利要求2所述的显示面板，其特征在于，
所述像素电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第一扇出线同层，所述第二晶体管的栅极与所述第二类扇出线同层。
4.根据权利要求2所述的显示面板，其特征在于，
所述第二扇出线位于所述第一扇出线的远离所述衬底的一侧，所述第二类扇出线位于所述第二扇出线的远离所述第一扇出线的一侧。
5.根据权利要求4所述的显示面板，其特征在于，
所述第二类扇出线包括第三扇出线；沿垂直于所述衬底所在平面方向上，所述第三扇出线与所述第一扇出线和所述第二扇出线均部分交叠；
所述第三扇出线与所述第一扇出线交叠的面积大于所述第三扇出线与所述第二扇出线交叠的面积。
6.根据权利要求4所述的显示面板，其特征在于，
所述第二类扇出线包括第四扇出线；
沿垂直于所述衬底所在平面方向上，所述第四扇出线与所述第一扇出线部分交叠，且所述第四扇出线与所述第二扇出线不交叠。
7.根据权利要求4所述的显示面板，其特征在于，
所述第二扇出线的线宽大于所述第一扇出线的线宽。
8.根据权利要求2所述的显示面板，其特征在于，
所述数据线包括交替排列的第一数据线和第二数据线，所述第一数据线与所述第一类扇出线耦接，所述第二数据线与所述第二类扇出线耦接；
其中，在所述数据线排列方向上，所述第一数据线交替与所述第一扇出线和所述第二扇出线耦接。
9.根据权利要求1所述的显示面板，其特征在于，
所述扇出线还包括第二类扇出线，所述第二类扇出线包括第五扇出线和第六扇出线；所述第五扇出线位于所述存储电容的靠近所述衬底的一侧，所述第六扇出线位于所述存储电容的远离所述衬底的一侧；
所述绿色子像素与所述第一类扇出线耦接；所述红色子像素和所述蓝色子像素与所述第二类扇出线耦接。
10.根据权利要求9所述的显示面板，其特征在于，
所述第二扇出线位于所述第一扇出线的远离所述衬底的一侧；
沿垂直于所述衬底所在平面方向上，所述第五扇出线与所述第一扇出线不交叠，所述第六扇出线与所述第二扇出线不交叠。
11.根据权利要求10所述的显示面板，其特征在于，
所述第一扇出线具有第一中线，沿所述第一扇出线的宽度方向上所述第一中线位于所述第一扇出线的中心；沿垂直于所述衬底所在平面方向上，所述第六扇出线与所述第一中线交叠；
所述第二扇出线具有第二中线，沿所述第二扇出线的宽度方向上所述第二中线位于所述第二扇出线的中心；沿垂直于所述衬底所在平面方向上，所述第五扇出线与所述第二中线交叠。
12.根据权利要求9所述的显示面板，其特征在于，
沿垂直与衬底所在平面方向上，所述第五扇出线的厚度小于所述第六扇出线的厚度；
其中，所述第五扇出线的线宽大于所述第六扇出线的线宽。
13.根据权利要求9所述的显示面板，其特征在于，
所述像素电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第一扇出线同层，所述第二晶体管的栅极与所述第六扇出线同层；
所述显示面板还包括遮光层，沿垂直于所述衬底所在平面方向上，所述遮光层与所述第一晶体管的有源层交叠；
所述遮光层与所述第五扇出线同层。
14.根据权利要求9所述的显示面板，其特征在于，
所述数据线包括交替排列的第三数据线和第四数据线，所述第三数据线与所述第一类扇出线耦接，所述第四数据线与所述第二类扇出线耦接；
其中，在所述数据线排列方向上，所述第三数据线交替与所述第一扇出线和所述第二扇出线耦接，所述第四数据线交替与所述第五扇出线和所述第六扇出线耦接。
15.一种显示装置，其特征在于，包括权利要求1至14任一项所述的显示面板。
CN202310291245.3A 2023-03-21 2023-03-21 显示面板和显示装置 Pending CN116193934A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310291245.3A CN116193934A (zh) 2023-03-21 2023-03-21 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310291245.3A CN116193934A (zh) 2023-03-21 2023-03-21 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN116193934A true CN116193934A (zh) 2023-05-30

Family

ID=86446405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310291245.3A Pending CN116193934A (zh) 2023-03-21 2023-03-21 显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN116193934A (zh)

Similar Documents

Publication Publication Date Title
US10559604B2 (en) Array substrate, gate driving circuit and display panel
US10732752B1 (en) Display panel and display device
CN111028692A (zh) 一种显示面板和显示装置
JP2024056691A (ja) アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法
CN108010945B (zh) 显示面板和显示装置
CN115407571A (zh) 一种显示面板和显示装置
US11139318B2 (en) Array substrate, display panel and display device
US20170160602A1 (en) Display panel and display device
CN110751922B (zh) 显示面板及显示装置
CN106165005A (zh) 有源矩阵基板和显示装置
CN106990634B (zh) 显示像素结构、阵列基板及显示装置
CN110164359B (zh) 显示面板及显示装置
CN116229833B (zh) 一种显示面板及显示装置
US20220376003A1 (en) Display panel and display apparatus
WO2022111171A1 (zh) 显示基板及其制作方法、显示装置
US20180203287A1 (en) Display substrate, display panel, display device and method for producing the display substrate
CN104880873A (zh) 像素结构、显示面板和像素结构的制作方法
US20180341160A1 (en) Display device and display panel with novel pixel and data line configurations
US20240074267A1 (en) Electronic device
CN101419370B (zh) 液晶显示器
CN116193934A (zh) 显示面板和显示装置
CN108196411B (zh) 液晶显示面板及其显示装置
CN205563017U (zh) 一种显示面板和电子设备
US11698696B1 (en) Touch display panel and touch display device
CN114660856B (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination