CN116184722A - 阵列基板、对置基板及显示面板 - Google Patents

Abstract

本申请涉及一种阵列基板、对置基板及显示面板，该阵列基板包括第一衬底基板、位于第一衬底基板上的扫描线、数据线、薄膜晶体管、像素电极和公共电极；像素电极与公共电极分层且绝缘设置，阵列基板还包括公共电极走线，公共电极走线包括与扫描线电连接的连接部，公共电极通过过孔与连接部电连接，且过孔在第一衬底基板上的正投影位于扫描线在第一衬底基板上的正投影的至少一侧，公共电极走线还包括围绕连接部设置的遮光部。该阵列基板可以遮挡过孔周侧的配向层较薄、容易出现配向紊乱的区域，提升产品的显示效果。

Description

阵列基板、对置基板及显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板、对置基板及显示面板。

背景技术

平面转换型(In-Plane Switching，简称IPS)液晶显示面板的公共电极与像素电极位于顶层，形成平面电场。为了使面内公共电极的电压稳定，需要尽量增加公共电极与公共电极走线之间的过孔，以使面内公共电极全导通，减小公共电极的负载，提升稳定性。

IPS液晶显示面板一般通过摩擦(Rubbing)配向工艺来定义液晶分子的初始方向。由于过孔较深，过孔周边地势不平，配向液涂布后易流入过孔中，导致过孔周边形成的配向膜变薄，显示区容易出现摩擦配向紊乱(Rubbing Mura)的问题，影响像素的画面显示。

发明内容

本申请的目的旨在提供一种阵列基板、对置基板及显示面板，其可以遮挡过孔周侧的配向层较薄、容易出现配向紊乱的区域，提升产品良率。

第一方面，本申请实施例提出了一种阵列基板，包括第一衬底基板、位于第一衬底基板上的扫描线、数据线、薄膜晶体管、像素电极和公共电极，扫描线和数据线相互绝缘且交叉限定形成阵列分布的多个子像素，每个子像素内均设有薄膜晶体管和像素电极；像素电极与公共电极分层且绝缘设置，阵列基板还包括与扫描线同层且交叉设置的公共电极走线，公共电极走线包括与扫描线电连接的连接部，公共电极通过过孔与连接部电连接，且过孔在第一衬底基板上的正投影位于扫描线在第一衬底基板上的正投影的至少一侧；其中，公共电极走线还包括围绕连接部设置的遮光部。

在一种可能的实施方式中，遮光部和连接部在第一衬底基板上的正投影面积之和与连接部在第一衬底基板上的正投影面积的比值为：(1.2～1.5):1。

在一种可能的实施方式中，过孔的数量为多个，且多个过孔在第一衬底基板上的正投影位于扫描线在第一衬底基板上的正投影的同一侧。

在一种可能的实施方式中，阵列基板包括依次形成于第一衬底基板上的第一金属层、栅绝缘层、第二金属层、层间绝缘层及第三金属层；第一金属层包括薄膜晶体管的栅极、遮光部、扫描线及公共电极走线；第二金属层包括薄膜晶体管的源极、漏极、数据线及公共电极；第三金属层包括像素电极，过孔贯穿栅绝缘层设置。

在一种可能的实施方式中，阵列基板包括依次形成于第一衬底基板上的第一金属层、栅绝缘层、第二金属层、层间绝缘层及第三金属层；第一金属层包括薄膜晶体管的栅极、遮光部、扫描线及公共电极走线；第二金属层包括薄膜晶体管的源极、漏极、数据线及像素电极；第三金属层包括公共电极，过孔贯穿栅绝缘层及层间绝缘层设置。

在一种可能的实施方式中，像素电极成对设置为一组像素电极对，像素电极对极性相同且与同一条数据线电连接，同列中相邻的两组像素电极对分别连接至不同的数据线，多组像素电极对在行方向和列方向交错排布。

第二方面，本申请实施例提出了一种对置基板，其特征在于，与如前所述的阵列基板相对设置，对置基板包括第二衬底基板及形成于第二衬底基板上的遮光层，遮光层在阵列基板上的正投影至少覆盖遮光部。

第三方面，本申请实施例还提出了一种显示面板，包括：如前所述的阵列基板；如前所述的对置基板，与阵列基板相对设置；以及液晶层，设置于阵列基板与对置基板之间。

根据本申请实施例的阵列基板、对置基板及显示面板，该阵列基板包括第一衬底基板、位于第一衬底基板上的扫描线、数据线、薄膜晶体管、像素电极和公共电极，扫描线和数据线相互绝缘且交叉限定形成阵列分布的多个子像素，每个子像素内均设有薄膜晶体管和像素电极；像素电极与公共电极分层且绝缘设置，阵列基板还包括与扫描线同层且交叉设置的公共电极走线，公共电极走线包括与扫描线电连接的连接部，公共电极通过过孔与连接部电连接，且过孔在第一衬底基板上的正投影位于扫描线在第一衬底基板上的正投影的至少一侧，公共电极走线还包括围绕连接部设置的遮光部。由此，遮光部是在过孔周侧的连接部基础上进一步加宽，可以遮挡过孔周侧的配向层较薄、容易出现配向紊乱的区域，提升产品的显示效果。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

图1示出本申请实施例提供的显示面板的结构示意图；

图2示出本申请第一实施例提供的阵列基板的局部俯视结构示意图；

图3示出相关技术中阵列基板的局部俯视结构示意图；

图4示出图3沿方向M-M的剖面图；

图5示出图2所示的阵列基板的像素架构示意图；

图6示出本申请第二实施例提供的阵列基板的局部俯视结构示意图；

图7示出本申请第三实施例提供的阵列基板的局部俯视结构示意图；

图8示出本申请第四实施例提供的阵列基板的局部俯视结构示意图。

附图标记说明：

1、阵列基板；Px、子像素；Sc、扫描线；D、数据线；T、薄膜晶体管；P、像素电极；C、公共电极；G、栅极；S、源极；Dr、漏极；L、公共电极走线；

10、第一衬底基板；11、第一金属层；110、连接部；111、遮光部；12、栅绝缘层；13、第二金属层；14、层间绝缘层；15、第三金属层；H、过孔；PS、支撑柱；16、色阻层；17、第一配向膜；

2、对置基板；20、第二衬底基板；21、遮光层；22、第二配向膜；

3、液晶层。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

图1示出本申请实施例提供的显示面板的结构示意图。

如图1所示，本申请实施例提供了一种显示面板，包括：阵列基板1、与阵列基板1相对设置的对置基板2和设置于阵列基板1与对置基板2之间的液晶层3。液晶层3包括多个液晶分子，液晶分子通常为棒状，既可以像液体一样流动，又具有某些晶体特征。当液晶分子处于电场中时，其排列方向会根据电场的变化而改变。

本申请中，显示面板为平面转换型(In-Plane Switching，简称IPS)液晶显示面板，其采用水平转换技术改变液晶分子颗粒的排列方式，加快了液晶分子的偏转速度，保证在抖动时画面清晰度还能有超强的表现力，消除了传统液晶显示面板在受到外界压力和摇晃时会出现模糊及水纹扩散现象。由于液晶分子在平面内旋转，故IPS显示面板天生就拥有相当好的可视角度表现。

为使IPS显示面板的液晶分子规则排列，阵列基板1和对置基板2靠近液晶层3一侧的表面上分别涂覆有第一配向膜17和第二配向膜22，第一配向膜17和第二配向膜22通常由聚酰亚胺(Polyimide，简称PI)制成，然后在摩擦滚轮表面贴附摩擦布，摩擦滚轮在配向膜上沿特定方向滚动时，利用摩擦布上的绒毛对配向膜施加摩擦力，在配向膜上形成微细条状沟槽，使液晶分子产生定向排列以实现配向。

由于液晶显示面板为非发射型光接收元件，需要通过设置于其背光面一侧的背光模组提供光源。IPS显示面板通过在阵列基板1一侧的像素电极和公共电极上施加驱动电压来控制液晶层3的液晶分子的旋转，以将背光模组提供的光线折射出来产生画面。

为了使面内公共电极的电压稳定，需要尽量增加公共电极与公共电极走线之间的过孔，以使面内公共电极全导通，减小公共电极的负载，提升稳定性。但是，由于过孔较深，过孔周边地势不平，配向液涂布后易流入过孔中，导致过孔周边形成的配向膜变薄，显示区容易出现摩擦配向紊乱(Rubbing Mura)问题，影响像素的画面显示。

鉴于此，本申请各实施例提供的阵列基板及显示面板可以遮挡过孔周侧的配向层较薄、容易出现配向紊乱的区域，提升产品的显示效果。下面结合附图对本申请各实施例进行详细描述。

第一实施例

图2示出本申请第一实施例提供的阵列基板的局部俯视结构示意图；

图3示出相关技术中阵列基板的局部俯视结构示意图。

如图1至图4所示，本申请第一实施例提供的阵列基板1包括第一衬底基板10、位于第一衬底基板10上的扫描线Sc、数据线D、薄膜晶体管T、像素电极P和公共电极C。

扫描线Sc和数据线D相互绝缘且交叉限定形成阵列分布的多个子像素Px，每个子像素Px内均设有薄膜晶体管T和像素电极P；像素电极P与公共电极C分层且绝缘设置，阵列基板1还包括与扫描线Sc同层且交叉设置的公共电极走线L，公共电极走线L包括与扫描线Sc电连接的连接部110，公共电极C通过过孔H与连接部110电连接，且过孔H在第一衬底基板10上的正投影位于扫描线Sc在第一衬底基板10上的正投影的至少一侧。

公共电极走线L还包括围绕连接部110设置的遮光部111。

如图3所示，相关技术中，公共电极C与公共电极走线L位于不同金属层，公共电极C通过过孔H与公共电极走线L的连接部110电连接。由于过孔H较深，过孔H的周边地势不平。配向液涂布后易流入过孔H中，导致过孔H周边对应的第一配向膜17变薄，显示区容易出现摩擦配向紊乱问题。

为此，本实施例中，如图3所示，公共电极走线L还包括围绕连接部110设置的遮光部111。遮光部111相当于在公共电极走线L的连接部110的基础上进一步加宽形成，其可以遮挡过孔H周侧对应的第一配向膜17较薄、容易出现配向紊乱的区域，避免光线从遮光部111通过，以使摩擦配向紊乱的区域不可见，提升产品的显示效果。

根据本申请实施例的阵列基板，包括第一衬底基板10、位于第一衬底基板10上的扫描线Sc、数据线D、薄膜晶体管T、像素电极P和公共电极C，扫描线Sc和数据线D相互绝缘且交叉限定形成阵列分布的多个子像素Px，每个子像素Px内均设有薄膜晶体管T和像素电极P；像素电极P与公共电极C分层且绝缘设置；阵列基板1还包括与扫描线Sc同层且交叉设置的公共电极走线L，公共电极走线L包括与扫描线Sc电连接的连接部110，公共电极C通过过孔H与连接部110电连接，且过孔H在第一衬底基板10上的正投影位于扫描线Sc在第一衬底基板10上的正投影的至少一侧；公共电极走线L还包括围绕连接部110设置的遮光部111。由于遮光部111是在过孔H周侧的连接部110基础上进一步加宽，可以遮挡过孔H周侧的第一配向膜17较薄、容易出现配向紊乱的区域，提升产品的显示效果。

在一个示例中，遮光部111和连接部110在第一衬底基板10上的正投影面积与连接部110在第一衬底基板10上的正投影面积的比值为：(1.2～1.5)：1。在一个具体的实施例中，连接部110在第一衬底基板10上的正投影面积为1011μm²，遮光部111和连接部110在第一衬底基板10上的正投影面积之和为1427μm²，二者之间的比值为1.4：1，遮光面积增加了416μm²。如此设置，可以确保过孔H的周侧对应的配向膜较薄、容易出现配向紊乱的区域尽可能被遮光部111遮挡，以使尽可能多的摩擦配向紊乱的区域不可见，提升产品的显示效果。

图4示出图3沿方向M-M的剖面图。

在一个示例中，如图4所示，阵列基板1包括依次形成于第一衬底基板10与第一配向膜17之间的第一金属层11、栅绝缘层12、第二金属层13、层间绝缘层14及第三金属层15。

第一金属层11包括薄膜晶体管T的栅极G、遮光部111、扫描线Sc及公共电极走线L；第二金属层13包括薄膜晶体管T的源极S、漏极Dr、数据线D及公共电极C；第三金属层15包括像素电极P，过孔H贯穿栅绝缘层12设置。

栅绝缘层12覆盖于该多个薄膜晶体管T的栅极G上，公共电极C设置在栅绝缘层12上，层间绝缘层14覆盖在源极S、漏极Dr、公共电极C以及栅绝缘层12上，像素电极P设置在层间绝缘层14上，第一配向膜17设置在层间绝缘层14和像素电极P上。栅绝缘层12和层间绝缘层14的材料例如为氧化硅(SiOx)或者氮化硅(SiNx)，公共电极C和像素电极P的材料例如为氧化铟锡(Indium Tin Oxide，简称ITO)，第一配向膜17的材料例如可以为聚酰亚胺(Polyimide，PI)。

在一个示例中，阵列基板1包括依次形成于第一衬底基板10上的第一金属层11、栅绝缘层12、第二金属层13、层间绝缘层14及第三金属层15；第一金属层11包括薄膜晶体管T的栅极G、遮光部111、扫描线Sc及公共电极走线L；第二金属层13包括薄膜晶体管T的源极S、漏极Dr、数据线D及像素电极P；第三金属层15包括公共电极C，过孔H贯穿栅绝缘层12及层间绝缘层14设置。

栅绝缘层12覆盖于该多个薄膜晶体管T的栅极G上，像素电极P设置在栅绝缘层12上，层间绝缘层14覆盖在源极S、漏极Dr、像素电极P以及栅绝缘层12上，公共电极C设置在层间绝缘层14上，第一配向膜17设置在层间绝缘层14和公共电极C上。栅绝缘层12和层间绝缘层14的材料例如为氧化硅(SiOx)或者氮化硅(SiNx)，公共电极C和像素电极P的材料例如为氧化铟锡(Indium Tin Oxide，简称ITO)，第一配向膜17的材料例如可以为聚酰亚胺(Polyimide，PI)。

在一个示例中，阵列基板1还包括色阻层16，色阻层16位于层间绝缘层14与第三金属层15之间，色阻层16包括多个色阻单元，色阻单元与像素电极P对应设置。

本实施例中，阵列基板1采用COA(Color-filter on Array，色阻层位于阵列基板侧)技术，将色阻层16直接制作于阵列基板1上，可以降低对置基板2与阵列基板1之间的对位误差。色阻层16可以包括多种颜色的色阻单元，例如红色、绿色和蓝色等，以使显示面板显示彩色画面。

由于阵列基板1增加了色阻层16，使得公共电极C与公共电极走线L的连接部110之间实现电连接的过孔H的深度进一步增加，过孔H周边的地势更加不平，配向液更加容易在过孔H内沉积，导致过孔H周侧的形成第一配向膜17也更加薄。相应地，遮光部111围绕连接部110设置的面积需要更大一些。也就是说，遮光部111和连接部110在第一衬底基板10上的正投影面积与连接部110在第一衬底基板10上的正投影面积的比值更大一些，例如1.5:1，不再赘述。

进一步地，由于IPS显示面板为平面电场，对阵列基板1的平坦性要求高，可选地，色阻层16与第三金属层15之间还可以设置平坦化层(图中未示出)，以使像素电极P或者公共电极C沉积在较为平坦的表面上，提高阵列基板1的平坦度。

另外，对置基板2一侧还设置有位于第二衬底基板20与第二配向膜22之间的遮光层21，遮光层21包括阵列分布的多个遮光单元，遮光单元在阵列基板1上的正投影至少覆盖遮光部111。遮光层21通常为黑矩阵(BlackMatrix，简称BM)，用于遮挡光线。

可以理解的是，遮光单元在阵列基板1上的正投影还覆盖相邻的两个色阻单元之间的位置，即遮光单元可以遮挡数据线D、扫描线Sc、遮光部111、薄膜晶体管T等不透光区域，以提高显示面板的显示效果，防止从显示面板的出光侧看到金属走线等，影响显示面板的整体美观度。

图5示出图2所示的阵列基板的像素架构示意图。

在一个示例中，像素电极P成对设置为一组像素电极对PP，像素电极对PP极性相同且与同一条数据线D电连接，同列中相邻的两组像素电极对PP分别连接至不同的数据线D，多组像素电极对PP在行方向和列方向交错排布。

阵列基板1的像素架构可以有很多种，例如，阵列基板1可以采用双栅像素驱动架构(Dual-gate)，也称为双速率驱动架构(Double Rate Driving，简称DRD)，与正常(Normal)架构相比，其扫描线Sc增加一倍，同时数据线D减少一倍。在显示面板中，扫描线Sc的增加只会增加GOA(Gate Driver on Array，集成在阵列基板上的行扫描)驱动电路，并不会大量增加生产成本；而数据线D减少一倍可使得源极驱动电路中集成芯片的数量减少一半，减少芯片绑定时间，可以有效地减少印刷电路板的用量，因而可以大幅节省显示面板的生产成本。

具体来说，如图5所示，第二金属层13或者第三金属层15还包括与同一条数据线D连接且极性相同的像素电极对PP，像素电极对PP包括一对像素电极，而同列中相邻的两组像素电极对PP分别连接至不同的数据线D，多组像素电极对PP在行方向和列方向交错排布。即多组像素电极对PP的极性按“+”、“-”沿行方向和列方向交错设置，使一组像素电极对PP与其上下左右的其他组像素电极对PP的极性均相反，可以在空间上对同种子像素的电压极性进行平均，有效改善显示面板的迷宫纹现象(Crosstalk)或者抬头纹(Flicker)等显示异常问题，进一步改善显示面板的显示品质。

与正常(Normal)架构相比，DRD像素架构的阵列基板1的扫描线Sc数量增加一倍，对应的过孔H的数量也将增大一倍，更需要在过孔H周侧的连接部110周围进一步布置遮光部111，增大遮光面积。另外，在正常(Normal)架构下，过孔H一般布置于扫描线Sc所在的区域，不会占用像素区(即像素电极所在的区域)。而DRD像素架构的阵列基板1中，过孔H一般会布置于扫描线Sc的至少一侧，占用部分像素区，影响像素开口率。

第二实施例

图6示出本申请第二实施例提供的阵列基板的局部俯视结构示意图。

如图6所示，本申请第二实施例提供的阵列基板，与第一实施例的阵列基板1结构类似，不同之处在于，阵列基板1还包括支撑柱PS，支撑柱PS位于扫描线Sc与公共电极走线L的交叉处，且支撑柱PS与过孔H正对设置。相应地，对置基板2一侧的遮光单元在阵列基板1上的正投影除了覆盖遮光部111，还覆盖支撑柱PS。

如图2所示，第一实施例中，通过加宽过孔H周侧的遮光部111的宽度，可以遮挡过孔H周侧的配向层较薄、容易出现配向紊乱的区域，提升产品的显示效果；但同时遮光部111占用了部分像素区，造成像素开口率降低，此时开口率损失部分A为遮光部111和连接部110在第一衬底基板10上的正投影面积之和。

另外，支撑柱PS一般位于扫描线Sc与数据线D之间的交叉处，与过孔H之间的距离较远，支撑柱PS对应的遮光单元在阵列基板1上的正投影面积即为开口率损失部分的面积B。

为此，如图6所示，本实施例中，将支撑柱PS的位置由扫描线Sc与数据线D之间的交叉处移动至扫描线Sc与公共电极走线L的交叉处，以使支撑柱PS与过孔H正对设置。与第一实施例中开口率的损失部分A+B相比，第二实施例中改善后的开口率损失部分为面积E，且E<A+B，从而可以尽可能地保持开口率不变或者开口率降低最小。

在一个具体实施例中，支撑柱PS对应的遮光单元在阵列基板1上的正投影面积即为开口率损失部分的面积B为1848μm²，遮光部111和连接部110在第一衬底基板10上的正投影面积之和即为开口率损失部分的面积A，且A为1427μm²，则A+B＝3275μm²，E＝2527μm²，E<A+B，开口率损失部分的面积减少了748μm²，从而有效降低了像素开口率。

第三实施例

图7示出本申请第三实施例提供的阵列基板的局部俯视结构示意图。

如图7所示，本申请第三实施例提供的阵列基板，与第一实施例的阵列基板1结构类似，不同之处在于，过孔H的数量为多个，且多个过孔H在第一衬底基板10上的正投影位于扫描线Sc在第一衬底基板10上的正投影的同一侧。由此，多个过孔H对应的多个遮光部111也位于扫描线Sc的同一侧。相应地，对置基板2一侧的遮光单元在阵列基板1上的正投影覆盖位于扫描线Sc同一侧的多个遮光部111。

如图2所示，公共电极C与公共电极走线L之间电连接的过孔H一般分布在扫描线Sc的两侧，摩擦配向时，摩擦滚轮在配向膜上沿自上向下或者自下向上的方向滚动。由于过孔H一般分布在扫描线Sc的两侧，对应的多个遮光部111也位于扫描线Sc的两侧，导致总有一排过孔H在配向后会占用像素开口区域，影响像素开口率。

为此，本实施例中，多个过孔H在第一衬底基板10上的正投影位于扫描线Sc在第一衬底基板10上的正投影的同一侧，同时多个过孔H对应的多个遮光部111也位于扫描线Sc的同一侧。这样，通过改变过孔H的排列位置，使所有过孔H均位于扫描线Sc的同一侧，可以使摩擦滚轮的起始方向从布置有过孔H的一侧向远离过孔H的方向滚动，以使配向不均更多地分布于扫描线Sc的具有遮光部111的一侧，从而可以避开像素区，像素开口率至少可以提升一半。在遮挡过孔H周侧的配向层较薄、容易出现配向紊乱的区域以提升产品的显示效果的同时，进一步提升像素开口率。

第四实施例

图8示出本申请第四实施例提供的阵列基板的局部俯视结构示意图。

如图8所示，本申请第四实施例提供的阵列基板，与第三实施例的阵列基板1结构类似，不同之处在于，阵列基板1还包括支撑柱PS，支撑柱PS位于扫描线Sc与公共电极走线L的交叉处，且支撑柱PS与过孔H正对设置。相应地，对置基板2一侧的遮光单元在阵列基板1上的正投影除了覆盖遮光部111，还覆盖支撑柱PS。

如图7所示，第三实施例中，通过将多个过孔H布置于扫描线Sc的同一侧，且多个过孔H对应的多个遮光部111也位于扫描线Sc的同一侧，可以使摩擦滚轮的起始方向从布置有过孔H的一侧向远离过孔H的方向滚动，以使配向不均更多地分布于扫描线Sc的具有遮光部111的一侧，从而可以避开像素开口区。此时，开口率损失部分为单侧遮光部111对应的面积A。

另外，支撑柱PS一般位于扫描线Sc与数据线D之间的交叉处，与过孔H之间的距离较远，支撑柱PS对应的遮光单元在阵列基板1上的正投影面积即为开口率损失部分的面积B。

为此，如图8所示，本实施例中，将支撑柱PS的位置由扫描线Sc与数据线D之间的交叉处移动至扫描线Sc与公共电极走线L的交叉处，以使支撑柱PS与过孔H正对设置。与第三实施例中开口率的损失部分相比，第四实施例中改善后的开口率损失部分的面积为E，可见像素开口率进一步有所降低。

应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。

文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。

文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，包括第一衬底基板、位于所述第一衬底基板上的扫描线、数据线、薄膜晶体管、像素电极和公共电极，所述扫描线和所述数据线相互绝缘且交叉限定形成阵列分布的多个子像素，每个所述子像素内均设有所述薄膜晶体管和所述像素电极；所述像素电极与所述公共电极分层且绝缘设置；所述阵列基板还包括与所述扫描线同层且交叉设置的公共电极走线，所述公共电极走线包括与所述扫描线电连接的连接部，所述公共电极通过过孔与所述连接部电连接，且所述过孔在所述第一衬底基板上的正投影位于所述扫描线在所述第一衬底基板上的正投影的至少一侧，其特征在于，

所述公共电极走线还包括围绕所述连接部设置的遮光部。

2.根据权利要求1所述的阵列基板，其特征在于，所述遮光部与所述连接部在所述第一衬底基板上的正投影面积之和与所述连接部在所述第一衬底基板上的正投影面积的比值为：(1.2～1.5):1。

3.根据权利要求1所述的阵列基板，其特征在于，所述过孔的数量为多个，且多个所述过孔在所述第一衬底基板上的正投影位于所述扫描线在所述第一衬底基板上的正投影的同一侧。

4.根据权利要求1至3任一项所述的阵列基板，其特征在于，所述阵列基板还包括支撑柱，所述支撑柱位于所述扫描线与所述公共电极走线的交叉处，且所述支撑柱与所述过孔正对设置。

5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括依次形成于所述第一衬底基板上的第一金属层、栅绝缘层、第二金属层、层间绝缘层及第三金属层；

所述第一金属层包括所述薄膜晶体管的栅极、所述遮光部、所述扫描线及所述公共电极走线；

所述第二金属层包括所述薄膜晶体管的源极、漏极、所述数据线及所述公共电极；

所述第三金属层包括所述像素电极，所述过孔贯穿所述栅绝缘层设置。

6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括依次形成于所述第一衬底基板上的第一金属层、栅绝缘层、第二金属层、层间绝缘层及第三金属层；

所述第一金属层包括所述薄膜晶体管的栅极、所述遮光部、所述扫描线及所述公共电极走线；

所述第二金属层包括所述薄膜晶体管的源极、漏极、所述数据线及所述像素电极；

所述第三金属层包括所述公共电极，所述过孔贯穿所述栅绝缘层及所述层间绝缘层设置。

7.根据权利要求5或6所述的阵列基板，其特征在于，还包括色阻层，所述色阻层位于所述层间绝缘层与所述第三金属层之间，所述色阻层包括多个色阻单元，所述色阻单元与所述像素电极对应设置。

8.根据权利要求7所述的阵列基板，其特征在于，所述像素电极成对设置为一组像素电极对，所述像素电极对极性相同且与同一条所述数据线电连接，同列中相邻的两组所述像素电极对分别连接至不同的所述数据线，多组所述像素电极对在行方向和列方向交错排布。

9.一种对置基板，其特征在于，与如权利要求1至8任一项所述的阵列基板相对设置，所述对置基板包括第二衬底基板及形成于所述第二衬底基板上的遮光层，所述遮光层在所述阵列基板上的正投影至少覆盖所述遮光部。

10.一种显示面板，其特征在于，包括：

如权利要求1至8任一项所述的阵列基板；

如权利要求9所述的对置基板，与所述阵列基板相对设置；以及

液晶层，设置于所述阵列基板与所述对置基板之间。

Images