CN116166605B - 数据混合传输方法、装置、dma控制器、介质及系统 - Google Patents

Abstract

本发明公开了数据混合传输方法、装置、DMA控制器、介质及系统，由DMA控制器执行，它分别与众核系统中的主核网络、从核阵列和主存储器相连，该方法包括：获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，描述符中数据的读取方和写入方为从核阵列或主存储器；在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取存储数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入。本发明的技术方案丰富了现有众核系统中的数据搬运形式，提高了数据搬运的灵活性。

Description

数据混合传输方法、装置、DMA控制器、介质及系统

技术领域

本发明涉及计算机技术领域，尤其涉及数据混合传输方法、装置、DMA控制器、介质及系统。

背景技术

随着计算机技术的发展,中央处理器（Central Processing Unit，CPU）作为计算机系统的运算和控制核心，在逻辑结构、运行效率以及功能外延上取得了巨大的发展。为了提升CPU的利用率，直接访问存储（Direct Memory Access，DMA）技术应运而生。

在众核系统中，存在若干主核组成的主核网络和若干从核组成的从核阵列，两者协同工作。主核需要大量使用DMA控制器进行主存与主存或主存与从核阵列之间的数据搬运，从核阵列也需要大量使用DMA控制器进行从核阵列与从核阵列或从核阵列与主存之间的数据搬运。现有技术一般是设计两类DMA控制器，主核控制其中一类DMA控制器仅做主存与主存之间的数据搬运，从核控制其中另一类DMA控制器仅做主存与从核阵列之间的数据搬运。

发明人在实现本发明的过程中，发现现有技术存在如下缺陷：现有的DMA控制器无法实现由主核控制的从核阵列与从核阵列之间的数据搬运，也无法实现由从核控制的主存与主存之间的数据搬运，仅能实现少数特定场景中的数据搬运，应用灵活性低。

发明内容

本发明提供了数据混合传输方法、装置、DMA控制器、介质及系统，以实现由主核或者从核控制实现的，从任意方向指向任意方向的数据搬运。

第一方面，本发明实施例提供了一种数据混合传输方法，由DMA控制器执行，其中，DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连，该方法包括：

获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，描述符中数据的读取方和写入方为从核阵列或主存储器；

在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方。

第二方面，本发明实施例还提供了一种数据混合传输装置，由DMA控制器执行，其中，DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连，该装置包括：

描述符的获取与存储模块，用于获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，描述符中数据的读取方和写入方为从核阵列或主存储器；

数据读写模块，用于在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方。

第三方面，本发明实施例还提供了一种DMA控制器，DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连；

所述DMA控制器包括：

至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的数据混合传输方法。

第四方面，本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的数据混合传输方法。

第五方面，本发明实施例还提供了一种数据混合传输系统，包括：如本发明任一实施例所述的DMA控制器。

本发明实施例的技术方案，通过DMA控制器获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，相应的描述符中数据的读取方和写入方为从核阵列或主存储器，在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方，解决了现有众核系统无法实现由主核控制的从核阵列与从核阵列之间的数据搬运，也无法实现由从核控制的主存与主存之间的数据搬运的问题，在众核场景中实现了由主核或者从核控制实现的，从任意方向指向任意方向的数据搬运，丰富了现有众核系统中的数据搬运形式，提高了数据搬运的灵活性。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例一提供的一种数据混合传输方法的流程图。

图2是根据本发明实施例二提供的一种数据混合传输方法的流程图。

图3是根据本发明实施例二提供的一种获取描述符并进行本地存储的效果示意图。

图4是根据本发明实施例二提供的一种众核系统中对数据进行读写操作的效果示意图。

图5是根据本发明实施例三提供的一种数据混合传输装置的结构示意图。

图6是根据本发明实施例四提供的一种DMA控制器的结构示意图。

图7是根据本发明实施例五提供的一种数据混合传输系统的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1为本发明实施例一提供的一种数据混合传输方法的流程图，本实施例可适用于在众核系统中通过DMA控制器进行数据混合传输的情况，该方法可以由数据混合传输装置来执行，该数据混合传输装置可以采用硬件和/或软件的形式实现，该数据混合传输装置可配置于DMA控制器中，该DMA控制器可以配置在具有众核结构的台式计算机、笔记本电脑或服务器等，本发明实施例并不对DMA控制器所配置的设备类型作具体限定。

其中，该数据混合传输方法由DMA控制器执行，DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连。如图1所示，该方法包括：

S110、获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，描述符中数据的读取方和写入方为从核阵列或主存储器。

其中，数据搬运也即主核和从核使用DMA控制器做数据搬运，相应的，主核可以使用DMA控制器进行主存储器与主存储器、主存储器与从核阵列或者从核阵列与从核阵列之间的数据搬运，从核可以使用DMA控制器进行从核阵列与从核阵列、主存储器与从核阵列或者主存储器与主存储器之间的数据搬运。描述符可以理解为用于实现数据搬运的命令，描述符中可以包括主从核标志、读取方标志、读取方的地址、写入方标志、写入方的地址、搬运数据的长度和搬运数据的数据类型等信息。

在一个具体的例子中，如果一个描述符中包含的主从核标志为主核A，则表明该描述符由主核A控制产生；如果一个描述符中包括的主从核标志为从核B，则表明该描述符由从核B控制产生；如果一个描述符中包括的读取方标志为从核阵列中的从核C，则表明该描述符描述的数据搬运过程中，从该从核C中的设定地址位置搬运数据；如果一个描述符中包括的读取方标志为主存储器，则表明该描述符描述的数据搬运过程中，从该主存储器中的设定地址位置搬运数据；如果一个描述符中包括的写入方标志为从核阵列中的从核D，则表明该描述符描述的数据搬运过程中，需要将读取到的数据写入至该从核D中的设定地址位置处；如果一个描述符中包括的写入方标志为主存储器，则表明该描述符描述的数据搬运过程中，需要将读取到的数据写入至该主存储器中的设定地址位置处。

在本实施例中，该DMA控制器配置于众核系统中，在该众核系统中包括多个主核以及多个从核，各主核通过主核网络进行主核间通信，各从核通过组织得到从核阵列进行从核间通信，该DMA控制器通过分别与主核网络和从核阵列相连，可以与众核系统中的任一主核或者任一从核进行数据交互。主存储器（Main memory），简称主存，是计算机硬件的一个重要部件，其作用是存放指令和数据，并能由中央处理器直接随机存取。DMA控制器通过与主存储器相连，可以实现对主存储器的读写访问。

具体的，在众核系统中的数据混合传输过程中，通过DMA控制器获取主核或从核通过队列方式或直接写入方式产生的用于实现数据搬运的描述符后，将获取的描述符进行本地存储。

可选的本地存储方式可以为描述符存储在本地的静态随机存取存储器（StaticRandom Access Memory，SRAM）中，也可以为将描述符本地存储在至少一个缓冲队列中，或者将描述符本身存储在SRAM中，将描述符在SRAM中的存储地址存储在至少一个缓冲队列中等。

可以理解的是，缓冲队列所占用的存储容量越大，DMA控制器的面积也需要越大，但是对缓冲队列中数据的读写速度会大大快于SRAM中存储的数据，因此，本领域技术人员可以根据DMA的实际应用场景和技术指标，自适应的设置描述符的本地存储方式。可选的，在本实施例中，在将各描述符或者各描述符在SRAM中的存储地址存储在至少一个缓冲队列时，可以按照数据来向、数据去向或DMA发起核的类型等进行分类方式，构建多个类型的缓冲队列，并将不同类型的描述符存储在不同类型的缓冲队列中。

需要说明的是，队列方式可以理解为由任一主核通过主核网络，或者任一从核通过从核阵列为该DMA控制器发送配置队列信息，之后，由DMA控制器根据该配置队列信息对相应的主核队列或者从核队列的队列属性进行配置，进而根据该主核队列或者从核队列，从主存储器获取描述符的方式。写入方式可以理解为任一主核通过主核网络，或者任一从核通过从核阵列直接向DMA控制器写入描述符的方式。

发明人通过实验发现，主核产生的描述符一般数量巨大，如果主核直接将产生的描述符发送至DMA控制器，则DMA的存储压力会较大。因此，可以设置DMA控制器以从主存储器中间接获取的方式，获取主核产生的描述符（对应队列方式），以直接接收的方式，获取从核产生的描述符（对应写入方式）。

S120、在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方。

在本实施例中，由于描述符的本地存储方式不同，则描述符的获取方式也会有一定的差别。在一个具体的例子中，如果描述符直接存储在SRAM中，则可以通过顺序读取的方式，获取目标描述符；如果描述符直接存储在一个或者多个缓冲队列中，则可以按照预设的仲裁规则，选择满足仲裁条件的缓冲队列，并从该缓冲队列中获取目标描述符。

或者，针对将描述符存储在SRAM，将描述符的地址存储的至少一个缓冲队列的情况，可以基于设定的仲裁规则中定义的队列优先级顺序，从各描述符地址队列中获取各描述符地址后，再从SRAM中获取相应的描述符执行匹配的数据搬运操作。

可选的，该仲裁规则可以为描述符随机处理规则，主核描述符优先处理规则或者从核描述符优先处理规则等，本实施例对此并不进行限制。

此外，获取的目标描述符的数量可以为一个或者多个。

具体的，DMA控制器按照预设的描述符获取方式，获取到目标描述符后，可以根据目标描述符中定义的主核或者从核标志、读取方地址、写入方地址、搬运内容的长度以及搬运内容的数据类型等信息，向相应的读取方（主存储器或者从核阵列）发送读请求，从而通过与目标描述符中的读取方相连的读写端口读取对应地址（读取方地址）中存储的数据，之后，通过向相应的写入方（主存储器或者从核阵列）发送写请求，将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方中的写入方地址。

可选的，在获取读取方不同的两个目标描述符之后，可以为这两个目标描述符分配不同的拆包控制器。也即，不同的拆包控制器对应不同的读取方。两个拆包控制器用于将各自获取的目标描述符中针对较大数据量（例如，1MB）的数据读请求，拆分为多个对较小数据量（例如，128KB）的数据读请求。之后可以通过将不同读取方的较小数据量的读请求发送至匹配的读写端口，以获取相应的多条数据。

本发明实施例的技术方案，通过DMA控制器获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，相应的描述符中数据的读取方和写入方为从核阵列或主存储器，在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方，解决了现有众核系统无法实现由主核控制的从核阵列与从核阵列之间的数据搬运，也无法实现由从核控制的主存与主存之间的数据搬运的问题，在众核场景中实现了由主核或者从核控制实现的，从任意方向指向任意方向的数据搬运，丰富了现有众核系统中的数据搬运形式，提高了数据搬运的灵活性。

实施例二

图2为本发明实施例二提供的一种数据混合传输方法的流程图，本实施例基于上述实施例进行进一步优化与扩展，给出了获取用于实现数据搬运的描述符，以及对获取到的描述符中数据进行读写的多种可选的实现方式。如图2所示，该方法包括：

S210、通过与主核网络相连的接收端口，接收主核配置队列信息，并根据主核配置队列信息，对本地存储的多个主核队列的属性进行配置。

其中，多个主核队列与主存储器中的多个主存队列具有对应关系，各主存队列用于存储各主核控制产生的描述符。

在本实施例中，DMA控制器中存储有多个主核队列，每个主核队列对应主存储器中的一个主存队列。相应的，主核配置队列信息可以理解为对DMA控制器中各主核队列的属性进行配置的信息，例如，该主核配置队列信息可以用于配置当前可用的主核队列的数量，每个主核队列中存储的数据内容（典型的，一个地址区间），每个主核队列的队列深度等信息。其中，主核队列与众核网络中主核的数量可以相同也可以不同，例如，可以2个或者3个主核队列对应一个主核等。

通过对DMA控制器中本地存储的多个主核队列的属性进行配置，每个主核队列中存储有与该主核队列匹配的一个主存队列的地址区间，通过从主核队列中读取一个地址区间，可以唯一定位主存储器中的一个主存队列，进而可根据该主存队列中当前存储的数据内容（描述符或者描述符在主存中的存储地址），直接从主存储器中读取描述符。

具体的，主核配置主核配置队列信息，DMA控制器通过与主核网络相连的接收端口，接收该主核配置队列信息，并根据主核配置队列信息，对本地存储的多个主核队列的属性进行配置。相应的，各个主核可以根据多个主核队列与主存储器中的多个主存队列的对应关系，将本地控制产生的描述符，或者描述符在主存储器中的存储地址，存储于主存储器的各主存队列中。

在本实施例中，可以在DMA控制器中单独设置与主核网络相连的接收端口，该接收端口仅用于接收从主核网络发送的主核配置队列信息。其中，该主核配置队列信息可以由任一主核发送，或者由指定的主核发送，本实施例对此并不进行限制。

S220、按照预设的主核队列仲裁规则，仲裁确定目标主核队列，并根据目标主核队列的队列描述信息，从与目标主核队列对应的目标主存队列中获取主核控制产生的描述符。

其中，仲裁规则可以在多个主核队列中仲裁选取目标主核队列的规则。该仲裁规则可以为随机选取规则，例如，在全部主核队列中随机选取目标主核队列，也可以为某一主核优先选取规则，例如，在全部主核队列中优先选取与设定主核对应的目标主核队列，或者，还可以为轮询选取规则，例如，在全部主核队列中依次选取目标主核队列等。

在实际应用中，本领域技术人员可以根据实际应用场景设置匹配的主核队列仲裁规则，以满足各类应用场景需求。

其中，目标主核队列为符合预设的主核队列仲裁规则的主核队列。目标主存队列为与目标主核队列对应的主存队列，用于存储目标主存队列对应的主核控制产生的描述符或者描述符在主存储器中的存储地址。队列描述信息指的是用于识别与目标主核队列对应的目标主存队列的描述信息，例如，该队列描述信息可以为目标主存队列的起止地址范围等。

具体的，DMA控制器按照预设的主核队列仲裁规则，仲裁确定目标主核队列，并根据目标主核队列的队列描述信息，确定与目标主核队列对应的目标主存队列，从而在目标主存队列中获取目标主核队列所对应主核控制产生的描述符。

S230、通过与从核队列相连的接收端口，接收从核控制产生的描述符。

相类似的，在本实施例中，可以在DMA控制器中单独设置与从核阵列相连的接收端口，该接收端口用于直接接收从核阵列中任一从核控制产生的描述符。

本实施例中，从核控制产生的描述符选择采用写入的方式提供至DMA控制器。相应的，DMA控制器通过与从核队列相连的接收端口，直接接收各从核控制产生的描述符。

在DMA控制器执行过程中，上述操作S210和S230可以择一执行，即DMA控制器可以根据需要获取的用于实现数据搬运的描述符是主核控制产生的还是从核控制产生的，来选择描述符的获取方式，本实施例对此不作具体限定。

S240、将获取的描述符存储在本地的第一SRAM中，并获取该描述符在第一SRAM中的存储地址。

在本实施例中，采用将描述符存储在第一SRAM中，将描述符在第一SRAM中的存储地址存储在一个或者多个描述符地址队列中方式，实现对各描述符的本地存储。

其中，描述地址队列，用于存储全部描述符，或者某一类型下的描述符在第一SRAM中的存储地址。

其中，第一SRAM也即用于存储描述符的本地SRAM或本地SRAM中的一块存储区域。

S250、在描述符中识别至少一个关键字段，并将描述符的存储地址加入至与关键字段匹配的描述符地址队列中。描述符中数据的读取方和写入方为从核阵列或主存储器。

其中，关键字段可以理解为用于描述描述符类型或特征的一段字符，可以包括主从核标志，数据来向，数据去向和数据类型等。

具体的，DMA控制器识别描述符中的关键字段，例如，主从核标志、读取方标志（表明数据来向）或者写入方标志（表明书写去向），并将对应的描述符储存地址添加至与关键字段的具体字段值所匹配的描述符地址队列中。

可选的，在描述符中识别至少一个关键字段，并将描述符的存储地址加入至与关键字段匹配的描述符地址队列中，可以包括：在描述符中识别目标描述符控制产生方和目标读取方；在由描述符控制产生方和读取方共同确定的四个描述符地址队列中，识别与目标描述符控制产生方和目标读取方对应的描述符地址队列；在识别到的描述符地址队列中，加入描述符的存储地址。

其中，目标描述符控制产生方可以包括主核和从核，也即，该目标描述符由何种计算核心控制产生，目标读取方可以包括主存储器和从核阵列。示例性的，可以根据描述符控制产生方和读取方的不同类型，构建得到下述四种描述符队列：主核描述符主存数据来向地址队列、主核描述符阵列数据来向地址队列、从核描述符主存数据来向地址队列和从核描述符阵列数据来向地址队列四个描述符地址队列。

具体的，主核描述符主存数据来向地址队列用于存储目标描述符控制产生方为主核，目标读取方为主存储器的描述符存储地址；主核描述符阵列数据来向地址队列用于存储目标描述符控制产生方为主核，目标读取方为从核阵列的描述符存储地址；从核描述符主存数据来向地址队列用于存储目标描述符控制产生方为从核，目标读取方为主存储器的描述符存储地址；从核描述符阵列数据来向地址队列用于存储目标描述符控制产生方为从核，目标读取方为从核阵列的描述符存储地址。

也可以根据控制产生方和目标读取方将描述符队列分为主核描述符主存数据去向地址队列、主核描述符阵列数据去向地址队列、从核描述符主存数据去向地址队列和从核描述符阵列数据去向地址队列四个描述符地址队列。本发明实施例并不对描述符地址队列的具体划分规则作限定。

示例性的，可以按照预设的编码规则编码得到描述符。在一个具体的例子中，该描述符的第[0]位-第[2]位用于存储关键字段。例如，设定第[0]位用于描述主从核标志，在进行编码时，可以规定0代表主核，1代表从核；设定第[1]位用于描述数据来向，在进行编码时，可以规定0代表主存储器，1代表从核阵列；设定第[2]位描述数据去向，在进行编码时，可以规定0代表主存储器，1代表从核阵列。

可以理解的是，还可以采用其他类型的编码方式编码得到描述符，只要保证可以简单、便捷的提取出关键字段即可。

S260、按照预设的描述符获取方式本地获取目标描述符。

可选的，按照预设的描述符获取方式本地获取目标描述符，可以包括：按照预设的描述符地址队列仲裁规则，仲裁确定目标描述符地址队列；从目标描述符地址队列中获取目标描述符地址，并从第一SRAM中获取与目标描述符地址对应的目标描述符。

其中，目标描述符地址队列可以理解为当前需要进行读数据和写数据等数据传输操作的描述符所对应的地址的队列。目标描述符地址也即当前需要进行读数据和写数据等数据传输操作的描述符在第一SRAM中的存储地址。

图3为本发明实施例二提供的一种获取描述符并进行本地存储的效果示意图。在一个具体的例子中，主核通过队列方式间接写入描述符，从核通过写入方式直接写入描述符。同时，在该DAM控制器中，预先构建得到主核描述符主存数据来向地址队列、主核描述符阵列数据来向地址队列、从核描述符主存数据来向地址队列和从核描述符阵列数据来向地址队列这四个描述符地址队列。

相应的，如图3所示，由从核直接向DMA控制器写入从核描述符，DMA控制器接收到从核描述符后将从核描述符暂存至第一SRAM中，以进行本地描述符存储。同时，获取从核描述符的存储地址，并识别从核描述符中至少一个关键字段，根据识别到的关键字段将从核描述符的存储地址添加至对应的地址队列中。在DMA控制器接收到主核配置队列信息后，使用该主核配置队列信息对本地的n个主核队列的属性进行配置。在后续主核描述符的获取过程中，经过仲裁选取的方式，在主存储器中读取对应主存队列中的主核描述符地址，并基于该主核描述符地址，从主存储器中获取真正的主核描述符，DMA控制器接收到主核描述符后，将主核描述符暂存至第一SRAM中，以进行本地描述符存储。同时，获取主核描述符的存储地址，同时识别主核描述符中至少一个关键字段，根据识别到的关键字段将主核描述符的存储地址添加至对应的地址队列中。由此，DMA控制器可以通过在第一SRAM中查找描述符的存储地址的方式获取需要进行DMA操作的目标描述符。

在上述示例中，按照预设的描述符地址队列仲裁规则，仲裁确定目标描述符地址队列的方式可以包括下述任一项：

按照随机选取规则，从各描述符地址队列中随机获取目标描述符地址队列；按照轮询选取规则，从各描述符地址队列中依次获取目标描述符地址队列，按照主核优先选取规则，从各描述符地址队列中优先选取主核控制产生的描述符所在的地址队列，或者按照主核、主存数据来向优先选取规则，从各描述符地址队列中优先选取主核控制产生，数据来向为主存储器的描述符所在的地址队列等，本实施例对此并不进行限制。

可以理解的是，描述符地址队列仲裁规则可以根据各描述符地址队列的属性动态确定，以应用不同类型的数据搬运场景。

在本实施例的一个可选的实施方式中，按照预设的描述符获取方式本地获取目标描述符的方式可以为：

通过第一拆包控制器从第一类描述符地址队列中获取第一目标描述符地址，通过第二拆包控制器从第二类描述符地址队列中获取第二目标描述符地址。

其中，第一拆包控制器与读取方为从核阵列的两个第一类描述符地址队列相连，第二拆包控制器与读取方为主存储器的两个第二类描述符地址队列相连。

通过第一拆包控制器获取与第一目标描述符地址匹配的第一目标描述符，并通过第二拆包控制器获取与第二目标描述符地址匹配的第二目标描述符。

在本实施例中，第一拆包控制器也即对数据来向为从核阵列的描述符进行拆包的拆包控制器，第一类描述符地址队列也即数据来向为从核阵列的描述符地址队列，第二拆包控制器对数据来向为主存储器的描述符进行拆包的拆包控制器，第二类描述符地址队列也即数据来向为主存储器的描述符地址队列。

具体的，DMA控制器从描述符地址队列中获取描述符的存储地址，并从第一SRAM中读取描述符。读取到该描述符后，DMA控制器会执行拆包操作，将大块的数据搬运请求拆成多个小块的数据搬运请求。DMA控制器内部针对不同的数据来向设计了第一拆包控制器和第二拆包控制器，这样能使不同来向的读取数据分离，保证DMA控制器能够公平地交替执行主从核描述符，提高了本地缓冲使用率，提升了拆包效率。

需要说明的是，也可以根据数据去向对从核阵列和主存储器的描述符进行拆包，本发明实施例并不对拆包的具体方式进行限定。

S270、在通过与从核阵列相连的读写端口，在从核阵列中获取与第一目标描述符匹配的数据存储于本地的第二SRAM中的同时，通过与主存储器相连的读写端口，在主存储器中获取与第二目标描述符匹配的数据存储于本地的第三SRAM中。

其中，第一目标描述符也即读取方为从核阵列的描述符，第二SRAM也即用于暂存从该从核阵列中读取的数据的SRAM或SRAM中的一块区域，第二目标描述符也即读取方为主存储器的描述符，第三SRAM也即用于暂存从该主存储器中读取的数据的SRAM或SRAM中的一块区域。

S280、从第二SRAM或者第三SRAM中获取各数据，并通过与各数据的写入方相连的读写端口，将各数据写入至匹配的写入方。

图4为本发明实施例二提供的一种众核系统中对数据进行读写操作的效果示意图。在一个具体的例子中，如图4所示，阵列数据来向拆包控制器根据主核描述符地址队列（阵列数据来向）以及从核描述符地址队列（阵列数据来向）从本地描述符存储中读取相应的阵列数据来向的描述符，根据描述符从阵列写入方中获取与描述符匹配的数据暂存至缓存区域SRAM（阵）中，再根据描述符信息从缓存区域SRAM中获取数据，组包后将数据发送至写入方。与之并行进行的，主存数据来向拆包控制器根据主核描述符地址队列（主存数据来向）以及从核描述符地址队列（主存数据来向）从本地描述符存储中读取相应的主存数据来向的描述符，根据描述符从主存写入方中获取与描述符匹配的数据暂存至缓存区域SRAM（主）中，再根据描述符信息从缓存区域SRAM中获取数据，组包后将数据发送至写入方。其中SRAM（阵）和SRAM（主）可以复用同一块SRAM存储区域，达到缩减DMA面积开销的效果。

本发明实施例的技术方案，通过不同的描述符获取方式获取主核描述符和从核描述符，并将获取到的描述符进行拆包操作，使得不同来向的读取数据分离，分别暂存在对应的SRAM中，等待组包发送模块的读取与发送，各组包发送模块根据描述符类型判断从哪个SRAM读取数据并发送，根据判断结果将数据发往目标阵列或主存写出数据。采用上述技术方案，保证了DMA控制器执行主从核描述符的公平性，提高了本地缓冲区的使用率，提升了拆包效率。

实施例三

图5为本发明实施例三提供的一种数据混合传输装置的结构示意图。本实施例可适用于在众核系统中通过DMA控制器进行数据混合传输的场景，本实施例对此不作具体限定。该数据混合传输装置由DMA控制器执行，DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连，如图5所示，该数据混合传输装置包括：描述符的获取与存储模块310和数据读写模块320。

其中，描述符的获取与存储模块310，用于获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，描述符中数据的读取方和写入方为从核阵列或主存储器；数据读写模块320，用于在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方。

本发明实施例的技术方案，通过DMA控制器获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，相应的描述符中数据的读取方和写入方为从核阵列或主存储器，在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方，解决了现有众核系统无法实现由主核控制的从核阵列与从核阵列之间的数据搬运，也无法实现由从核控制的主存与主存之间的数据搬运的问题，在众核场景中实现了由主核或者从核控制实现的，从任意方向指向任意方向的数据搬运，丰富了现有众核系统中的数据搬运形式，提高了数据搬运的灵活性。

可选的，描述符的获取与存储模块310，具体包括：

主核描述符获取单元，用于通过与主核网络相连的接收端口，接收主核配置队列信息，并根据主核配置队列信息，对本地存储的多个主核队列的属性进行配置；其中，多个主核队列与主存储器中的多个主存队列具有对应关系，各主存队列用于存储各主核控制产生的描述符；按照预设的主核队列仲裁规则，仲裁确定目标主核队列，并根据目标主核队列的队列描述信息，从与目标主核队列对应的目标主存队列中获取主核控制产生的描述符。

从核描述符获取单元，用于通过与从核队列相连的接收端口，接收从核控制产生的描述符。

可选的，将描述符进行本地存储，主核描述符获取单元或从核描述符获取单元，具体用于：将获取的描述符存储在本地的第一SRAM中，并获取该描述符在第一SRAM中的存储地址；在描述符中识别至少一个关键字段，并将描述符的存储地址加入至与关键字段匹配的描述符地址队列中。

可选的，按照预设的描述符获取方式本地获取目标描述符，主核描述符获取单元或从核描述符获取单元，具体用于：按照预设的描述符地址队列仲裁规则，仲裁确定目标描述符地址队列；从目标描述符地址队列中获取目标描述符地址，并从第一SRAM中获取与目标描述符地址对应的目标描述符。

可选的，在描述符中识别至少一个关键字段，并将描述符的存储地址加入至与关键字段匹配的描述符地址队列中，具体用于：在描述符中识别目标描述符控制产生方和目标读取方；在由描述符控制产生方和读取方共同确定的四个描述符地址队列中，识别与目标描述符控制产生方和目标读取方对应的描述符地址队列；在识别到的描述符地址队列中，加入描述符的存储地址。

可选的，数据读写模块320，具体包括：通过第一拆包控制器从第一类描述符地址队列中获取第一目标描述符地址，通过第二拆包控制器从第二类描述符地址队列中获取第二目标描述符地址；其中，第一拆包控制器与读取方为从核阵列的两个第一类描述符地址队列相连，第二拆包控制器与读取方为主存储器的两个第二类描述符地址队列相连；通过第一拆包控制器获取与第一目标描述符地址匹配的第一目标描述符，并通过第二拆包控制器获取与第二目标描述符地址匹配的第二目标描述符；在通过与从核阵列相连的读写端口，在从核阵列中获取与第一目标描述符匹配的数据存储于本地的第二SRAM中的同时，通过与主存储器相连的读写端口，在主存储器中获取与第二目标描述符匹配的数据存储于本地的第三SRAM中；从第二SRAM或者第三SRAM中获取各数据，并通过与各数据的写入方相连的读写端口，将各数据写入至匹配的写入方。

本发明实施例所提供的数据混合传输装置可执行本发明任意实施例所提供的数据混合传输方法，具备执行方法相应的功能模块和有益效果。

实施例四

图6示出了可以用来实施本发明的实施例的DMA控制器10的结构示意图。DMA控制器旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。DMA控制器还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备（如头盔、眼镜、手表等）和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。

如图6所示，DMA控制器10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器（ROM）12、随机访问存储器（RAM）13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器（ROM）12中的计算机程序或者从存储单元18加载到随机访问存储器（RAM）13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储DMA控制器10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出（I/O）接口15也连接至总线14。

DMA控制器10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许DMA控制器10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如本发明各实施例所述的数据混合传输方法。

也即，获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，描述符中数据的读取方和写入方为从核阵列或主存储器；在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方。

在一些实施例中，众核系统中的数据混合传输可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到DMA控制器10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的众核系统中的数据混合传输的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行如本发明各实施例所述的数据混合传输方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在DMA控制器上实施此处描述的系统和技术，该DMA控制器具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给DMA控制器。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）、区块链网络和互联网。

计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

实施例五

图7为本发明实施例五提供的一种数据混合传输系统的结构示意图。该数据混合传输系统包括如本发明实施例三所述的DMA控制器，该DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连。如图7所示，该数据混合传输系统具体包括：多个主核，主核网络，主存储器，DMA控制器以及从核阵列。

其中，多个主核通过主核网络进行两两通信；多个从核组成从核阵列进行两两通信。主存储器可以用于存储各主核控制产生的描述符；DMA控制器的两个Slave口（简称S口），也即接收端口，用于分别接收主核队列配置信息和从核描述符；两个Master口（简称M口），也即，读写端口，用于分别对从核阵列和主存储器进行读写操作。在本实施例提供的数据混合传输系统中，DMA控制器执行上文所描述的各个方法和处理，例如本发明各实施例所述的数据混合传输系统中的数据混合传输方法。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (7)

1.一种数据混合传输方法，由直接访问存储DMA控制器执行，其特征在于，DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连，该方法包括：

获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，描述符中数据的读取方和写入方为从核阵列或主存储器；

在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方；

其中，将描述符进行本地存储，包括：

将获取的描述符存储在本地的第一SRAM中，并获取该描述符在所述第一SRAM中的存储地址；

在所述描述符中识别至少一个关键字段，并将所述描述符的存储地址加入至与所述关键字段匹配的描述符地址队列中；

按照预设的描述符获取方式本地获取目标描述符，包括：

按照预设的描述符地址队列仲裁规则，仲裁确定目标描述符地址队列；从目标描述符地址队列中获取目标描述符地址，并从第一SRAM中获取与目标描述符地址对应的目标描述符；

其中，在所述描述符中识别至少一个关键字段，并将所述描述符的存储地址加入至与所述关键字段匹配的描述符地址队列中，包括：

在所述描述符中识别目标描述符控制产生方和目标读取方；

在由描述符控制产生方和读取方共同确定的四个描述符地址队列中，识别与所述目标描述符控制产生方和目标读取方对应的描述符地址队列；

在识别到的描述符地址队列中，加入所述描述符的存储地址；

其中，按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方，包括：

通过第一拆包控制器从第一类描述符地址队列中获取第一目标描述符地址，通过第二拆包控制器从第二类描述符地址队列中获取第二目标描述符地址；

其中，第一拆包控制器与读取方为从核阵列的两个第一类描述符地址队列相连，第二拆包控制器与读取方为主存储器的两个第二类描述符地址队列相连；

通过第一拆包控制器获取与第一目标描述符地址匹配的第一目标描述符，并通过第二拆包控制器获取与第二目标描述符地址匹配的第二目标描述符；在通过与从核阵列相连的读写端口，在从核阵列中获取与第一目标描述符匹配的数据存储于本地的第二SRAM中的同时，通过与主存储器相连的读写端口，在主存储器中获取与第二目标描述符匹配的数据存储于本地的第三SRAM中；

从第二SRAM或者第三SRAM中获取各数据，并通过与各数据的写入方相连的读写端口，将各数据写入至匹配的写入方。

2.根据权利要求1所述的方法，其特征在于，获取主核控制产生的，用于实现数据搬运的描述符，包括：

通过与主核网络相连的接收端口，接收主核配置队列信息，并根据主核配置队列信息，对本地存储的多个主核队列的属性进行配置；

其中，多个主核队列与主存储器中的多个主存队列具有对应关系，各主存队列用于存储各主核控制产生的描述符；

按照预设的主核队列仲裁规则，仲裁确定目标主核队列，并根据目标主核队列的队列描述信息，从与目标主核队列对应的目标主存队列中获取主核控制产生的描述符。

3.根据权利要求1所述方法，其特征在于，获取从核控制产生的，用于实现数据搬运的描述符包括：

通过与从核队列相连的接收端口，接收从核控制产生的描述符。

4.一种数据混合传输装置，由DMA控制器执行，其特征在于，DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连，该装置包括：

描述符的获取与存储模块，用于获取主核或从核控制产生的，用于实现数据搬运的描述符，并将描述符进行本地存储，描述符中数据的读取方和写入方为从核阵列或主存储器；

数据读写模块，用于在按照预设的描述符获取方式本地获取目标描述符后，通过与目标描述符中的读取方相连的读写端口获取该读取方中存储的数据，并将该数据通过与目标描述符中的写入方相连的读写端口写入至该写入方；

其中，所述描述符的获取与存储模块，具体包括：主核描述符获取单元和从核描述符获取单元；所述主核描述符获取单元或所述从核描述符获取单元，具体用于：将获取的描述符存储在本地的第一SRAM中，并获取该描述符在第一SRAM中的存储地址；在描述符中识别至少一个关键字段，并将描述符的存储地址加入至与关键字段匹配的描述符地址队列中；按照预设的描述符地址队列仲裁规则，仲裁确定目标描述符地址队列；从目标描述符地址队列中获取目标描述符地址，并从第一SRAM中获取与目标描述符地址对应的目标描述符；

所述描述符的获取与存储模块，具体用于：在描述符中识别目标描述符控制产生方和目标读取方；在由描述符控制产生方和读取方共同确定的四个描述符地址队列中，识别与目标描述符控制产生方和目标读取方对应的描述符地址队列；在识别到的描述符地址队列中，加入描述符的存储地址；

所述数据读写模块，具体用于：通过第一拆包控制器从第一类描述符地址队列中获取第一目标描述符地址，通过第二拆包控制器从第二类描述符地址队列中获取第二目标描述符地址；其中，第一拆包控制器与读取方为从核阵列的两个第一类描述符地址队列相连，第二拆包控制器与读取方为主存储器的两个第二类描述符地址队列相连；通过第一拆包控制器获取与第一目标描述符地址匹配的第一目标描述符，并通过第二拆包控制器获取与第二目标描述符地址匹配的第二目标描述符；在通过与从核阵列相连的读写端口，在从核阵列中获取与第一目标描述符匹配的数据存储于本地的第二SRAM中的同时，通过与主存储器相连的读写端口，在主存储器中获取与第二目标描述符匹配的数据存储于本地的第三SRAM中；从第二SRAM或者第三SRAM中获取各数据，并通过与各数据的写入方相连的读写端口，将各数据写入至匹配的写入方。

5.一种DMA控制器，其特征在于，DMA控制器通过多个端口分别与众核系统中的主核网络、从核阵列和主存储器相连；

所述DMA控制器包括：

至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-3中任一项所述的数据混合传输方法。

6.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-3中任一项所述的数据混合传输方法。

7.一种数据混合传输系统，其特征在于，包括：如权利要求5所述的DMA控制器。