CN116156996A - 一种磁传感器及其制作方法 - Google Patents

Abstract

本申请公开了一种磁传感器，包括设有底电极的芯片和设于芯片上的器件组，器件组包括与底电极电连接的第一磁隧道结器件；设于第一磁隧道结器件上方的导线层；设于导线层上表面、依次层叠的第二磁隧道结器件和第二掩膜层，第一磁隧道结器件和第二磁隧道结器件中参考层的磁矩方向平行且相反；设于第二掩膜层上表面的顶电极；与导线层连接的信号引出部。第一磁隧道结器件和第二磁隧道结器件在垂直方向上分布，可以减小磁传感器的面积，且两个磁隧道结器件中参考层的磁矩方向平行且相反，使得两个器件的电阻在相同磁场作用下的变化相反，即通过在同一芯片上形成第一磁隧道结器件和第二磁隧道结器件，即可形成惠斯通半桥，不需要特殊工艺，非常简单。

Description

一种磁传感器及其制作方法

技术领域

本申请涉及磁传感器技术领域，特别是涉及一种磁传感器及其制作方法。

背景技术

目前，磁传感器基本上利用磁隧道结(Magnetic Tunneling Junction，MTJ)的隧穿磁阻效应(Tunneling Magnetoresistance，TMR)制备，并将其设置成惠斯通电桥(全桥或者半桥)的形式，以提高感应磁场的灵敏度。

现有的磁传感器在制备时需要先制备具有特定的电阻-磁场变化模式的MTJ器件，然后通过串联多个相同的MTJ器件以形成惠斯通电桥的单臂。由于惠斯通电桥的工作原理要求不同桥臂的器件输出信号随着外磁场变化趋势要相反。为了实现全桥或者半桥的形式，需要同时得到具有相反的电阻-磁场变化模式的MTJ器件并集成到一起，以形成惠斯通电桥的不同单臂。

目前一次工艺流程只能制备输出信号变化趋势相同的MTJ器件，要得到具有相反电阻-磁场变化模式的MTJ器件可以有两种方式，一种是设计两道MTJ生长工艺，在芯片的不同位置沉积MTJ器件，得到相反特性的MTJ器件，磁传感器的面积较大，工艺步骤较多、比较复杂；另一种是仅用一道MTJ生长工艺，生长相同的MTJ器件，针对芯片不同区域的MTJ器件在相反方向的磁场中磁化或者退火以得到相反特性的MTJ器件，导致磁传感器的面积较大，且难以精确控制磁场范围。

因此，如何解决上述技术问题应是本领域技术人员重点关注的。

发明内容

本申请的目的是提供一种磁传感器及其制作方法，以减小磁传感器的面积，简化工艺流程。

为解决上述技术问题，本申请提供磁传感器，包括设有底电极的芯片，和设于所述芯片上的器件组，所述器件组包括：

与所述底电极电连接的第一磁隧道结器件；

设于所述第一磁隧道结器件上方的导线层；

设于所述导线层上表面、依次层叠的第二磁隧道结器件和第二掩膜层，所述第一磁隧道结器件和所述第二磁隧道结器件中参考层的磁矩方向平行且相反；

设于所述第二掩膜层上表面的顶电极；

与所述导线层连接的信号引出部。

可选的，所述第一磁隧道结器件和所述第二磁隧道结器件的长轴方向相同。

可选的，所述第一磁隧道结器件和所述第二磁隧道结器件的形状为椭圆柱。

可选的，还包括：

设于所述第一磁隧道结器件上表面的第一掩膜层；

设于所述第一磁隧道结器件周围且与所述第一掩膜层齐平的第一绝缘层。

可选的，还包括：

设于所述第二磁隧道结器件周围且与所述第二掩膜层齐平的第二绝缘层；所述信号引出部贯穿所述第二绝缘层。

可选的，当所述器件组的数量为多个时，多个所述器件组形成惠斯通半桥，惠斯通半桥中第一预设数量个所述第一磁隧道结器件串联，第二预设数量个所述第二磁隧道结器件串联，所述第一预设数量和所述第二预设数量均小于所述器件组的数量。

可选的，所述器件组的数量为多个时，多个所述器件组形成惠斯通全桥，惠斯通全桥包括并联的第一半桥和第二半桥，所述第一半桥和所述第二半桥中第三预设数量个所述第一磁隧道结器件串联，第四预设数量个所述第二磁隧道结器件串联。

本申请还提供一种磁传感器制作方法，包括：

在芯片上形成底电极；

在所述底电极上表面制备与所述底电极电连接的第一磁隧道结器件；

在所述第一磁隧道结器件上方形成导线层；

在所述导线层上表面制备依次层叠的第二磁隧道结器件和第二掩膜层；

在所述第二掩膜层上表面形成顶电极；

制备与所述导线层连接的信号引出部；

使用第一磁场对所述第一磁隧道结器件和所述第二磁隧道结器件进行磁化处理，使所述第一磁隧道结器件和所述第二磁隧道结器件中参考层的磁矩方向平行且相同；

使用与所述第一磁场方向相反、大小不等的第二磁场对所述第一磁隧道结器件或所述第二磁隧道结器件进行磁化处理，使被所述第二磁场磁化的器件的参考层的磁矩方向与未被所述第二磁场磁化的器件的参考层的磁矩方向平行且相反，得到磁传感器。

可选的，在所述底电极上表面制备与所述底电极电连接的第一磁隧道结器件包括：

在所述底电极上表面制备待处理第一磁隧道结器件，并在所述待处理第一磁隧道结器件上表面形成第一掩膜层；

以所述第一掩膜层作为掩膜，刻蚀所述待处理第一磁隧道结器件，形成所述第一磁隧道结器件。

可选的，在刻蚀待处理导线层形成所述导线层时，刻蚀停止至所述待处理导线层的上表面。

本申请所提供的一种磁传感器，包括设有底电极的芯片，和设于所述芯片上的器件组，所述器件组包括：与所述底电极电连接的第一磁隧道结器件；设于所述第一磁隧道结器件上方的导线层；设于所述导线层上表面、依次层叠的第二磁隧道结器件和第二掩膜层，所述第一磁隧道结器件和所述第二磁隧道结器件中参考层的磁矩方向平行且相反；设于所述第二掩膜层上表面的顶电极；与所述导线层连接的信号引出部。

可见，本申请磁传感器中的器件组直接设置在芯片上，器件组中的第一磁隧道结器件和第二磁隧道结器件在垂直方向上分布，可以减小磁传感器的面积；第一磁隧道结器件和第二磁隧道结器件中参考层的磁矩方向平行且相反，使得第一磁隧道结器件和所述第二磁隧道结器件的电阻在相同磁场作用下电阻的变化相反，即通过在同一芯片上形成第一磁隧道结器件和第二磁隧道结器件，即可形成惠斯通半桥，不需要特殊设备或工艺，非常简单。

此外，本申请还提供一种具有上述优点的磁传感器制作方法。

附图说明

为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例所提供的一种磁传感器的结构示意图；

图2为本申请实施例中芯片与z轴的关系示意图；

图3为本申请实施例中第一磁隧道结器件和第二磁隧道结器件在一种磁场作用下电阻变化示意图；

图4为本申请实施例中第一磁隧道结器件和第二磁隧道结器件在另一种磁场作用下电阻变化示意图；

图5为本申请实施例所提供的一种磁传感器中惠斯通半桥的结构示意图；

图6为本申请实施例所提供的一种磁传感器制作方法的流程图；

图7至图21为本申请实施例所提供的一种磁传感器制作工艺流程图；

图22为两个惠斯通半桥并联形成惠斯通全桥的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，目前的磁传感器在制作时为了得到具有相反的电阻-磁场变化模式的MTJ器件，将两种不同电阻特性的MTJ器件分别在两块芯片上制备，并将两块芯片进行封装，导致磁传感器的面积较大；当在同一块芯片上制备不同电阻特性的MTJ器件时，需要设计两道MTJ生长工艺得到相反特性的MTJ器件，工艺步骤较多、比较复杂，或者，用一道MTJ生长工艺在芯片不同区域生长相同的MTJ器件，再通过处理形成相反特性的MTJ器件，导致磁传感器的面积较大，且难以精确控制磁场范围。

有鉴于此，本申请提供了一种磁传感器，请参考图1，包括设有底电极1的芯片，和设于所述芯片上的器件组，所述器件组包括：

与所述底电极1电连接的第一磁隧道结器件2；

设于所述第一磁隧道结器件2上方的导线层5；

设于所述导线层5上表面、依次层叠的第二磁隧道结器件6和第二掩膜层7，所述第一磁隧道结器件2和所述第二磁隧道结器件6中参考层的磁矩方向平行且相反；

设于所述第二掩膜层7上表面的顶电极9；

与所述导线层连接的信号引出部10。

可选的，磁传感器还包括：

设于所述第一磁隧道结器件2上表面的第一掩膜层3；

设于所述第一磁隧道结器件2周围且与所述第一掩膜层3齐平的第一绝缘层4。相应的，导线层5位于所述第一掩膜层3和所述第一绝缘层4上表面。

设于所述第二磁隧道结器件6周围且与所述第二掩膜层7齐平的第二绝缘层8；所述信号引出部10贯穿所述第二绝缘层8。

其中，所述第一绝缘层4包括：

设于所述第一磁隧道结器件2周围的第一绝缘单元层41；

设于所述第一绝缘单元层外表面的第二绝缘单元层42。

第一绝缘单元层的材料可以为氮化硅，第二绝缘单元层可以为二氧化硅或者氮氧化硅等氧化物绝缘层。

所述第二绝缘层8包括：

设于所述第二磁隧道结器件6周围的第三绝缘单元层81；

设于所述第三绝缘单元层外表面的第四绝缘单元层82。

第三绝缘单元层的材料可以为氮化硅，第四绝缘单元层可以为二氧化硅或者氮氧化硅等氧化物绝缘层。

第一掩膜层3和第二掩膜层7导电膜层，材料可以为钽、氮化钽、氮化钛中的任一种等。

第一磁隧道结器件2包括由下至上层叠的晶种层21、第一钉扎层22、第一耦合层23、第一参考层24、第一势垒层25、第一自由层26、第一覆盖层27，第二磁隧道结器件6包括由下至上层叠的第二自由层61、第二势垒层62、第二参考层63、第二耦合层64、第二钉扎层65和第二覆盖层66。

晶种层21的材料包括但不限于钌、铂、镍铬合金；第一钉扎层22和第二钉扎层65可以为不同组分的钴铁硼合金、钴、钴/铂多层膜、钴/镍多层膜等，其中，当为多层膜结构时，第一钉扎层22和第二钉扎层65中重复次数可以不同或者相同；第一耦合层23和第二耦合层64的材料包括但不限于钌、铱、铑；第一势垒层25和第二势垒层62的材料可以为氧化镁、氧化铝、氧化镓镁等；第一参考层24和第二参考层63的材料可以为不同成分的钴铁硼合金；第一自由层26和第一自由层26材料可以是不同组分的钴铁硼合金及相关材料，第一自由层26和第二自由层61厚度在1.5纳米～3纳米之间；第一覆盖层27和第二覆盖层66的材料可以为氧化镁、钽、钨、钼、不同组分的钴铁硼合金、钌、钽、钌/钽多层膜等。第一势垒层25和第二势垒层62的厚度由第一磁隧道结器件2和第二磁隧道结器件6的宽度和惠斯通电桥单臂所需电阻决定，一般的，第一势垒层25和第二势垒层62的厚度在1纳米～3纳米之间。

第一自由层26和第二自由层61具有面内的磁各向异性，第一耦合层23、第二耦合层64、第一势垒层25、第二势垒层62、晶种层21、第一覆盖层27和第二覆盖层66没有磁性，第一钉扎层22、第二钉扎层65、第一参考层24和第二参考层63具有面外的磁各向异性。

第一磁隧道结器件2和第二磁隧道结器件6中参考层的磁矩方向平行且相反，即第一参考层24与第二参考层63的磁矩方向平行且相反，从而使得第一磁隧道结器件2和第二磁隧道结器件6在相同磁场作用下电阻变化相反。第一钉扎层22和第二钉扎层65的磁矩方向相反，可以通过施加大小不同、方向相反但垂直于芯片平面的磁场进行磁化来实现，由于层间耦合作用，第一参考层24和第二参考层63的磁矩方向分别与第一钉扎层22和第二钉扎层65相反，所以第一参考层24和第二参考层63的磁矩方向也相反。

当第一参考层24与第二参考层63在垂直于芯片表面的磁场下翻转时，第一磁隧道结器件2和第二磁隧道结器件6的电阻与磁场的变化模式相反，从而实现惠斯通半电桥。

请参考图2和图3，z轴垂直于芯片表面，当磁场方向是-z时，第一磁隧道结器件2和第二磁隧道结器件6中具有磁性的各个层的磁矩方向如图3中所示，此时，第一磁隧道结的自由层磁矩与第一参考层24磁矩处于平行状态，表现为低电阻值，第二磁隧道结的自由层磁矩与第二参考层63磁矩处于反平行状态，表现高低电阻值；当磁场方向转为+z时，第一磁隧道结的自由层磁矩与第一参考层24磁矩处于反平行状态，表现为高电阻值，第二磁隧道结的自由层磁矩与第二参考层63磁矩处于平行状态，表现低电阻值；从而实现了同一个结构中的两种相反的电阻-磁场响应模式，旋即原位实现了一个惠斯通电桥的半桥结构。此时磁传感器可以感应z方向的磁场，即垂直于芯片上表面方向。

请参考图4，当磁场方向与z轴垂直，例如平行于x轴或者y轴，第一磁隧道结器件2和第二磁隧道结器件6中具有磁性的各个层的磁矩方向如图4中所示，当第一磁隧道结的自由层磁矩与第一参考层24磁矩处于平行状态，表现为低电阻值，第二磁隧道结的自由层磁矩与第二参考层63磁矩处于反平行状态，表现高低电阻值；当磁场方向转180°后，第一磁隧道结的自由层磁矩与第一参考层24磁矩处于反平行状态，表现为高电阻值，第二磁隧道结的自由层磁矩与第二参考层63磁矩处于平行状态，表现低电阻值。此时磁传感器可以感应x和y方向的磁场，即平行于芯片上表面方向。

第二磁隧道结器件6与第一磁隧道结器件2在垂直于芯片方向上既可以重叠，也可以不重叠，本申请中不做限定。当重叠时，也并不会影响信号的引出。

需要说明的是，本申请中对第一磁隧道结器件2和第二磁隧道结器件6的形状不做限定，可自行设置。所述第一磁隧道结器件2和所述第二磁隧道结器件6的长轴方向相同。例如，第一磁隧道结器件2和第二磁隧道结器件6的形状可以为圆柱状，或者椭圆柱。当为圆柱状时，第一磁隧道结器件2和第二磁隧道结器件6的宽度即为直径，当为椭圆柱时，第一磁隧道结器件2和第二磁隧道结器件6的宽度为长径或者短径。椭圆柱的长轴宽度一般在1微米～20微米之间，短轴宽度一般在0.1微米～10微米；圆柱状器件直径一般在0.1微米～10微米。

进一步的，所述第一磁隧道结器件2和所述第二磁隧道结器件6的形状为椭圆柱，且第一磁隧道结器件2和所述第二磁隧道结器件6的长轴方向相同。例如，第一磁隧道结器件2和所述第二磁隧道结器件6的长轴方向都与z轴平行，或者都与x轴平行。

第一磁隧道结器件2和第二磁隧道结器件6的宽度的绝对值由惠斯通电桥所需的电阻值决定，宽度差值由信号引出部10的宽度(直径)决定。

导线层5为金属导线层，导线层5的厚度可以在1纳米～100纳米之间，所述金属导线层的材料为钴、钨、钌、钼、钽中的任一种或任意组合。

所述底电极1的材料可以为氮化钽或者氮化钛等等，顶电极9的材料也可以是氮化钽、氮化钛等。

本申请磁传感器中的器件组直接设置在芯片上，器件组中的第一磁隧道结器件2和第二磁隧道结器件6在垂直方向上分布，可以减小磁传感器的面积；第一磁隧道结器件2和第二磁隧道结器件6之间设置有导线层5，信号引出部10与导线层5连接，第一磁隧道结器件2和第二磁隧道结器件6中参考层的磁矩方向平行且相反，使得第一磁隧道结器件2和所述第二磁隧道结器件6的电阻在相同磁场作用下电阻的变化相反，即通过在同一芯片上形成第一磁隧道结器件2和第二磁隧道结器件6，并设置第一掩膜层3、第一绝缘层4、第二掩膜层7和第二绝缘层8，即可形成惠斯通半桥，不需要特殊设备或工艺，非常简单。

在上述实施例的基础上，在本申请的一个实施例中，当所述器件组的数量为多个时，多个所述器件组形成惠斯通半桥，惠斯通半桥中第一预设数量个所述第一磁隧道结器件2串联，第二预设数量个所述第二磁隧道结器件6串联，所述第一预设数量和所述第二预设数量均小于所述器件组的数量。

本申请中对第一预设数量和第二预设数量不做限定，可自行设置。

可以通过预设的金属布线实现多个第一磁隧道结器件2串联，多个第二磁隧道结器件6串联，以器件组的数量为5个为例，形成的惠斯通半桥如图5所示，从左起，左边三个器件组中的第一磁隧道结器件2串联，从右起，右边三个器件组中的第二磁隧道结器件6串联，信号从中间的器件组中的信号引出部10输出。

在上述实施例的基础上，在本申请的一个实施例中，所述器件组的数量为多个时，多个所述器件组形成惠斯通全桥，惠斯通全桥包括并联的第一半桥和第二半桥，所述第一半桥和所述第二半桥中第三预设数量个所述第一磁隧道结器件2串联，第四预设数量个所述第二磁隧道结器件6串联。

本申请中对第三预设数量和第四预设数量不做限定，可自行设置。

第一半桥和第二半桥的结构示意图可以参考图4，需要注意的是，当第一半桥和第二半桥并联时，第一半桥和第二半桥总体通过头尾相接的方式并联，如图22所示。

本申请还提供一种磁传感器制作方法，请参考图6，该方法包括：

步骤S101：在芯片上形成底电极。

步骤S102：在所述底电极上表面制备与所述底电极电连接的第一磁隧道结器件。

可选的，本步骤包括：

步骤S1021：在所述底电极上表面制备待处理第一磁隧道结器件，并在所述待处理第一磁隧道结器件上表面形成第一掩膜层；

本步骤请参考图7，先制备待处理第一磁隧道结器件2’，然后在上表面制备待处理第一掩膜层，并对待处理第一掩膜层进行光刻和刻蚀得到第一掩膜层3。

待处理第一磁隧道结器件2’包括由下至上依次层叠的晶种层、第一钉扎层、第一耦合层、第一参考层、第一势垒层、第一自由层、第一覆盖层。

步骤S1022：以所述第一掩膜层作为掩膜，刻蚀所述待处理第一磁隧道结器件，形成所述第一磁隧道结器件。

可选的，刻蚀待处理第一磁隧道结器件，形成第一磁隧道结器件包括：

采用干法刻蚀，刻蚀待处理第一磁隧道结器件，形成第一磁隧道结器件。其中干法刻蚀可以为离子束刻蚀，或者反应离子刻蚀。待处理第一磁隧道结器件的刻蚀方式还可以采用湿法刻蚀，本申请中不进行具体限定。本步骤中在刻蚀时，刻蚀停止在底电极所在界面，或者超过界面1纳米～10纳米。

形成第一磁隧道结器件2后的示意图请参考图8。

可选的，在第一磁隧道结器件之后还包括：在第一磁隧道结器件周围形成第一绝缘层，第一绝缘层与第一掩膜层上表面齐平，具体包括：

步骤S201：在第一磁隧道结器件周围形成第一绝缘单元层41，如图9所示；

步骤S202：在第一绝缘单元层41的外表面形成第二绝缘单元层42，如图10所示；

步骤S203：使用化学机械平坦法磨平第一绝缘单元层和第二绝缘单元层上表面至第一掩模层露出，如图11所示。

步骤S103：在所述第一磁隧道结器件上方形成导线层。

步骤S104：在所述导线层上表面制备依次层叠的第二磁隧道结器件和第二掩膜层。

本步骤请参考图12至图14，在第一掩膜层和第一绝缘层上表面形成待处理导线层5’，在待处理导线层5’的上表面制备待处理第二磁隧道结器件，可选的，在待处理第二磁隧道结器件上表面制备待处理第二掩膜层，并对待处理第二掩膜层进行光刻和刻蚀得到第二掩膜层7，以第二掩膜层7作为掩膜，刻蚀待处理第二磁隧道结器件，形成第二磁隧道结器件。

待处理第二磁隧道结器件包括由下至上层叠的第二自由层、第二势垒层、第二参考层、第二耦合层、第二钉扎层和第二覆盖层。

刻蚀待处理第二磁隧道结器件的方式可以为离子束刻蚀，或者反应离子刻蚀。

可选的，形成第二磁隧道结器件之后还包括：

在第二磁隧道结器件周围形成第三绝缘单元层81，如图15所示；

在第三绝缘单元层81的外表面形成第四绝缘单元层82，如图16所示；

使用化学机械平坦法磨平第三绝缘单元层81和第四绝缘单元层82上表面，至第二掩模层露出，形成预处理第二绝缘层，如图17所示；

在第二掩膜层和预处理第二绝缘层的上表面形成待处理第三掩膜层，并根据金属布线图案进行光刻和刻蚀形成第三掩膜层11，如图18所示，然后对预处理第二绝缘层和待处理导线层进行刻蚀，形成第二绝缘层和导线层5，如图19所示。

可选的，刻蚀预处理第二绝缘层和待处理导线层时，刻蚀停止至待处理导线层的上表面，也即刻蚀停止至待处理导线层与第二绝缘层的界面。但是本申请对此并不做具体限定，作为另一种实施方式，刻蚀预处理第二绝缘层和待处理导线层时，刻蚀超过待处理导线层与第二绝缘层的界面，待处理导线层的刻蚀深度在1纳米～30纳米之间。

步骤S105：在所述第二掩膜层上表面形成顶电极。

请参考图20和图21，先在第三掩膜层上形成层间氧化物绝缘层12，然后采用化学机械平坦法磨平至第二掩模层7露出，并在第二掩模层7上形成顶电极。

步骤S106：制备与所述导线层连接的信号引出部。

通孔的制作方式可以采用大马士革法，然后在通孔中沉积金属形成信号引出部，得到如图1所示的结构示意图，信号引出部与导线层电连通。

步骤S107：使用第一磁场对所述第一磁隧道结器件和所述第二磁隧道结器件进行磁化处理，使所述第一磁隧道结器件和所述第二磁隧道结器件中参考层的磁矩方向平行且相同。

步骤S108：使用与所述第一磁场方向相反、大小不等的第二磁场对所述第一磁隧道结器件或所述第二磁隧道结器件进行磁化处理，使被所述第二磁场磁化的器件的参考层的磁矩方向与未被所述第二磁场磁化的器件的参考层的磁矩方向平行且相反，得到磁传感器。

现有技术中是针对芯片不同区域的MTJ器件在相反方向的磁场中磁化或者退火，得到相反特性的MTJ器件，磁场范围难以精确控制，而本申请中采用两个方向相反、大小不等的磁场分两次对芯片上的所有器件进行磁化处理，从而得到相反特性的第一磁隧道结器件和第二磁隧道结器件，非常简单方便，同时还可以减小磁传感器的面积。

上述实施例中是以一个器件组为例进行阐述的，当器件的数量为多个时，通过设置布线可以将多个器件组形成惠斯通半桥和全桥的形式。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

以上对本申请所提供的磁传感器及其制作方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (10)

1.一种磁传感器，其特征在于，包括设有底电极的芯片，和设于所述芯片上的器件组，所述器件组包括：

与所述底电极电连接的第一磁隧道结器件；

设于所述第一磁隧道结器件上方的导线层；

设于所述导线层上表面、依次层叠的第二磁隧道结器件和第二掩膜层，所述第一磁隧道结器件和所述第二磁隧道结器件中参考层的磁矩方向平行且相反；

设于所述第二掩膜层上表面的顶电极；

与所述导线层连接的信号引出部。

2.如权利要求1所述的磁传感器，其特征在于，所述第一磁隧道结器件和所述第二磁隧道结器件的长轴方向相同。

3.如权利要求2所述的磁传感器，其特征在于，所述第一磁隧道结器件和所述第二磁隧道结器件的形状为椭圆柱。

4.如权利要求1所述的磁传感器，其特征在于，还包括：

设于所述第一磁隧道结器件上表面的第一掩膜层；

设于所述第一磁隧道结器件周围且与所述第一掩膜层齐平的第一绝缘层。

5.如权利要求1所述的磁传感器，其特征在于，还包括：

设于所述第二磁隧道结器件周围且与所述第二掩膜层齐平的第二绝缘层；所述信号引出部贯穿所述第二绝缘层。

6.如权利要求1至5任一项所述的磁传感器，其特征在于，当所述器件组的数量为多个时，多个所述器件组形成惠斯通半桥，惠斯通半桥中第一预设数量个所述第一磁隧道结器件串联，第二预设数量个所述第二磁隧道结器件串联，所述第一预设数量和所述第二预设数量均小于所述器件组的数量。

7.如权利要求1至5任一项所述的磁传感器，其特征在于，所述器件组的数量为多个时，多个所述器件组形成惠斯通全桥，惠斯通全桥包括并联的第一半桥和第二半桥，所述第一半桥和所述第二半桥中第三预设数量个所述第一磁隧道结器件串联，第四预设数量个所述第二磁隧道结器件串联。

8.一种磁传感器制作方法，其特征在于，包括：

在芯片上形成底电极；

在所述底电极上表面制备与所述底电极电连接的第一磁隧道结器件；

在所述第一磁隧道结器件上方形成导线层；

在所述导线层上表面制备依次层叠的第二磁隧道结器件和第二掩膜层；

在所述第二掩膜层上表面形成顶电极；

制备与所述导线层连接的信号引出部；

使用第一磁场对所述第一磁隧道结器件和所述第二磁隧道结器件进行磁化处理，使所述第一磁隧道结器件和所述第二磁隧道结器件中参考层的磁矩方向平行且相同；

使用与所述第一磁场方向相反、大小不等的第二磁场对所述第一磁隧道结器件或所述第二磁隧道结器件进行磁化处理，使被所述第二磁场磁化的器件的参考层的磁矩方向与未被所述第二磁场磁化的器件的参考层的磁矩方向平行且相反，得到磁传感器。

9.如权利要求8所述的磁传感器制作方法，其特征在于，在所述底电极上表面制备与所述底电极电连接的第一磁隧道结器件包括：

在所述底电极上表面制备待处理第一磁隧道结器件，并在所述待处理第一磁隧道结器件上表面形成第一掩膜层；

以所述第一掩膜层作为掩膜，刻蚀所述待处理第一磁隧道结器件，形成所述第一磁隧道结器件。

10.如权利要求8或9所述的磁传感器制作方法，其特征在于，在刻蚀待处理导线层形成所述导线层时，刻蚀停止至所述待处理导线层的上表面。

Images