CN116155404B - 阵列天线幅相校正方法、校正单元、校正系统及存储介质 - Google Patents

Abstract

本发明提供了一种阵列天线幅相校正方法、校正单元、校正系统及存储介质，在阵列天线接收到外部信源发出的第一校正信号时，计算其波达方向误差并指示处理模块发出第二校正信号，得到第三校正信号；根据第一校正信号的波达方向误差和预先建立的第一神经网络，确定耦合校正因子；其中，第一神经网络用于表示波达方向与幅相误差之间的耦合关系；根据第二校正信号和第三校正信号，确定自校正因子；根据耦合校正因子和自校正因子，确定阵列天线的幅相误差校正值。通过在自校正的基础上，考虑波达方向与幅相误差之间的耦合关系，对幅相误差进行进一步的校正，避免校正过程中受到其他因素的影响，从而有效提供幅相误差校正的稳定性。

Description

阵列天线幅相校正方法、校正单元、校正系统及存储介质

技术领域

本发明属于通信技术领域，尤其涉及一种阵列天线幅相校正方法、校正单元、校正系统及存储介质。

背景技术

阵列天线在工作过程中需要应用到空间谱估计和数字波束形成技术，这两项技术受阵列天线各通道的幅相一致性的影响较大，因此需要计算幅相误差，从而对各通道的幅度和相位进行校正，保证各通道的幅相一致性。

现有技术中通常使用有源校正和盲校正两种校正方法进行幅相误差校正，但有源校正方法需要设置多个已知的外部信源或者使阵列天线旋转，校正成本较高，且不易于实现，还容易引入额外的幅相噪声，而盲校正方法在阵列通道和参考通道存在相对时间延迟，或者在阵列通道和参考通道有加性噪声时，校正的准确度很低。因此，现有技术中的幅相校正方法的校正稳定性较低。

发明内容

有鉴于此，本发明提供了一种阵列天线幅相校正方法、校正单元、校正系统及存储介质，旨在解决现有技术的幅相校正方法的校正稳定性较低的问题。

本发明实施例的第一方面提供了一种阵列天线幅相校正方法，应用于校正系统中的校正单元；校正系统还包括外部信源和至少一个阵列天线；阵列天线包括发射模块、接收模块、处理模块；该方法包括：

在阵列天线接收到外部信源发出的第一校正信号时，计算第一校正信号的波达方向误差，并指示处理模块向发射模块发出第二校正信号；其中，发射模块用于对第二校正信号进行处理并转发给接收模块；接收模块用于对发射模块转发的第二校正信号进行处理，得到第三校正信号并传回处理模块；

根据第一校正信号的波达方向误差和预先建立的第一神经网络，确定阵列天线的耦合校正因子；其中，第一神经网络用于表示波达方向与幅相误差之间的耦合关系；

根据第二校正信号和第三校正信号，确定阵列天线的自校正因子；

根据耦合校正因子和自校正因子，确定阵列天线的幅相误差校正值。

本发明实施例的第二方面提供了一种阵列天线幅相校正装置，应用于校正系统中的校正单元；校正系统还包括外部信源和至少一个阵列天线；阵列天线包括发射模块、接收模块、处理模块；该装置包括：

校正响应模块，用于在阵列天线接收到外部信源发出的第一校正信号时，计算第一校正信号的波达方向误差，并指示处理模块发出第二校正信号；其中，发射模块用于对第二校正信号进行处理并转发给接收模块；接收模块用于对发射模块转发的第二校正信号进行处理，得到第三校正信号并传回处理模块；

第一计算模块，用于根据第一校正信号的波达方向误差和预先建立的第一神经网络，确定阵列天线的耦合校正因子；其中，第一神经网络用于表示波达方向与幅相误差之间的耦合关系；

第二计算模块，用于根据第二校正信号和第三校正信号，确定阵列天线的自校正因子；

误差校正模块，用于根据耦合校正因子和自校正因子，确定阵列天线的幅相误差校正值。

本发明实施例的第三方面提供了一种校正单元，包括存储器、处理器以及存储在存储器中并可在处理器上运行的计算机程序，处理器执行计算机程序时实现如上第一方面的阵列天线幅相校正方法的步骤。

本发明实施例的第四方面提供了一种校正系统，包括外部信源、至少一个阵列天线以及与如上第三方面的校正单元；阵列天线包括发射模块、接收模块、处理模块。

本发明实施例的第五方面提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现如上第一方面的阵列天线幅相校正方法的步骤。

本发明实施例提供的阵列天线幅相校正方法、校正单元、校正系统及存储介质，首先在阵列天线接收到外部信源发出的第一校正信号时，计算第一校正信号的波达方向误差并指示处理模块发出第二校正信号，得到第三校正信号；然后根据第一校正信号的波达方向误差和预先建立的第一神经网络，确定耦合校正因子；其中，第一神经网络用于表示波达方向与幅相误差之间的耦合关系；接着根据第二校正信号和第三校正信号，确定自校正因子；最终根据耦合校正因子和自校正因子，确定阵列天线的幅相误差校正值。通过在自校正的基础上，考虑波达方向与幅相误差之间的耦合关系，对幅相误差进行进一步的校正，避免校正过程中受到其他因素的影响，从而有效提供幅相误差校正的稳定性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的阵列天线幅相校正方法的应用场景图；

图2是本发明实施例提供的阵列天线幅相校正方法的实现流程图；

图3是本发明实施例提供的阵列天线幅相校正装置的结构示意图；

图4是本发明实施例提供的校正单元的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

图1是本发明实施例提供的阵列天线幅相校正方法的应用场景图。如图1所示，在一些实施例中，本发明实施例提供的阵列天线幅相校正方法可以但不限于应用于该应用场景。在该发明实施例中，该系统包括：外部信源11、至少一个阵列天线12以及与校正单元13；阵列天线12包括发射模块121、接收模块122、处理模块123。

外部信源11不断发出固定频率和功率的第一校正信号，阵列天线12在接收到外部信源11发出的第一校正信号后，将其发送给校正单元，同时处理模块123发出第二校正信号，依次经过发射模块121、接收模块122后得到第三校正信号，然后将第二校正信号、第三校正信号发送给校正单元13。最终校正单元13依据接收到的第一校正信号、第二校正信号、第三校正信号，实现阵列天线的幅相校正。

其中，校正单元13可以是单独设置的校正单元，也可以集成在阵列天线的处理模块123中，在此不作限定。发射模块121、接收模块122均与处理模块123连接。

现有技术中的有源校正方法，通常是利用几个已知方向的校正信号源，逐个发射校正信号，同时测量阵列天线各通道的接收信号，从而求解幅相误差。或者设置一个外部信源并使阵列天线旋转，达到与设置多个校正信号源的相同效果。

但由于通信环境较为复杂，有源校正方法需要精确放置远场校正信号源，容易受到通信环境的影响，难以实现在线校正，并且多个校正信号源也将形成较强的外部干扰，降低了通信质量和系统容量，另外旋转阵列的方式，在移动通信环境下也难以实现的。

现有技术中的盲校正方法，通常各阵元天线在上行链路接收到的信号的在射频端进行合成，再通过上行参考通道接收，把接收后的信号作为上行链路校正的参考信号，其阵列通道的信号就是各上行各通道接收后的信号；把阵元天线在下行链路发射的信号的合成作为下行链路校正的参考信号，通常需要设置专用的参考通道，参考通道本身的相对时间延迟或者噪声会对误差校正造成很大的影响。

因此本发明提供了一种阵列天线幅相校正方法通过在自校正的基础上，考虑波达方向与幅相误差之间的耦合关系，对幅相误差进行进一步的校正，避免校正过程中受到其他因素的影响，从而有效提供幅相误差校正的稳定性。

图2是本发明实施例提供的阵列天线幅相校正方法的实现流程图。如图2所示，在一些实施例中，阵列天线幅相校正方法，应用于校正系统中的校正单元13；该方法包括：

S210，在阵列天线接收到外部信源发出的第一校正信号时，计算第一校正信号的波达方向误差，并指示处理模块向发射模块发出第二校正信号；其中，发射模块用于对第二校正信号进行处理并转发给接收模块；接收模块用于对发射模块转发的第二校正信号进行处理，得到第三校正信号并传回处理模块。

在本发明实施例中，外部信源可以是已知位置的信源，即外部信源的实际波达方向已知，在接收到第一校正信号后计算第一校正信号的波达方向估计值，将波达方向估计值与实际波达方向做差即可得到波达方向误差。外部信源也可以是未知信源，计算得到波达方向估计值后，采用相应的优化算法对波达方向估计值进行优化，得到波达方向优化值，将波达方向估计值与波达方向优化值做差即可得到波达方向误差。

在本发明实施例中，在自校正过程中，每个发射通道仅需要发出第二校正信号，然后对应的接收通道接收第三校正信号实现校正，无需设置额外的参考通道，有效避免参考通道本身的相对时间延迟或噪声造成的幅相误差。

S220，根据第一校正信号的波达方向误差和预先建立的第一神经网络，确定阵列天线的耦合校正因子；其中，第一神经网络用于表示波达方向与幅相误差之间的耦合关系。

在实际工程中，阵列天线往往存在多种误差，这些误差之间会产生相互影响，因此对单一误差进行计算时常常会产生计算不准确的问题。而由于误差之间的相互影响是复杂的非线性关系，因此难以量化计算。在本发明实施例中，通过神经网络来表示波达方向误差与幅相误差之间的非线性的耦合关系，然后在幅相误差计算时，只需要输入相应的波达方向误差，即可得到波达方向误差对幅相误差的影响。耦合校正因子可以包括耦合相位校正因子和耦合幅值校正因子。

S230，根据第二校正信号和第三校正信号，确定阵列天线的自校正因子。

幅相误差受阵列天线自身性能的影响较大。因此，在本发明实施例中，通过将第二校正信号在发射模块和接收模块中进行处理，得到第三校正信号后，根据第二校正信号和第三校正信号的相关程度，确定第二校正信号和第三校正信号的差异，从而确定阵列天线的自身性能对幅相误差的影响，即上述的自校正因子。

S240，根据耦合校正因子和自校正因子，确定阵列天线12的幅相误差校正值。

在本发明实施例中，通过在自校正的基础上，考虑波达方向与幅相误差之间的耦合关系，对幅相误差进行进一步的校正，避免校正过程中受到其他因素的影响，从而有效提供幅相误差校正的稳定性。

在一些实施例中，S210可以包括：根据MUSIC算法计算第一校正信号的波达方向。

在本发明实施例中，MUSIC算法是一种常用的波达方向估计算法，可选的，本发明还可以通过波束形成器、子空间算法等进行波达方向估计，在此不作限定。

在一些实施例中，在S220之前，该方法还包括：计算在无幅相误差条件下第一校正信号的波达方向估计值；根据波达方向估计值和凸优化算法，确定第一校正信号的波达方向优化值；根据波达方向估计值和波达方向优化值，确定第一校正信号的波达方向误差。

在本发明实施例中，凸优化算法仅为本发明的一种较优示例，还可以使用遗传算法、粒子群算法、神经网络优化等进行波达方向估计值的优化，也可以使用两种以上的优化算法相结合进行波达方向估计值的优化，在此不作限定。

在一些实施例中，S230可以包括：根据第二校正信号对第三校正信号进行时延校正；根据第二校正信号和时延校正后的第三校正信号，确定自校正因子。

在本发明实施例中，自校正因子包括自校正相位补偿因子和自校正幅度补偿因子。由于第三校正信号是经发射模块和接收模块处理得到的，因此第三校正信号相对于第二校正信号会存在一定的时间延迟，为了减小时间延迟对幅相误差计算的影响，因此需要进行时延校正，使第三校正信号与第二校正信号的时间同步。将时延校正后的第三校正信号的相位与第二校正信号的相位进行相乘并归一化，以得到自校正相位补偿因子。将时延校正后的第三校正信号的幅度与第二校正信号的幅度进行相除，得到自校正幅度补偿因子。

在一些实施例中，通过自校正幅度补偿因子和耦合幅值校正因子，可以计算得到幅度误差校正值。通过自校正相位补偿因子和耦合相位校正因子，可以计算得到相位误差校正值。

在一些实施例中，S240可以包括：根据耦合校正因子、自校正因子以及预设权重，确定阵列天线12的幅相误差校正值。

在本发明实施例中，将耦合校正因子与其对应的预设权重A的乘积，与自校正因子与其对应的预设权重B的乘积相加，即可得到幅相误差校正值。

在一些实施例中，S240可以包括：每隔预设时段获取阵列天线12所在区域的环境信息以及预设时段内第一校正信号的波达方向误差的平均值；根据环境信息，计算阵列天线12的环境参数；根据预设时段内第一校正信号的波达方向误差的平均值，计算阵列天线12的性能参数；根据耦合校正因子、自校正因子、环境参数和性能参数确定阵列天线12的幅相误差校正值。

在本发明实施例中，耦合校正因子是基于外部信源发出的信号计算得到的，因此其必然受到外部环境的影响，阵列天线可以间隔采集温度、外部噪声强度等环境因素，计算其变化率，在外部环境变化较大时，耦合校正因子的可信度降低，因此可以设置一个较小的环境参数，使耦合校正因子减小对幅相误差校正值的影响。同理自校正因子受阵列天线老化程度、自身噪声等性能指标的影响较大，在阵列天线性能较差时，可以设置一个较小的性能参数来减小自校正因子对幅相误差校正值的影响。

在一些实施例中，在S210之前，该方法还包括：在检测到预设触发事件时，指示阵列天线12接收外部信源11发出的第一校正信号。

在本发明实施例中，检测到预设触发事件可以是检测到距离上次幅相校正的时间达到预设时间、检测到阵列天线启动、检测到阵列天线所处的外部环境发生较大变化等，在此不作限定。

在本发明实施例中，幅相误差主要受到阵列天线的外部环境和自身的硬件的影响，因此其并不需要实时的幅相误差校正，为了节省计算资源，可以设置预设触发事件，在特定的条件下实现幅相误差校正。

综上，本发明的有益效果具体为：

通过在自校正的基础上，考虑波达方向与幅相误差之间的耦合关系，对幅相误差进行进一步的校正，避免校正过程中受到自身硬件老化、环境变化等其他因素的影响，从而有效提供幅相误差校正的稳定性。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

图3是本发明实施例提供的阵列天线幅相校正装置的结构示意图。如图3所示，在一些实施例中，阵列天线幅相校正装置3，应用于上述的校正单元13，该装置包括：

校正响应模块310，用于在阵列天线接收到外部信源发出的第一校正信号时，计算第一校正信号的波达方向误差，并指示处理模块向发射模块发出第二校正信号；其中，发射模块用于对第二校正信号进行处理并转发给接收模块；接收模块用于对发射模块转发的第二校正信号进行处理，得到第三校正信号并传回处理模块。

第一计算模块320，用于根据第一校正信号的波达方向误差和预先建立的第一神经网络，确定阵列天线的耦合校正因子；其中，第一神经网络用于表示波达方向与幅相误差之间的耦合关系。

第二计算模块330，用于根据第二校正信号和第三校正信号，确定阵列天线的自校正因子。

误差校正模块340，用于根据耦合校正因子和自校正因子，确定阵列天线的幅相误差校正值。

可选的，校正响应模块310，具体用于根据MUSIC算法计算第一校正信号的波达方向。

可选的，阵列天线幅相校正装置3还包括：误差计算模块，用于计算在无幅相误差条件下第一校正信号的波达方向估计值；根据波达方向估计值和凸优化算法，确定第一校正信号的波达方向优化值；根据波达方向估计值和波达方向优化值，确定第一校正信号的波达方向误差。

可选的，第二计算模块330，具体用于：根据第二校正信号对第三校正信号进行时延校正；根据第二校正信号和时延校正后的第三校正信号，确定自校正因子。

可选的，误差校正模块340，具体用于根据耦合校正因子、自校正因子以及预设权重，确定阵列天线的幅相误差校正值。

可选的，误差校正模块340，具体用于每隔预设时段获取阵列天线所在区域的环境信息以及预设时段内第一校正信号的波达方向误差的平均值；根据环境信息，计算阵列天线的环境参数；根据预设时段内第一校正信号的波达方向误差的平均值，计算阵列天线的性能参数；根据耦合校正因子、自校正因子、环境参数和性能参数确定阵列天线的幅相误差校正值。

可选的，阵列天线幅相校正装置3还包括事件检测模块，用于在检测到预设触发事件时，指示阵列天线接收外部信源发出的第一校正信号。

本实施例提供的阵列天线幅相校正装置，可用于执行上述方法实施例，其实现原理和技术效果类似，本实施例此处不再赘述。

图4是本发明实施例提供的校正单元的结构示意图。如图4所示，本发明的一个实施例提供的校正单元4，该实施例的校正单元4包括：处理器40、存储器41以及存储在存储器41中并可在处理器40上运行的计算机程序42。处理器40执行计算机程序42时实现上述各个阵列天线幅相校正方法实施例中的步骤，例如图2所示的步骤210至步骤240。或者，处理器40执行计算机程序42时实现上述各系统实施例中各模块/单元的功能，例如图3所示模块310至340的功能。

示例性的，计算机程序42可以被分割成一个或多个模块/单元，一个或者多个模块/单元被存储在存储器41中，并由处理器40执行，以完成本发明。一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述计算机程序42在校正单元4中的执行过程。

校正单元4可以是终端或者服务器，其中，终端可以为手机、MCU、ECU等，在此不作限定，服务器可以是物理服务器、云服务器等，在此不作限定。校正单元4可包括，但不仅限于，处理器40、存储器41。本领域技术人员可以理解，图4仅仅是校正单元4的示例，并不构成对校正单元4的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如终端还可以包括输入输出设备、网络接入设备、总线等。

所称处理器40可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器 (Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列 (Field-Programmable Gate Array，FPGA) 或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

存储器41可以是校正单元4的内部存储单元，例如校正单元4的硬盘或内存。存储器41也可以是校正单元4的外部存储设备，例如校正单元4上配备的插接式硬盘，智能存储卡（Smart Media Card，SMC），安全数字（Secure Digital，SD）卡，闪存卡（Flash Card）等。进一步地，存储器41还可以既包括校正单元4的内部存储单元也包括外部存储设备。存储器41用于存储计算机程序以及终端所需的其他程序和数据。存储器41还可以用于暂时地存储已经输出或者将要输出的数据。

本发明实施例提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述阵列天线幅相校正方法实施例中的步骤。

计算机可读存储介质存储有计算机程序42，计算机程序42包括程序指令，程序指令被处理器40执行时实现上述实施例方法中的全部或部分流程，也可以通过计算机程序42来指令相关的硬件来完成，计算机程序42可存储于一计算机可读存储介质中，该计算机程序42在被处理器40执行时，可实现上述各个方法实施例的步骤。其中，计算机程序42包括计算机程序代码，计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质可以包括：能够携带计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、电载波信号、电信信号以及软件分发介质等。需要说明的是，计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。

计算机可读存储介质可以是前述任一实施例的终端的内部存储单元，例如终端的硬盘或内存。计算机可读存储介质也可以是终端的外部存储设备，例如终端上配备的插接式硬盘，智能存储卡（Smart Media Card, SMC），安全数字（Secure Digital, SD）卡，闪存卡（Flash Card）等。进一步地，计算机可读存储介质还可以既包括终端的内部存储单元也包括外部存储设备。计算机可读存储介质用于存储计算机程序及终端所需的其他程序和数据。计算机可读存储介质还可以用于暂时地存储已经输出或者将要输出的数据。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的实施例中，应该理解到，所揭露的装置/终端和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，计算机程序包括计算机程序代码，计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质可以包括：能够携带计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、电载波信号、电信信号以及软件分发介质等。需要说明的是，计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列天线幅相校正方法，其特征在于，应用于校正系统中的校正单元；所述校正系统还包括外部信源和至少一个阵列天线；所述阵列天线包括发射模块、接收模块、处理模块；所述方法包括：

在阵列天线接收到所述外部信源发出的第一校正信号时，计算所述第一校正信号的波达方向误差，并指示所述处理模块向所述发射模块发出第二校正信号；其中，所述发射模块用于对所述第二校正信号进行处理并转发给所述接收模块；所述接收模块用于对发射模块转发的第二校正信号进行处理，得到第三校正信号并传回所述处理模块；

根据所述第一校正信号的波达方向误差和预先建立的第一神经网络，确定所述阵列天线的耦合校正因子；其中，所述第一神经网络用于表示波达方向与幅相误差之间的耦合关系；

根据所述第二校正信号和所述第三校正信号，确定所述阵列天线的自校正因子；

根据所述耦合校正因子和所述自校正因子，确定所述阵列天线的幅相误差校正值。

2.根据权利要求1所述的阵列天线幅相校正方法，其特征在于，所述计算所述第一校正信号的波达方向误差，包括：

计算在无幅相误差条件下所述第一校正信号的波达方向估计值；

根据所述波达方向估计值和凸优化算法，确定所述第一校正信号的波达方向优化值；

根据所述波达方向估计值和所述波达方向优化值，确定所述第一校正信号的波达方向误差。

3.根据权利要求2所述的阵列天线幅相校正方法，其特征在于，所述计算在无幅相误差条件下所述第一校正信号的波达方向估计值，包括：

根据MUSIC算法计算在无幅相误差条件下所述第一校正信号的波达方向估计值。

4.根据权利要求1所述的阵列天线幅相校正方法，其特征在于，根据所述第二校正信号和所述第三校正信号，确定自校正因子，包括：

根据所述第二校正信号对所述第三校正信号进行时延校正；

根据所述第二校正信号和时延校正后的第三校正信号，确定自校正因子。

5.根据权利要求1所述的阵列天线幅相校正方法，其特征在于，所述根据所述耦合校正因子和所述自校正因子，确定所述阵列天线的幅相误差校正值，包括：

根据所述耦合校正因子、所述自校正因子以及预设权重，确定所述阵列天线的幅相误差校正值。

6.根据权利要求1所述的阵列天线幅相校正方法，其特征在于，所述根据所述耦合校正因子和所述自校正因子，确定所述阵列天线的幅相误差校正值，包括：

每隔预设时段获取所述阵列天线所在区域的环境信息以及所述预设时段内所述第一校正信号的波达方向误差的平均值；

根据所述环境信息，计算所述阵列天线的环境参数；

根据所述预设时段内所述第一校正信号的波达方向误差的平均值，计算所述阵列天线的性能参数；

根据所述耦合校正因子、所述自校正因子、所述环境参数和所述性能参数，确定所述阵列天线的幅相误差校正值。

7.根据权利要求1所述的阵列天线幅相校正方法，其特征在于，在接收所述外部信源发出的第一校正信号之前，所述方法还包括：

在检测到预设触发事件时，指示所述阵列天线接收所述外部信源发出的第一校正信号。

8.一种校正单元，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如上的权利要求1至7中任一项所述阵列天线幅相校正方法的步骤。

9.一种校正系统，其特征在于，包括外部信源、至少一个阵列天线以及与如上的权利要求8所述的校正单元；所述阵列天线包括发射模块、接收模块、处理模块。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如上的权利要求1至7中任一项所述阵列天线幅相校正方法的步骤。