CN116151171A - 一种基于并行回火的全连接伊辛模型退火处理电路 - Google Patents

一种基于并行回火的全连接伊辛模型退火处理电路 Download PDF

Info

Publication number
CN116151171A
CN116151171A CN202310401906.3A CN202310401906A CN116151171A CN 116151171 A CN116151171 A CN 116151171A CN 202310401906 A CN202310401906 A CN 202310401906A CN 116151171 A CN116151171 A CN 116151171A
Authority
CN
China
Prior art keywords
temperature
copy
exchange
copies
xin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310401906.3A
Other languages
English (en)
Other versions
CN116151171B (zh
Inventor
姚恩义
樊高鹏
张洋
汪祥瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202310401906.3A priority Critical patent/CN116151171B/zh
Publication of CN116151171A publication Critical patent/CN116151171A/zh
Application granted granted Critical
Publication of CN116151171B publication Critical patent/CN116151171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种基于并行回火的全连接伊辛模型退火处理电路，针对现有技术中并行回火算法没有合适电路架构可实现的问题提出本方案。包括：全局控制器、温度交换模块，和八个依次编制索引序号的副本。所述全局控制器在参数交换状态中，根据此时完成副本温度交换的迭代次数Nswap的奇偶性，选择需要判断是否进行温度交换的相邻副本；并控制所述温度交换模块完成相邻副本间所需的温度交换。优点在于，通过将每次选择一组相邻温度下的副本交换替换为同时进行多组相邻温度下的副本间的温度交换，从而提高了工作效率。在解决组合优化问题上，能有效避免伊辛模型陷入局部最小值，并快速收敛到问题的最优解。

Description

一种基于并行回火的全连接伊辛模型退火处理电路
技术领域
本发明涉及伊辛模型技术领域，尤其涉及一种基于并行回火的全连接伊辛模型退火处理电路。
背景技术
组合优化问题是寻找组合问题最优解的一类问题，涉及经济管理、工业工程、通信网络等各个领域，如路径规划问题、图像分割问题、资源分配问题等。由于这些问题大多数都是非确定性多项式问题，相应的解空间将随着问题规模的增长而呈指数式增长。因此，现代冯-诺伊曼计算机在处理组合优化问题时资源开销巨大，且难以快速高效地获得组合优化问题的最优解。
伊辛模型是统计物理学最经典的模型之一，采用点阵描述铁磁性物质的相变现象，其中，每个格点位置都被一个处于向上或向下状态的自旋占据，而系统总能量由自旋间的相互作用以及外部场作用共同组成。由于伊辛模型的高度抽象性，它能够模拟出广泛的复杂现象，因此，可以将组合优化问题映射到伊辛模型进行求解。基于量子计算的伊辛量子退火处理架构在求解组合优化问题上, 能在保持高精度的同时，以很快的速度找到问题的最优解。然而由于对工作环境的温度有着严格的要求，并受限于解决问题的规模，其实际应用面临着难以克服的挑战。相比之下，随着半导体技术的成熟和发展，基于CMOS的伊辛退火处理器为组合优化问题提供了巨大的潜力，并具有较强的适应性、低成本和高稳定性。然而，大多数伊辛处理器更侧重于局部连接的伊辛模型，由于自旋连接的稀疏性，在应用场景上受到很大的限制。尽管全连接伊辛模型能够通过某种算法映射到局部连接伊辛模型上，但代价是使用更多的自旋，增加了硬件资源的消耗，降低了硬件实现效率。此外，基于全连接伊辛模型的退火处理架构可以有效解决许多组合优化问题。然而，由于该架构使用传统模拟退火算法，它每次迭代只能更新单个自旋，大大增加了时间成本。另外，当系统处于局部最小值且能量势垒相对较大时，此时模拟退火算法会大大降低系统逃离局部最小值的可能，这将使系统难以接近问题最优解。
并行回火算法，也称为副本交换马尔可夫链蒙特卡罗（MCMC）采样，是一种动态改进蒙特卡罗方法的模拟算法，被用于统计学、生物学和材料科学等众多学科领域。并行回火算法可以同时运行M组副本，每个副本对应一个温度T，温度需要依次升高。并行回火算法通过副本交换，高温下的副本将有更高的概率跳出局部极小值，以探索更多的能量状态，而低温下的副本将有更高的可能性接近全局最小值。但目前还没有一种将并行回火算法可以实现于电路架构。
发明内容
本发明目的在于提供一种基于并行回火的全连接伊辛模型退火处理电路，以解决上述现有技术存在的问题。
本发明中所述一种基于并行回火的全连接伊辛模型退火处理电路，包括：
全局控制器、温度交换模块，和八个依次编制索引序号的副本；
所述全局控制器在参数交换状态中，根据此时完成副本温度交换的迭代次数Nswap的奇偶性，选择需要判断是否进行温度交换的相邻副本；并控制所述温度交换模块完成相邻副本间所需的温度交换。
当为迭代次数Nswap奇数时：第一副本的温度T0不判断是否交换，第二副本的温度T1与第三副本的温度T2判断是否交换，第四副本的温度T3与第五副本的温度T4判断是否交换，第六副本的温度T5与第七副本的温度T6判断是否交换，第八副本的温度T7不判断是否交换；
当为迭代次数Nswap偶数时：第一副本的温度T0与第二副本的温度T1判断是否交换，第三副本的温度T2与第四副本的温度T3判断是否交换，第五副本的温度T4与第六副本的温度T5判断是否交换，第七副本的温度T6与第八副本的温度T7判断是否交换。
副本温度交换的概率计算公式为：
Figure SMS_1
，
其中，
Figure SMS_2
为相邻两副本能量变化，/>
Figure SMS_3
为副本能量，/>
Figure SMS_4
；
Q为温度相关参数，
Figure SMS_5
，且/>
Figure SMS_6
；/>
Figure SMS_7
为副本索引序号。
所述全局控制器包括：I/O接口、迭代计数器、随机数选择单元和控制信号生成器；
所述I/O接口，用于用户和处理器之间的信息交互；
所述迭代计数器，用于产生副本间温度交换的信号；
所述随机数选择单元，用于产生各功能模块所需的随机数；
所述控制信号生成器，用于产生控制信号，协调各个功能模块的正常运行。
所述全局控制器包括四种工作状态：初始化状态、自旋更新状态、局部场更新状态和参数交换状态。
每个副本包含一个SRAM单元、一个自旋更新单元、N个局部场累积单元和一个能量累积单元，其中N是自旋的数量；
所述SRAM单元，用于存储大小为N×N的自旋间的权重矩阵；
所述自旋更新单元，用于更新自旋状态；
所述N个局部场累积单元，一一对应于N个自旋，用于累加计算并输出每个自旋的初始局部场或自旋更新后的局部场；
所述能量累积单元，用于计算每个副本的能量变化量。
本发明中所述一种基于并行回火的全连接伊辛模型退火处理电路，其优点在于，通过将每次选择一组相邻温度下的副本交换替换为同时进行多组相邻温度下的副本间的温度交换，从而提高了工作效率。在解决组合优化问题上，能有效避免伊辛模型陷入局部最小值，并快速收敛到问题的最优解。
结构精简，具有硬件资源消耗少，设计复杂度低的优点。对局部场和能量的计算方法进行了实用性修改：在计算自旋局部场时只考虑因自旋翻转引起的局部场变化的影响，在原始局部场的基础上增加变化量。在计算副本能量时只考虑因自旋翻转导致副本能量的变化量，无需计算系统总能量，大大减少了硬件资源的消耗并提高了计算效率。为了平衡硬件设计的复杂性和计算精度，对翻转自旋和交换温度判断公式进行线性近似，在保证了计算精度的前提下，降低了设计复杂度，节省了硬件资源。
附图说明
图1是本发明中所述全连接伊辛模型退火处理电路的整体架构示意图。
图2是本发明中所述自旋更新单元的结构示意图。
图3是本发明中所述局部场累积单元与能量累积单元的结构及连接关系图。
图4是本发明中所述温度交换模块的结构示意图。
具体实施方式
如图1至图4所示，本发明中所述一种基于并行回火的全连接伊辛模型退火处理电路包括包括一个全局控制器、八个副本、一个温度交换模块。
本发明中改进的并行回火算法是在传统的并行回火算法的基础上，对副本交换规则进行改进：将每次仅选择一组相邻温度下的副本进行判定，改为同时对多组相邻温度下的副本进行判定，并将原来交换每个副本下的自旋状态，改为交换副本所对应的温度。
根据迭代次数奇偶性用于确定要计算的副本，其中Nswap是完成副本温度交换的次数。如果Nswap是奇数，系统将判定是否交换副本温度T1和T2、T3和T4、T5和T6；如果Nswap是偶数，则判定是否交换副本温度T0和T1、T2和T3、T4和T5、T6和T7。
副本温度交换的概率计算公式为：
Figure SMS_8
，其中/>
Figure SMS_9
，为相邻两副本能量变化量；/>
Figure SMS_10
，为温度相关参数，其中
Figure SMS_11
；/>
Figure SMS_12
为副本索引序号。
所述全局控制器由四个部分组成，包括I/O接口，迭代计数器，随机数选择单元，控制信号生成器。
所述I/O接口，被用于用户和处理器之间的信息交互。
所述迭代计数器，负责在程序执行一定次数后，产生副本间温度交换的信号。
所述随机数选择单元，负责产生被用于各个功能模块的随机数；所述控制信号生成器，用于产生控制信号，协调各个功能模块的正常运行。
利用控制总线，将迭代计数信号，随机数，控制信号发送给各个功能模块。
所述全局控制器共包含四种工作状态：初始化状态、自旋更新状态、局部场更新状态、参数交换状态。
所述初始化状态，是将初始温度、随机数种子、初始自旋状态、自旋之间的权重写入寄存器中，并计算每个自旋的初始局部场，随后进入自旋更新状态。
所述自旋更新状态，是将随机数生成器随机选择的自旋，进行判断以决定自旋是否翻转，若翻转，则进入局部场更新状态，否则返回到自旋更新状态。
所述局部场更新状态，是在所选择的自旋状态翻转后，更新每个自旋所对应的局部场，随后返回到自旋更新状态，若收到迭代计数信号，则转换到参数交换状态。
所述参数交换状态，负责相邻副本间的温度交换，并根据此时迭代计数的奇偶性，选择需要判断的相邻副本。
所述八个副本结构均相同，每个副本包含一个SRAM单元、一个自旋更新单元、N个局部场累积单元和一个能量累积单元, 其中N是自旋的数量。
所述SRAM单元，用于存储大小为N×N的自旋间的权重矩阵。
所述自旋更新单元，包括随机数生成模块、线性近似模块。所述随机数生成模块由一个十位线性反馈移位寄存器、一个六位线性反馈移位寄存器、一个计数器、一个选择器、一个比较器、一个异或门和一个加法器组成。所述十位移位寄存器，用于产生随机数，并与基于M的计数器进行选择。所述比较器，将十位线性移位寄存器产生的四位随机数与S进行比较，确定选择器的输出，其中S为所需产生的随机数的最大范围值。所述选择器，用于产生范围为[0,S]的随机数。所述六位移位寄存器，用于产生一位的符号位。所述异或门，用于将[0,S]的随机数与符号位进行异或，并相加，产生范围为[-S,S]的随机数。所述线性近似模块，是将复杂的Sigmoid函数转换为只需一个选择器、一个加法器、一个异或门组成。所述选择器，用于选出所选自旋所对应的局部场。所述加法器，用于将自旋局部场与随机数相加，两者和的符号位即为自旋的新状态
Figure SMS_13
。所述异或门，从自旋存储单元中选取自旋更新前的状态/>
Figure SMS_14
，与所产生的新状态进行异或，判断自旋状态是否翻转，并产生自旋是否翻转的信号。
所述N个局部场累积单元，一一对应于N个自旋。当一个自旋翻转时，其他自旋的局部磁场只受翻转自旋引起的局部场变化的影响，因此只需在原始局部场的基础上增加两次变化即可。所述每个局部场累计单元由一个异或门、两个加法器、两个选择器、一个左移寄存器、一个寄存器组成。所述异或门与加法器，用于计算所选择的自旋
Figure SMS_15
与其他自旋的权重W之间的乘积。所述左移寄存器，用于求出因自旋的翻转导致其他自旋的局部场的变化量。所述选择器，通过接受自旋是否翻转的信号，选则输出局部场变换量，若不翻转，则输出0。所述选择器，通过接收控制信号，选择初始化每个自旋的局部场，或输出因自旋翻转导致的局部场变化量。所述加法器与寄存器，用于累加计算并输出每个自旋的初始局部场或自旋更新后的局部场。
所述能量累积单元，由一个异或门、两个加法器、一个选择器、一个左移寄存器、一个寄存器组成。所述能量累积单元，被用于计算每个副本的能量变化量，在进行温度交换判定时需要每个副本的能量，但由于每个副本的初始状态以及初始能量均相同，因此将原本需要计算整个副本的能量，改为只需要计算每个副本的能量变化量。
所述温度交换模块，由七个交换决策模块、七个选择器、七个交换单元、一个仲裁器、一个交叉开关组成。所述交换决策模块，通过输入模块的两个相邻副本的能量变化量
Figure SMS_16
，产生是否交换副本温度的信号，D表示每个温度的位置，这确保每个交换决策模块的输入是具有两个相邻温度的能量。所述交换决策模块由一个或门、两个加法器、一个随机数生成器组成。所述或门和加法器，用于计算两个副本能量变化量的差值。所述随机数生成器，用于产生限制范围的随机数。所述加法器，通过将随机数与能量变化量相加，得到副本间温度交换信号；所述选择器，根据迭代计数器的计数，系统将交替地执行偶数阵列或奇数阵列的计算工作。所述交换单元，用于交换每个副本温度下所对应的位置；所述仲裁器和交叉开关，用于将交换的温度参数S发送到每个副本。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (6)

1.一种基于并行回火的全连接伊辛模型退火处理电路，包括：
全局控制器、温度交换模块，和八个依次编制索引序号的副本；
其特征在于，
所述全局控制器在参数交换状态中，根据此时完成副本温度交换的迭代次数Nswap的奇偶性，选择需要判断是否进行温度交换的相邻副本；并控制所述温度交换模块完成相邻副本间所需的温度交换。
2.根据权利要求1所述一种基于并行回火的全连接伊辛模型退火处理电路，其特征在于，
当为迭代次数Nswap奇数时：第一副本的温度T0不判断是否交换，第二副本的温度T1与第三副本的温度T2判断是否交换，第四副本的温度T3与第五副本的温度T4判断是否交换，第六副本的温度T5与第七副本的温度T6判断是否交换，第八副本的温度T7不判断是否交换；
当为迭代次数Nswap偶数时：第一副本的温度T0与第二副本的温度T1判断是否交换，第三副本的温度T2与第四副本的温度T3判断是否交换，第五副本的温度T4与第六副本的温度T5判断是否交换，第七副本的温度T6与第八副本的温度T7判断是否交换。
3.根据权利要求2所述一种基于并行回火的全连接伊辛模型退火处理电路，其特征在于，副本温度交换的概率计算公式为：
Figure QLYQS_1
，
其中，
Figure QLYQS_2
为相邻两副本能量变化，/>
Figure QLYQS_3
为副本能量，/>
Figure QLYQS_4
；
Q为温度相关参数，
Figure QLYQS_5
，且/>
Figure QLYQS_6
；/>
Figure QLYQS_7
为副本索引序号。
4.根据权利要求3所述一种基于并行回火的全连接伊辛模型退火处理电路，其特征在于，所述全局控制器包括：I/O接口、迭代计数器、随机数选择单元和控制信号生成器；
所述I/O接口，用于用户和处理器之间的信息交互；
所述迭代计数器，用于产生副本间温度交换的信号；
所述随机数选择单元，用于产生各功能模块所需的随机数；
所述控制信号生成器，用于产生控制信号，协调各个功能模块的正常运行。
5.根据权利要求4所述一种基于并行回火的全连接伊辛模型退火处理电路，其特征在于，所述全局控制器包括四种工作状态：初始化状态、自旋更新状态、局部场更新状态和参数交换状态。
6.根据权利要求3所述一种基于并行回火的全连接伊辛模型退火处理电路，其特征在于，每个副本包含一个SRAM单元、一个自旋更新单元、N个局部场累积单元和一个能量累积单元，其中N是自旋的数量；
所述SRAM单元，用于存储大小为N×N的自旋间的权重矩阵；
所述自旋更新单元，用于更新自旋状态；
所述N个局部场累积单元，一一对应于N个自旋，用于累加计算并输出每个自旋的初始局部场或自旋更新后的局部场；
所述能量累积单元，用于计算每个副本的能量变化量。
CN202310401906.3A 2023-04-17 2023-04-17 一种基于并行回火的全连接伊辛模型退火处理电路 Active CN116151171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310401906.3A CN116151171B (zh) 2023-04-17 2023-04-17 一种基于并行回火的全连接伊辛模型退火处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310401906.3A CN116151171B (zh) 2023-04-17 2023-04-17 一种基于并行回火的全连接伊辛模型退火处理电路

Publications (2)

Publication Number Publication Date
CN116151171A true CN116151171A (zh) 2023-05-23
CN116151171B CN116151171B (zh) 2023-07-18

Family

ID=86340996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310401906.3A Active CN116151171B (zh) 2023-04-17 2023-04-17 一种基于并行回火的全连接伊辛模型退火处理电路

Country Status (1)

Country Link
CN (1) CN116151171B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105787257A (zh) * 2016-02-14 2016-07-20 北京仿真中心 一种并行回火算法的参数优化方法
US20200166900A1 (en) * 2018-11-22 2020-05-28 Fujitsu Limited Optimization device and control method of optimization device
CN111812972A (zh) * 2019-04-11 2020-10-23 富士通株式会社 优化装置和用于控制优化装置的方法
US20210065087A1 (en) * 2019-08-26 2021-03-04 Fujitsu Limited Information processing apparatus, combination optimization method, and computer-readable recording medium recording combination optimization program
US20210150356A1 (en) * 2018-09-14 2021-05-20 Fujitsu Limited Optimization device, method for controlling optimization device, and computer-readable recording medium recording program for controlling optimization device
US20210192109A1 (en) * 2018-09-13 2021-06-24 Fujitsu Limited Optimization apparatus and method of controlling optimization apparatus
CN115907005A (zh) * 2023-01-05 2023-04-04 华南理工大学 一种基于片上网络的大规模全连接伊辛模型退火处理电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105787257A (zh) * 2016-02-14 2016-07-20 北京仿真中心 一种并行回火算法的参数优化方法
US20210192109A1 (en) * 2018-09-13 2021-06-24 Fujitsu Limited Optimization apparatus and method of controlling optimization apparatus
US20210150356A1 (en) * 2018-09-14 2021-05-20 Fujitsu Limited Optimization device, method for controlling optimization device, and computer-readable recording medium recording program for controlling optimization device
US20200166900A1 (en) * 2018-11-22 2020-05-28 Fujitsu Limited Optimization device and control method of optimization device
CN111210046A (zh) * 2018-11-22 2020-05-29 富士通株式会社 优化装置及优化装置的控制方法
CN111812972A (zh) * 2019-04-11 2020-10-23 富士通株式会社 优化装置和用于控制优化装置的方法
US20210065087A1 (en) * 2019-08-26 2021-03-04 Fujitsu Limited Information processing apparatus, combination optimization method, and computer-readable recording medium recording combination optimization program
CN115907005A (zh) * 2023-01-05 2023-04-04 华南理工大学 一种基于片上网络的大规模全连接伊辛模型退火处理电路

Also Published As

Publication number Publication date
CN116151171B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
Zhang et al. GRANNITE: Graph neural network inference for transferable power estimation
CN101776934B (zh) 进位产生和传递函数发生器及可逆最优加法线路设计方法
Sim et al. Scalable stochastic-computing accelerator for convolutional neural networks
CN112114776A (zh) 一种量子乘法运算方法、装置、电子装置及存储介质
Sutradhar et al. Look-up-table based processing-in-memory architecture with programmable precision-scaling for deep learning applications
Alam et al. Stochastic computing in beyond von-neumann era: Processing bit-streams in memristive memory
Sridharan et al. X-former: In-memory acceleration of transformers
CN114511094A (zh) 一种量子算法的优化方法、装置、存储介质与电子装置
CN116151171B (zh) 一种基于并行回火的全连接伊辛模型退火处理电路
CN113342310A (zh) 一种应用于格密码的串行参数可配快速数论变换硬件加速器
CN105447241A (zh) 一种逻辑函数的esop最小化方法
RU2294561C2 (ru) Устройство аппаратной реализации вероятностных генетических алгоритмов
CN115907005B (zh) 一种基于片上网络的大规模全连接伊辛模型退火处理电路
Monfared et al. Design and simulation of nano-arbiters using quantum-dot cellular automata
Crafton et al. Breaking barriers: Maximizing array utilization for compute in-memory fabrics
US11966716B2 (en) Apparatus and method for fully parallelized simulated annealing using a self-action parameter
Zhang et al. A novel CONV acceleration strategy based on logical PE set segmentation for row stationary dataflow
US20050240388A1 (en) Logical simulation device
CN114626536A (zh) 一种处理组合优化问题的电路
Jegier et al. An approach to constructing reversible multi-qubit benchmarks with provably minimal implementations
Teng et al. A cellular automata calculation model based on ternary optical computers
Ben-Akka et al. An efficient hardware implementation of the double q-learning algorithm
CN116644813B (zh) 一种利用量子电路确定最优组合方案的方法及装置
Nobari et al. A fast approach for deep neural network implementation on FPGA
US11983606B2 (en) Method and device for constructing quantum circuit of QRAM architecture, and method and device for parsing quantum address data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant