CN116137307A - 半导体光电元件 - Google Patents

半导体光电元件 Download PDF

Info

Publication number
CN116137307A
CN116137307A CN202111366149.8A CN202111366149A CN116137307A CN 116137307 A CN116137307 A CN 116137307A CN 202111366149 A CN202111366149 A CN 202111366149A CN 116137307 A CN116137307 A CN 116137307A
Authority
CN
China
Prior art keywords
semiconductor
region
electrode
insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111366149.8A
Other languages
English (en)
Inventor
曹文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN202111366149.8A priority Critical patent/CN116137307A/zh
Publication of CN116137307A publication Critical patent/CN116137307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明公开一种半导体光电元件，其包括基底、绝缘结构、外延结构以及第一电极。基底具有上表面包含第一区及第二区。绝缘结构位于第一区而不位于第二区上且具有第一侧壁。外延结构位于第二区上且包含活性结构。第一电极位于外延结构上。活性结构与绝缘结构在水平方向上重叠且/或活性结构与第一电极在水平方向上重叠。第一侧壁与第一区之间具有第一夹角小于90°，且第一侧壁与第二区之间具有第二夹角大于90°。

Description

半导体光电元件
技术领域
本发明涉及半导体光电元件，特别是涉及半导体发光元件(如发光二极管(Lightemitting diode，LED)等)。
背景技术
半导体光电元件的用途非常广泛，近年来相关材料及产品的开发研究也持续进行。举例而言，包含三族及五族元素的III-V族半导体材料可应用于如发光二极管、激光二极管(Laser diode，LD)、光电侦测器或太阳能电池(Solar cell)，或者如开关或整流器的半导体功率元件。此些产品能应用于各种领域如照明、医疗、显示、通讯、感测、电源系统等。
发明内容
本发明提供一种半导体光电元件，其包括基底、绝缘结构、外延结构以及第一电极。基底具有上表面包含第一区及第二区。绝缘结构位于第一区而不位于第二区上且具有第一侧壁。外延结构位于第二区上且包含活性结构。第一电极位于外延结构上。活性结构与绝缘结构在水平方向上重叠且/或活性结构与第一电极在水平方向上重叠。第一侧壁与第一区之间具有第一夹角小于90°，且第一侧壁与第二区之间具有第二夹角大于90°。
在本发明一实施例中，外延结构还包含第一半导体结构，位于基底与活性结构之间；以及第二半导体结构，位于活性结构上且覆盖于绝缘结构的一部分。
在本发明一实施例中，第二半导体结构的宽度介于第一半导体结构的宽度与活性结构的宽度之间。
在本发明一实施例中，第二半导体结构具有第二侧壁，且第一电极覆盖于第二侧壁。
在本发明一实施例中，第一侧壁仅直接接触活性结构。
本发明内容又提供一种半导体光电元件的制造方法，包括以下步骤：提供基底，基底具有上表面包含第一区及第二区；在基底上形成绝缘结构，绝缘结构位于第一区而不位于第二区上且具有一第一侧壁；在第二区上形成外延结构，外延结构包含活性结构；以及在外延结构上形成第一电极。活性结构与绝缘结构在水平方向上重叠且/或活性结构与第一电极在水平方向上重叠，第一侧壁与第一区之间具有第一夹角小于90°，且第一侧壁与第二区之间具有第二夹角大于90°。
在本发明一实施例中，在基底上形成绝缘结构之后，在第二区上形成外延结构。
在本发明一实施例中，形成绝缘结构以及外延结构的步骤依序包括：在基底上形成第一半导体结构；在第一半导体结构上形成绝缘结构；以及在第一半导体结构上形成活性结构以及第二半导体结构。
在本发明一实施例中，其中形成活性结构以及第二半导体结构的步骤包括：移除一部分的绝缘结构而在绝缘结构中形成一孔洞；以及在孔洞中形成活性结构。
在本发明一实施例中，还包括移除基底。
附图说明
图1A至图1E为本发明一实施例的半导体光电元件的制造方法示意图；
图1F为本发明一实施例的半导体光电元件的上视图，图1G为本发明一实施例的半导体光电元件的剖面结构示意图；
图1H为本发明一实施例的半导体光电元件的剖面结构示意图；
图1I为本发明一实施例的半导体光电元件的剖面结构示意图；
图2A至图2E为本发明一实施例的半导体光电元件的制造方法示意图；
图2F为本发明一实施例的半导体光电元件的上视图，图2G为本发明一实施例的半导体光电元件的剖面结构示意图；
图2H为本发明一实施例的半导体光电元件的剖面结构示意图；
图2I为本发明一实施例的半导体光电元件的剖面结构示意图；
图3A为本发明一实施例的半导体光电元件的上视图，图3B为本发明一实施例的半导体光电元件的剖面结构示意图；
图4A至图4D为本发明一实施例的半导体光电元件的制造方法示意图；
图4C为本发明一实施例的半导体光电元件的剖面结构示意图，图4D为本发明一实施例的半导体光电元件的下视图；
图4E为本发明一实施例的半导体光电元件的上视图，图4F为本发明一实施例的半导体光电元件的剖面结构示意图；
图5A为本发明一实施例的半导体组件的剖面结构示意图；
图5B为本发明一实施例的半导体组件的剖面结构示意图；
图6为本发明一实施例的半导体组件的剖面结构示意图；
图7为本发明一实施例的半导体组件的上视示意图。
具体实施方式
以下实施例将伴随着附图说明本发明的概念，在附图或说明中，相似或相同的构件将使用相似或相同的标号进行说明，并且若未特别说明，附图中各元件的形状或尺寸仅为例示，实际上并不限于此。需特别注意的是，图中未绘示或描述的元件，可以是本领域普通技术人员所知的形式。
在未特别说明的情况下，通式InGaP代表Inx0Ga1-x0P，其中0<x0<1；通式AlInP代表Alx1In1-x1P，其中0<x1<1；通式AlGaInP代表Alx2Gax3In1-x2-x3P，其中0<x2<1且0<x3<1；通式InGaAsP代表Inx4Ga1-x4Asx5P,1-x5，其中0<x4<1，0<x5<1；通式AlGaInAs代表Alx6Gax7In1-x6- x7As，其中0<x6<1，0<x7<1；通式InGaAs代表Inx8Ga1-x8As，其中0<x8<1；通式AlGaAs代表Alx9Ga1-x9As，其中0<x9<1；通式InGaN代表Inx10Ga1-x10N，其中0<x10<1；通式AlGaN代表Alx11Ga1-x11N，其中0<x11<1；通式AlGaAsP代表Alx12Ga1-x12Asx13P1-x13，其中0<x12<1，且0<x13<1；通式InGaAsN代表Inx14Ga1-x14Asx15N1-x15，其中0<x14<1，且0<x15<1；通式AlInGaN代表Alx16Inx17Ga1-x16-x17N，其中0<x16<1且0<x17<1。可依不同目的调整各元素的含量，例如但不限于调整能阶大小，或是当半导体元件为一发光元件时，可由此调整发光元件的主波长(domain wavelength)或峰值波长(peak wavelength)。
本发明的半导体元件例如是发光元件(例如：发光二极管(light-emittingdiode)、激光二极管(laser diode))、吸光元件(例如：光电二极管(photo-detector))或不发光元件。本发明的半导体元件包含的各层组成及掺质(dopant)可用任何适合的方式分析而得，例如二次离子质谱仪(secondary ion mass spectrometer，SIMS)，而各层的厚度也可用任何适合的方式分析而得，例如穿透式电子显微镜(transmission electronmicroscopy，TEM)或是扫描式电子显微镜(scanning electron microscope，SEM)等。
所属领域中具通常知识者应理解，可以在以下所说明各实施例的基础上添加其他构件。举例来说，在未特别说明的情况下，「第一层(或结构)位于第二层(或结构)上」的类似描述可包含第一层(或结构)与第二层(或结构)直接接触的实施例，也可包含第一层(或结构)与第二层(或结构)之间具有其他结构而彼此未直接接触的实施例。另外，应理解各层(或结构)的上下位置关系等可能因由不同方位观察而有所改变。
此外，在本发明中，一层或结构「实质上由M所组成」的叙述表示上述层或结构的主要组成为M，但并不排除上述层或结构包含掺质或不可避免的杂质(impurities)。
图1A至图1E为本发明一实施例的半导体光电元件10的制造方法示意图。首先，如图1A所示，提供基底100。基底100具有上表面100s以及侧表面100w。上表面100s包含第一区100a以及第二区100b。具体来说，第二区100b为用以形成半导体光电元件10的活性结构108的预定区域。
接下来，如图1B所示，在基底100上形成绝缘结构102。绝缘结构102位于第一区100a而不位于第二区100b上。具体来说，绝缘结构102可通过化学气相沉积(chemicalvapor deposition，CVD)或物理气相沉积(physical vapor deposition，PVD)等方式形成。在一实施例中，可先将绝缘结构102的材料形成于基底100上，再通过光刻制作工艺移除一部分的材料以形成如图1B所示的第一开口102a，从而形成绝缘结构102。第一开口102a可曝露出基底100的上表面100s。如图1B所示，第一开口102a的位置对应于第二区100b，第一开口102a与第二区100b于垂直方向上重叠。绝缘结构102可具有上表面102s、下表面102u、第一侧壁102w1以及第二侧壁102w2。如图1B所示，于此实施例，在基底100上形成多个绝缘结构102，以供后续形成多个半导体光电元件。
然后，如图1C所示，在第二区100b上形成外延结构104。外延结构104可填入第一开口102a中且与基底100直接接触。具体来说，于此实施例为于第二区100b上依序形成第一半导体结构106、活性结构108、第二半导体结构110及第三半导体结构112。上述各结构可通过例如有机金属气相外延法(metal organic vapor phase epitaxy，MOVPE)、分子束外延法(molecular-beam epitaxy，MBE)、有机金属化学气相沉积法(metal organic chemicalvapor deposition，MOCVD)、氢化物气相外延法(hydride vapor phase epitaxy，HVPE)、液相外延法(liquid phase epitaxy，LPE)、或其它适当方法来形成。如图1C所示，由于第一侧壁102w1相对于上表面100s呈一倾斜面，在形成外延结构104时可有助于减少空隙产生，而可提升外延结构104的品质。
接下来，如图1D所示，可于外延结构104上形成第一电极114，然后进行切割步骤，以形成多个半导体光电元件10。详言之，是利用机械切割、激光切割、或水切等方式来切割基底100以及绝缘结构102，以形成多个彼此独立的半导体光电元件10。在一实施例中，可通过两切割步骤来切割基底100及绝缘结构102，例如先利用机械切割方法切割绝缘结构12，再利用激光切割方法切割基底100。在一实施例中，第一电极114可于切割绝缘结构102后再形成。在一实施例中，当基底100为导电基板时，基底100直接可作为第二电极，即半导体光电元件10可通过第一电极114及基底100与一外部电源(未绘示)电连接。或者，也可另形成第二电极(未绘示)于基底100或外延结构104下方，通过第一电极114及第二电极与外部电源电连接。
或者，如图1E所示，可在外延结构104上形成第一电极114且切割绝缘结构102，然后进行一转移(transfer)步骤，将包含绝缘结构102、外延结构104以及第一电极114的结构从基底100转移至另一载板200。然后，将基底100移除。具体来说，可使用蚀刻制作工艺、激光剥离制作工艺或者其它适当制作工艺来移除基底100。接下来，可进一步形成与第一半导体结构106直接接触的第二电极116，以形成通过第一电极114及第二电极116与外部电源(未绘示)电连接的半导体光电元件10’。
详细而言，图1D或图1E所示的各半导体光电元件10及半导体光电元件10’均为垂直式元件，即第一电极114与第二电极116位于基底100(或第一半导体结构106)的不同侧。根据一实施例，还可进一步于绝缘结构102及外延结构104上形成一保护结构(未绘示)，以避免外部污染影响元件的光电特性等情况。
以下参照图1F及图1G对于本发明的一实施例中的半导体光电元件10A的结构进行说明。图1F为半导体光电元件10A的上视图，图1G为图1F的半导体光电元件10A沿A-A’线的剖面结构示意图。
如图1G所示，半导体光电元件10A可包含基底100、绝缘结构102、外延结构104以及第一电极114。在基底100的上表面100s中，第一区100a较第二区100b更靠近侧表面100w。第一区100a可环绕第二区100b。由上视观之，与第一区100a相比，第二区100b更靠近上表面100s的几何中心。
如图1G所示，绝缘结构102可具有上表面102s、下表面102u、第一侧壁102w1以及第二侧壁102w2。第一侧壁102w1与第一区100a之间可具有第一夹角θ1，且第一侧壁102w1与第二区100b之间可具有第二夹角θ2。于此实施例，第一夹角θ1小于90°，且第二夹角θ2大于90°。第二侧壁102w2与第一区100a之间可具有第三夹角θ3以及第四夹角θ4。于此实施例，第三夹角θ3小于90°，且第四夹角θ4大于90°。第一侧壁102w1及/或第二侧壁102w2与上表面102s的夹角则大于90°。如图1G所示，绝缘结构102的剖面可呈梯形状，且绝缘结构102的下表面102u的宽度大于上表面102s的宽度。
外延结构104可包含活性结构108。在此实施例中，外延结构104还包括第一半导体结构106、第二半导体结构110以及第三半导体结构112。第一半导体结构106直接接触基底100的上表面100s。活性结构108位于第一半导体结构106及第二半导体结构110之间。第二半导体结构110位于活性结构108上。第三半导体结构112位于第二半导体结构110上。第一半导体结构106、第二半导体结构110及第三半导体结构112可分别为单层或多层。在一实施例中，第三半导体结构112可作为接触层或窗口层(光取出层)，以降低半导体光电元件10的顺向电压(Vf)或提升半导体光电元件10的发光效率。第一半导体结构106与第二半导体结构110可具有相反的导电型态。例如，第一半导体结构106为n型，第二半导体结构110为p型；或者，第一半导体结构106为p型，第二半导体结构110为n型。由此，第一半导体结构106与第二半导体结构110可分别提供电子与空穴或空穴与电子以于活性结构108内结合且发光。第三半导体结构112与第二半导体结构110可具有相同的导电型态。在此实施例中，第一半导体结构106、活性结构108、第二半导体结构110及第三半导体结构112均与第一侧壁102w1直接接触而未直接接触第二侧壁102w2。半导体光电元件10可选择性地进一步包含第二电极116与基底100或第一半导体结构106直接接触，以与外部电源形成电连接。
如图1F所示，从上视观之，半导体光电元件10A可呈矩形或圆形。在此实施例中，半导体光电元件10A具有长度L及宽度W。在一实施例，宽度W与长度L的比值可介于0.2至0.8之间(含边界值)。长度L及宽度W可分别小于等于500μm，例如分别小于等于450μm、400μm、350μm、300μm、250μm、200μm、150μm、100μm、50μm、30μm或10μm，且可大于等于1μm。在一实施例，半导体光电元件10的长度L及宽度W可大致相等而呈正方形。在一实施例，从上视观之，半导体光电元件10的上表面的面积(L×W)在10000μm2以下，例如在1μm2至5000μm2的范围内(例如：100μm2、625μm2、1250μm2、2000μm2或2500μm2以下)。
如图1G所示，第一半导体结构106具有宽度W1、活性结构108具有宽度W0、第二半导体结构110具有宽度W2，及第三半导体结构112具有宽度W3。上述宽度可定义为一剖面图(如图1G)中各结构的最大宽度。在此实施例中，第一半导体结构106、活性结构108、第二半导体结构110及第三半导体结构112具有不同的宽度，其中宽度W3>宽度W2>宽度W0>宽度W1。具体来说，半导体光电元件10为一垂直式元件，第一电极114与第二电极116位于基底100(或第一半导体结构106)的不同侧。在本实施例中，外延结构104的剖面为倒梯形状，且在一垂直方向上，外延结构104具有一部分与第一区100a重叠。在此实施例，第三半导体结构112与绝缘结构102在水平方向上有重叠。
基底100可包含导电或绝缘材料。所述的导电材料例如砷化镓(GaAs)、磷化铟(InP)、碳化硅(SiC)、磷化镓(GaP)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、锗(Ge)或硅(Si)等；所述的绝缘材料例如蓝宝石(Sapphire)等。在一实施例中，基底100为一成长基板(growth substrate)或接合基板。在一实施例中，基底100为一成长基板(growthsubstrate)，且在基底100上可通过有机金属化学气相沉积法(MOCVD)等方式形成外延结构104。
绝缘结构102可包含氮化硅(SiNx)、氧化铝(AlOx)、氧化硅(SiOx)、氟化镁(MgFx)或其组合。在一实施例，x＝1.5或2。在一实施例中，绝缘结构102可为单层或多层。当绝缘结构102为单层，其绝缘折射系数(refractive index)可小于2；当绝缘结构102包含多层时，各层的折射系数可小于2。于此实施例，绝缘结构102的厚度t1与外延结构104的厚度t2大致相同。根据一实施例，厚度t1及厚度t2可在15μm以下，例如是在大于0μm且小于10μm的范围内。如图1G所示，于此实施例，绝缘结构102的上表面102s与外延结构104的上表面可大致齐平。
第一半导体结构106、第二半导体结构110、第三半导体结构112以及活性结构108可分别包含III-V族半导体材料。上述III-V族半导体材料可包含铝(Al)、镓(Ga)、砷(As)、磷(P)、氮(N)或铟(In)。具体来说，上述III-V族半导体材料可为磷化物半导体、砷化物半导体或氮化物半导体材料，举例而言，二元化合物半导体(如GaAs、GaP或GaN)、三元化合物半导体(如InGaAs、AlGaAs、InGaP、AlInP、InGaN或AlGaN)或四元化合物半导体(如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN或AlGaAsP)。在一实施例，活性结构108实质上由三元化合物半导体(如InGaAs、AlGaAs、InGaP、AlInP、InGaN或AlGaN)或四元化合物半导体(如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN或AlGaAsP)所组成。在一实施例中，第一半导体结构106、第二半导体结构110、第三半导体结构112以及活性结构108可不包含氮(N)。
外延结构104可包含双异质结构(double heterostructure，DH)、双侧双异质结构(double-side double heterostructure，DDH)或多重量子阱(multiple quantum wells，MQW)结构。根据一实施例，当半导体光电元件10为发光元件时且于半导体光电元件10操作时，活性结构108可发出一光线。所述光线包含可见光或不可见光。半导体光电元件10所发出的光线决定于活性结构108的材料组成。举例来说，当活性结构108的材料包含InGaN系列时，例如可发出峰值波长(peak wavelength)为400nm至490nm的蓝光、深蓝光，或是峰值波长为490nm至550nm的绿光；当活性结构108的材料包含AlGaN系列时，例如可发出峰值波长为250nm至400nm的紫外光；当活性结构108的材料包含InGaAs系列、InGaAsP系列、AlGaAs系列或AlGaInAs系列时，例如可发出峰值波长为700至1700nm的红外光；当活性结构108的材料包含InGaP系列或AlGaInP系列时，例如可发出峰值波长为610nm至700nm的红光、或是峰值波长为530nm至600nm的黄光。
第一电极114以及第二电极116的材料可相同或不同，例如分别包含金属氧化物材料、金属或合金。金属氧化物材料包含氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化镓锌(GZO)、氧化铟钨(IWO)、氧化锌(ZnO)或氧化铟锌(IZO)等。金属可列举如锗(Ge)、铍(Be)、锌(Zn)、金(Au)、铂(Pt)、钛(Ti)、铝(Al)、镍(Ni)或铜(Cu)等。合金可包含选自由上述金属所组成的群组中的至少两者，例如锗金镍(GeAuNi)、铍金(BeAu)、锗金(GeAu)或锌金(ZnAu)等。
如上所述，先在基底100上的局部区域(例如第一区100a)形成绝缘结构102后，再形成外延结构104，以使绝缘结构102围绕外延结构104，由此，在后续制作工艺中，通过切割或转移制作工艺以形成多个半导体光电元件时，外延结构104不会经过切割或蚀刻等制作工艺，进而避免了外延结构104因切割或蚀刻而容易于侧壁处产生缺陷的问题。上述缺陷会导致在半导体光电元件于侧壁处易产生表面复合(surface recombination)，使发光效率大幅降低，影响光电特性影响。因此，本发明的实施例的半导体光电元件及其制造方法有助于减少表面复合，改善半导体光电元件的光电特性及发光效率。
图1H为本发明一实施例的半导体光电元件10B的剖面结构示意图。第三半导体结构112可具有上表面112s、第五侧壁112w1以及第六侧壁112w2。本实施例的半导体光电元件10B与半导体光电元件10A的主要差异在于，第三半导体结构112具有上表面112s且上表面112s高于绝缘结构102的上表面102s。在此实施例中，第五侧壁112w1以及第六侧壁112w2也高于绝缘结构102的上表面102s。如图1H所示，第三半导体结构112位于绝缘结构102上。第三半导体结构112与绝缘结构102在水平方向上可一部分重叠，另一部分不重叠。且有一部分的第三半导体结构112与绝缘结构102在垂直方向上重叠。根据一些实施例，第三半导体结构112与绝缘结构102在垂直方向上也可完全不重叠。本实施例中，绝缘结构102的厚度t1小于外延结构104的厚度t2。实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，在此不再赘述。
图1I为本发明一实施例的半导体光电元件10C的剖面结构示意图。本实施例的半导体光电元件10C与半导体光电元件10B的主要差异在于，位于第一半导体结构106及第二半导体结构110之间的活性结构108不直接接触绝缘结构102以及第三半导体结构112与绝缘结构102在水平方向上不重叠。如图1I所示，活性结构108具有彼此不平行的上表面108s以及下表面108u。活性结构108可具有不固定的厚度，如于剖面图中所示，位于第一电极114正下方部分的活性结构108的厚度d1大于靠近绝缘结构102的第一侧壁102w1的活性结构108的厚度d2。于此实施例，第一半导体结构106与第二半导体结构110将活性结构108包覆，且第一半导体结构106的一部分与第二半导体结构110的一部分直接接触。通过上述结构，可降低电子空穴于靠近绝缘结构102处存在的机率，进而降低表面复合(surfacerecombination)的可能性且提升内部量子效率。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，在此不再赘述。
图2A至图2E为本发明一实施例的半导体光电元件20的制造方法示意图。以下各层或结构的形成方法也可参照先前实施例中所述。
如图2A所示，首先，提供基底100。基底100具有上表面100s以及侧表面100w。上表面100s包含第一区100a以及第二区100b。如先前实施例所述，第二区100b为用以形成半导体光电元件10的活性结构108的预定区域，并且，在基底100的第一区100a和第二区100b上形成第一半导体结构106。
接下来，如图2B所示，在第一半导体结构106上形成绝缘结构102。绝缘结构102位于第一区100a而不位于第二区100b上。具体来说，在此实施例中，于绝缘结构102可形成有第一开口102a以曝露出第一半导体结构106。如图2B所示，第一开口102a的位置可对应于第二区100b，第一开口102a与第二区100b于垂直方向上重叠。
然后，如图2C所示，在第一半导体结构106上依序形成活性结构108、第二半导体结构110以及第三半导体结构112。之后，在绝缘结构102中形成第二开口102b而曝露出下方的第一半导体结构106。如图2C所示，第二开口102b的位置对应于第一区100a，第二开口102b与第一区100a于垂直方向上重叠。由于先形成第一开口102a，再形成活性结构108、第二半导体结构110以及第三半导体结构112，于此实施例，活性结构108填入第一开口102a中且与第一半导体结构106直接接触。第二开口102b是在形成活性结构108、第二半导体结构110以及第三半导体结构112之后形成，故活性结构108未填入第二开口102b。在一实施例中，可先于绝缘结构102形成第一开口102a及第二开口102b，之后再形成活性结构108于第一开口102a中。
接下来，如图2D所示，可在外延结构104上形成第一电极114以及第二电极116，接着，进行切割步骤。在此实施例，第一电极114覆盖于第三半导体结构112上，且第二电极116填入第二开口102a中以与第一半导体结构106直接接触。前述的切割步骤是利用机械切割、激光切割、或水切等方式来切割基底100、第一半导体结构106以及绝缘结构102，以形成多个彼此独立的半导体光电元件20。
或者，如图2E所示，切割绝缘结构102后，可进行一转移步骤，将包含绝缘结构102、外延结构104、第一电极114以及第二电极116的结构从基底100转移至另一载板200。然后，将基底100移除，形成半导体光电元件20’。具体来说，可使用蚀刻制作工艺、激光剥离制作工艺或者其它适当制作工艺来移除基底100。
以下参照图2F及图2G对于本发明一实施例的半导体光电元件20的结构进行说明。图2F为半导体光电元件20的上视图，图2G为图2F的半导体光电元件20沿B-B’线的剖面结构示意图。半导体光电元件20与半导体光电元件10的主要差异在于，第一半导体结构106位于绝缘结构102下方，例如是位于绝缘结构102与基底100之间。此外，半导体光电元件20中的第一电极114与第二电极116位于基底100(或第一半导体结构106)的同侧，故半导体光电元件20为一水平式元件或倒装式元件。
在此实施例中，绝缘结构102具有第一开口102a以及第二开口102b。在垂直方向上第一开口102a可与第二区100b重叠，且第二开口102b可与第一区100a重叠。如图2G所示，在第一开口102a以及第二开口102b处，第一半导体结构106未被绝缘结构102覆盖。在此实施例中，如图2G所示，绝缘结构102的厚度t1小于外延结构104的厚度t2且绝缘结构102的厚度t1与活性结构108的厚度t3大致相同。根据一实施例，绝缘结构102的厚度t1可小于等于2μm，例如在0μm至1μm的范围内。于此实施例，可通过设置厚度在上述范围内的绝缘结构102，有助于减少在形成外延结构104时因绝缘结构102厚度影响流场而使外延结构104较容易产生空隙的情况，进一步改善外延品质。
于此实施例，活性结构108与绝缘结构102在水平方向上重叠，而第一半导体结构106、第二半导体结构110以及第三半导体结构112与绝缘结构102在水平方向上不重叠。在另一实施例，第二半导体结构110与绝缘结构102在水平方向上也可有部分重叠，亦即第二半导体结构110填入第一开口102a且活性结构108的厚度t3小于绝缘结构102的厚度t2。如图2G所示，活性结构108直接接触第一半导体结构106及绝缘结构102，第二半导体结构110直接接触活性结构108及绝缘结构102的上表面102s。具体来说，第二半导体结构110可具有上表面110s、第三侧壁110w1以及第四侧壁110w2。于此实施例，第三半导体结构112覆盖于第二半导体结构110上且直接接触第二半导体结构110的上表面110s、第三侧壁110w1以及第四侧壁110w2并直接接触绝缘结构102的上表面102s。
如图2F所示，由上视观之，绝缘结构102环绕着第一电极114以及第二电极116。如图2G所示，第一电极114与第二电极116的上表面可大致位于相同水平高度。于此实施例，第一电极114覆盖且直接接触第三半导体结构112的上表面112s、第五侧壁112w1以及第六侧壁112w2，由此可增加第一电极114与第三半导体结构112间的接触面积。如图2G所示，第一半导体结构106具有宽度W1、活性结构108具有宽度W0、第二半导体结构110具有宽度W2，且第三半导体结构112具有宽度W3。上述宽度可定义为一剖面图(如图2G)中各结构的最大宽度。在此实施例中，第一半导体结构106、活性结构108、第二半导体结构110及第三半导体结构112具有不同的宽度，其中宽度W1>宽度W3>宽度W2>宽度W0。根据一实施例，可选择性地于第一电极114与第三半导体结构112之间及/或第二电极116与第一半导体结构106之间进一步形成保护结构(未绘示)，以提供绝缘及/或反射功能，由此减少外部污染或增加出光效率。保护结构可具有对应于第一电极114位置的第一通孔，以及对应于第二电极116位置的第二通孔，由此，第一电极114可填入第一通孔中，并经由第一通孔与第三半导体结构112形成电连接，第二电极116可填入第二通孔中，并经由第二通孔以与第一半导体结构106形成电连接。
在本实施例中，先在基底100上形成第一半导体结构106，再在第一半导体结构106上的局部区域形成绝缘结构102，然后在未被绝缘结构102覆盖的第一半导体结构106区域上形成活性结构108及第二半导体结构110等构造(即先形成一部分的外延结构104，再依序形成绝缘结构102与另一部分的外延结构104)，由此，在制作工艺中外延结构104不需经切割或蚀刻等制作工艺即可完成具有功能性的半导体光电元件，有助于减少表面复合。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，于此不再赘述。
图2H为本发明一实施例的半导体光电元件20A的剖面结构示意图。本实施例的半导体光电元件20A与半导体光电元件20的主要差异在于，外延结构104还包括第四半导体结构118，位于活性结构108与第一半导体结构106之间。具体来说，于此实施例，在第一半导体结构106上形成绝缘结构102后，先形成第四半导体结构118，再于第四半导体结构118上形成活性结构108。如图2H所示，第四半导体结构118填入第一开口102a中而与第一半导体结构106直接接触。第四半导体结构118具有上表面118s，且上表面118s高于绝缘结构102的上表面102s，即第四半导体结构118突出于绝缘结构102。活性结构108覆盖于第四半导体结构118，且活性结构108直接接触第四半导体结构118中突出于绝缘结构102的部分及绝缘结构102的上表面102S。第四半导体结构118可具有一宽度W4(例如图2H中第四半导体结构118的最大宽度)，宽度W4可小于活性结构108的宽度W0。详细而言，于此实施例，绝缘结构102与第四半导体结构118在水平方向上重叠，而与第一半导体结构106、活性结构108、第二半导体结构110及第三半导体结构112在水平方向上不重叠。如图2H所示，在垂直方向上，活性结构108与绝缘结构102有一部分重叠，另一部分不重叠。
第四半导体结构118可包含III-V族半导体材料。上述III-V族半导体材料可包含铝(Al)、镓(Ga)、砷(As)、磷(P)、氮(N)或铟(In)。具体来说，上述III-V族半导体材料可为磷化物半导体、砷化物半导体或氮化物半导体材料，举例而言，二元化合物半导体(如GaAs、GaP或GaN)、三元化合物半导体(如InGaAs、AlGaAs、InGaP、AlInP、InGaN或AlGaN)或四元化合物半导体(如AlGaInAs、AlGaInP、AlInGaN、InGaAsP、InGaAsN或AlGaAsP)。在一实施例中，第四半导体结构118可不包含氮(N)。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，在此不再赘述。
图2I为本发明一实施例的半导体光电元件20B的剖面结构示意图。本实施例的半导体光电元件20B与半导体光电元件20A的主要差异在于，第四半导体结构118的上表面118s低于绝缘结构102的上表面102s。即，在此实施例，第四半导体结构118并未突出于绝缘结构102。如图2I所示，绝缘结构102与第四半导体结构118及活性结构108在水平方向上有重叠，且与第一半导体结构106、第二半导体结构110及第三半导体结构112在水平方向上不重叠。详细来说，活性结构108有一部分在水平方向上和绝缘结构102重叠，另一部分在水平方向上和绝缘结构102不重叠。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，于此不再赘述。
图3A为本发明一实施例的半导体光电元件30的上视图，图3B为图3A的半导体光电元件30沿C-C’线的剖面结构示意图。
本实施例的半导体光电元件30与半导体光电元件20的主要差异在于，半导体光电元件30还包括保护结构120。如图3B所示，保护结构120可位于第三半导体结构112上。具体来说，在此实施例，保护结构120覆盖于一部分的第二半导体结构110上，且可直接接触第三半导体结构112的上表面112s以及其中一侧壁(例如第五侧壁112w1)。第一电极114可形成于第三半导体结构112未被保护结构120所覆盖的部分，由此与活性结构108形成电连接。保护结构120可为单层或多层。保护结构120可包含介电层。举例而言，介电层可包含氮化物(如氮化硅(SiNx))、氧化物(如氧化硅(SiOx)、氧化铝(AlOx))或氟化物(如氟化镁(MgFx))或其组合。在一些实施例，上述x＝1.5或2。在一实施例中，保护结构120还可具有反射活性结构108所发出光线的功能。当保护结构120为单层，其绝缘折射系数(refractive index)可小于2；当保护结构120包含多层时，各层的折射系数可小于2。在一实施例中，保护结构120包含分布式布拉格反射器(distributed Bragg reflector，DBR)结构。在一实施例中，保护结构120可包含介电层与金属反射层(如银(Ag)或金(Au))的组合，例如氧化物(如氧化硅(SiOx)与银(Ag)层。
在此实施例中，通过在半导体光电元件30中设置可具有绝缘及/或反射功能的保护结构120，可进一步保护外延结构104，避免制作工艺中对于外延结构104的表面/侧壁的损伤，及/或有助于反射活性结构108所发出光线，避免电极吸收活性结构108所发出光线，进而能提升出光效率。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，在此不再赘述。例如，所属技术领域中具通常知识者应理解，如前述搭配图2H或图2I所示的实施例中具有第四半导体结构118的结构也可应用于本实施例中。
图4A至图4C为本发明一实施例的半导体光电元件40的制造方法示意图。图4D为本发明一实施例的半导体光电元件40的下视图，图4C为图4D的半导体光电元件40沿D-D’线的剖面结构示意图。以下各层或结构的形成方法也可参照先前实施例中所述。为方便说明，此实施例中以形成单一个半导体光电元件40为例，所属技术领域中具通常知识者应理解形成多个半导体光电元件40的情况可参照前述实施例的内容。
如图4A所示，首先，提供基底100，并在基底100上先形成绝缘结构102，再依序形成第一半导体结构106、活性结构108、第二半导体结构110以及第三半导体结构112(即，形成外延结构104)。
接下来，如图4B所示，可在外延结构104上形成接触结构122，并移除基底100。形成接触结构122的方法可包含蒸镀或溅镀等技术。如图4B所示，将基底100移除后，第一半导体结构106的下表面106u及绝缘结构102的下表面102u会露出。于此实施例，接触结构122的下表面122u也会露出。
然后，如图4C所示，在第一半导体结构106及绝缘结构102下方形成第一电极114以及第二电极116，从而完成半导体光电元件40。保护结构120可选择性地形成于第一电极114、第二电极116及外延结构104之间，且可通过化学气相沉积或物理气相沉积等方式形成。
以下参照图4C及图4D对于半导体光电元件40的结构进行说明。半导体光电元件40与半导体光电元件10的差异在于，半导体光电元件40为一水平式元件或倒装式元件，其中，第三半导体结构112的上表面112s突出于绝缘结构102，且半导体光电元件40具有位于绝缘结构102上的接触结构122，接触结构122可与第三半导体结构112和第一电极114形成电连接。
在此实施例，第三半导体结构112与绝缘结构102在水平方向上不重叠，且在垂直方向上可有一部分重叠，另一部分不重叠。接触结构122可位于绝缘结构102及第三半导体结构112上并与绝缘结构102及第三半导体结构112直接接触，且接触结构122可覆盖于绝缘结构102的上表面102s及其中一侧壁(第二侧壁102w2)，以及第三半导体结构112的上表面112s以及其中一侧壁(第六侧壁112w2)。于此实施例，接触结构122的下表面122u与第一半导体结构106的下表面106u及绝缘结构102的下表面102u可大致位于相同水平高度。
接触结构122可包含金属氧化物材料、金属或合金。金属氧化物材料包含氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化镓锌(GZO)、氧化铟钨(IWO)、氧化锌(ZnO)或氧化铟锌(IZO)等。金属可列举如锗(Ge)、铍(Be)、锌(Zn)、金(Au)、铂(Pt)、钛(Ti)、铝(Al)、镍(Ni)或铜(Cu)等。合金可包含选自由上述金属所组成的群组中的至少两者，例如锗金镍(GeAuNi)、铍金(BeAu)、锗金(GeAu)或锌金(ZnAu)等。接触结构122与第一电极114的材料可相同或不同。
如图4D所示，由下视观之，第一电极114有一部分未与绝缘结构102及保护结构120重叠，第一电极116则与绝缘结构102及保护结构120重叠。具体来说，第一电极114可位于绝缘结构102下方，与接触结构122直接接触而不与第一半导体结构106直接接触。第一电极114可通过接触结构122而与活性结构108形成电连接。第二电极116可位于绝缘结构102及第一半导体结构106下方，且与第一半导体结构106直接接触以形成电连接。第一电极114以及第二电极116在垂直方向上不重叠。保护结构120可覆盖于第一半导体结构106下表面106u的一部分及绝缘结构102下表面102u的一部分，且在垂直方向上与一部分的绝缘结构102及第一半导体结构106重叠。在此实施例中，保护结构120不与第一半导体结构106、第一电极114及第二电极116形成电连接，且较佳为具有反射功能，以使活性结构108所发出的光线反射而朝向第三半导体结构112出射。
在此实施例中，因半导体光电元件40中不具有基底100，更有利于元件尺寸的微型化，且通过形成接触结构122可减少电极与外延结构104在垂直方向上重叠的面积，避免电极吸光问题。此外，具有绝缘及/或反射功能的保护结构120可进一步避免制作工艺中对于外延结构104的损伤，并可有助于反射活性结构108所发出光线，而能提升出光效率。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，在此不再赘述。
图4E为本发明一实施例的半导体光电元件40A的上视图，图4E为图4F的半导体光电元件40A沿E-E’线的剖面结构示意图。
本实施例的半导体光电元件40A与半导体光电元件40的主要差异在于，外延结构104中各层的上表面(如上表面106s、上表面108s、上表面110s、上表面112s)高于绝缘结构102的上表面102s。具体来说，如图4F所示，第一半导体结构106突出于绝缘结构102。第二半导体结构110覆盖于活性结构108的上表面110s及侧壁(第三侧壁110w1及第四侧壁110w2)，而第三半导体结构112覆盖于第二半导体结构110的上表面112s及侧壁(第五侧壁112w1及第六侧壁112w2)。如图4F所示，活性结构108覆盖于第一半导体结构106的上表面106s及侧壁(第七侧壁106w1及第八侧壁106w2)，且活性结构108直接接触第一半导体结构106中突出于绝缘结构102的部分。于此实施例，第一电极114并未覆盖于保护结构120上，但并不限于此，也可如图4D所示的实施例，第一电极114覆盖于保护结构120上。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，在此不再赘述。
图5A为本发明一实施例的半导体组件500A的剖面结构示意图。如图5A所示，半导体组件500A包括承载板50、位于承载底50上的多个半导体光电元件52。在本实施例中，半导体光电元件52未包含基底100且半导体光电元件52包含于前述实施例中所述的绝缘结构102、外延结构104以及分别位于外延结构104两侧的第一电极114与第二电极116。在另一实施例中，半导体光电元件52也可包含基底100。图5A所示的承载板50可表示用以承载半导体光电元件52用的暂时基板，或可表示用以承接被转移的半导体光电元件52的电路板。当承载板50为暂时基板(例如蓝膜或蓝宝石基板)时，可通过一粘着层(未绘示)与半导体光电元件52相接。粘着层的材料可包含苯并环丁烯(benzocyclobutene，BCB)、环氧树脂(epoxy)、聚酰亚胺(polyimide)、硅基树脂(silicone)、氧化钽(TaOx)、氧化铝(AlOx)、二氧化硅(SiOx)或氧化钛(TiOx)。当承载板50为电路板(例如印刷电路板(Printed Circuit Board；PCB))时，可通过一导电结构(未绘示)与半导体光电元件52相接。导电结构的材料可包含钛、铬、铂、铜、镍、金、锡、或上述材料的合金。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，在此不再赘述。
图5B为本发明一实施例的半导体组件500B的剖面结构示意图。如图5B所示，半导体组件500B包括承载板50、位于承载板50上的多个半导体元件52’。在本实施例中，半导体光电元件52’未包含基底100且半导体光电元件52’可包含于前述实施例中所述的绝缘结构102、外延结构104以及位于外延结构104同一侧的第一电极114与第二电极116。在另一实施例，半导体光电元件52也可包含基底100。承载板50可为通过粘着层与半导体光电元件52’相接的暂时基板，或为通过导电结构与半导体光电元件52’相接的电路板。本实施例中的其他各层或结构的位置、相对关系及材料组成等内容及结构变化例也已于先前实施例中进行了详尽的说明，在此不再赘述。
图6为本发明一实施例的半导体组件600的剖面结构示意图。图6为本发明一实施例的半导体组件600的剖面结构示意图。请参照图6，半导体组件600包含半导体光电元件60、封装基板61、载体63、接合线65、电极结构66以及封装层68。封装基板61可包含陶瓷或玻璃材料。封装基板61中具有多个通孔62。通孔62中可填充有导电性材料如金属等而有助于导电或/且散热。载体63位于封装基板61一侧的表面上，且也包含导电性材料，如金属。电极结构66位于封装基板61另一侧的表面上。在本实施例中，电极结构66包含第一电极垫66a以及第二电极垫66b，且第一电极垫66a以及第二电极垫66b可通过通孔62而与载体63电连接。在一实施例中，电极结构66可进一步包含散热垫(thermal pad)(未绘示)，例如位于第一电极垫66a与第二电极垫66b之间。
半导体光电元件60位于载体63上。半导体光电元件60可为本发明中任一实施例所述的垂直式半导体元件(如半导体光电元件10、10A、10B、10C及其变化例)。在本实施例中，载体63包含第一部分63a及第二部分63b，半导体光电元件60通过接合线65而与载体63的第二部分63b电连接。接合线65的材质可包含金属，例如金、银、铜、铝或至少包含上述任一元素的合金。封装层68覆盖于半导体光电元件60上，具有保护半导体光电元件60的效果。具体来说，封装层68可包含树脂材料如环氧树脂(epoxy)、硅氧烷树脂(silicone)等。封装层68还可包含多个波长转换粒子(图未示)以转换半导体光电元件60所发出的第一光为一第二光。第二光的波长大于第一光的波长。
图7为本发明一实施例的半导体组件700的上视示意图。本实施例的半导体组件700例如为显示器单元。如图7所示，半导体组件700包含载板80以及位于载板80上的多个像素单元82。多个像素单元82沿着平行于x轴及y轴的方向排列成阵列状，且在平行于x轴的方向上以一间隔d排列。像素单元82的数量可依需求调整，例如在一实施例中，半导体组件800中所包含的多个像素单元82可提供1920×1080像素的分辨率。在一实施例中，间隔d小于1.4mm，例如，间隔d介于0.2mm～1.3mm之间，具体如0.75mm、0.8mm、1mm、1.25mm。如图7所示，各像素单元82包含第一半导体光电元件84、第二半导体光电元件86以及第三半导体光电元件88沿着平行于y轴的方向排列。第一半导体光电元件84、第二半导体光电元件86以及第三半导体光电元件88中的一或多者可为本发明任一实施例所述的半导体光电元件(如半导体光电元件10、10A、10B、20、20A、20B、30、40、40A及其变化例)。在一实施例中，第一半导体光电元件84、第二半导体光电元件86以及第三半导体光电元件88均为发光元件且可分别发出红光、绿光及蓝光。在一实施例中，这些发光元件的排列顺序也可以根据需求做调整，例如第一半导体光电元件84、第二半导体光电元件86以及第三半导体光电元件88分别发出红光、蓝光及绿光。各像素单元82可与载板80表面的电路(未绘示)电连接，使其中的发光元件可接收外部信号并根据外部信号发光。载板80可为单层或多层。载板80的材料可包含聚酯(Polyester)、聚酰亚胺(Polyimide，PI)、BT树脂(Bismaleimide Triazine)、PTFE树脂(Polytetrafluoroethylene)酚醛树脂(Phenol resins，PF)或玻纤环氧树脂(FR4)。在一实施例，载板80可弯折，且例如可承受曲率半径小于50mm，例如25mm或32mm的状态。
基于上述，根据本发明的实施例，可提供一种半导体光电元件及其制造方法、以及包含其的半导体组件，通过先形成绝缘结构再形成具有功能性的活性结构，而有助于减少表面复合，改善半导体光电元件的外延品质、光电特性及发光效率。由于在制作工艺中不需要对外延结构进行切割或蚀刻，也可节省切割及蚀刻的制作工艺成本以及损耗，避免因切割或蚀刻造成的失效。举例而言，本发明的实施例可适用于存在微型化需求的半导体光电元件例如发光二极管元件。本发明的外延结构、半导体元件及半导体组件可应用于照明、医疗、显示、通讯、感测、电源系统等领域的产品，例如灯具、监视器、手机、平板电脑、车用仪表板、电视、电脑、穿戴装置(如手表、手环、项链等)、交通号志、户外显示器、医疗器材等。
虽然结合以上实施例已公开了本发明，然而其并非用以限定本发明，本领域普通技术人员应理解，在不脱离本发明的精神和范围内可作些许的修饰或变更，本发明的保护范围应当以附上的权利要求所界定的为准。此外，上述实施例内容在适当的情况下可互相组合或替换，而非仅限于所描述的特定实施例。举例而言，在一实施例中所揭露特定构件的相关参数或特定构件与其他构件的连接关系也可应用于其他实施例中，且均落于本发明的权利保护范围。

Claims (10)

1.一种半导体光电元件，包括：
基底，具有上表面包含第一区及第二区；
绝缘结构，位于该第一区而不位于该第二区上且具有第一侧壁；
外延结构，位于该第二区上且包含活性结构；以及
第一电极，位于该外延结构上；
其中，该活性结构与该绝缘结构在水平方向上重叠且/或该活性结构与该第一电极在水平方向上重叠，该第一侧壁与该第一区之间具有第一夹角小于90°，且该第一侧壁与该第二区之间具有第二夹角大于90°。
2.如权利要求1所述的半导体光电元件，其中该外延结构还包含第一半导体结构，位于该基底与该活性结构之间；以及第二半导体结构，位于该活性结构上且覆盖于该绝缘结构的一部分。
3.如权利要求2所述的半导体光电元件，其中该第二半导体结构的宽度介于该第一半导体结构的宽度与该活性结构的宽度之间。
4.如权利要求2所述的半导体光电元件，其中该第二半导体结构具有第二侧壁，且该第一电极覆盖于该第二侧壁。
5.如权利要求1所述的半导体光电元件，其中该第一侧壁仅直接接触该活性结构。
6.一种半导体光电元件的制造方法，包括：
提供基底，该基底具有上表面包含第一区及第二区；
在该基底上形成绝缘结构，该绝缘结构位于该第一区而不位于该第二区上且具有第一侧壁；
在该第二区上形成外延结构，该外延结构包含活性结构；以及
在该外延结构上形成第一电极；
其中，该活性结构与该绝缘结构在水平方向上重叠且/或该活性结构与该第一电极在水平方向上重叠，该第一侧壁与该第一区之间具有第一夹角小于90°，且该第一侧壁与该第二区之间具有第二夹角大于90°。
7.如权利要求6所述的半导体光电元件的制造方法，其中在该基底上形成该绝缘结构之后，在该第二区上形成该外延结构。
8.如权利要求6所述的半导体光电元件的制造方法，其中形成该绝缘结构以及该外延结构的步骤依序包括：
在该基底上形成第一半导体结构；
在该第一半导体结构上形成该绝缘结构；以及
在该第一半导体结构上形成该活性结构以及第二半导体结构。
9.如权利要求8所述的半导体光电元件的制造方法，其中形成该活性结构以及该第二半导体结构的步骤包括：
移除一部分的该绝缘结构而在该绝缘结构中形成孔洞；以及
在该孔洞中形成该活性结构。
10.如权利要求6所述的半导体光电元件的制造方法，还包括移除该基底。
CN202111366149.8A 2021-11-18 2021-11-18 半导体光电元件 Pending CN116137307A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111366149.8A CN116137307A (zh) 2021-11-18 2021-11-18 半导体光电元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111366149.8A CN116137307A (zh) 2021-11-18 2021-11-18 半导体光电元件

Publications (1)

Publication Number Publication Date
CN116137307A true CN116137307A (zh) 2023-05-19

Family

ID=86333255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111366149.8A Pending CN116137307A (zh) 2021-11-18 2021-11-18 半导体光电元件

Country Status (1)

Country Link
CN (1) CN116137307A (zh)

Similar Documents

Publication Publication Date Title
KR102606543B1 (ko) 발광 디바이스
EP2919258B1 (en) Semiconductor light emitting element and method for manufacturing the same
EP2590235B1 (en) Light emitting device
EP2402995B1 (en) Light emitting device and light unit
US20190103515A1 (en) Light-emitting device and manufacturing method thereof
CN110010737B (zh) 发光器件和照明设备
KR101007117B1 (ko) 반도체 발광소자 및 그 제조방법
CN110383509B (zh) 发光器件
TW202018972A (zh) 半導體元件及其封裝結構
KR100999701B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US12051767B2 (en) Semiconductor device and semiconductor component including the same preliminary class
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
CN116137307A (zh) 半导体光电元件
CN220358110U (zh) 半导体元件及包含其的半导体装置
US12125956B2 (en) Semiconductor device and semiconductor component including the same
US20220302360A1 (en) Semiconductor device and semiconductor component including the same
US20230058195A1 (en) Semiconductor device
KR101683906B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101724708B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101765912B1 (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR101786073B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101664501B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication