CN116130445A - 一种量子器件及其制备方法、一种量子计算机 - Google Patents

一种量子器件及其制备方法、一种量子计算机 Download PDF

Info

Publication number
CN116130445A
CN116130445A CN202111336960.1A CN202111336960A CN116130445A CN 116130445 A CN116130445 A CN 116130445A CN 202111336960 A CN202111336960 A CN 202111336960A CN 116130445 A CN116130445 A CN 116130445A
Authority
CN
China
Prior art keywords
quantum
section
quantum device
superconducting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111336960.1A
Other languages
English (en)
Inventor
赵勇杰
杨晖
李业
王晓光
王小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Quantum Computing Technology Co Ltd
Original Assignee
Origin Quantum Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Quantum Computing Technology Co Ltd filed Critical Origin Quantum Computing Technology Co Ltd
Priority to CN202111336960.1A priority Critical patent/CN116130445A/zh
Priority to PCT/CN2022/128213 priority patent/WO2023083021A1/zh
Publication of CN116130445A publication Critical patent/CN116130445A/zh
Priority to US18/533,716 priority patent/US20240114805A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/82—Current path
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本申请公开了一种量子器件及一种量子计算机，属于量子计算技术领域。所述量子器件包括：量子芯片，所述量子芯片上形成有I/O端口；及超导基板，所述超导基板上形成有多条传输线，且每条所述传输线均包括具有夹角的第一段和第二段，所述第一段的一端与所述I/O端口之间形成有键合连接结构，所述第二段的一端形成有用于与连接器连接的焊盘，且所述第一段间的分布间距小于所述第二段间的分布间距。本申请将传输线划分成两个部分，即具有夹角的第一段和第二段，一端形成有焊盘的第二段的在远离量子芯片的区域上分布，则与I/O端口通过铝线键合连接的第一段可以更高密度的布线，从而降低焊盘尺寸对布线间距的影响，提高超导基板上传输线的密度。

Description

一种量子器件及其制备方法、一种量子计算机
技术领域
本申请属于量子信息领域，尤其是量子计算技术领域，特别地，本申请涉及一种量子器件及其制备方法、一种量子计算机。
背景技术
量子计算是量子力学与计算机科学相结合的一种通过遵循量子力学规律、调控量子信息单元来进行计算的新型计算方式。它以微观粒子构成的量子比特为基本单元，具有量子叠加、纠缠的特性。并且，通过量子态的受控演化，量子计算能够实现信息编码和计算存储，具有经典计算技术无法比拟的巨大信息携带量和超强并行计算处理能力。随着量子比特位数的增加，其计算存储能力还将呈指数级规模拓展。国际上正在探索的量子计算的物理系统包括离子阱、超导、超冷原子、极化分子、线性光学、金刚石色心、硅28中的电子或核自旋等方向。
为了实现控制信号和读取信号的输入输出，将量子芯片与外围电路进行连接是不可缺少的。在超导量子计算的方案中，通常采用将量子芯片通过引线键合的方式连接到PCB板上形成封装结构的方式，并通过PCB板转接引出从而与外围电路相连。而随着量子比特位数的增加，量子芯片的封装结构中如何实现较高密度的布线以在量子芯片封装时将众多的I/O端口引出成为当下亟待解决的难题。
发明创造内容
针对现有技术中的难题，本申请的目的是提供一种量子器件及一种量子计算机，它能够实现较高密度的布线以在量子芯片封装时将众多的I/O端口引出。
本申请的一个实施例提供了一种量子器件，所述量子器件包括：
量子芯片，所述量子芯片上形成有I/O端口；
超导基板，所述超导基板上形成有多条传输线，且每条所述传输线均包括具有夹角的第一段和第二段，所述第一段的一端与所述I/O端口之间形成有键合连接结构，所述第二段的一端形成有用于与连接器连接的焊盘，并且所述第一段之间的分布间距小于所述第二段之间的分布间距。
如上所述的量子器件，所述焊盘包括分布于第一对齐参考线上的第一类焊盘和分布于第二对齐参考线上的第二类焊盘，且所述第一类焊盘和所述第二类焊盘相间分布。
如上所述的量子器件，相邻位置的所述传输线具有不同长度的所述第一段。
如上所述的量子器件，所述超导基板上形成有布线槽，所述传输线形成于所述布线槽内。
如上所述的量子器件，所述传输线为印刷电路。
如上所述的量子器件，所述印刷电路包括第一接地层、第二接地层、位于所述第一接地层和所述第二接地层之间的信号线层，及用于实现所述第一接地层和所述第二接地层之间电连接的导电结构。
如上所述的量子器件，所述导电结构包括贯穿所述第一接地层和所述第二接地层的穿孔，以及形成于所述穿孔内的导电元件，所述导电元件与所述第一接地层和所述第二接地层电连接。
如上所述的量子器件，所述传输线为层叠元件，所述层叠元件包括依次层叠的第一氧化膜层、超导特性的传输介质层和第二氧化膜层，所述传输介质层用于与所述I/O端口和所述连接器连接。
如上所述的量子器件，所述量子器件包括依次层叠的多个所述超导基板。
如上所述的量子器件，相邻的两个所述超导基板中，处于上层的所述超导基板形成有安装孔，所述安装孔用于固定与处于下层的所述超导基板上的所述焊盘连接的连接器。
如上所述的量子器件，每个所述超导基板均形成有窗口，所述键合连接结构通过所述窗口连接所述传输线和所述I/O端口。
本申请的第二个实施例提供了一种量子计算机，包括如上所述的量子器件。
现有技术中不做划分的传输线，其分布间距受焊盘尺寸的影响，导致传输线难以实现高密度的布置。而在本申请中，将在超导基板上的传输线划分成两个部分，即每条传输线都包括具有夹角的第一段部分和第二段部分，且一端形成有焊盘的第二段在超导基板上远离量子芯片的区域分布，则与I/O端口通过铝线键合连接的第一段在超导基板上靠近量子芯片的区域可以更高密度的布线，从而降低焊盘尺寸对布线间距的影响，提高超导基板上传输线的密度。
附图说明
图1为本申请提供的一种量子器件的示意图；
图2为本申请提供的第二种量子器件的示意图；
图3为本申请提供的一种印刷电路的示意图；
图4为本申请提供的一种层叠元件的示意图；
图5为本申请提供的第三种量子器件的示意图。
附图标记说明：
1-量子芯片，
2-超导基板，21-布线槽，22-窗口，23-安装孔，
3-传输线，31-第一段，32-第二段，33-焊盘，34-键合垫，
4-键合连接结构，5-连接器，6-第一对齐参考线，7-第二对齐参考线，
8-印刷电路，81-第一接地层，82-介质，83-信号线层，84-导电结构，85-第二接地层，
9-层叠元件，91-第一氧化膜层，92-传输介质层，93-第二氧化膜层。
具体实施方式
以下详细描述仅是说明性的，并不旨在限制实施例和/或实施例的应用或使用。此外，无意受到前面的“背景技术”或“发明内容”部分或“具体实施方式”部分中呈现的任何明示或暗示信息的约束。
为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
在量子计算技术快速发展的背景下，本申请公开了一种适于大数量量子比特位数的量子器件。具体的，执行基于量子芯片的量子计算时，为了实现针对量子芯片的控制信号和读取信号的输入输出，通常需要将量子芯片与外围电路进行连接。例如，在超导量子计算的方案中，通常采用将量子芯片通过引线键合的方式连接到PCB板上形成封装结构的方式，PCB板上形成有多条传输线路，通过PCB板上的传输线路转接引出从而与外围电路相连。并且，现有技术中采用的传输线路通常为直线型，其分布间距受传输线路所具有的焊盘的尺寸的影响，随着量子比特位数的增加，这种结构形式难以实现高密度的布线，难以满足将量子芯片众多的I/O端口引出的需要。
为此，本申请提供一种量子器件及一种量子计算机，它能够实现较高密度的布线以在量子芯片进行封装时将众多的I/O端口引出。在本申请中，将在超导基板2上的传输线3划分成两个部分，即具有夹角的第一段31和第二段32，从而可以将传输线3的其中一部分沿着不同方向引出，与现有技术中不做划分的传输线3相比，本申请中一端形成有焊盘33的第二段32在远离量子芯片1的区域分布，而与I/O端口通过键合连接结构4连接的第一段31可以在靠近量子芯片1的区域更高密度的布线，从而降低焊盘33尺寸对布线间距的影响，提高超导基板2上传输线3的密度。
图1为本申请提供的一种量子器件的结构示意图。
参见图1所示，本申请提供了一种量子器件，所述量子器件包括：
量子芯片1，所述量子芯片1上形成有I/O端口；以及
超导基板2，所述超导基板2上形成有多条传输线3，且每条所述传输线3均包括具有夹角的第一段31和第二段32，所述第一段31的一端与所述I/O端口之间形成有键合连接结构4，所述第二段32的一端形成有用于与连接器5连接的焊盘33，并且所述第一段31之间的分布间距小于所述第二段32之间的分布间距。
可以理解的是，I/O端口为位于量子芯片1上的脉冲调制信号线、磁通调制信号线、读取信号线等元件的信号传输端口。本申请利用超导基板2上的传输线3将对应的信号端口引出，以方便与外围电路的连接器5连接。现有技术中不做划分的传输线3通常为直线型，其分布间距受焊盘33尺寸的影响，与现有技术相比，本申请提供的量子器件将在超导基板2上的传输线3划分成两个部分，即具有夹角的第一段31和第二段32，一端形成有焊盘33的第二段32的在超导基板2上远离量子芯片1的区域分布，则与I/O端口通过键合连接结构4连接的第一段31可以超导基板2上靠近量子芯片1的区域更高密度的布线，从而降低焊盘33尺寸对布线间距的影响，提高超导基板2上传输线的密度。
在本申请的一些实施例中，所述焊盘33包括分布于第一对齐参考线6上的第一类焊盘和分布于第二对齐参考线7上的第二类焊盘，且所述第一类焊盘和所述第二类焊盘相间分布，第一对齐参考线6和第二对齐参考线7之间的间距根据所述第一类焊盘和所述第二类焊盘的尺寸大小、连接器5的尺寸大小以及信号串扰要求确定。需要说明的是，第一对齐参考线6和第二对齐参考线7为确定焊盘之间的排布关系的参考，并非量子器件或所述超导基板2上实际制备获得的结构，第一对齐参考线6表示第一类焊盘沿着一条直线排布，第二对齐参考线7表示第二类焊盘沿着一条直线排布，结合图1所示，在量子器件或所述超导基板2可以划分出多个区域，每个区域确定出第一对齐参考线6和第二对齐参考线7，同一区域中的第一类焊盘沿着第一对齐参考线6排布，同一区域中的第二类焊盘沿着第二对齐参考线7排布。在本申请的一实施例中，相邻位置的所述传输线3具有不同长度的所述第一段31以将对应的焊盘33分散布置。
键合连接结构4，一般是位于量子芯片1的I/O端口和超导基板2上的传输线3之间的过渡连接的引线。例如，超导基板2上的传输线3的端口可以通过细小的引线(例如，由铝或其他材料制成的细小引线)与量子芯片1的I/O端口连接，引线还可用于将量子芯片1的接地组件和超导基板2进行共地连接。
在量子比特数量或量子芯片1上其他元件的数量增加时，可能造成引线的数量增加，并且引线之间的间距更接近。引线越接近；引线之间会产生更多的连接或串扰，即意味着当信号通过第一引线发送时，信号可能泄漏到第一引线附近的其他引线(例如，第二引线)。第一引线和第二引线被分开大约1.5毫米(mm)的距离。引线可以包括铝和/或铌，或者其他具有超导特性的材料。此外，引线可以包括在大约15微米(μm)至几百微米(μm)之间的范围内的直径。在一个实施例中，引线之间的分离距离的选择基于量子芯片尺寸和期望的量子比特数量。引线之间的分离距离被设置成使引线之间的串扰最小化或者使引线之间的串扰在能够接受范围。
传输线3可以被设计为大约50欧姆(Ω)，或者另一个期望的阻抗。所述传输线3可以直接通过半导体工艺在所述超导基板2上直接生成，也可以是单独进行工艺制备再附加至所述超导基板2上，例如，先形成需要的印刷电路(PCB)结构再通过导电胶固定在所述超导基板2上。
图2为本申请提供的第二种量子器件的示意图，其示意出第二种量子器件的爆炸结构。
参见图2所示，并结合图1所示，在本申请的一些实施例中，所述超导基板2上形成有布线槽21，所述传输线3形成于所述布线槽31内，超导特性的布线槽21能够形成良好的隔离，减小传输线3之间的串扰。
图3为提供的一种印刷电路的示意图，该图示意性的表示了一种印刷电路8的截面结构。
参见图3所示，并结合图1和图2所示，在本申请的一实施例中，所述传输线3为印刷电路8。示例性的，所述印刷电路8包括第一接地层81、第二接地层85、位于所述第一接地层81和所述第二接地层85之间的信号线层83，及用于实现所述第一接地层81和所述第二接地层85之间电连接的导电结构84。具体实施时，所述导电结构84包括贯穿所述第一接地层81和所述第二接地层85的穿孔，以及形成于所述穿孔内的导电元件，所述导电元件与所述第一接地层81和所述第二接地层85电连接，所述导电元件可以是镀附在穿孔内壁的电介质层或者是利用沉积等工艺填充满该穿孔的电介质材料。图5为本申请提供的第三种量子器件的示意图，示例性的，所述量子器件还可以是包括依次层叠的多个所述超导基板2的结构形式，每层超导基板2上均采用印刷电路8的结构形成所述传输线3，且依次层叠的多个所述超导基板2之间电接触以便于实现共地连接。示例性的，每个所述超导基板2均形成有窗口22，所述键合连接结构4，例如铝线，通过所述窗口22连接所述传输线3和所述I/O端口。
图4为提供的一种层叠元件的示意图，该图示意性的表示了一种层叠元件9的截面结构。
参见图4所示，并结合图1和图2所示，在本申请的另一实施例中，所述传输线3为层叠元件9，所述层叠元件9包括依次层叠的第一氧化膜层91、超导特性的传输介质层92，以及第二氧化膜层93，所述传输介质层92用于与所述I/O端口和所述连接器5连接，超导特性的传输介质层92为在临界温度范围内为超导特性的材料。图5为本申请提供的第三种量子器件的示意图，示例性的，所述量子器件还可以是包括依次层叠的多个所述超导基板2的结构形式，每层超导基板2上均采用层叠元件9的结构形成的所述传输线3，且依次层叠的多个所述超导基板2之间电接触以实现共地连接。示例性的，每个所述超导基板2均形成有窗口22，所述键合连接结构4，例如铝线，通过所述窗口22连接所述传输线3和所述I/O端口。
具体实施时，参见图5所示，并结合图1至图4所示，针对依次层叠的多个所述超导基板2的结构形式的一种示例为如下的描述，相邻的两个所述超导基板2中，处于上层的所述超导基板2形成有安装孔23，所述安装孔23用于固定与处于下层的所述超导基板2上的所述焊盘33连接的连接器5。
本申请的实施例中还提供了一种量子计算机，所述量子计算机包括如上实施例所述的量子器件。
这里需要指出的是：以上量子计算机中的量子器件与上述结构类似，且具有同上述量子器件实施例相同的有益效果，因此不做赘述。对于本申请量子计算机实施例中未披露的技术细节，本领域的技术人员请参照上述量子器件的描述而理解，为节约篇幅，这里不再赘述。
在本申请的实施例中还涉及一种量子器件的制备方法，包括：
提供量子芯片1，所述量子芯片1上形成有I/O端口；
提供超导基2板，在所述超导基板2上形成多条传输线3，且每条所述传输线3均包括具有夹角的第一段31和第二段32，且所述第二段32的一端形成有用于与连接器5连接的焊盘33，并在所述第一段31的一端与所述I/O端口之间形成键合连接结构4，且所述第一段31之间的分布间距小于所述第二段32之间的分布间距。
在所述超导基板2上形成多条传输线3的步骤之前，还包括如下的步骤：
在所述超导基板2上形成布线槽21，所述布线槽21用于容置所述传输线3。
其中，所述在所述超导基板2上形成多条传输线3的步骤具体包括：针对所述布线槽21的内表面氧化形成第一氧化膜层91；沉积超导特性的材料于所述第一氧化膜层91上以形成用于与所述I/O端口和所述连接器5连接的传输介质层92；最后针对所述传输介质层92的表面氧化获得第二氧化膜层93。
可以理解的是，针对所述传输介质层92的表面氧化时，为保证传输介质层92与所述I/O端口和所述连接器5连接的电学特性，可以保留所述传输介质层92的一部分区域使之不被氧化，或者在所述传输介质层92的表面全部氧化后再通过刻蚀等工艺去除传输介质层92的一部分区域上的第二氧化膜层93。
在超导基板2的表面上形成第一氧化膜层91，可以以如下方式形成第一氧化膜层91：通过将超导基板2的表面在预定温度和预定压力下暴露于预定浓度的氧气中而持续预定时间量以形成所希望厚度的氧化膜层。在一个实施例中，超导基板2为铝(即，Al)，氧化膜层包括氧化铝(即，Al2O3)。在一个实现方式中，用于形成氧化膜层的氧气的浓度为100％纯氧。氧化时间可以在从一分钟到几百分钟的范围内、处于室温下、处于几毫托到几十托的量级的压力范围下。期望获得的氧化膜层的厚度是在几埃至几十埃的量级。在一个实现方式中，超导基板2为铌(即，Nb)，第一氧化膜层91包括铌氧化物(例如，NbO、NbO2、或Nb2O5)。也可以采用CVD工艺或者其他工艺在所述传输介质层92上形成第二氧化膜层93。在一个实施例中，第二氧化膜层93包括与所述传输介质层92匹配的材料(例如，相同类型材料的氧化物)。例如，当传输介质层92包括铌时，则第二氧化膜层93包括铌氧化物。在一个实施例中，将第二氧化膜层93平面化。例如，采用CMP工艺来将第二氧化膜层93平面化。第一氧化膜层91、第二氧化膜层93的厚度处于20纳米与3000纳米之间。在本申请的具体实施方式中，超导材料可以选择包括铝(Al)、铌(Nb)、氮化铌(NbN)、氮化钛(TiN)或氮化铌钛(NbTiN)中的一种或多种。示例性的，在本申请中可以采用阳极化工艺或等离子体氧化工艺形成高致密性和厚度的氧化膜。
阳极化工艺是可以用来增加金属表面上的氧化物层厚度的电解钝化工艺。将待处理的金属形作为(即，正极)，电流(例如，直流电)穿过电解溶液以及待处理的金属的电路，电流在阴极(即，负极)处释放氢并且在该待处理的金属的表面(即，阳极)处释放氧，即能够在待处理的金属上形成金属氧化物，并且氧化物层的厚度取决于电源的幅值以及向所述电路施加电压的时间量。
等离子体氧化是用于在金属上产生氧化物涂层的电化学表面处理工艺。可以使用电磁源将氧气转换成被引向金属物体的氧等离子体。当所产生的氧等离子体被施加至金属的表面上，在所述金属的表面上生长出氧化物涂层。氧化物涂层是该金属向其氧化物的化学转化，其在所述金属的表面生长。由于氧化物涂层是不导电的，等离子体氧化经常被用来将金属的表面钝化。
本申请实施例提供的一种量子器件的制备方法可能需要沉积一种或多种材料，例如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)的沉积工艺或外延技术以及其他沉积工艺来沉积。本申请实施例描述的一种量子器件的制备工艺可能需要在制造过程期间从器件去除一种或多种材料。取决于要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术或剥离(lift-off)工艺。可以使用已知的曝光(lithographic)技术(例如，光刻或电子束曝光)对形成本文所述的电路元件的材料进行图案化。
以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (13)

1.一种量子器件，其特征在于，包括：
量子芯片，所述量子芯片上形成有I/O端口；
超导基板，所述超导基板上形成有多条传输线，且每条所述传输线均包括具有夹角的第一段和第二段，所述第一段的一端与所述I/O端口之间形成有键合连接结构，所述第二段的一端形成有用于与连接器连接的焊盘，并且所述第一段之间的分布间距小于所述第二段之间的分布间距。
2.根据权利要求1所述的量子器件，其特征在于，所述焊盘包括分布于第一对齐参考线上的第一类焊盘和分布于第二对齐参考线上的第二类焊盘，且所述第一类焊盘和所述第二类焊盘相间分布。
3.根据权利要求1或2所述的量子器件，其特征在于，相邻位置的所述传输线具有不同长度的所述第一段。
4.根据权利要求1至3中任一项所述的量子器件，其特征在于，所述超导基板上形成有布线槽，所述传输线形成于所述布线槽内。
5.根据权利要求4所述的量子器件，其特征在于，所述传输线为印刷电路。
6.根据权利要求5所述的量子器件，其特征在于，所述印刷电路包括第一接地层、第二接地层、位于所述第一接地层和所述第二接地层之间的信号线层，及用于实现所述第一接地层和所述第二接地层之间电连接的导电结构。
7.根据权利要求6所述的量子器件，其特征在于，所述导电结构包括贯穿所述第一接地层和所述第二接地层的穿孔，以及形成于所述穿孔内的导电元件，所述导电元件与所述第一接地层和所述第二接地层电连接。
8.根据权利要求4所述的量子器件，其特征在于，所述传输线为层叠元件，所述层叠元件包括依次层叠的第一氧化膜层、超导特性的传输介质层和第二氧化膜层，所述传输介质层用于与所述I/O端口和所述连接器连接。
9.根据权利要求1至8中任一项所述的量子器件，其特征在于，所述量子器件包括依次层叠的多个所述超导基板。
10.根据权利要求9所述的量子器件，其特征在于，相邻的两个所述超导基板中，处于上层的所述超导基板形成有安装孔，所述安装孔用于固定与处于下层的所述超导基板上的所述焊盘连接的连接器。
11.根据权利要求9所述的量子器件，其特征在于，每个所述超导基板均形成有窗口，所述键合连接结构通过所述窗口连接所述传输线和所述I/O端口。
12.一种量子计算机，包括权利要求1-11中任一项所述的量子器件。
13.一种量子器件的制备方法，包括：
提供量子芯片，所述量子芯片上形成有I/O端口；
提供超导基板，在所述超导基板上形成多条传输线，且每条所述传输线均包括具有夹角的第一段和第二段，且所述第二段的一端形成有用于与连接器连接的焊盘，并在所述第一段的一端与所述I/O端口之间形成键合连接结构，且所述第一段之间的分布间距小于所述第二段之间的分布间距。
CN202111336960.1A 2021-11-12 2021-11-12 一种量子器件及其制备方法、一种量子计算机 Pending CN116130445A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111336960.1A CN116130445A (zh) 2021-11-12 2021-11-12 一种量子器件及其制备方法、一种量子计算机
PCT/CN2022/128213 WO2023083021A1 (zh) 2021-11-12 2022-10-28 一种量子器件及其制备方法、一种量子计算机
US18/533,716 US20240114805A1 (en) 2021-11-12 2023-12-08 Quantum device, manufacturing method thereof, and quantum computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111336960.1A CN116130445A (zh) 2021-11-12 2021-11-12 一种量子器件及其制备方法、一种量子计算机

Publications (1)

Publication Number Publication Date
CN116130445A true CN116130445A (zh) 2023-05-16

Family

ID=86303194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111336960.1A Pending CN116130445A (zh) 2021-11-12 2021-11-12 一种量子器件及其制备方法、一种量子计算机

Country Status (3)

Country Link
US (1) US20240114805A1 (zh)
CN (1) CN116130445A (zh)
WO (1) WO2023083021A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335581A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
CN201812817U (zh) * 2010-09-30 2011-04-27 无锡中微高科电子有限公司 集成电路封装的转接基板
JP6128756B2 (ja) * 2012-05-30 2017-05-17 キヤノン株式会社 半導体パッケージ、積層型半導体パッケージ及びプリント回路板
CN217387147U (zh) * 2021-11-12 2022-09-06 合肥本源量子计算科技有限责任公司 一种量子器件及一种量子计算机

Also Published As

Publication number Publication date
WO2023083021A1 (zh) 2023-05-19
US20240114805A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
US11569205B2 (en) Reducing loss in stacked quantum devices
US10468578B2 (en) Package substrates with top superconductor layers for qubit devices
US20190044668A1 (en) Quantum circuit assemblies with on-chip demultiplexers
EP3391415B1 (en) Superconducting bump bonds
WO2019032115A1 (en) QUANTIC BIT DEVICES WITH JOSEPHSON JUNCTION CONNECTED BELOW SUPPORT CIRCUITS
US5946600A (en) Method for manufacturing an electronic structure
EP3580702A1 (en) Integrating circuit elements in a stacked quantum computing device
WO2019117973A1 (en) Qubit vertical transmission line with two parallel ground planes
US6262478B1 (en) Electronic interconnect structure and method for manufacturing it
US11197365B2 (en) Multilayer printed circuit board for reducing quantum signal crosstalk
CN217387147U (zh) 一种量子器件及一种量子计算机
CN216084932U (zh) 传输器件、量子器件集成组件和量子计算机
WO2018052466A1 (en) Superconducting interconnects in a printed circuit board
CN116130445A (zh) 一种量子器件及其制备方法、一种量子计算机
JPH02134882A (ja) 高密度相互接続体の形成方法
US6461493B1 (en) Decoupling capacitor method and structure using metal based carrier
CN114692882B (zh) 一种超导量子芯片制备方法
CN115132910B (zh) 一种二能级缺陷表面分布的测量装置及其制备方法
WO2024102504A2 (en) Systems and methods for fabrication of superconducting integrated circuits having flip-chip arrangements with high coherence devices
CN115843212A (zh) 传输器件及其制备方法、量子器件集成组件和量子计算机
Capogna et al. Fabrication and properties of vertically stacked Nb/Al AlOχ/Nb Josephson tunnel junctions
JPS5972635A (ja) 薄膜磁気ヘツドおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI