CN116126397A - 基于微控制器的控制方法、装置、设备及介质 - Google Patents

基于微控制器的控制方法、装置、设备及介质 Download PDF

Info

Publication number
CN116126397A
CN116126397A CN202310403706.1A CN202310403706A CN116126397A CN 116126397 A CN116126397 A CN 116126397A CN 202310403706 A CN202310403706 A CN 202310403706A CN 116126397 A CN116126397 A CN 116126397A
Authority
CN
China
Prior art keywords
sram
microcontroller
target
processing unit
flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310403706.1A
Other languages
English (en)
Other versions
CN116126397B (zh
Inventor
李德建
冯曦
谭浪
杨立新
刘畅
黎金旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Jiangsu Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Jiangsu Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Jiangsu Electric Power Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202310403706.1A priority Critical patent/CN116126397B/zh
Publication of CN116126397A publication Critical patent/CN116126397A/zh
Application granted granted Critical
Publication of CN116126397B publication Critical patent/CN116126397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本公开涉及微控制器技术领域，具体涉及一种基于微控制器的控制方法、装置、设备及介质，所述微控制器包括中央处理器、闪存Flash和静态随机存取存储器SRAM，所述方法包括：控制中央处理器通过微控制器的目标引脚读取输入值；响应于输入值与预设引脚值匹配，将储存在Flash中的目标指令程序搬移至SRAM，并通过所述中央处理器将微控制器的启动模式设置为SRAM启动；控制中央处理器至少从SRAM中读取所述目标指令程序并执行。该方案可以将微控制器中FLASH的指令程序搬移到微控制器的SRAM中，从而在微控制器的启动模式为SRAM启动的情况下，CPU可以从SRAM中高速读取指令程序。

Description

基于微控制器的控制方法、装置、设备及介质
技术领域
本公开涉及微控制器技术领域，具体涉及一种基于微控制器的控制方法、装置、设备及介质。
背景技术
微控制器（Microcontroller Unit，MCU）具有很广泛的应用。很多微控制器内部的程序存储器都使用了闪存FLASH器件， Flash存储器是用于存储中央处理器（centralprocessing unit，CPU）的指令程序的。在MCU中，CPU的工作效率高，但因Flash存储器的读数据访问速度较慢，因此导致CPU读取FLASH中指令的速率较慢，从而影响MCU的运行速率，如此如何提高CPU读取FLASH中指令的速率成为了亟待解决的问题。
发明内容
为了解决相关技术中的问题，本公开实施例提供一种基于微控制器的控制方法、装置、设备及介质。
第一方面，本公开实施例中提供了一种基于微控制器的控制方法，所述微控制器包括中央处理器、闪存Flash和静态随机存取存储器SRAM。
具体地，所述基于微控制器的控制方法包括：
控制所述中央处理器通过所述微控制器的目标引脚读取输入值；
响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM，并通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动；
控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。
在本公开实施例的一种实施方式中，所述预设引脚值用于指示所述微控制器的启动模式为Flash启动；
所述将储存在所述Flash中的目标指令程序搬移至所述SRAM之前，所述方法还包括：
通过所述中央处理器获取所述Flash中第一指定区域中的功能状态标志和搬移区域标志；
所述将储存在所述Flash中的目标指令程序搬移至所述SRAM，包括：
若确定所述功能状态标志指示快速启动功能，且所述搬移区域标志指示所述目标指令程序存储在所述Flash的第二指定区域，则将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开实施例的一种实施方式中，所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
通过所述微控制器中的直接存储器访问DMA控制器，将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开实施例的一种实施方式中，所述微控制器还包括只读存储器ROM；
所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM之前，所述方法还包括：
控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为第一输出值；
响应于所述第一输出值与第一预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为ROM启动；
所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开实施例的一种实施方式中，所述通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM之前，所述方法还包括：
通过所述中央处理器从所述Flash中的第三指定区域获取目标状态位，所述目标状态位根据所述功能状态标志得到；
所述通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
若确定所述目标状态位指示所述搬移程序，则通过所述中央处理器读取并执行所述搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开实施例的一种实施方式中，所述通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动之前，包括：
通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，所述写目标寄存器信息用于将所述目标寄存器的存储值设置为第二输出值；
所述通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动，包括：
响应于所述第二输出值与第二预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动。
在本公开实施例的一种实施方式中，所述SRAM在所述微控制器的启动模式为SRAM启动时的起始地址为0x0地址。
在本公开实施例的一种实施方式中，所述控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行之后，所述方法还包括：
通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
第二方面，本公开实施例中提供了一种基于微控制器的控制装置，所述微控制器包括中央处理器、闪存Flash和静态随机存取存储器SRAM。
具体地，所述基于微控制器的控制装置，包括：
第一控制模块，被配置为控制所述中央处理器通过所述微控制器的目标引脚读取输入值；
搬移模块，被配置为响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM；
第一处理模块，被配置为通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动；
第二控制模块，被配置为控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。
在本公开实施例的一种实施方式中，所述预设引脚值用于指示所述微控制器的启动模式为Flash启动；所述控制装置还包括：
第一获取模块，被配置为通过所述中央处理器获取所述Flash中第一指定区域中的功能状态标志和搬移区域标志；
所述搬移模块，被配置为若确定所述功能状态标志指示快速启动功能，且搬移区域标志指示所述目标指令程序存储在所述Flash的第二指定区域，则将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开实施例的一种实施方式中，所述搬移模块：
被配置为通过所述微控制器中的直接存储器访问DMA控制器，将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开实施例的一种实施方式中，所述微控制器还包括只读存储器ROM；所述控制装置还包括：
第三控制模块，被配置为控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为第一输出值；
第二处理模块，被配置为响应于所述第一输出值与第一预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为ROM启动；
所述搬移模块：被配置为通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开实施例的一种实施方式中，所述控制装置还包括：
第二获取模块，被配置为通过所述中央处理器从所述Flash中的第三指定区域获取目标状态位，所述目标状态位根据所述功能状态标志得到；
所述搬移模块：被配置为若确定所述目标状态位指示所述搬移程序，则通过所述中央处理器读取并执行所述搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开实施例的一种实施方式中，所述控制装置还包括：
发送模块，被配置为通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，所述写目标寄存器信息用于将所述目标寄存器的存储值设置为第二输出值；
所述第一处理模块：被配置为响应于所述第二输出值与第二预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动。
在本公开实施例的一种实施方式中，所述SRAM在所述微控制器的启动模式为SRAM启动时的起始地址为0x0地址。
在本公开实施例的一种实施方式中，所述控制装置还包括：
第三处理模块，被配置为通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
第三方面，本公开实施例提供了一种电子设备，包括存储器和处理器，其中，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现如第一方面和第一方面的任一项实现方式所述的方法。
第四方面，本公开实施例中提供了一种计算机可读存储介质，其上存储有计算机指令，该计算机指令被处理器执行时实现如第一方面和第一方面的任一项实现方式所述的方法。
根据本公开实施例提供的基于包括中央处理器、闪存Flash和静态随机存取存储器SRAM的微控制器的控制方法，可以控制所述中央处理器通过所述微控制器的目标引脚读取输入值；响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM，并通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动；以及控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。通过该方案，可以将微控制器中FLASH的指令程序搬移到微控制器的SRAM中，从而在所述微控制器的启动模式为SRAM启动的情况下，CPU可以从SRAM中高速读取指令程序，进而提高了MCU的运行速率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
结合附图，通过以下非限制性实施方式的详细描述，本公开的其它特征、目的和优点将变得更加明显。在附图中。
图1示出根据本公开实施例的基于微控制器的控制方法的流程图。
图2示出根据本公开实施例的基于微控制器的控制装置的结构框图。
图3示出根据本公开的实施例的电子设备的结构框图。
图4示出适于用来实现根据本公开实施例的方法的计算机系统的结构示意图。
具体实施方式
下文中，将参考附图详细描述本公开的示例性实施例，以使本领域技术人员可容易地实现它们。此外，为了清楚起见，在附图中省略了与描述示例性实施例无关的部分。
在本公开中，应理解，诸如“包括”或“具有”等的术语旨在指示本说明书中所公开的特征、数字、步骤、行为、部件、部分或其组合的存在，并且不欲排除一个或多个其他特征、数字、步骤、行为、部件、部分或其组合存在或被添加的可能性。
另外还需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
在本公开中，如涉及对用户信息或用户数据的获取操作或向他人展示用户信息或用户数据的操作，则所述操作均为经用户授权、确认，或由用户主动选择的操作。
上文中提及，微控制器（Microcontroller Unit，MCU）具有很广泛的应用。很多微控制器内部的程序存储器都使用了闪存FLASH器件， Flash存储器是用于存储中央处理器（central processing unit，CPU）的指令程序的。在MCU中，CPU的工作效率高，但因Flash存储器的读数据访问速度较慢，因此导致CPU读取FLASH中指令的速率较慢，从而影响MCU的运行速率，如此如何提高CPU读取FLASH中指令的速率成为了亟待解决的问题。
基于上述技术缺陷，本公开实施例提供了一种基于包括中央处理器、闪存Flash和静态随机存取存储器SRAM的微控制器的控制方法，可以控制所述中央处理器通过所述微控制器的目标引脚读取输入值；响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM，并通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动；以及控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。通过该方案，可以将微控制器中FLASH的指令程序搬移到微控制器的SRAM中，从而在所述微控制器的启动模式为SRAM启动的情况下，CPU可以从SRAM中高速读取指令程序，进而提高了MCU的运行速率。
图1示出根据本公开的实施例的基于微控制器的控制方法的流程图。如图1所示，所述微控制器包括中央处理器、闪存Flash和静态随机存取存储器SRAM，所述基于微控制器的控制方法可以包括以下步骤S101 - S103：
在步骤S101中，控制所述中央处理器通过所述微控制器的目标引脚读取输入值。
在步骤S102中，响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM，并通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动。
在步骤S103中，控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。在本公开一实施方式中，所述基于微控制器的控制方法可适用于包括所述微控制器的电子设备、计算设备等进行指令读取。
在本公开一实施方式中，所述目标引脚为所述微控制器的外部boot 引脚。其中，该boot引脚包括BOOT_PAD1、BOOT_PAD0。
在本公开一实施方式中，当所述基于微控制器控制所述中央处理器通过所述微控制器的目标引脚读取的输入值不同时，对应所述微控制器的上电启动模式也不同。通常，所述微控制器的启动模式可以包括Flash启动、ROM启动、SRAM启动。需要说明的是，当所述微控制器的启动模式包括ROM启动时，所述微控制器包括只读存储器ROM。
具体地，所述微控制器的3种启动模式和目标引脚关系如下表1所示：
当预设引脚值为[0,1]，即所述预设引脚值用于指示所述微控制器的启动模式为Flash启动；当预设引脚值为[0,0]，即所述预设引脚值用于指示所述微控制器的启动模式为ROM启动；当预设引脚值为[1,0]，即所述预设引脚值用于指示所述微控制器的启动模式为SRAM启动。
表1
示例性地，当所述微控制器的启动模式为Flash启动时，指令程序存储在Flash中，以0x0地址作为首地址，数据程序存储在SRAM0中，以0x2000_0000地址作为起始地址；当所述微控制器的启动模式为ROM启动时，指令程序存储在ROM中，以0x0地址作为首地址，数据程序存储在SRAM1中；当所述微控制器的启动模式为SRAM启动时，指令程序存储在SRAM0中,以0x0地址作为起始地址，数据程序存储在SRAM1中，以0x2000_0000地址作为起始地址。
需要说明的是，为了方便在Flash（Flash启动）中的指令程序搬移到SRAM后，CPU能够直接从SRAM中读取并执行指令程序，因此 Flash启动和SRAM启动这两种启动模式下的程序数据区都被映射到0x2000_0000，即同样的起始地址。
在本公开一实施方式中，所述目标指令程序可以为所述Flash中的部分指令程序或全部指令程序。
在本公开一实施方式中，所述将储存在所述Flash中的目标指令程序搬移至所述SRAM，可以理解为包括两种含义：第一种含义，将储存在所述Flash中的目标指令程序移除至所述SRAM，即删除所述Flash中的目标指令程序；第二种含义，将储存在所述Flash中的目标指令程序复制至所述SRAM，即保留所述Flash中的目标指令程序。具体可以根据实际情况确定，本申请实施例对此不作限定。
可选地，在本公开一实施方式中，所述SRAM在所述微控制器的启动模式为SRAM启动时的起始地址为0x0地址。如此，在将储存在所述Flash中的目标指令程序搬移至所述SRAM之后，由于CPU复位后从0x0地址开始读取第一条指令，因此当所述微控制器的启动模式设置为SRAM启动时，CPU可以从SRAM中读取所述目标指令程序，从而实现CPU高速读取指令的目的。
在本公开一实施方式中，从所述目标引脚读取的所述输入值可以输入到所述微控制器的目标寄存器中，从而所述微控制器复位后，经过若干个时钟周期，所述输入值被锁定到所述目标寄存器，所述微控制器的启动模式不再受从所述目标引脚读取的所述输入值的影响。
需要说明的是，CPU直接从Flash内读取一条指令需要若干个时钟周期，而CPU从SRAM内读取一条指令需要一个周期，因此在将储存在所述Flash中的目标指令程序搬移至所述SRAM，并通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动之后，控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行，从而实现了CPU高速读取指令的目的。
本公开实施例提供了一种基于包括中央处理器、闪存Flash和静态随机存取存储器SRAM的微控制器的控制方法，可以控制所述中央处理器通过所述微控制器的目标引脚读取输入值；响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM，并通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动；以及控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。通过该方案，可以将微控制器中FLASH的指令程序搬移到微控制器的SRAM中，从而在所述微控制器的启动模式为SRAM启动的情况下，CPU可以从SRAM中高速读取指令程序，进而提高了MCU的运行速率。
可选地，本公开一实施方式中，所述预设引脚值用于指示所述微控制器的启动模式为Flash启动；所述步骤102中的将储存在所述Flash中的目标指令程序搬移至所述SRAM的步骤之前，本公开实施例提供的基于微控制器的控制方法还可以包括下述步骤：
通过所述中央处理器获取所述Flash中第一指定区域中的功能状态标志和搬移区域标志；
所述将储存在所述Flash中的目标指令程序搬移至所述SRAM，包括：
若确定所述功能状态标志指示快速启动功能，且所述搬移区域标志指示所述目标指令程序存储在所述Flash的第二指定区域，则将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开一实施方式中，当所述预设引脚值用于指示所述微控制器的启动模式为Flash启动时，Flash解复位，从而可以通过所述中央处理器获取所述Flash中第一指定区域中的功能状态标志和搬移区域标志。
在本公开一实施方式中，所述快速启动功能可以理解为所述中央处理器高速读取指令的功能，即需要将储存在所述Flash中的目标指令程序搬移至所述SRAM，再开始读取指令并执行，以实现CPU高速读取指令。
在本公开该实施方式中，在所述预设引脚值用于指示所述微控制器的启动模式为Flash启动的情况下，可以通过所述中央处理器获取所述Flash中第一指定区域中的功能状态标志和搬移区域标志，且若确定所述功能状态标志指示快速启动功能，且所述搬移区域标志指示所述目标指令程序存储在所述Flash的第二指定区域，则将所述目标指令程序从所述第二指定区域搬移至所述SRAM。如此，可以通过功能状态标志和搬移区域标志，判断是否需要执行将所述目标指令程序从所述第二指定区域搬移至所述SRAM的程序。
可选地，对于将所述目标指令程序从所述第二指定区域搬移至所述SRAM，本公开实施例提供了两种可能的实现方式，具体如下：
第一种可能的实现方式：
可选地，在本公开一实施方式中，所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
通过所述微控制器中的直接存储器访问DMA控制器，将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开一实施方式中，当所述微控制器的启动模式为Flash启动时，所述微控制器中的DMA控制器已经解复位，从而可以通过DMA控制器将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
本公开该实施方式中，可以通过所述微控制器中的DMA控制器，将所述目标指令程序从所述第二指定区域搬移至所述SRAM。如此，提供了一种使用硬件将所述目标指令程序从所述Flash搬移至所述SRAM的方式。
第二种可能的实现方式：
可选地，在本公开一实施方式中，所述微控制器还包括只读存储器ROM；
所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM之前，所述方法还包括：
控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为第一输出值；
响应于所述第一输出值与第一预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为ROM启动；
所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
可选地，所述第一预设有效值可以为用户自定义的或出厂时设置的。例如，所述第一预设有效值为2′b00。
示例性地，以所述第一预设有效值为2′b00、所述SRAM为SRAM0为例。所述微控制器控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为2′b00（即第一输出值），响应于所述第一输出值与第一预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为ROM启动，通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM0。
需要说明的是，当所述微控制器中的所述目标寄存器的存储值发生变化后，会触发CPU和总线复位，从而所述微控制器的启动模式发生更新，且新的启动模式生效。
本公开该实施方式中，可以控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为第一输出值，并响应于所述第一输出值与第一预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为ROM启动，以及通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM，从而可以控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值，以通过所述中央处理器将所述微控制器的启动模式从Flash启动更新为ROM启动，进而通过执行所述ROM中的搬移程序，实现将所述目标指令程序从所述Flash搬移至所述SRAM的目的。如此，提供了一种将所述目标指令程序从所述Flash搬移至所述SRAM的方式。
可选地，在本公开一实施方式中，所述通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM之前，所述方法还包括：
通过所述中央处理器从所述Flash中的第三指定区域获取目标状态位，所述目标状态位根据所述功能状态标志得到；
所述通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
若确定所述目标状态位指示所述搬移程序，则通过所述中央处理器读取并执行所述搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开一实施方式中，所述第三指定区域与上述实施例中的所述第一指定区域可以相同或不同。具体根据实施使用情况，本公开实施例对此不作限定。
在本公开一实施方式中，若确定所述功能状态标志指示快速启动功能，则生成目标状态位，并将所述目标状态位存储在所述第三指定区域。
需要说明的是，根据所述目标状态位指示所述搬移程序，才通过所述中央处理器读取并执行所述搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM，而当所述目标状态位指示其他指令程序（例如引导程序）时，就无法将所述目标指令程序从所述第二指定区域搬移至所述SRAM。如此，可以根据目标状态位确定是否通过所述中央处理器读取并执行所述ROM中的搬移程序。
本公开该实施方式中，可以通过所述中央处理器从所述Flash中的第三指定区域获取目标状态位，若确定所述目标状态位指示所述搬移程序，则通过所述中央处理器读取并执行所述搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。如此，可以根据目标状态位确定是否通过所述中央处理器读取并执行所述ROM中的搬移程序，从而实现所述目标指令程序从所述Flash搬移至所述SRAM。
可选地，在本公开一实施方式中，所述通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动之前，所述方法还包括：
通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，所述写目标寄存器信息用于将所述目标寄存器的存储值设置为第二输出值；
所述通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动，包括：
响应于所述第二输出值与第二预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动。
在本公开一实施方式中，通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，可以改写所述目标寄存器的存储值，并将所述目标寄存器的存储值设置为与所述写目标寄存器信息对应的所述第二输出值。
可选地，所述第二预设有效值可以为用户自定义的或出厂时设置的。例如，所述第二预设有效值为2′b10。
示例性地，以所述第二预设有效值为2′b10、所述SRAM为SRAM0为例。所述微控制器通过所述中央处理器向所述微控制器中的目标寄存器发送boot_mode_write（即写目标寄存器信息），所述写目标寄存器信息用于将所述目标寄存器的存储值设置为2′b10（即第二输出值），响应于所述第二输出值与第二预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式设置为SRAM0启动。
需要说明的是，上述通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，以改写所述目标寄存器的存储值，从而达到通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动的方式是一种软复位方式。当然，还可以直接通过硬件直接改写所述目标寄存器的存储值，即通过所述目标寄存器更新所述目标寄存器的存储值的方式，具体可以参照上述实施例中的详细描述，本公开实施例对此不再赘述。
在本公开该实施方式中，可以通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，并响应于所述第二输出值与第二预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动，从而可以通过CPU写寄存器信号的方式改写所述目标寄存器的存储值，以设置所述微控制器的启动模式。
可选地，在本公开一实施方式中，在所述步骤S103之后，即在所述控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行的步骤之后，本公开实施例提供的基于微控制器的控制方法还可以包括下述步骤：
通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
在本公开一实施方式中，所述通过所述中央处理器将所述微控制器的启动模式更新为Flash启动之前，本公开实施例提供的基于微控制器的控制方法还可以包括步骤：
控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为第三输出值；或者，通过所述中央处理器向所述微控制器中的目标寄存器发送一个写寄存器信息，所述一个写寄存器信息用于将所述目标寄存器的存储值设置为第三输出值；
所述通过所述中央处理器将所述微控制器的启动模式更新为Flash启动，包括：
响应于所述第三输出值与第三预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
可选地，所述第三预设有效值可以为用户自定义的或出厂时设置的。例如，所述第三预设有效值为2′b01。
示例性地，以所述第三预设有效值为2′b01为例。所述微控制器通过所述中央处理器向所述微控制器中的目标寄存器发送boot_mode_write（即一个写寄存器信息），所述一个写目标寄存器信息用于将所述目标寄存器的存储值设置为2′b01（即第三输出值），响应于所述第三输出值与第三预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
示例性地，以所述第三预设有效值为2′b01为例。所述微控制器控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为2′b01（即第三输出值），响应于所述第三输出值与第三预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
本公开该实施方式中，在通过中央处理器从SRAM中读取并执行目标指令程序之后，还可以将所述微控制器的启动模式动态切回Flash启动，从而可以自由切换所述微控制器的启动模式。
图2示出根据本公开的实施例的基于微控制器的控制装置的结构框图，所述微控制器包括中央处理器、闪存Flash和静态随机存取存储器SRAM。其中，该装置可以通过软件、硬件或者两者的结合实现成为电子设备的部分或者全部。
如图2所示，所述控制装置500包括第一控制模块、搬移模块202、第一处理模块203和第二控制模块204。第一控制模块201，被配置为控制所述中央处理器通过所述微控制器的目标引脚读取输入值。搬移模块202，被配置为响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM。第一处理模块203，被配置为通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动。第二控制模块204，被配置为控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。
在本公开一实施方式中，所述预设引脚值用于指示所述微控制器的启动模式为Flash启动；所述控制装置还包括：
第一获取模块，被配置为通过所述中央处理器获取所述Flash中第一指定区域中的功能状态标志和搬移区域标志；
所述搬移模块，被配置为若确定所述功能状态标志指示快速启动功能，且搬移区域标志指示所述目标指令程序存储在所述Flash的第二指定区域，则将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开一实施方式中，所述搬移模块：
被配置为通过所述微控制器中的直接存储器访问DMA控制器，将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开一实施方式中，所述微控制器还包括只读存储器ROM；所述控制装置还包括：
第三控制模块，被配置为控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为第一输出值；
第二处理模块，被配置为响应于所述第一输出值与第一预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为ROM启动；
所述搬移模块：被配置为通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开一实施方式中，所述控制装置还包括：
第二获取模块，被配置为通过所述中央处理器从所述Flash中的第三指定区域获取目标状态位，所述目标状态位根据所述功能状态标志得到；
所述搬移模块：被配置为若确定所述目标状态位指示所述搬移程序，则通过所述中央处理器读取并执行所述搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
在本公开一实施方式中，所述控制装置还包括：
发送模块，被配置为通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，所述写目标寄存器信息用于将所述目标寄存器的存储值设置为第二输出值；
所述第一处理模块：被配置为响应于所述第二输出值与第二预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动。
在本公开一实施方式中，所述SRAM在所述微控制器的启动模式为SRAM启动时的起始地址为0x0地址。
在本公开一实施方式中，所述控制装置还包括：
第三处理模块，被配置为通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
本公开实施例提供了一种基于包括中央处理器、闪存Flash和静态随机存取存储器SRAM的微控制器的控制装置，可以控制所述中央处理器通过所述微控制器的目标引脚读取输入值；响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM，并通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动；以及控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。通过该装置，可以将微控制器中FLASH的指令程序搬移到微控制器的SRAM中，从而在所述微控制器的启动模式为SRAM启动的情况下，CPU可以从SRAM中高速读取指令程序，进而提高了MCU的运行速率。
本公开还公开了一种电子设备，图3示出根据本公开的实施例的电子设备的结构框图。
如图3所示，所述电子设备包括存储器和处理器，其中，存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现根据本公开的实施例的方法。
图4示出适于用来实现根据本公开实施例的方法的计算机系统的结构示意图。
如图4所示，计算机系统包括处理单元，其可以根据存储在只读存储器（ROM）中的程序或者从存储部分加载到随机访问存储器（RAM）中的程序而执行上述实施例中的各种方法。在RAM中，还存储有计算机系统操作所需的各种程序和数据。处理单元、ROM以及RAM通过总线彼此相连。输入/输出（I/O）接口也连接至总线。
以下部件连接至I/O接口：包括键盘、鼠标等的输入部分；包括诸如阴极射线管（CRT）、液晶显示器（LCD）等以及扬声器等的输出部分；包括硬盘等的存储部分；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分。通信部分经由诸如因特网的网络执行通信过程。驱动器也根据需要连接至I/O接口。可拆卸介质，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器上，以便于从其上读出的计算机程序根据需要被安装入存储部分。其中，所述处理单元可实现为CPU、GPU、TPU、FPGA、NPU等处理单元。
特别地，根据本公开的实施例，上文描述的方法可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括有形地包含在机器可读介质上的计算机程序，所述计算机程序包含用于执行上述方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分从网络上被下载和安装，和/或从可拆卸介质被安装。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元或模块可以通过软件的方式实现，也可以通过可编程硬件的方式来实现。所描述的单元或模块也可以设置在处理器中，这些单元或模块的名称在某种情况下并不构成对该单元或模块本身的限定。
作为另一方面，本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中电子设备或计算机系统中所包含的计算机可读存储介质；也可以是单独存在，未装配入设备中的计算机可读存储介质。计算机可读存储介质存储有一个或者一个以上程序，所述程序被一个或者一个以上的处理器用来执行描述于本公开的方法。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本公开中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (18)

1.一种基于微控制器的控制方法，其特征在于，所述微控制器包括中央处理器、闪存Flash和静态随机存取存储器SRAM，所述方法包括：
控制所述中央处理器通过所述微控制器的目标引脚读取输入值；
响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM，并通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动；
控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。
2.根据权利要求1所述的方法，其特征在于，所述预设引脚值用于指示所述微控制器的启动模式为Flash启动；
所述将储存在所述Flash中的目标指令程序搬移至所述SRAM之前，所述方法还包括：
通过所述中央处理器获取所述Flash中第一指定区域中的功能状态标志和搬移区域标志；
所述将储存在所述Flash中的目标指令程序搬移至所述SRAM，包括：
若确定所述功能状态标志指示快速启动功能，且所述搬移区域标志指示所述目标指令程序存储在所述Flash的第二指定区域，则将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
3.根据权利要求2所述的方法，其特征在于，所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
通过所述微控制器中的直接存储器访问DMA控制器，将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
4.根据权利要求2所述的方法，其特征在于，所述微控制器还包括只读存储器ROM；
所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM之前，所述方法还包括：
控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为第一输出值；
响应于所述第一输出值与第一预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为ROM启动；
所述将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
5.根据权利要求4所述的方法，其特征在于，所述通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM之前，所述方法还包括：
通过所述中央处理器从所述Flash中的第三指定区域获取目标状态位，所述目标状态位根据所述功能状态标志得到；
所述通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM，包括：
若确定所述目标状态位指示所述搬移程序，则通过所述中央处理器读取并执行所述搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
6.根据权利要求1所述的方法，其特征在于，所述通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动之前，包括：
通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，所述写目标寄存器信息用于将所述目标寄存器的存储值设置为第二输出值；
所述通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动，包括：
响应于所述第二输出值与第二预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动。
7.根据权利要求1所述的方法，其特征在于，所述SRAM在所述微控制器的启动模式为SRAM启动时的起始地址为0x0地址。
8.根据权利要求1所述的方法，其特征在于，所述控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行之后，所述方法还包括：
通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
9.一种基于微控制器的控制装置，其特征在于，所述微控制器包括中央处理器、闪存Flash和静态随机存取存储器SRAM，所述控制装置包括：
第一控制模块，被配置为控制所述中央处理器通过所述微控制器的目标引脚读取输入值；
搬移模块，被配置为响应于所述输入值与预设引脚值匹配，将储存在所述Flash中的目标指令程序搬移至所述SRAM；
第一处理模块，被配置为通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动；
第二控制模块，被配置为控制所述中央处理器至少从所述SRAM中读取所述目标指令程序并执行。
10.根据权利要求9所述的装置，其特征在于，所述预设引脚值用于指示所述微控制器的启动模式为Flash启动；所述控制装置还包括：
第一获取模块，被配置为通过所述中央处理器获取所述Flash中第一指定区域中的功能状态标志和搬移区域标志；
所述搬移模块，被配置为若确定所述功能状态标志指示快速启动功能，且搬移区域标志指示所述目标指令程序存储在所述Flash的第二指定区域，则将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
11.根据权利要求10所述的装置，其特征在于，所述搬移模块：
被配置为通过所述微控制器中的直接存储器访问DMA控制器，将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
12.根据权利要求10所述的装置，其特征在于，所述微控制器还包括只读存储器ROM；所述控制装置还包括：
第三控制模块，被配置为控制所述微控制器中的目标寄存器更新所述目标寄存器的存储值为第一输出值；
第二处理模块，被配置为响应于所述第一输出值与第一预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式更新为ROM启动；
所述搬移模块：被配置为通过所述中央处理器读取并执行所述ROM中的搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
13.根据权利要求12所述的装置，其特征在于，所述控制装置还包括：
第二获取模块，被配置为通过所述中央处理器从所述Flash中的第三指定区域获取目标状态位，所述目标状态位根据所述功能状态标志得到；
所述搬移模块：被配置为若确定所述目标状态位指示所述搬移程序，则通过所述中央处理器读取并执行所述搬移程序，以将所述目标指令程序从所述第二指定区域搬移至所述SRAM。
14.根据权利要求9所述的装置，其特征在于，所述控制装置还包括：
发送模块，被配置为通过所述中央处理器向所述微控制器中的目标寄存器发送写目标寄存器信息，所述写目标寄存器信息用于将所述目标寄存器的存储值设置为第二输出值；
所述第一处理模块：被配置为响应于所述第二输出值与第二预设有效值匹配，通过所述中央处理器将所述微控制器的启动模式设置为SRAM启动。
15.根据权利要求9所述的装置，其特征在于，所述SRAM在所述微控制器的启动模式为SRAM启动时的起始地址为0x0地址。
16.根据权利要求9所述的装置，其特征在于，所述控制装置还包括：
第三处理模块，被配置为通过所述中央处理器将所述微控制器的启动模式更新为Flash启动。
17.一种电子设备，其特征在于，包括存储器和处理器；其中，所述存储器用于存储一条或多条计算机指令，其中，所述一条或多条计算机指令被所述处理器执行以实现权利要求1至8中任一项所述的方法步骤。
18.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，该计算机指令被处理器执行时实现权利要求1至8中任一项所述的方法步骤。
CN202310403706.1A 2023-04-17 2023-04-17 基于微控制器的控制方法、装置、设备及介质 Active CN116126397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310403706.1A CN116126397B (zh) 2023-04-17 2023-04-17 基于微控制器的控制方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310403706.1A CN116126397B (zh) 2023-04-17 2023-04-17 基于微控制器的控制方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN116126397A true CN116126397A (zh) 2023-05-16
CN116126397B CN116126397B (zh) 2023-07-14

Family

ID=86303127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310403706.1A Active CN116126397B (zh) 2023-04-17 2023-04-17 基于微控制器的控制方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN116126397B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070233955A1 (en) * 2000-01-06 2007-10-04 Super Talent Electronics Inc. Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces
CN110297660A (zh) * 2019-06-25 2019-10-01 江苏沁恒股份有限公司 加速soc内核读取指令的方法及系统
US10642727B1 (en) * 2017-09-27 2020-05-05 Amazon Technologies, Inc. Managing migration events performed by a memory controller
CN113961259A (zh) * 2021-11-01 2022-01-21 锐凌无线通讯科技(深圳)有限公司 启动引导程序加载方法、装置、系统、电子设备及介质
CN115586933A (zh) * 2022-10-18 2023-01-10 山东云海国创云计算装备产业创新中心有限公司 一种计算机开机方法、系统、设备、介质及关机方法
CN115640053A (zh) * 2021-07-20 2023-01-24 炬芯科技股份有限公司 设备启动方法、装置、存储介质及电子设备
CN115718620A (zh) * 2022-11-22 2023-02-28 科东(广州)软件科技有限公司 一种代码程序迁移方法、装置、设备和存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070233955A1 (en) * 2000-01-06 2007-10-04 Super Talent Electronics Inc. Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces
US10642727B1 (en) * 2017-09-27 2020-05-05 Amazon Technologies, Inc. Managing migration events performed by a memory controller
CN110297660A (zh) * 2019-06-25 2019-10-01 江苏沁恒股份有限公司 加速soc内核读取指令的方法及系统
CN115640053A (zh) * 2021-07-20 2023-01-24 炬芯科技股份有限公司 设备启动方法、装置、存储介质及电子设备
CN113961259A (zh) * 2021-11-01 2022-01-21 锐凌无线通讯科技(深圳)有限公司 启动引导程序加载方法、装置、系统、电子设备及介质
CN115586933A (zh) * 2022-10-18 2023-01-10 山东云海国创云计算装备产业创新中心有限公司 一种计算机开机方法、系统、设备、介质及关机方法
CN115718620A (zh) * 2022-11-22 2023-02-28 科东(广州)软件科技有限公司 一种代码程序迁移方法、装置、设备和存储介质

Also Published As

Publication number Publication date
CN116126397B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US9043777B2 (en) Transferring files to a baseboard management controller (‘bmc’) in a computing system
EP2840495B1 (en) Container-based processing method and apparatus
US6678712B1 (en) Method and system for executing a program under one of a plurality of mutually exclusive operating environments
US8260818B1 (en) Method, apparatus, and computer-readable medium for space-efficient storage of variables in a non-volatile computer memory
US7500072B2 (en) Migrating data that is subject to access by input/output devices
JP2000148465A (ja) ファ―ムウェア変更方法
EP1934762B1 (en) Apparatus and method for handling dma requests in a virtual memory environment
RU2607275C2 (ru) Способ управления яркостью, а также устройство и программный продукт для реализации этого способа
EP3614258B1 (en) Retrieving updated firmware code
CN1305133A (zh) 适应性强的通用输入/输出系统
US10795606B2 (en) Buffer-based update of state data
JP2006351013A (ja) 電子装置において保存／リストア手順を行なうための方法及びシステム
CN112925606B (zh) 一种内存管理方法、装置及设备
CN116126397B (zh) 基于微控制器的控制方法、装置、设备及介质
US20150186076A1 (en) Dynamically updated user data cache for persistent productivity
KR100404374B1 (ko) 캐시 변수의 자동 갱신을 실행하는 방법 및 장치
CN114116008B (zh) 命令队列管理方法、装置、可读存储介质及电子设备
EP1615107A2 (en) Information processing apparatus, memory managing program, and memory managing method
CN112860595B (zh) Pci设备或pcie设备、数据存取方法及相关组件
US8823717B2 (en) Software constants file
US7694301B1 (en) Method and system for supporting input/output for a virtual machine
US20080235478A1 (en) Moving hardware context structures in memory while maintaining system operation
KR20190011670A (ko) 컴퓨팅 장치 최적화 방법 및 이를 위한 장치
CN113448639B (zh) 用户配置变量区的访问方法、装置、设备和存储介质
US6314482B1 (en) Method and system for indexing adapters within a data processing system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant