CN116112814A

CN116112814A - 感光像素结构、图像传感器和电子设备

Info

Publication number: CN116112814A
Application number: CN202310077565.9A
Authority: CN
Inventors: 罗轶
Original assignee: Vivo Mobile Communication Co Ltd
Current assignee: Vivo Mobile Communication Co Ltd
Priority date: 2022-09-30
Filing date: 2023-01-18
Publication date: 2023-05-12
Also published as: WO2024067511A1

Abstract

本申请公开了一种感光像素结构，属于图像传感器技术领域。该感光像素结构中包括：感光单元、感光信号处理电路和增益模式选择电路；感光单元与所述感光信号处理电路连接；增益模式选择电路输出增益模式选择信号，增益模式选择电路与所述感光信号处理电路连接；感光信号处理电路包括感光信号读取单元和增益处理单元，感光信号读取单元与感光单元连接以接收所述初始感光信号，增益处理单元与增益模式选择电路连接以接收所述增益模式选择信号，增益处理单元和感光信号读取单元连接；感光信号处理电路根据增益模式选择信号确定对初始感光信号的增益处理模式。本发明实施例能够实现像素级的动态范围调制，降低能耗，且结构相对简单，应用范围更广。

Description

感光像素结构、图像传感器和电子设备

技术领域

本申请属于图像传感器技术领域，具体涉及一种感光像素结构、图像传感器和电子设备。

背景技术

随着拍摄技术的发展，图像传感器中的双增益-高动态范围(Dual ConversionGain-High Dynamic Range，DCG-HDR)技术，也越来越受到重视。在DCG-HDR技术之后，为了进一步增加动态范围，TCG-HDR技术应运而生。目前，TCG-HDR技术有如下两种思路：

第一种思路：由于对于移动终端而言，受布线空间等限制，无法实现逐像素调制。因此相关技术是先对像素阵列中的每一像素结构在高转换增益(High Conversion Gain，HCG)模式下进行曝光，读取高增益处理模式HCG下的第一图像信息；再对每一像素结构在中转换增益(Middle Conversion Gain，MCG)，读取中增益处理模式LCG下的第二图像信息；再对每一像素结构在低转换增益(Low Conversion Gain，LCG)模式下进行曝光，读取低增益处理模式LCG下的第三图像信息；最后通过后端的图像信号处理器(Image SignalProcessor，ISP)对第一图像信息、第二图像信息和第三图像信息进行选择/裁剪/优化/合成后，输出最终的HDR(High Dynamic Range，高动态范围)图像。

第二种思路：采用复杂的图像传感器芯片和片外光学编码器件组成复杂系统，进行逐级曝光。该片外光学编码器件包括多种组件，比如目镜、传导头像组、偏分光器、编码器等组件，通过复杂的连接结构进行安装。

发明人在研究过程中发现：

对于第一种思路，由于同时需要高增益处理模式HCG下的第一图像信息和低增益处理模式LCG下的第二图像信息(即，需要两帧图像)，比较耗时，同时，需要ISP的强大的图像信号处理能力，因此也比较耗能；再者，由于ISP存在图像信号的取舍的处理缺陷，因此，通过第一图像信息和第二图形信息合成的HDR图像可能存在亮度或/色彩分层以及信噪比(Signal to Noise Ratio，SNR)落差(Dip)，即，在一些亮暗变化复杂的场景中，合成的HDR图像可能存在部分像素局部过曝或部分像素局部欠曝的问题，且无法同时对过曝的部分像素或欠曝的部分像素同时进行补偿。

对于第二种思路，目前的逐像素曝光时间控制技术虽然实现像素级的动态范围调制，避免过曝或欠曝问题。但是由于逐像素曝光时间控制技术的实现方式过于复杂，而且，需要不同器件间的精密校准，即，逐像素曝光时间控制技术存在体积、功耗，以及调教困难等问题，导致其应用范围受限。

发明内容

本申请实施例的目的是提供一种感光像素结构、图像传感器和电子设备，能够在实现像素级的动态范围调制，避免过曝或者欠曝，还能解决耗能高、结构复杂、应用范围窄的问题。

第一方面，本申请实施例提供了感光像素结构，包括感光单元、感光信号处理电路和增益模式选择电路；

所述感光单元包括用于产生初始感光信号的感光元件，所述感光单元与所述感光信号处理电路连接；

所述增益模式选择电路输出增益模式选择信号，所述增益模式选择电路与所述感光信号处理电路连接；

所述感光信号处理电路包括感光信号读取单元和增益处理单元，所述感光信号读取单元与所述感光单元连接以接收所述初始感光信号，所述增益处理单元与所述增益模式选择电路连接以接收所述增益模式选择信号，所述增益处理单元和所述感光信号读取单元连接；

所述增益模式选择电路包括第一选择子电路和第二选择子电路，所述第一选择子电路输出的增益模式选择信号为第一模式选择信号，所述第二选择子电路输出的增益模式选择信号为第二模式选择信号；

所述感光信号处理电路根据所述增益模式选择信号确定对所述初始感光信号的增益处理模式。

第二方面，本申请实施例提供了一种图像传感器，图像传感器包括第一方面的感光像素结构。

第三方面，本申请实施例提供了一种电子设备，包括第二方面的图像传感器。

在本申请实施例中，在本申请实施例中由于设置了增益模式选择电路，所述增益模式选择电路可以输出增益模式选择信号至感光信号处理电路的增益处理单元，从而可以使所述感光信号处理电路根据所述增益模式选择信号确定对初始感光信号的增益处理模式，那么对于每个感光像素结构都可以通过增益模式选择电路控制其增益处理模式，能够使感光像素结构与使用场景，选择与使用场景对于的工作模式，实现像素级的动态范围调制，降低过曝或欠曝的情况。并且，由于增益模式选择电路包括第一选择子电路和第二选择子电路，通过第一选择子电路输出的第一模式选择信号和第二选择子电路输出的第二模式选择信号，能够实现更多工作模式的选择。

并且，由于电路结构简单，能够自适应调整对初始感光信号的增益处理模式，不用获取两张图像进行处理，降低了耗能。还能够在一些亮暗变化复杂的场景中，也能降低对部分像素局部过曝或部分像素局部欠曝的问题也能有效，还能同时对过曝的部分像素或欠曝的部分像素同时进行补偿。

附图说明

图1为本申请实施例提供的一种感光像素结构的结构示意图；

图2为本申请实施例提供的又一种感光像素结构的结构示意图；

图3为本申请实施例提供的又一种感光像素结构的结构示意图；

图4为本申请实施例提供的又一种感光像素结构的结构示意图；

图5为本申请实施例提供的一种增益模式选择电路的结构示意图；

图6为本申请实施例提供的又一种增益模式选择电路的结构示意图；

图7为本申请实施例提供的一种感光像素结构的电路示意图；

图8为本申请实施例提供的又一种感光像素结构的电路示意图；

图9是本申请实施例提供的又一种感光像素结构的电路示意图；

图10为本申请实施例提供的又一种感光像素结构的电路示意图；

图11为本申请实施例提供的又一种感光像素结构的电路示意图；

图12为本申请实施例提供的又一种感光像素结构的电路示意图；

图13为本申请实施例提供的又一种感光像素结构的电路示意图；

图14为本申请实施例提供的另一种感光像素结构的电路示意图；

图15为本申请实施例提供的又一种感光像素结构的电路示意图；

图16为本申请实施例提供的感光像素结构中又一种感光像素处理电路的示意图；

图17为本申请实施例提供的感光像素结构中又一种感光像素处理电路的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。

本申请中的“接地端”、“第一接地端”、“第二接地端”、“第三接地端”在实际电路中可以表示连接地电平的同一接地端子。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是至少两个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

下面结合附图，通过具体地实施例及其应用场景对本申请实施例提供的像素结构进行详细地说明。

本申请实施例提供了一种感光像素结构，如图1所示，该感光像素结构包括：感光单元10、感光信号处理电路11和增益模式选择电路12；

所述感光单元11包括用于产生初始感光信号的感光元件101，所述感光单元10与所述感光信号处理电路11连接；

所述增益模式选择电路12输出增益模式选择信号，所述增益模式选择电路12与所述感光信号处理电路11连接；

所述感光信号处理电路11包括感光信号读取单元112和增益处理单元111，所述感光信号读取单元112与所述感光单元10连接以接收所述初始感光信号，所述增益处理单元111与所述增益模式选择电路11连接以接收所述增益模式选择信号，所述增益处理单元111和所述感光信号读取单元112连接；

所述增益模式选择电路12包括第一选择子电路120和第二选择子电路121，所述第一选择子电路120输出的增益模式选择信号为第一模式选择信号，所述第二选择子电路121输出的增益模式选择信号为第二模式选择信号。

所述感光信号处理电路11根据所述增益模式选择信号确定对所述初始感光信号的增益处理模式。

感光信号处理电路11的输出端为感光像素结构的输出端。

第一选择子电路120的输入端输入第一初始选择信号，然后输出第一模式选择信号至增益处理单元111。

第二选择子电路121的输入端输入第二初始选择信号，然后输出第二模式选择信号至增益处理单元111。

然后增益处理单元111则根据第一初始选择信号输出对应的第一增益模式选择信号和所述第二初始选择信号第二增益模式选择信号选择对应的增益处理模式。

本发明实施例中，不对感光单元10、感光信号处理电路11和增益模式选择电路12感光单元10的具体电路结构进行限定，只要满足响应功能均在本申请的实施例提供的感光像素结构保护的范围内。

在一种可能的实施方式中，增益处理模式可以包括高增益处理模式HCG、中增益处理模式MCG、低增益处理模式LCG三种工作模式。不同的第一模式选择信号和所述第二模式选择信号的组合对应不同的工作模式。比如，第一模式选择信号为高电平信号、第二模式选择信号为高电平信号时，对应高增益处理模式HCG；比如第一模式选择信号为低电平信号、第二模式选择信号为高电平信号时，对应中增益处理模式MCG；比如第一模式选择信号为低电平信号、第二模式选择信号为低电平信号时，对应高增益处理模式HCG。

在不同的增益模式下，感光像素结构的输出信号代表的光电子数累积速率不同。例如，在高增益处理模式HCG下，感光像素结构的输出信号代表的光电子数累积速率最高(快速增加)，表示在高增益处理模式HCG下的感光像素的光敏感度最高；在低增益处理模式LCG下，感光像素结构的输出信号代表的光电子累积速率最低，表示在低增益处理模式LCG下的感光像素的光敏感度最低；在中增益处理模式MCG下，感光像素结构的输出信号代表的光电子累积速率介于高增益处理模式HCG和低增益处理模式LCG对应速率之间，表示在中增益处理模式MCG下的感光像素的光敏感度介于高增益处理模式HCG和低增益处理模式LCG对应光敏感度之间。

在一些可能的实施方式中，第一选择子电路120的第一模式选择信号输入端接入的第一初始选择信号LCG_SEL或第二选择子电路121的第二模式选择信号输入端接入的第二初始选择信号MCG_SEL均可以在一帧时间内的配置阶段和读取阶段分别为不同的电平信号，也可以为相同的电平信号，其根据当前使用场景确定每一感光像素结构的工作模式。

在一些可能的实施方式中，第一模式选择信号和所述第二模式选择信号均可以为第一电平或第二电平，比如均可以为高电平信号或高电平信号。第一模式选择信号输入端输入的第一模式选择信号可以在一帧时间内的配置阶段和读取阶段分别为不同的电平信号，也可以为相同的电平信号，需要根据应用场景确定每一像素结构的工作模式。低增益处理模式LCG低增益处理模式LCG中增益处理模式LCG中增益处理模式LCG低增益处理模式LCG中增益处理模式LCG

其中，使用场景可以由电子设备对摄像头的预览图像进行识别确定，比如对预览图像的内容进行识别，确定是其高过曝、中度过曝、欠曝，如果是高过曝则需要进入低增益处理模式LCG，如果是中度过曝则需要进入中增益处理模式LCG，如果是欠曝则需要进入高增益处理模式HCG，或者根据用户选择的场景模式进行识别，确定需要低增益处理模式LCG或者中增益处理模式LCG或者高增益处理模式HCG。

在本申请实施例中，由于设置了增益模式选择电路12，所述增益模式选择电路12可以输出增益模式选择信号至感光信号处理电路11的增益处理单元111，从而可以使所述感光信号处理电路11根据所述增益模式选择信号确定对初始感光信号的增益处理模式，那么对于每个感光像素结构都可以通过增益模式选择电路12控制其增益处理模式，能够使感光像素结构与使用场景，选择与使用场景对于的工作模式，实现像素级的动态范围调制，降低过曝或欠曝的情况。并且，由于增益模式选择电路12包括第一选择子电路120和第二选择子电路121，通过第一选择子电路120输出的第一模式选择信号和第二选择子电路121输出的第二模式选择信号，能够实现更多工作模式的选择。

在本申请的一些实施例中，参考图2所示，所述感光信号处理电路11还包括重置单元113，所述重置单元113与所述增益处理单元111连接，所述重置单元113用于重置所述感光信号处理电路11。

参照图7，该重置单元113包括复位晶体管T3、重置信号输入端，电源信号输入端和重置信号输出端。

在第四晶体管为P型晶体管时，复位晶体管T3的栅极作为重置信号输入端，接入重置信号RST；复位晶体管3源极作为电源信号输入端，接入电源信号VDD，复位晶体管T3的漏极作为重置信号输出端，接入晶体管T1。重置信号输入端输入重置信号RST，比如重置信号RST为低电平，复位晶体管T3导通，对感光像素结构进行重置。重置信号RST为高电平时，复位晶体管T3关断。

在第四晶体管为N型晶体管时，复位晶体管T3的栅级接入重置信号端RST，复位晶体管T3漏极作为电源信号输入端，接入电源信号VDD；复位晶体管T3的源极作为重置信号输出端，与晶体管T1连接。重置信号输入端输入重置信号RST，比如高电平，复位晶体管T3导通，对感光像素结构进行重置。重置信号RST为低电平时，复位晶体管T3关断。

后续选择感光信号处理电路11的工作模式去读取感光单元10的初始感光信号并输出的阶段中，重置信号RST控制复位晶体管T3关断。

需要说明的是，本申请实施例的各个位置的晶体管都可以为N型或者P型，然后按照N型或者P型的原理进行电连接以及提供相应的导通或者关断信号。

在本申请的一些实施例中，所述第一选择子电路120具有第一选择信号输入端、第一选择信号输出端和第一选择控制信号输入端，且所述第一选择信号输出端与所述增益处理单元111电连接；所述第一选择信号输入端用于接入第一初始选择信号LCG_SEL，所述第一选择控制信号输入端用于接入第一选择控制信号SEL_CLK，所述第一选择信号输出端用于在所述第一选择控制信号的控制下根据所述第一初始选择信号输出所述第一模式选择信号；

所述第二选择子电路121具有第二选择信号输入端、第二选择信号输出端和第二选择控制信号输入端，且所述第二选择信号输出端与所述增益处理单元电111连接；所述第二选择信号输入端用于接入第二初始选择信号MCG_SEL，所述第二选择控制信号输入端用于接入第二选择控制信号SEL_CLK，所述第二选择信号输出端用于在所述第二选择控制信号的控制下根据所述第二初始选择信号输出所述第二模式选择信号。

可以理解的是，对于第一选择子电路120，第一选择控制信号输入端的接入的第一初始选择信号LCG_SEL在一帧时间内可以是恒定的第一电平信号，也可以是方形波信号。在第一初始选择信号LCG_SEL恒定为第一电平信号的情况下，第一选择信号输出端输出的第二模式选择信号直接输出到感光信号处理电路11的增益处理单元111的输入端；在第一初始选择信号LCG_SEL为方形波信号，且方形波信号包括第一电平信号和第二电平信号，第一电平信号的电压大于第二电平信号的电压的情况下，第一选择信号输入端输入的第一初始选择信号LCG_SEL或者基于第一初始选择信号LCG_SEL获得的第一模式选择信号，可以先在第一模式选择电路11中进行缓存，然后在需要的时候第一模式选择信号输出至感光信号处理电路11。

可以理解的是，对于第二选择子电路121，第二选择控制信号输入端的接入的第二初始选择信号MCG_SEL在一帧时间内可以是恒定的第二电平信号，也可以是方形波信号。在第二初始选择信号MCG_SEL恒定为第二电平信号的情况下，第二选择信号输出端输出的第二模式选择信号直接输出到感光信号处理电路11的增益处理单元111的输入端；在第二初始选择信号MCG_SEL为方形波信号，且方形波信号包括第一电平信号和第二电平信号，第一电平信号的电压大于第二电平信号的电压的情况下，第二选择信号输入端输入的初始选择信号MCG_SEL或者基于第一初始选择信号MCG_SEL获得的第二模式选择信号，可以先在第二模式选择电路11中进行缓存，然后在需要的时候增益模式选择信号输出至感光信号处理电路11。

需要说明的是，对于第二选择子电路121，其原理与第一选择子电路120类似。

参考图7所示，第一选择子电路120的第一选择信号输入端可以为栅极，第一选择控制信号输入端可以为源极、第一选择信号输出端可以为漏极，第一选择信号输出端连接晶体管T1的栅极。第一选择控制信号输入端用于接收第一选择控制信号SEL_CLK；第一选择信号输入端接入第一初始选择信号LCG_SEL，然后第一选择控制信号输入端可以第一控制选择信号输出端输出的第一模式选择信号为高电平或者低电平，从而对晶体管T1进行导通或者关断。

第二选择子电路121的第二选择信号输入端可以为栅极，第二选择控制信号输入端可以为源极、第二选择信号输出端可以为漏极，第二选择信号输出端连接晶体管T2的栅极。第二选择控制信号输入端用于接收第二选择控制信号SEL_CLK；第二选择信号输入端接入第二初始选择信号MCG_SEL，然后第二选择控制信号输入端可以第二控制选择信号输出端的输出的第二模式选择信号为高电平或者低电平，从而对晶体管T2进行导通或者关断。

然后，在晶体管T1和晶体管T2导通时，感光信号处理电路11处于低增益处理模式LCG；在晶体管T1断开和晶体管T2导通时，感光信号处理电路11处于中增益处理模式MCG；在晶体管T1断开和晶体管T2断开时，感光信号处理电路11处于高增益处理模式HCG。

需要说明的是，参照图3和图7，第一选择子电路120包括前述具有缓存功能的第一缓存元件125，该第一缓存元件125可以是缓存电容C4。第一缓存元件125的输出端为第一选择信号输出端。参照图8所示，相对于图7，其在图7的基础上添加了第一选择开关元件127，第一选择开关元件127可以为图8中的晶体管M1，然后晶体管M1的输出端为第一选择信号输出端。

需要说明的是，参照图3和图7，第二选择子电路121包括前述具有缓存功能的第二缓存元件126，该第二缓存元件126可以是缓存电容C3。第二缓存元件126的输出端为第二选择信号输出端。参照图8所示，相对于图7，其在图7的基础上添加了第二选择开关元件128，第二选择开关元件128可以为图8中的晶体管M2，然后晶体管M2的输出端为第二选择信号输出端。

在本申请的一些实施例中，参照图3、所述第一选择子电路120还包括第一缓存元件125和第一选择开关元件127，

所述第一缓存元件125与所述第一选择信号输入端电连接，所述第一缓存元件与所述第一选择信号输出端电连接，所述第一缓存元126件用于存储所述第一初始选择信号LCG_SEL或所述第一模式选择信号；

所述第一选择开关元件127的第一端与所述第一选择信号输出端连接以接收所述第一模式选择信号，所述第一选择开关元件127的第二端与所述增益处理单元111连接，所述第一选择开关元件127的控制端接入第一使能控制信号，以在需要切换所述初始感光信号的增益处理模式时向所述增益处理单元111输出所述第一模式选择信号。

可以理解的是，如图8第一选择开关元件127为晶体管M1。在缓存电容C4的输出端与增益处理单元111之间设置由使能控制信号EN控制的晶体管M1，当感光像素结构在读取阶段正在进行增益模式选择信号的更新时，可以将使能控制信号EN保持低电平或“0”使得晶体管M1断开。当感光像素结构更新完对应缓存电容C4中缓存的第一初始选择信号LCG_SEL或所述第一模式选择信号后，根据拍摄需求确定需要的感光像素结构，可以将对应的使能控制信号EN拉高，让缓存在该感光像素结构的缓存电容C4中的增益模式选择信号输出至增益处理单元111。

如图8第二选择开关元件128为晶体管M2。在缓存电容C3的输出端与增益处理单元111之间设置由使能控制信号EN控制的晶体管M2，当感光像素结构在读取阶段正在进行增益模式选择信号的更新时，可以将使能控制信号EN保持低电平或“0”使得晶体管M2断开。当感光像素结构更新完对应缓存电容C3中缓存的第二初始选择信号MCG_SEL或所述第二模式选择信号后，根据拍摄需求确定需要的感光像素结构，可以将对应的使能控制信号EN拉高，让缓存在该感光像素结构的缓存电容C3中的第二模式选择信号输出至增益处理单元111。

上述过程有利于每一感光像素结构中的感光信号处理电路11获得上述两个模式选择信号，然后根据上述两个模式选择信号进入相应的增益处理模式，然后在相应增益处理模式下，对感光单元10的电信号进行放大处理，进行图像信息读取。

当然，可以在像素阵列中的每一感光像素结构在读取阶段正在进行增益模式选择信号的更新时，可以将使能控制信号EN保持低电平或“0”使得晶体管M1和晶体管M2断开。当像素阵列中的像素结构均更新完对应缓存电容C4中缓存的第一模式选择信号和缓存电容C3中缓存的第二模式选择信号，可以将像素阵列的所有感光像素结构对应的使能控制信号EN同时拉高，让缓存在该感光像素结构的缓存电容C4中缓存的第一模式选择信号和缓存电容C3中缓存的第二模式选择信号同时输出至增益处理单元，以控制感光信号读取单元112工作于高增益处理模式HCG、中增益处理模式MCG或低增益处理模式LCG中的一种，有利于每一像素结构中的感光信号处理电路11同时获得第二模式选择信号和第一模式选择信号，同时对感光单元的电信号进行放大处理，同时进行图像信息读取，实现CMOS图像传感器的全局快门。

需要说明的是，通过上述方式，可以通过上述两个缓存元件暂存相应的增益模式选择信号，然后通过上述两个选择开关元件在需要更改增益模式的时候才将缓存元件暂存的益模式选择信号进行输出操作。或者通过上述方式，可以通过上述两个缓存元件暂存初始选择信号，然后通过上述两个选择开关元件在需要更改增益模式的时候才将缓存元件暂存的初始选择信号调整为需要的增益模式选择信号进行输出操作。

在本申请的一些实施例中，所述第一选择子电路120包括第一开关元件M4和第一缓存电容C4；

所述第一开关元件M4的控制端为所述第一选择控制信号输入端，所述第一开关元件M4的第一端为所述第一选择信号输入端，所述第一开关元件M4的第二端电连接所述第一缓存电容C4的第一端，所述第一缓存电容C4的第一端电连接所述第一选择信号输出端，所述第一缓存电容C4的第二端接地。

需要说明的是，在本实施例中，第一缓存元件125为第一缓存电容C4。

如图7，第一开关元件M4为晶体管M4，第一缓存电容为C4。晶体管M4的控制端为选择控制信号输入端SEL_CTR；晶体管M4的第一端为选择信号输入端，接收第一初始选择信号LCG_SEL；晶体管M4的第二端与第一缓存电容C4的第一端连接，第一缓存电容C4的第二端接地GND。通过缓存电容的方式，可以更简单的暂存第一模式选择信号。

需要说明的是，所述第二选择子电路121包括第二开关元件M3和第二缓存电容C3；

所述第二开关元件M3的控制端为所述第二选择控制信号输入端，所述第二开关元件M3的第二端为所述第二选择信号输入端，所述第二开关元件M3的第二端电连接所述第二缓存电容的第二端，所述第二缓存电容的第二端电连接所述第二选择信号输出端，所述第二缓存电容C3的第二端接地。

需要说明的是，第二缓存元件128为第二缓存电容C3。

如图7，第二开关元件M3为晶体管M3，第二缓存电容为C3。晶体管M3的控制端为选择控制信号输入端SEL_CTR；晶体管M3的第二端为选择信号输入端，接收第二初始选择信号MCG_SEL；晶体管M3的第二端与第二缓存电容C3的第一端连接，第二缓存电容C3的第二端接地GND。通过缓存电容的方式，可以更简单的暂存第二模式选择信号。图7中，如果要改变或更新缓存电容C3中缓存的MCG_SEL信号，则需要拉高晶体管M3的控制信号SEL_CLK，使得M3闭合，更新的MCG_SEL信号进入缓存电容C3；如果要改变或更新缓存电容C4中缓存的LCG_SEL信号，则需要拉高晶体管M4的控制信号SEL_CLK，使得M4闭合，更新的LCG_SEL信号进入缓存电容C4。如果拉低晶体管M3的控制信号SEL_CLK、晶体管M4的控制信号SEL_CLK，则晶体管M3和晶体管M4断开，不论外部的MCG_SEL信号和LCG_SEL信号如何变换，缓存电容C3中的MCG_SEL信号和缓存电容C4中的LCG_SEL信号保持不变。

在本申请的一些实施例中，所述第一选择子电路120包括第一触发器123，所述第一触发器123具有所述第一选择信号输入端D、所述第一选择信号输出端Q和所述第一选择控制信号输入端。

所述第一选择信号输入端D用于接入初始选择信号LCG_SEL，第一选择控制信号输入端用于接入第一选择控制信号SEL_CTR，所述第一选择信号输出端Q用于在所述第一选择控制信号SEL_CTR的控制下根据所述第一初始选择信号LCG_SEL输出所述第一模式选择信号。可选的，参照图5，在第一触发器123之后也可以增加第一选择开关元件127，第一触发器123的第一选择信号输出端与第一选择开关元件127的第一端连接，第一选择开关元件127的第二端连接增益处理单元111。参照图13，该第一触发器123包括了具有所述选择信号输入端D，用于接收初始选择信号LCG_SEL，第一触发器123具有所述第一选择信号输出端Q，第一触发器123具有所述选择控制信号输入端，用于接收选择控制信号SEL_CTR。第一选择信号输出端Q与晶体管M1的输入端连接，晶体管M1的输出端连接增益处理单元111。

在本发明实施例中，可以通过第一触发器123暂存第一模式选择信号，然后通过第一选择开关元件127在需要更改增益模式的时候才将第一触发器123暂存的第一模式选择信号进行输出操作。或者通过上述方式，可以通过第一触发器123暂存第一初始选择信号，然后通过第一选择开关元件在需要更改增益模式的时候才将第一触发器123暂存的第一始选择信号调整为需要的第一模式选择信号进行输出操作。

在本申请一种实施例中，可以保留第一触发器123，去掉第一选择开关元件127，第一触发器123的第一选择信号输出端连接增益处理单元111。参照图11，该第一触发器G1具有所述选择信号输入端D，用于接收初始选择信号DCG_SEL。该第一触发器G1具有所述第一选择信号输出端Q。该第一触发器G1具有所述第一选择控制信号输入端，用于接收选择控制信号SEL_CTR。第一选择信号输出端Q与增益处理单元111连接。

在一些实施例中，所述第二选择子电路121包括第二触发器124，所述第二触发器124具有所述第二选择信号输入端D、所述第二选择信号输出端Q和所述第二选择控制信号输入端。

所述第二选择信号输入端D用于接入初始选择信号LCG_SEL，第二选择控制信号输入端用于接入第二选择控制信号SEL_CTR，所述第二选择信号输出端Q用于在所述第二选择控制信号SEL_CTR的控制下根据所述第二初始选择信号LCG_SEL输出所述第二模式选择信号。

可选的，参照图5，在第二触发器124之后也可以增加第二选择开关元件128，第二触发器124的第二选择信号输出端与第二选择开关元件127的第二端连接，第二选择开关元件128的第二端连接增益处理单元111。参照图13，该第二触发器124包括了具有所述选择信号输入端D，用于接收初始选择信号MCG_SEL。所述第二选择信号输出端Q和所述选择控制信号输入端，用于接收选择控制信号SEL_CTR。第二选择信号输出端Q与晶体管M2的输入端连接，晶体管M2的输出端连接增益处理单元111。

在本发明实施例中，可以通过第二触发器124暂存第二模式选择信号，然后通过第二选择开关元件128在需要更改增益模式的时候才将第二触发器124暂存的第二模式选择信号进行输出操作。或者通过上述方式，可以通过第二触发器124暂存第二初始选择信号，然后通过第二选择开关元件在需要更改增益模式的时候才将第二触发器124暂存的第二始选择信号调整为需要的第二模式选择信号进行输出操作。

在本申请一种实施例中，可以保留第二触发器124，去掉第二选择开关元件128，第二触发器124的第二选择信号输出端连接增益处理单元111。参照图11，该第二触发器G1具有所述选择信号输入端D，用于接收初始选择信号DCG_SEL。该第二触发器G1具有所述第二选择信号输出端Q。该第二触发器G1具有所述第二选择控制信号输入端，用于接收选择控制信号SEL_CTR。第二选择信号输出端Q与增益处理单元111连接。

在本发明实施例中，采用第一触发器123和第二触发器124的方式，也能够实现增益模式选择信号的输出，从而实现增益模式的选择。

在本发明实施例中，第一触发器123可以为前述第一缓存元件125的一种实现方式。第二触发器124可以为前述第二缓存元件126的一种实现方式。

在本申请的一些实施例中，参照图11，所述第一触发器123为数字信号触发器G1，所述第一触发器123还具有设置信号端S和重置信号端R；所述设置信号端加载第一电平的情况下，所述第一选择信号输出端Q输出的所述第一模式选择信号使所述感光信号处理电路工作于第一增益处理模式；所述重置信号端加载第二电平的情况下，所述第一选择信号输出端Q输出的所述第一模式选择信号和所述第二选择子电路输出的第二模式选择信号使所述感光信号处理电路11工作于第二增益处理模式。

其中，第一增益处理模式可以设置为低增益处理模式LCG，也可以设置为中增益处理模式MCG或高增益处理模式HCG。

通过对所有感光像素单元内触发器的设置信号端S加载相同控制信号并对所有感光像素单元内触发器的重置信号端R加载相同控制信号，可以使包含所有感光像素单元的图像传感器工作于传统的低增益处理模式LCG、中增益处理模式MCG或高增益处理模式HCG，从而取消图像传感器中像素级的自适应增益模式选择功能，使图像传感器内得所有感光像素结构固定于某个增益模式下，从而可以应对特殊的拍摄场景。

在本申请的一些实施例中，该数字信号触发器G1可以为数字D Flip-Flop(DataFlip-Flop，信号触发器)即D信号触发器G1；D信号触发器G1的第一选择信号输入端D接收第一初始选择信号LCG_SEL；D信号触发器G1的第一选择控制信号输入端接第一收控制信号SEL_CTR；D信号触发器G1的第一选择信号输出端Q输出第一模式选择信号。其中，第一选择控制信号输入端可以为时钟信号的输入端。

基于D信号触发器G1的工作原理可知，如果需要缓存LCG_SEL信号，则控制信号SEL_CTR需要一个上升沿信号(时钟信号的上升沿，即信号由“0”变成“1”的过程)。此时，外部的初始选择信号LCG_SEL将被缓存进此D信号触发器G1中。当第一控制信号SEL_CTR信号提供一个下降沿信号时(时钟信号的下降沿，即信号由“1”变成“0”的过程)，则D信号触发器G1的选择信号输出端Q输出缓存的第一模式选择信号LCG_SEL。D信号触发器G1外部的初始选择信号LCG_SEL与控制信号SEL_CTR需要配合，完成初始选择信号LCG_SEL信号的缓存与第一模式选择信号输出。当控制信号SEL_CTR信号保持为“0”时，不论D信号触发器G1外部的初始选择信号LCG_SEL信号如何改变，缓存在D信号触发器G1中的LCG_SEL信号保持不变。

需要说明的是数字信号触发器G2的原理与数字信号触发器G1类似，不同之处在于，其初始选择信号为前述MCG_SEL。而LCG_SEL和MCG_SEL都是高电平或低电平，只是两个触发器同一时刻收到的可能都是相同的电平，也可能是不同的电平。此外，使用D信号触发器作为缓存模式选择信号的器件，不需要进行固定频率的刷新。因此此种缓存可以提供稳定且省电的模式选择信号缓存功能。再者，对于无自适应TCG-HDR需求的应用，可以通过设置信号端和重置信号端灵活的跳过TCG选择信号缓存步骤，可以适用于卷帘快门或全局快门CIS。

在本申请的一些实施例中，参照图5，所述第一选择子电路包括第一数字信号缓存器129，所述第一数字信号缓存器129具有所述第一选择信号输入端、所述第一选择信号输出端和所述第一选择控制信号输入端以及用于存储所述第一初始选择信号或所述第一模式选择信号的数字信号缓存单元1291。

第一选择信号输入端用于接收初始选择信号LCG_SEL。

第一选择信号输出端用于输出增益模式选择信号LCG_SEL’。

所述第一选择控制信号输入端，用于接收选择控制信号SEL_CLK，以及用于存储所述第一模式选择信号的数字信号缓存单元1291。

通过上述方式，可以通过数字信号缓存器129将初始选择信号LCG_SEL转换成增益模式选择信号LCG_SEL’进行输出，以选择工作模式。

需要说明的是，所述第二选择子电路包括第二数字信号缓存器，其原理与第一数字信号缓存器129类似，区别在于，接收的第一初始选择信号为MCG_SEL，输出的第二模式选择信号为MCG_SEL’，在此不再详述。

在本申请的一些实施例中，参照图5，所述第一选择子电路120包括第一开关元件M4和第一缓存元件125，所述第一缓存元件125为数字信号缓存单元1291；

所述数字信号缓存单元1291包括第一开关管M1、第二开关管M12、第三开关管M13、第四开关管M14；

所述第一开关元件M4的控制端为所述选择控制信号输入端SEL_CLK，所述第一开关元件M4的第一端为所述选择信号输入端LCG_SEL，所述第一开关元件M4的第二端电连接所述第一开关管M11的第一端，所述第一开关元件M4的第二端还电连接所述第二开关管M12的第二端；

所述第一开关管M11为N型，所述第一开关管M11的控制端与所述第二开关管M12的控制端电连接，所述第一开关管M11的第二端接地；

所述第二开关管M12为P型，所述第二开关管M12的控制端与所述第三开关管M13的第一端电连接，所述第二开关管M12的第一端接入电源信号，所述第二开关管M12的第二端与所述第三开关管M13的控制端电连接；

所述第三开关管M13为N型，所述第三开关管M13的第一端与所述第四开关管M14的第二端电连接，所述第三开关管M13的第二端接地；

所述第四开关管M14为P型，所述第四开关管M14的控制端与所述第三开关管M14的控制端电连接，所述第四开关管M14的第一端接入所述电源信号，所述第四开关管M14的第二端与所述选择控制信号输出端电连接。

本发明实施例采用四个晶体管，能够以简单的电路结构的实现前述缓存功能，以及增益模式选择信号输出功能。

在本申请的一些实施例中，第一开关元件M4为晶体管M4，参考图5所示，数字信号缓存器129包括：晶体管M4和数字信号缓存单元1291；第二晶体管M4的控制端(源极)与第一控制信号输入端电连接；晶体管M2的第一极与第一选择信号输入端电连接；晶体管M4的第二极与数字信号缓存单元1291的输入端电连接；数字信号缓存单元1291的输出端与第一开关元件M1或与增益处理单元111连接。

可以理解的是，初始选择信号LCG_SEL通过控制信号SEL_CLK控制的晶体管M4打开，然后LCG_SEL进入至数字信号缓存单元1291中。缓存的初始选择信号LCG_SEL被数字信号缓存单元1291反向成LCG_SEL’后输出。其中，初始选择信号LCG_SEL的信号若是“1”，则LCG_SEL’的信号为“0”，反之亦然。

参照图6，在图5的基础上，添加了第一选择开关元件M8，第一选择开关元件M8的第一端为第一选择信号输入端LCG_SEL，第二端连接第一开关元件M4的第一端。第一选择开关元件M8的控制端为使能信号输入端EN。本发明实施例，在第一开关元件M4之前，还可以设置一个第一选择开关元件M8，该选择开关元件M8用于接收使能信号，以使数字信号缓存器129开始或者停止工作。

需要说明的是，第二选择子电路121包括第二开关元件M3和第一缓存元件126，所述第一缓存元件为数字信号缓存单元。第二开关元件M3与前述的第一开关元件M1原理类似，第二选择子电路121中的数字信号缓存单元与前述第一选择子电路120中的数字信号缓存单元类似，在此不再详述。

在本申请的一些实施例中，所述第一选择子电路120还包括第一选择开关元件127，所述第一选择开关元件127的第一端与所述第一选择信号输出端连接以接收所述第一模式选择信号，所述第一选择开关元件127的第二端与所述增益处理单元112连接，所述第一选择开关元件127的控制端用于接入第一使能控制信号，以在需要切换所述初始感光信号的增益处理模式时向所述增益处理单元111输出所述第一模式选择信号。

所述第二选择子电路121还包括第二选择开关元件128，所述第二选择开关元件128的第一端与所述第二选择信号输出端连接以接收所述第二模式选择信号，所述第二选择开关元件128的第二端与所述增益处理单元112连接，所述第二选择开关元件128的控制端用于接入第二使能控制信号，以在需要切换所述初始感光信号的增益处理模式时向所述增益处理单元111输出所述第二模式选择信号。

在本发明实施例中，所述第一选择子电路120可以只有第一缓存元件125，该第一缓存元件125比如为前述的第一缓存电容C4，或触发器123，或数字信号缓存器G1或数字信号缓存单元1281。第一缓存元件125的输出端可以直接连接增益处理单元111。在此基础上，如图3和图4，可以在上述部件的基础上添加第一选择开关元件127，第一缓存元件125的输出端可以与第一选择开关元件127的第一端连接，所述第一选择开关元件127的第二端与所述增益处理单元111连接。

所述第二选择子电路121也可以只有第二缓存元件126，该第二缓存元件126比如为前述的第一缓存电容C3，或触发器124，或数字信号缓存器G2、或数字信号缓存单元1291。第二缓存元件126的输出端可以直接连接增益处理单元111。在此基础上，如图3和图4，可以在上述部件的基础上添加第二选择开关元件128，缓存元件121的输出端可以与第二选择开关元件128的第一端连接，所述第二选择开关元件128的第二端与所述增益处理单元111连接。

在本申请的一些实施例中，参照图7，所述感光信号读取单元11包括第一存储电容FD、信号放大元件SF和读取开关元件T5；

所述第一存储电容FD的第一端与所述感光单元10电连接以接收所述初始感光信号，所述第一存储电容FD的第一端还与所述增益处理单元111连接，所述第一存储电容FD的第二端接地；

所述信号放大元件SF的输入端与所述第一存储电容FD的第一端连接，所述信号放大单元SF的输出端与所述读取开关元件T5的第一端连接以用于输出放大后的感光信号；

所述读取开关元件T5的控制端用于接入输出控制信号SEL，所述读取开关元件T5的第二端为所述感光像素结构的感光信号输出端PIX_OUT。

在本申请实施例中，信号放大元件SF可以为一个晶体管，也可以为多个晶体管组成的放大器，比如CTIA(Capacitive Transimpedance Amplifie)放大器，也可以为其他放大器，在此不做限制。

在本申请的一些实施例中，参照图7，所述信号放大元件SF为放大开关元件，所述放大开关元件的控制端连接所述第一存储电容FD的第一端，所述放大开关元件的第一端接入电源信号VDD，所述放大开关元件的第二端电连接所述读取开关元件T5的第一端。

在本申请实施例中，所述放大开关元件SF的栅极连接所述第一存储电容FD的第一端。所述放大开关元件SF的漏极接入电源信号VDD，所述放大开关元件SF的源极电连接所述第二读取开关元件M6的源极。其中读取开关元件T5可以为晶体管T5。

在本申请的一些实施例中，参照图7，所述感光单元10还包括与所述感光元件PD连接的第二开关元件T4，

所述第二开关元件T4的控制端用于接入读取控制信号TX，所述第二开关元件T4的第一端与所述感光元件PD电连接以接收所述初始感光信号，所述第二开关元件T4的第二端与所述感光信号读取单元112连接。

图7中第二开关元件T4可以为第六晶体管T4，第六晶体管T4的第二端还与信号放大元件SF的控制端(栅极)连接。

在本申请的一些实施例中，参照图7，所述感光像素结构包括多个感光像素单元，每一所述感光像素单元包括至少一个所述感光单元，所述多个感光像素单元与同一所述感光信号读取单元连接。

在本申请实施例中，感光像素结构包括的感光像素单元可以为N个，N为大于0的整数。每一所述感光像素单元包括的感光单元10可以为1个、4个、9个、16个等。本申请对其不加以限制。

在本申请实施例中，参照图15，对于合成像素，其包括多个感光像素单元21，感光像素单元21包括多个感光单元10，使得某单一彩色滤光片(Color Filter，CF)由单PD变成多PD组合。对此，存在以下两种应用场景：场景1，对像素阵列中一种颜色的像素结构进行逐像素TCG-HDR；场景2，对拜耳阵列RGGB进行TCG-HDR。

针对场景1，每一种颜色均由4个同色子像素组成，参考图9和图10所示，感光像素单元21包括4个感光单元10，4个感光单元10采用同一套增益模式选择电路12。

针对场景2，参考图15所示，以整个4×4的像素团为一个单元，即有4个感光像素单元21，每个感光像素单元21包括4个感光单元10，每个感光像素单元21连接一个感光信号处理电路。所以此4合1拜尔阵列内的像素均采用同一套增益模式选择电路12提供的MCG_SEL信号和LCG_SEL信号。因此，在这个4×4的像素团中，只需包含有1个增益模式选择电路11即可。

在本申请的一些实施例中，参照图4和7，所述增益处理单元111包括第一增益处理子单元1111和第二增益处理子单元1112；所述第一增益处理子单元1111包括第二存储电容C2，所述第二增益处理子单元1112包括第三存储电容C1；

所述第一增益处理子单元1111与所述第一选择子电路120连接以接收所述第一模式选择信号，所述第二增益处理子单元1112与所述第二选择子电路连接121以接收所述第二模式选择信号，所述感光信号处理电路11根据所述第一模式选择信号和所述第二模式选择信号选择所述第二存储电容C2和所述第三存储电容C1与所述感光信号读取单元中的第一存储电容FD并联或选择所述第三存储电容C1与所述感光信号读取单元中的第一存储电容FD并联，从而调整所述感光信号处理电路对所述初始感光信号的增益处理模式。

其中，第一增益处理子单元1111包括的晶体管T1的栅极连接晶体管M1的漏极。第二增益处理子单元1112包括的晶体管T2的栅极连接晶体管M2的漏极。

可以理解，所述感光信号处理电路选择所述第二存储电容和所述第三存储电容与所述感光信号读取单元中的第一存储电容并联或选择所述第三存储电容与所述感光信号读取单元中的第一存储电容并联。

参照图7，第二存储电容C2和所述第三存储电容C1均与第一存储电容FD并联时，为低增益处理模式LCG。所述第三存储电容C1与第一存储电容FD并联时，为中增益处理模式MCG。第二存储电容C2和所述第三存储电容C1均不第一存储电容FD并联时，即第二存储电容C2、第三存储电容C1和第一存储电容FD均断开时，为高增益处理模式HCG。

在所述第一模式选择信号为第一电平，且所述第二模式选择信号为第一电平的情况下，所述感光信号处理电路工作于所述低增益处理模式；

比如，图7中，第一选择子电路输出的第一模式选择信号为高电平1，且第二选择子电路输出的第二模式选择信号为高电平1，T1和T2导通，C1和C2与FD并联，感光信号被分散到C1和C2，所述感光信号处理电路工作于所述低增益处理模式LCG。

在所述第一模式选择信号为第二电平，且所述第二模式选择信号为第一电平的情况下，所述感光信号处理电路工作于所述中增益处理模式。

比如，图7中，第一选择子电路输出的第一模式选择信号为低电平0，且第二选择子电路输出的第二模式选择信号为高电平1，T1断开，T2导通，C1与FD并联，C2断开，感光信号被分散到C1，所述感光信号处理电路工作于所述中增益处理模式MCG。

在所述第二模式选择信号为第二电平的情况下，所述感光信号处理电路工作于所述高增益处理模式。

比如，图7中第二选择子电路输出的第二模式选择信号为低电平0，T2断开，C1和C2均与第一存储电容FD断开，感光信号全部放大输出，所述感光信号处理电路工作于所述高增益处理模式HCG。

需要说明的是，在本申请实施例中，在第二选择子电路输出的第二模式选择信号为低电平0的情况下，第一选择子电路输出的第一模式选择信号可以为低电平0也可以为高电平0，不影响C1和C2与第一存储电容FD的断开。当然，可以将第一选择子电路输出的第一模式选择信号设置为低电平0，如此，可以降低能耗。

在本申请的一些实施例中，参照图7，所述第一增益处理子单元1111还包括第一模式切换开关元件T1；所述第一模式切换开关元件T1的控制端与所述第一选择子电路连接120以用于接入所述第一模式选择信号，所述第一模式切换开关元件T1的第一端与所述第二存储电容C2的第一端连接；所述第一模式切换开关元件的第二端与所述第二增益处理子单元1112连接；

所述第二增益处理子单元1112还包括第二模式切换开关元件T2；所述第二模式切换开关元件T2的控制端与所述第二选择子电路121连接以用于接入所述第二模式选择信号，所述第二模式切换开关元件T2的第一端与所述第三存储电容C1的第一端连接，所述第二模式切换开关元件T2的第一端还与所述第一模式切换开关元件T1的第二端连接；所述第二模式切换开关元件T2的第二端与所述第一存储电容FD的第一端连接；

所述第二存储电容C2的第二端接地，所述第一存储电容FD的第二端接地，所述第三存储电容C1的第二端接地。

其中，如图7，所述第一模式切换开关元件T1的控制端还与缓存电容C4的第一端连接。如图8第一模式切换开关元件T1的控制端可以与晶体管M1的输出端连接。所述第二模式切换开关元件T2的控制端还与缓存电容C3的第一端连接。第二模式切换开关元件T2的控制端可以与晶体管M2的输出端连接。

在本申请的一些实施例中，参照图7，所述感光信号处理电路11还包括重置单元113，所述重置单元113与所述增益处理单元111连接，所述重置单元113用于重置所述感光信号处理电路11；

所述重置单元包括重置开关元T3，所述重置开关元件T3的控制端用于接入重置控制信号RST，所述重置开关元件T3的第一端接入电源信号，所述重置开关元件T3的第二端与所述第一模式切换开关元件T1的第一端连接。

在一种实施例中，所述重重置开关元件T3的控制端加载第一电平(高电平)的情况下，重置所述感光信号处理电路11。所述重重置开关元件T3的控制端加载第二电平(低电平)的情况下，所述两个选择信号输出端输出的所述上述两个模式选择信号使所述感光信号处理电路11能够选择某个工作模式。

其中，如图7，重置开关元件T3,为晶体管T3。

本申请实施例中，参考图8所示，与图7相比，区别仅在于在第一节点与第一选择信号输出端之间设置有第一晶体管M1。第一节点为M4的第二端和C4的第一端之间的连接点，以及在第二节点与第二选择信号输出端之间设置有第一晶体管M2。第二节点为M3的第二端和C3的第一端之间的连接点。

本申请实施例中，图9对应4合1像素阵列中每一像素单元的像素结构，参考图9所示，和图7相比，增益模式选择电路12相同，区别在于，感光像素单元21包括四个结构相同的感光单元10；其中，第一个感光单元包括第一光电二极管PD1和晶体管M4a；第二个感光单元包括第二光电二极管PD2和晶体管M4b；第三个感光单元包括第三光电二极管PD3和晶体管M4c；第四个感光单元包括第四光电二极管PD4和晶体管M4d；PD1的正极连接GND；PD1的负极连接M4a的第一极；PD1的控制极连接控制信号TX1；PD2的正极连接GND；PD2的负极连接M4b的第一极；PD2的控制极连接控制信号TX2；PD3的正极连接GND；PD3的负极连接M4c的第一极；PD3的控制极连接控制信号TX3；PD4的正极连接GND；PD4的负极连接M4d的第一极；PD4的控制极连接控制信号TX4；M4a、M4b、M4c、M4d的输出端(漏极)均连接感光信号处理电路11。

本申请实施例中，参考图10所示，与图9相比，区别仅在于在第一节点与第一选择信号输出端之间设置有第一晶体管M1。第一节点为M4的第二端和C4的第一端之间的连接点，以及在第二节点与第二选择信号输出端之间设置有第一晶体管M2。第二节点为M3的第二端和C3的第一端之间的连接点。

本申请实施例中，参考图11所示，与图7相比，区别仅在于，将图7中第一选择子电路120更换为包括D信号触发器G1的缓存元件123，以及将第二选择子电路121更换为包括D信号触发器G2的缓存元件124。

在本申请的实施例中，参考图12所示，与图9相比，区别仅在于，将图9中第一选择子电路120中的第一开关元件M4和第一缓存电容C4更换为D信号触发器G1，以及将第二选择子电路121中的第一开关元件M4和第一缓存电容C4更换为D信号触发器G2。

本申请实施例中，参考图13所示，与图11相比，区别仅在于，触发器G1的Q输出端与第一模式选择信号输出端之间设置有晶体管M1。触发器G2的Q输出端与第二模式选择信号输出端之间设置有晶体管M2。

本申请实施例中，参考图14所示，与图12相比，区别仅在于，触发器G1的Q输出端与第一模式选择信号输出端之间设置有晶体管M1。触发器G2的Q输出端与第二模式选择信号输出端之间设置有晶体管M2。

需要说明的是，感光信号处理电路112除了可以像图7-图14中所示结构之外，还可以采用图16、图17的结构。如图16所示，

PD的正极连接接地端；PD的负极连接T4的第一极；T4的控制极连接电荷输出控制信号输入端TX；T4的第二极连接SF的控制极形成第一连接点；C2和T1串联形成第一串联支路；C1和T2串联形成第二串联支路；第一串联支路、第二串联支路和FD并联形成第一并联支路；第一并联支路跨接在第一连接点与接地端之间。T1的控制极接入第二模式选择信号，T2的控制极接入第一模式选择信号，以使感光信号处理电路切换处理模式；SF的第一极连接电源信号输入端VDD；SF的第二极连接T5的第一极；T5的第二极连接像素信号输出端PIX_OUT；T5的控制极连接像素读出控制信号输入端SEL；T3的控制端连接复位信号输入端RST；T3的第一极连接VDD；T3的第二极连接第一连接点。

参照图17所示，和图16相比，区别仅在于感光处理电路11中的结构和T3的第二极的连接方式发生变化，其中，T2、C2、FD以及T1的控制极的连接方式不变，T1串联连接在T3的第二极与第一连接点之间；T3与T1连接形成第二连接点，C1跨接在第二连接点与接地端之间。

在一些请实施例中，根据所述增益模式选择电路输出的所述第一模式选择信号和第二模式选择信号，所述感光信号处理电路在高增益处理模式、中增益处理模式和低增益处理模式之间切换。

在一些请实施例中，在所述第一模式选择信号为第一电平，且所述第二模式选择信号为第一电平的情况下，所述感光信号处理电路工作于所述低增益处理模式；

在所述第一模式选择信号为第二电平，且所述第二模式选择信号为第一电平的情况下，所述感光信号处理电路工作于所述中增益处理模式；

在所述第一模式选择信号第二电平的情况下，所述感光信号处理电路工作于所述高增益处理模式。

其中，在所述第一模式选择信号为第二电平的情况下，无论第一模式选择信号是高电平或者低电平，T1和T2都断开，感光信号则不会被分散到C1和C2中。

为了方便理解本申请实施例的技术方案，介绍感光单元10和感光处理电路11的工作原理：

感光电路10中的光电二极管PD在每一帧时间内感光并进行光电转换，生成电荷e-，通过T4(通常为N型金属-氧化物-半导体(N-Metal-Oxide-Semiconductor，NMOS)晶体管后，缓存在第一存储电容FD(这里，FD可以是浮动扩散(Floating Diffusion)电容)中。在读取阶段，第一存储电容FD内的电荷e-将由放大开关元件SF(这里，SF可以是源跟随器(Source Follower)，即，一种共漏放大器)转换成相应的电压，通过T5开关后，通过PIX_OUT输出至像素结构外。

T3用于在RST输入的复位控制信号的作用下将第一存储电容FD重置至VDD。放大开关元件SF用于改变第一存储电容FD的大小，以满足不同模式的需求。由于在高增益处理模式HCG下，第一存储电容FD的电压需要尽可能的小；而在低增益处理模式LCG下，第一存储电容FD的电压需要尽可能的大。因此，通过在像素结构中增设了T1、T2以及C1，C2，通过控制T1和T2的开沟通和关断，使得像素结构在HCG、MCG、LCG三种模式之间转换。

其中，C1用于对FD进行第一次扩容；C2用于对FD进行进一步扩容。当像素结构需要工作在高增益处理模式HCG下时，T1和T2均处于断开状态，FD负责承接由PD转移出的电荷e-。当像素结构需要工作在中增益处理模式LCG下时，T2闭合，FD与C1并联连接，实现扩容。其中，T3必须保持断开防止重置。因此，承接PD转移出的电荷e-为FD+C1。当像素结构需要工作在低增益处理模式LCG下时，T1和T2同时断开，FD与C1、C2并联连接，实现进一步扩容。其中，T3必须保持断开防止重置。因此，承接PD转移出的电荷e-为FD+C1+C2。总之，TCG功能的实现本质方法为根据所需改变FD电容的大小。

那么，在上述晶体管为N型MOS管的情况下，第一电平为高电平1，第二电平为低电平0。在本申请选择增益模式的过程中，RST为低电平0，则T3断开。然后，在所述第一模式选择信号为1、在所述第二模式选择信号为1时，T1和T2导通，C1和C2与FD并联，都分散感光单元生成的电荷，进入低增益处理模式LCG。在所述第一模式选择信号为0、在所述第二模式选择信号为1时，T1断开，T2导通，C1与FD并联分散感光单元生成的电荷，C2不与FD并联，C2不分散感光单元生成的电荷，进入中增益处理模式MCG。在所述第二模式选择信号为0时，T2断开，C1和C2不与FD并联，C1和C2不分散感光单元生成的电荷，所有感光信号被增益，进入高增益处理模式HCG，该种情况下T1断开可以节省能耗。

其中，在所述第二模式选择信号为0时，第一模式选择信号可以为0也可以为1。该种情况下，第一模式选择信号为0时，可以节省功耗。

可以理解的是，本申请实施例提供的感光像素结构，不仅适用于4合1的像素阵列，也可以扩展至9合1以及16合1的像素阵列，其结构类似。

同样，本申请实施例提供的感光像素结构可以应用于四原色(Red,Green,Blue,White，RGBW)的CIS，而非仅仅是RGB Bayer的CIS。该种情况下，不同的的像素阵列需求，其感光处理电路11和增益模式选择电路12的实施方式不变，变化的只是感光电路10中的组成结构不同。

需要说明的是，本申请实施例中，M1～M14、T1-T4都可以为MOS晶体管，可以采用N型，也可以采用P型，采用某种类型的晶体管时，可以根据晶体管的原理以及本申请电路的需求，调整栅极、源级和漏极之间的连接关系。

为了理解本申请实施例的技术方案，基于上述感光像素电路，现在一帧时间内分阶段对图7的像素结构驱动方法进行介绍：

重置阶段，DCG_SEL、CLK_CTL、RST均为高电平“1”(保证M3、M4、T3、T1、T2均导通)，进行第一次刷新，置空存储电容FD、C1和C2；其中，重置阶段结束的标志是RST变为“0”，即，T3断开。

曝光阶段，感光单元10中的PD工作，感应光信号生成电荷，并将电荷存储在PD的固有电容中。M6可以处于断开状态也可以处于导通状态。

读取阶段，CLK_CTL为高电平，以将实际的LCG_SEL刷新进入C4、将实际的MCG_SEL刷新进入C3(第二次刷新)，并将LCG_SEL输入M4控制M4的导通或关断，以及将MCG_SEL输入M3控制M3的导通或关断，以使得像素结构工作在C3和C4输出的信号所对应的模式；在C3和C4输出的信号对应HCG时，T1和T2关断，C1和C2分别与FD断开；TX和SEL均为高电平，T4和T5导通，为感光单元10生成的电荷出来存储在FD中，并通过SF放大后输出并通过感光信号处理电路11输出端输出。在C3和C4输出的信号对应MCG时，T1关断、T2导通，C1与FD并联，C2分与FD断开；TX和SEL均为高电平，T4和T5导通，为感光单元10生成的电荷出来存储在FD中，并通过SF放大后输出并通过感光信号处理电路11输出端输出。在C3和C4输出的信号对应LCG时，T1和T2导通，C1和C2分别与FD并联；TX和SEL均为高电平，T4和T5导通，为感光单元10生成的电荷出来存储在FD中，并通过SF放大后输出并通过感光信号处理电路11输出端输出。

可以理解的是，由于本申请实施例中的M3、M4存在漏电的特性，因此缓存电容C3和C4的缓存有时间限制。因此，超过一定时间后必须进行刷新。刷新的频率为不低于像素阵列内所有像素更新一次所需的时间。这里，若在重置阶段或曝光阶段的时间超过预设时间，则需要根据需要进行刷新(重新对T1和T2的控制极刷入模式控制信号)；同时，在读取阶段，若T4和T5延时导通，则同样需要根据需要进行刷新。

在上述实施例的基础上，本申请实施例提供了一种图像传感器，该图像传感器包括上述的像素结构。

在上述实施例的基础上，本申请实施例提供了一种电子设备，该电子设备包括上述的图像传感器。

需要说明的是，在本申请实施例中，电子设备包括但不限于手机、平板电脑、笔记本电脑、掌上电脑、车载终端、可穿戴设备、以及计步器等。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本申请实施例的可选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括可选实施例以及落入本申请实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体与另一个实体区分开来，而不一定要求或者暗示这些实体之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的物品或者终端设备中还存在另外的相同要素。

以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，同时，对于本领域的一般技术人员，依据本申请的原理及实现方式，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims

1.一种感光像素结构，其特征在于，包括感光单元、感光信号处理电路和增益模式选择电路；

2.根据权利要求1所述的感光像素结构，其特征在于，所述感光信号处理电路还包括重置单元，所述重置单元与所述增益处理单元连接，所述重置单元用于重置所述感光信号处理电路。

3.根据权利要求1所述的感光像素结构，其特征在于，

所述第一选择子电路具有第一选择信号输入端、第一选择信号输出端和第一选择控制信号输入端，且所述第一选择信号输出端与所述增益处理单元电连接；所述第一选择信号输入端用于接入第一初始选择信号，所述第一选择控制信号输入端用于接入第一选择控制信号，所述第一选择信号输出端用于在所述第一选择控制信号的控制下根据所述第一初始选择信号输出所述第一模式选择信号；

所述第二选择子电路具有第二选择信号输入端、第二选择信号输出端和第二选择控制信号输入端，且所述第二选择信号输出端与所述增益处理单元电连接；所述第二选择信号输入端用于接入第二初始选择信号，所述第二选择控制信号输入端用于接入第二选择控制信号，所述第二选择信号输出端用于在所述第二选择控制信号的控制下根据所述第二初始选择信号输出所述第二模式选择信号。

4.根据权利要求3所述的感光像素结构，其特征在于，所述第一选择子电路还包括第一缓存元件和第一选择开关元件，

所述第一缓存元件与所述第一选择信号输入端电连接，所述第一缓存元件与所述第一选择信号输出端电连接，所述第一缓存元件用于存储所述第一初始选择信号或所述第一模式选择信号；

所述第一选择开关元件的第一端与所述第一选择信号输出端连接以接收所述第一模式选择信号，所述第一选择开关元件的第二端与所述增益处理单元连接，所述第一选择开关元件的控制端接入第一使能控制信号，以在需要切换所述初始感光信号的增益处理模式时向所述增益处理单元输出所述第一模式选择信号。

5.根据权利要求3所述的感光像素结构，其特征在于，所述第一选择子电路包括第一开关元件和第一缓存电容；

所述第一开关元件的控制端为所述第一选择控制信号输入端，所述第一开关元件的第一端为所述第一选择信号输入端，所述第一开关元件的第二端电连接所述第一缓存电容的第一端，所述第一缓存电容的第一端电连接所述第一选择信号输出端，所述第一缓存电容的第二端接地。

6.根据权利要求3所述的感光像素结构，其特征在于，所述第一选择子电路包括第一触发器，所述第一触发器具有所述第一选择信号输入端、所述第一选择信号输出端和所述第一选择控制信号输入端。

7.根据权利要求6所述的感光像素结构，其特征在于，所述第一触发器为数字信号触发器，所述第一触发器还具有设置信号端和重置信号端；所述设置信号端加载第一电平的情况下，所述第一选择信号输出端输出的所述第一模式选择信号使所述感光信号处理电路工作于第一增益处理模式；所述重置信号端加载第二电平的情况下，所述第一选择信号输出端输出的所述第一模式选择信号和所述第二选择子电路输出的第二模式选择信号使所述感光信号处理电路工作于第二增益处理模式。

8.根据权利要求3所述的感光像素结构，其特征在于，所述第一选择子电路包括第一数字信号缓存器，所述第一数字信号缓存器具有所述第一选择信号输入端、所述第一选择信号输出端和所述第一选择控制信号输入端以及用于存储所述第一初始选择信号或所述第一模式选择信号的数字信号缓存单元。

9.根据权利要求3所述的感光像素结构，其特征在于，所述第一选择子电路包括第一缓存元件，所述第一缓存元件包括：第一开关元件和数字信号缓存单元；

所述数字信号缓存单元包括第一开关管、第二开关管、第三开关管、第四开关管；

所述第一开关元件的控制端为所述第一选择控制信号输入端，所述第一开关元件的第一端为所述第一选择信号输入端，所述第一开关元件的第二端电连接所述第一开关管的第一端，所述第一开关元件的第二端还电连接所述第二开关管的第二端；

所述第一开关管为N型，所述第一开关管的控制端与所述第二开关管的控制端电连接，所述第一开关管的第二端接地；

所述第二开关管为P型，所述第二开关管的控制端与所述第三开关管的第一端电连接，所述第二开关管的第一端接入电源信号，所述第二开关管的第二端与所述第三开关管的控制端电连接；

所述第三开关管为N型，所述第三开关管的第一端与所述第四开关管的第二端电连接，所述第三开关管的第二端接地；

所述第四开关管为P型，所述第四开关管的控制端与所述第三开关管的控制端电连接，所述第四开关管的第一端接入所述电源信号，所述第四开关管的第二端与所述第一选择控制信号输出端电连接。

10.根据权利要求5至9中任一项所述的感光像素结构，其特征在于，所述第一选择子电路还包括第一选择开关元件，所述第一选择开关元件的第一端与所述第一选择信号输出端连接以接收所述第一模式选择信号，所述第一选择开关元件的第二端与所述增益处理单元连接，所述第一选择开关元件的控制端用于接入第一使能控制信号，以在需要切换所述初始感光信号的增益处理模式时向所述增益处理单元输出所述第一模式选择信号。

11.根据权利要求1所述的感光像素结构，其特征在于，所述感光信号读取单元包括第一存储电容、信号放大元件和读取开关元件；

所述第一存储电容的第一端与所述感光单元电连接以接收所述初始感光信号，所述第一存储电容的第一端还与所述增益处理单元连接，所述第一存储电容的第二端接地；

所述信号放大元件的输入端与所述第一存储电容的第一端连接，所述信号放大单元的输出端与所述读取开关元件的第一端连接以用于输出放大后的感光信号；

所述读取开关元件的控制端用于接入输出控制信号，所述读取开关元件的第二端为所述感光像素结构的感光信号输出端。

12.根据权利要求11所述的感光像素结构，其特征在于，所述信号放大元件为放大开关元件，所述放大开关元件的控制端连接所述第一存储电容的第一端，所述放大开关元件的第一端接入电源信号，所述放大开关元件的第二端电连接所述第二读取开关元件的第一端。

13.根据权利要求1或权利要求11至12中任一项所述的感光像素结构，其特征在于，所述感光像素结构包括多个感光像素单元，每一所述感光像素单元包括至少一个所述感光单元，所述多个感光像素单元与同一所述感光信号读取单元连接。

14.根据权利要求1所述的感光像素结构，其特征在于，所述增益处理单元包括第一增益处理子单元和第二增益处理子单元；所述第一增益处理子单元包括第二存储电容，所述第二增益处理子单元包括第三存储电容；

所述第一增益处理子单元与所述第一选择子电路连接以接收所述第一模式选择信号，所述第二增益处理子单元与所述第二选择子电路连接以接收所述第二模式选择信号，所述感光信号处理电路根据所述第一模式选择信号和所述第二模式选择信号选择所述第二存储电容和所述第三存储电容与所述感光信号读取单元中的第一存储电容并联或选择所述第三存储电容与所述感光信号读取单元中的第一存储电容并联，从而调整所述感光信号处理电路对所述初始感光信号的增益处理模式。

15.根据权利要求14所述的感光像素结构，其特征在于，

所述第一增益处理子单元还包括第一模式切换开关元件；所述第一模式切换开关元件的控制端与所述第一选择子电路连接以用于接入所述第一模式选择信号，所述第一模式切换开关元件的第一端与所述第二存储电容(C2)的第一端连接；所述第一模式切换开关元件的第二端与所述第二增益处理子单元连接；

所述第二增益处理子单元还包括第二模式切换开关元件；所述第二模式切换开关元件的控制端与所述第二选择子电路连接以用于接入所述第二模式选择信号，所述第二模式切换开关元件的第一端与所述第三存储电容(C1)的第一端连接，所述第二模式切换开关元件的第一端还与所述第一模式切换开关元件的第二端连接；所述第二模式切换开关元件的第二端与所述第一存储电容的第一端连接；

所述第二存储电容的第二端接地，所述第一存储电容的第二端接地。

16.根据权利要求15所述的感光像素结构，其特征在于，所述感光信号处理电路还包括重置单元，所述重置单元与所述增益处理单元连接，所述重置单元用于重置所述感光信号处理电路；

所述重置单元包括重置开关元件，所述重置开关元件的控制端用于接入重置控制信号，所述重置开关元件的第一端接入电源信号，所述重置开关元件的第二端与所述第一模式切换开关元件的第一端连接。

17.根据权利要求1所述的感光像素结构，其特征在于，根据所述增益模式选择电路输出的所述第一模式选择信号和第二模式选择信号，所述感光信号处理电路在高增益处理模式、中增益处理模式和低增益处理模式之间切换。

18.根据权利要求17所述的感光像素结构，其特征在于，

19.一种图像传感器，其特征在于，包括如权利要求1至17中任一项所述的感光像素结构。

20.一种电子设备，其特征在于，包括如权利要求18所述的图像传感器。