CN116093194A - 一种高效探测的硅光电倍增管制备方法 - Google Patents
一种高效探测的硅光电倍增管制备方法 Download PDFInfo
- Publication number
- CN116093194A CN116093194A CN202310362257.0A CN202310362257A CN116093194A CN 116093194 A CN116093194 A CN 116093194A CN 202310362257 A CN202310362257 A CN 202310362257A CN 116093194 A CN116093194 A CN 116093194A
- Authority
- CN
- China
- Prior art keywords
- preset
- central control
- control processor
- detection
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 322
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 48
- 239000010703 silicon Substances 0.000 title claims abstract description 48
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 58
- 230000031700 light absorption Effects 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 30
- 238000004806 packaging method and process Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 68
- 238000002161 passivation Methods 0.000 claims description 65
- 238000000605 extraction Methods 0.000 claims description 51
- 238000012937 correction Methods 0.000 claims description 36
- 238000010791 quenching Methods 0.000 claims description 34
- 230000000171 quenching effect Effects 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 5
- 108091006149 Electron carriers Proteins 0.000 claims description 4
- 230000005284 excitation Effects 0.000 claims description 4
- 238000011056 performance test Methods 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims description 3
- 230000003834 intracellular effect Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims 1
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000009206 nuclear medicine Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Abstract
本发明涉一种高效探测的硅光电倍增管制备方法，包括完成对硅光电倍增管中单个元胞的制备后使用中控处理器根据探测时长调节制备下一元胞过程中的各所述沟槽的尺寸调节至对应值，之后，中控处理器根据元胞的探测效率调节制备下一元胞过程中的光吸收层的厚度至对应值，最终，将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上。本发通过使用自学习的方式，根据各元胞的实际性能对针对下一元胞制备过程中的对应参数进行针对性调整，能够在有效保证后续制得的元胞的探测时长的同时，有效保证了各元胞的探测效率，从而有效提高了使用本发明所述方法制得的元胞的良品率。
Description
技术领域
本发明涉光电探测器制备方法技术领域，特别是一种高效探测的硅光电倍增管制备方法。
背景技术
硅光电倍增管是一种新型的光电探测器件，其由一系列工作于盖革模式的雪崩光电二极管微元胞并联而成。与传统的光电倍增管相比，具有增益高、灵敏度高、偏置电压低、对磁场不敏感、结构紧凑等特点，目前已广泛应用于天文物理、高能物理、激光雷达、核医学成像等方面。
随着光电探测技术的发展，不断降低光子探测时间成为了一个关键指标，当前的硅光电倍增管可以很好的控制光子的探测时间，但是当探测光子波段在近红外波段时，为保证一定的探测效率，就需要增加光吸收层的厚度，而对于硅光电倍增管器件而言，势必会导致光生载流子的漂移时间增加，从而增大光子的探测时间；如果为了保证光子的探测时间，降低光吸收层的厚度又会影响光子探测效率，从而影响光子探测系统的整体效果，同时，作为光电探测器元器件，产品的良品率也决定了该产品的成本和市场竞争力。
现有技术中有通过硅光电倍增管的结构设计，解决了探测灵敏度和探测效率的部分问题，并制备相应的产品，但是现有硅光电倍增管及其制备仍存在一些问题，中国专利公开号：CN115084295A，公开了应用于辐射及弱光探测的硅光电倍增管结构及制备方法，其硅光电倍增管单个元胞的结构，包括晶圆衬底结构P型低掺杂区、N型掺杂区、N型重掺杂阴极区、光线入射端P型重掺杂区、入射光抗反射层、P型重掺杂沟槽阳极结构、氧化物沟槽隔离结构、淬灭电阻、P型重掺杂沟槽结构金属引出端、读出电子学晶体管硅衬底、读出电路晶体管部分、淬灭电阻金属电极、P型重掺杂沟槽阳极结构；其制备方法包括五个步骤：第一步，准备P型重掺杂外延片；第二步，在P型重掺杂外延片上采用沟槽刻蚀工艺和自掺杂外延生长工艺形成P型重掺杂沟槽结构；第三步，将P型重掺杂沟槽结构由金属电极引出，并与淬灭电阻连通，采用离子注入工艺形成N型重掺杂区域，并由金属实现电极连接；第四步，准备读出电子学衬底晶圆，通过过孔工艺，实现了金属穿通结构；第五步，将P型重掺杂外延片倒置，与读出电子学衬底晶圆电位对准进行键合封装，并在上面生长抗反射层，以增强光子的探测效率。由此可见，产品及其制备过程存在如下问题：其制备流程缺少必要的检测和针对性调节产品各项参数导致硅光电倍增管的良品率低。
发明内容
为此，本发明提供一种高效探测的硅光电倍增管制备方法，用以克服现有技术中硅光电倍增管制备流程缺少必要的检测和针对性调节产品各项参数导致硅光电倍增管的良品率低。
一方面，本发明提供一种高效探测的硅光电倍增管制备方法，包括：
步骤s1、采用沟槽刻蚀工艺在P型低掺杂晶圆片上形成若干沟槽，并采用自掺杂外延生长工艺已分别在对应沟槽中生成交替设置的若干P型重掺杂区域和若干N型重掺杂区域；
步骤s2、降低P型低掺杂区的厚度，并在所述P型低掺杂晶圆片上的对应位置分别进行离子注入处理和退火激活处理以在P型低掺杂晶圆片上形成若干N型轻掺杂区域，各N型轻掺杂区域分别位于对应的各所述N型重掺杂区域两端且各N型轻掺杂区域分别与对应的N型重掺杂区域连通；
步骤s3、在所述P型低掺杂圆晶片的一面设置光吸收层，并在光吸收层的顶面生长增透膜介质以形成入射光抗反射层；
步骤s4、在所述P型低掺杂晶圆片的远离所述入射光抗反射层的一面低温生长钝化层介质以形成第一钝化层，在第一钝化层中的对应位置刻蚀若干接触孔，以使各接触孔分别与各所述P型重掺杂区域和各所述N型重掺杂区域连通，向各接触孔中填充金属介质以在与各P型中掺杂区域连通的各接触孔中分别形成阳极金属电极并在与各N型重掺杂区域连通的各接触孔中分别形成阴极金属电极，在各阳极金属远离P型重掺杂区域的一端分别生长被动淬灭的自掺杂多晶硅电阻条以形成若干淬灭电阻；
步骤s5、在所述第一钝化层远离所述P型低掺杂晶圆片的一面低温生长钝化层介质以形成第二钝化层，并在所述第二钝化层中刻蚀若干引出孔，以使各引出孔分别与各所述淬灭电阻和各所述阴极金属连通，向各引出孔中添加金属介质以在与各淬灭电阻相连的各引出孔中分别形成阳极引出电极并在与各阴极金属相连的各引出孔中分别形成阴极引出电极以完成对硅光电倍增管中单个元胞的制备；
步骤s6、中控处理器控制检测模块对所述元胞进行性能测试以测得该元胞针对近红外弱光的探测时长并根据探测时长确定该元胞的性能是否符合标准，中控处理器在判定该元胞的性能不符合标准时根据检测模块实际测得探测时长将制备下一元胞过程中的各所述沟槽的尺寸调节至对应值，各沟槽的尺寸包括各沟槽的宽度、各沟槽的深度及相邻两沟槽的间距，其中相邻两沟槽的间距为两沟槽侧壁边缘的间距最小值；
步骤s7、所述中控处理器在判定所述元胞的性能符合标准时控制所述检测模块检测该元胞的探测效率并根据检测结果判定是否对下一元胞中的所述光吸收层的厚度进行调节或对下一元胞中的所述沟槽的尺寸进行进一步调节；
步骤s8、所述中控处理器在判定所述元胞的探测效率符合预设标准时输出该元胞并将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上。
进一步地，所述中控处理器在所述步骤s6中根据所述检测模块测得的所述元胞的探测时长确定针对该元胞的判定方式，其中，
第一判定方式为中控处理器判定元胞的探测时长符合预设标准，并控制检测模块检测该元胞的探测效率；所述第一判定方式满足所述元胞的探测时长小于等于第一预设时长；
第二判定方式为中控处理器判定元胞的探测时长不符合预设标准，并根据所述检测模块实际测得探测时长与第一预设时长的差值调节所述沟槽的宽度至对应值；所述第二判定方式满足所述元胞的探测时长小于等于第二预设时长且大于等于第一预设时长，第二预设时长大于第一预设时长；
第三判定方式为中控处理器判定元胞的探测时长不符合预设标准，并根据所述测模块实际测得探测时长与第二预设时长的差值调节相邻两沟槽的间距至对应值；所述第三判定方式满足所述元胞的探测时长大于第二预设时长。
进一步地，所述中控处理器在所述第二判定方式下根据所述检测模块实际测得探测时长与所述第一预设时长的时长差值确定针对下一元胞中所述沟槽的宽度的调节方式，中控处理器将所述测模块实际测得探测时长与所述第一预设时长的时长差值记为低幅时长差值，其中，
第一宽度调节方式为，所述中控处理器使用第一预设宽度调节系数调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第一宽度；所述第一宽度调节方式满足所述低幅时长差值小于等于第一预设低幅时长差值；
第二宽度调节方式为，所述中控处理器使用第二预设宽度调节系数调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第二宽度；所述第二宽度调节方式满足所述低幅时长差值大于所述第一预设低幅时长差值且小于等于第二预设低幅时长差值，第二预设低幅时长差值大于第一预低幅设时长差值；
第三宽度调节方式为，所述中控处理器使用第三预设宽度调节系数调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第三宽度；所述第三宽度调节方式满足所述低幅时长差值大于所述第二预设低幅时长差值。
进一步地，当所述中控处理器判定需将所述下一元胞中的各所述沟槽的宽度调节至对应的调节后宽度时，中控处理器根据调节后宽度与预设临界宽度的宽度差值确定针对各沟槽的沟槽修正方式，其中，
第一沟槽修正方式为所述中控处理器使用第一预设宽度修正系数将下一元胞中各所述沟槽的宽度降低至第一沟槽修修正宽度，并将该下一元胞中相邻两沟槽的间距增加至第一预设间距；所述第一沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值大于第二预设宽度差值；
第二沟槽修正方式为所述中控处理器使用第一预设宽度修正系数将下一元胞中用于形成N型重掺杂区域的各所述沟槽的宽度降低至第二沟槽修修正宽度，并将该下一元胞中相邻两沟槽的间距增加至第一预设间距；所述第二沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值大于第一预设宽度差值且小于等于第二预设宽度差值，第一预设宽度差值小于第二预设宽度差值；
第三沟槽修正方式为所述中控处理器将所述下一元胞中相邻两沟槽的间距增加至第二预设间距，并根据调节后的间距将该下一元胞中的沟槽的数量调节至对应值；所述第三沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值小于第一预设宽度差值。
进一步地，所述中控处理器在所述第三判定方式下，根据所述测模块实际测得探测时长与所述第二预设时长的时长差值确定针对下一元胞中所述沟槽的间距的调节方式，中控处理器将所述检测模块实际测得探测时长与所述第二预设时长的时长差值记为高幅时长差值，其中，
第一间距调节方式为，所述中控处理器使用第一预设间距调节系数调节下一元胞以使下一元胞中各所述沟槽的间距降低至第一间距；所述第一间距调节方式满足所述高幅时长差值小于等于第一预设高幅时长差值；
第二间距调节方式为，所述中控处理器使用第二预设间距调节系数调节下一元胞以使下一元胞中各所述沟槽的间距降低至第二间距；所述第二间距调节方式满足所述高幅时长差值大于所述第一预设高幅时长差值且小于等于第二预设高幅时长差值，第二预设高幅时长差值大于第一预设高幅时长差值；
第三间距调节方式为，所述中控处理器使用第三预设间距调节系数调节下一元胞以使下一元胞中各所述沟槽的间距降低至第三间距；所述第三间距调节方式满足所述高幅时长差值大于所述第二预设高幅时长差值。
进一步地，所述中控处理器在根据间距调节后元胞内沟槽数量n确定针对下一元胞中所述沟槽间距的二次调节方式，设定，其中，L为单个元胞的宽度，d为沟槽的宽度，H为调节后沟槽的间距，其中，
第一二次调节方式为，所述中控处理器不对各所述沟槽的间距进行二次调节；所述第一二次调节方式满足中控处理器根据间距调节后元胞内沟槽数量为整数；
第二二次调节方式为，所述中控处理器使用预设间距修正系数将各所述沟槽的间距降低至预设宽度；所述第二二次调节方式满足中控处理器根据间距调节后元胞内沟槽数量为小数。
进一步地，所述中控处理器在所述步骤s7中根据所述检测模块测得的所述元胞的探测效率确定针对该元胞的探测效率判定方式，其中，
第一探测效率判定方式为中控处理器判定元胞的探测效率符合预设标准，中控处理器输出该元胞并将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上；所述第一探测效率判定方式满足所述元胞的探测效率大于等于预设探测效率；
第二探测效率判定方式为中控处理器判定元胞的探测效率不符合预设标准，并根据预设探测效率与所述测模块实际测得探测效率的探测效率差值调节下一元胞以使下一元胞中所述光吸收层的厚度调节至对应值；所述第二探测效率判定方式满足所述元胞的探测效率小于预设探测效率。
进一步地，所述中控处理器在所述第二探测效率判定方式下，根据预设探测效率与所述测模块实际测得探测效率的探测效率差值确定针对下一元胞中所述光吸收层的厚度的调节方式，其中，
第一厚度调节方式为，所述中控处理器使用第一预设厚度调节系数调节下一元胞以使下一元胞中所述光吸收层的厚度增厚至第一厚度；所述第一厚度调节方式满足所述探测效率差值小于等于第一预设探测效率差值；
第二厚度调节方式为，所述中控处理器使用第二预设厚度调节系数调节下一元胞以使下一元胞中所述光吸收层的厚度增厚至第二厚度；所述第二厚度调节方式满足所述探测效率差值大于所述第一预设探测效率差值且小于等于第二预设探测效率差值，第二预设探测效率差值大于第一预设探测效率差值；
第三厚度调节方式为，所述中控处理器使用第三预设厚度调节系数调节下一元胞以使下一元胞中所述光吸收层的厚度增厚至第三厚度；所述第三厚度调节方式满足所述探测效率差值大于第二预设探测效率差值。
进一步地，当所述中控处理器判定需将所述下一元胞中的各所述光吸收层的厚度调节至对应的调节后厚度时，中控处理器将调节后厚度与预设临界厚度的厚度差值进行比对并根据比对结果进一步确定判定沟槽的深度的调节方式，其中，
第一沟槽深度调节方式为所述中控处理器使用第一预设深度调节系数将下一元胞中各所述沟槽的深度调节至第一沟槽的深度，所述第一沟槽深度调节方式满足所述厚度差值大于第二预设厚度差值；
第二沟槽的深度的调节方式为所述中控处理器使用第二预设深度调节系数将下一元胞中各所述沟槽的深度调节至第二沟槽的深度，所述第二沟槽的深度的调节方式满足所述厚度差值小于等于第二预设厚度差值，且大于第一预设厚度差值，第二预设厚度差值大于第一预设厚度差值；
第三沟槽的深度的调节方式为所述中控处理器使用第三预设深度调节系数将下一元胞中各所述沟槽的深度调节至第三沟槽的深度，所述第三沟槽的深度的调节方式满足所述厚度差值小于第一预设厚度差值。
另一方面，本发明还提供一种使用该制备方法制得的高效探测的硅光电倍增管，其包括若干单个元胞，对于单个元胞的结构，包括：
P型低掺杂区，用以接受光子并产生电子载流子的激发雪崩倍增效应，在P型低掺杂区中阵列设置有若干P型重掺杂区域和若干N型重掺杂区域，P型重掺杂区域和若干N型重掺杂区域交替设置在P型低掺杂区内且各N型重掺杂区域两端均设有N型轻掺杂区域，各N型轻掺杂区域分别位于P型低掺杂区对应侧的表面；
入射光抗反射层，其设置在所述P型低掺杂区一端，用以增强被探测光子的吸收；
第一钝化层，其设置在所述P型低掺杂区远离入射光抗反射层的一端，用以引出P型低掺杂区内激发的电子，包括若干阴极金属电极、若干阳极金属电极以及若干淬灭电阻，各阴极金属电极贯穿第一钝化层且各阴极金属电极分别与对应的所述N型重掺杂区域相连，各阳极金属电极分别与对应的所述P型重掺杂区域相连，各淬灭电阻分别与对应的阳极金属电极相连；所述淬灭电阻为自掺杂多晶硅电阻条；
第二钝化层，其设置在第一钝化层远离入射光抗反射层的一端，用以支撑所述单个元胞并进一步引出P型低掺杂区内激发的电子，包括若干阴极引出电极和若干阳极引出电极，各阴极引出电极贯穿第二钝化层且各阴极引出电极分别与对应的所述阴极金属电极相连，各阳极引出电极贯穿第二钝化层且各阳极引出电极分别与对应的所述各淬灭电阻相连。
与现有技术相比，本发明的有益效果在于，本发明所述方法中通过中控处理器控制检测模块对制得的单个元胞进行性能测试以根据该元胞的探测时长确定该元胞的性能是否符合标准，并在判定该元胞的性能不符合标准时根据检测模块实际测得探测时长将制备下一元胞过程中的各所述沟槽的尺寸调节至对应值，同时，中控处理器在判定该元胞的性能符合标准时控制所述检测模块检测该元胞的探测效率并根据检测结果判定是否对下一元胞中的所述光吸收层的厚度进行调节或对下一元胞中的所述沟槽的尺寸进行进一步调节，本发明通过使用自学习的方式，根据各元胞的实际性能对针对下一元胞制备过程中的对应参数进行针对性调整，能够在有效保证后续制得的元胞的探测时长的同时，有效保证了各元胞的探测效率，从而有效提高了使用本发明所述方法制得的元胞的良品率。
进一步地，中控处理器通过根据该元胞的实际探测时长将制备下一元胞过程中沟槽的尺寸调节至对应值，能够完成对下一元胞的探测时长的高精度微调，从而保证后续制得的元胞的探测时长能够达到预期值，在进一步保证后续制得的元胞的探测时长的同时，进一步保证了各元胞的探测效率，从而进一步提高了使用本发明所述方法制得的元胞的良品率。
进一步地，中控处理器通过根据该元胞的实际探测时长调节下一元胞过程中沟槽的宽度，能够完成对下一元胞的探测时长的高精度微调，从而保证后续制得的元胞的探测时长能够达到预期值，在进一步保证后续制得的元胞的探测时长的同时，进一步保证了各元胞的探测效率，从而进一步提高了使用本发明所述方法制得的元胞的良品率。
进一步地，在完成调节下一元胞过程中沟槽的宽度至对应值时，中控处理器可以修正宽度超出临界宽度的沟槽，从能够在物理层面上保证元胞结构的稳定性。
进一步的，中控处理器通过根据该元胞的实际探测时长将制备下一元胞过程中沟槽的间距调节至对应值，能够完成对下一元胞的探测时长的高精度微调，从而保证后续制得的元胞的探测时长能够达到预期值，在进一步保证后续制得的元胞的探测时长的同时，进一步保证了各元胞的探测效率，从而进一步提高了使用本发明所述方法制得的元胞的良品率。
进一步的，在完成调节下一元胞过程中沟槽的间距调节至对应值时，中控处理器可以二次调节沟槽的间距调节，保证了元胞内沟槽数量为整数，从而保证探测时长的高精度微调。
进一步的，中控处理器根据该元胞的探测效率确定该元胞的性能是否符合标准，并在判定该元胞的性能不符合标准时根据检测模块实际测得探测效率将制备下一元胞过程中的各所述光吸收层的厚度调节至对应值，从而完成对下一元胞的探测效率的高精度微调，有效保证了各元胞的探测效率，从而有效提高了使用本发明所述方法制得的元胞的良品率。
进一步的，中控处理器根据该元胞的探测效率将制备下一元胞过程中各所述光吸收层的厚度调节至对应值，能够完成对下一元胞的探测效率的高精度微调，从而保证后续制得的元胞的探测效率能够达到预期值，在保证后续制得的元胞的探测时长的同时，进一步保证了各元胞的探测效率，从而进一步提高了使用本发明所述方法制得的元胞的良品率。
进一步的，中控中控处理器根据调节后的各所述光吸收层的厚度将制备下一元胞过程中沟槽的深度调节至对应值，从而保证后续制得的元胞的探测效率能够达到预期值，从而进一步提高了使用本发明所述方法制得的元胞的良品率。
进一步的，通过本发明所述的方法制得的高效探测的硅光电倍增管，包括若干单个元胞，对于单个元胞的结构，位于P型低掺杂区内横向排列的P型重掺杂区域和N型重掺杂区域，使电子载流子的激发雪崩倍增效应分布在整个P型低掺杂区内，可以令器件有较高的探测效率。阴极引出电极和阳极引出电极在非光子入射面一侧引出，实现了光电倍增管探测器的背入式结构，增大了探测面的有效探测面积。最终，该单个元胞可以实现利用较厚的光吸收层厚度实现近红外光子的高效探测时，还能保证P型重掺杂区域和N型重掺杂区域具备较小的间距，可以有效降低光子的探测时间，进而实现硅光电倍增管的对近红外弱光的高效探测。
附图说明
图1为本发明所述一种高效探测的硅光电倍增管制备方法的流程图；
图2为本发明所述单个元胞的结构示意图；
图3为本发明所述中控处理器根据探测时长确定下一元胞调节方式的流程图；
图4为本发明所述中控处理器根据探测效率确定下一元胞调节方式的流程图；
图中：201、P型低掺杂区；202、P型重掺杂区域；203、N型重掺杂区域；204、N型轻掺杂区域；205、入射光抗反射层；206、第一钝化层；207、阴极金属电极；208、阳极金属电极；209、淬灭电阻;210、第二钝化层；211、阴极引出电极；212、阳极引出电极。
具体实施方式
为了使本发明的目的和优点更加清楚明白，下面结合实施例对本发明作进一步描述；应当理解，此处所描述的具体实施例仅仅用于解释本发明，并不用于限定本发明。
需要指出的是在本实施例中的数据均为通过本发明所述中控处理器在进行本次检测前三个月的历史检测数据以及对应的历史检测结果中综合分析评定得出。本发明所述中控处理器在本次检测前根据前三个月中累计检测的124420 件硅光电倍增管元胞及与各元胞对应的探测时长和探测效率综合确定针对本次检测的各项预设参数标准的数值。本领域的技术人员可以理解的是，本发明所述系统针对单项上述参数的确定方式可以为根据数据分布选取占比最高的数值作为预设标准参数、使用加权求和以将求得的数值作为预设标准参数、将各历史数据代入至特定公式并将利用该公式求得的数值作为预设标准参数或其他选取方式，只要满足本发明所述系统能够通过获取的数值明确界定单项判定过程中的不同特定情况即可。
下面参照附图来描述本发明的优选实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非在限制本发明的保护范围。
请参阅图1至图4所示，其分别本发明所述一种高效探测的硅光电倍增管制备方法的流程图、所述单个元胞的结构示意图、中控处理器根据探测时长确定下一元胞调节方式的流程图、中控处理器根据探测效率确定下一元胞调节方式的流程图。
一方面，本发明提供一种高效探测的硅光电倍增管制备方法，包括以下步骤：
步骤s1、采用沟槽刻蚀工艺在P型低掺杂晶圆片上形成若干沟槽，并采用自掺杂外延生长工艺已分别在对应沟槽中生成交替设置的若干P型重掺杂区域202和若干N型重掺杂区域203；
步骤s2、降低P型低掺杂区201的厚度，并在所述P型低掺杂晶圆片上的对应位置分别进行离子注入处理和退火激活处理以在P型低掺杂晶圆片上形成若干N型轻掺杂区域204，各N型轻掺杂区域204分别位于对应的各所述N型重掺杂区域203两端且各N型轻掺杂区域204分别与对应的N型重掺杂区域203连通；
步骤s3、在所述P型低掺杂圆晶片的一面设置光吸收层，并在光吸收层的顶面生长增透膜介质以形成入射光抗反射层205；所述光吸收层包含P型低掺杂区201、P型重掺杂区域202、N型重掺杂区域203和N型轻掺杂区域204；
步骤s4、在所述P型低掺杂晶圆片的远离所述入射光抗反射层205的一面低温生长钝化层介质以形成第一钝化层206，在第一钝化层206中的对应位置刻蚀若干接触孔，以使各接触孔分别与各所述P型重掺杂区域202和各所述N型重掺杂区域203连通，向各接触孔中填充金属介质以在与各P型中掺杂区域连通的各接触孔中分别形成阳极金属电极208并在与各N型重掺杂区域203连通的各接触孔中分别形成阴极金属电极207，在各阳极金属远离P型重掺杂区域202的一端分别生长被动淬灭的自掺杂多晶硅电阻条以形成若干淬灭电阻209；
步骤s5、在所述第一钝化层206远离所述P型低掺杂晶圆片的一面低温生长钝化层介质以形成第二钝化层210，并在所述第二钝化层210中刻蚀若干引出孔，以使各引出孔分别与各所述淬灭电阻209和各所述阴极金属连通，向各引出孔中添加金属介质以在与各淬灭电阻209相连的各引出孔中分别形成阳极引出电极212并在与各阴极金属相连的各引出孔中分别形成阴极引出电极211以完成对硅光电倍增管中单个元胞的制备；
步骤s6、中控处理器控制检测模块对所述元胞进行性能测试以测得该元胞针对近红外弱光的探测时长并根据探测时长确定该元胞的性能是否符合标准，中控处理器在判定该元胞的性能不符合标准时根据检测模块实际测得探测时长将制备下一元胞过程中的各所述沟槽的尺寸调节至对应值，各沟槽的尺寸包括各沟槽的宽度、各沟槽的深度及相邻两沟槽的间距，其中相邻两沟槽的间距为两沟槽侧壁边缘的间距最小值；
步骤s7、所述中控处理器在判定所述元胞的性能符合标准时控制所述检测模块检测该元胞的探测效率并根据检测结果判定是否对下一元胞中的所述光吸收层的厚度进行调节或对下一元胞中的所述沟槽的尺寸进行进一步调节；
步骤s8、所述中控处理器在判定所述元胞的探测效率符合预设标准时输出该元胞并将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上。
进一步地，所述中控处理器在所述步骤s6中根据所述检测模块测得的所述元胞的探测时长确定针对该元胞的判定方式，其中，
第一判定方式为中控处理器判定元胞的探测时长符合预设标准，并控制检测模块检测该元胞的探测效率；所述第一判定方式满足所述元胞的探测时长小于等于第一预设时长0.50s；
第二判定方式为中控处理器判定元胞的探测时长不符合预设标准，并根据所述检测模块实际测得探测时长与第一预设时长0.50s的差值调节所述沟槽的宽度至对应值；所述第二判定方式满足所述元胞的探测时长小于等于第二预设时长0.80s且大于等于第一预设时长0.50s；
第三判定方式为中控处理器判定元胞的探测时长不符合预设标准，并根据所述测模块实际测得探测时长与第二预设时长0.80s的差值调节相邻两沟槽的间距至对应值；所述第三判定方式满足所述元胞的探测时长大于第二预设时长0.8s。
进一步地，所述中控处理器在所述第二判定方式下根据所述检测模块实际测得探测时长与所述第一预设时长0.5s的时长差值确定针对下一元胞中所述沟槽的宽度的调节方式，中控处理器将所述测模块实际测得探测时长与所述第一预设时长0.5s的时长差值记为低幅时长差值，其中，
第一宽度调节方式为，所述中控处理器使用第一预设宽度调节系数1.1调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第一宽度；所述第一宽度调节方式满足所述低幅时长差值小于等于第一预设低幅时长差值0.1s；
第二宽度调节方式为，所述中控处理器使用第二预设宽度调节系数1.5调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第二宽度；所述第二宽度调节方式满足所述低幅时长差值大于所述第一预设低幅时长差值0.1s且小于等于第二预设低幅时长差值0.2s；
第三宽度调节方式为，所述中控处理器使用第三预设宽度调节系数2.0调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第三宽度；所述第三宽度调节方式满足所述低幅时长差值大于所述第二预设低幅时长差值0.2s。
进一步地，当所述中控处理器判定需将所述下一元胞中的各所述沟槽的宽度调节至对应的调节后宽度时，中控处理器根据调节后宽度与预设临界宽度1.0的宽度差值确定针对各沟槽的沟槽修正方式，其中，
第一沟槽修正方式为所述中控处理器使用第一预设宽度修正系数0.9将下一元胞中各所述沟槽的宽度降低至第一沟槽修修正宽度，并将该下一元胞中相邻两沟槽的间距增加至第一预设间距3μm；所述第一沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值大于第二预设宽度差值0.5μm；
第二沟槽修正方式为所述中控处理器使用第一预设宽度修正系数0.9将下一元胞中用于形成N型重掺杂区域203的各所述沟槽的宽度降低至第二沟槽修修正宽度，并将该下一元胞中相邻两沟槽的间距增加至第一预设间距3μm；所述第二沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值大于第一预设宽度差值0.2μm且小于等于第二预设宽度差值0.5μm；
第三沟槽修正方式为所述中控处理器将所述下一元胞中相邻两沟槽的间距增加至第二预设间距4μm，并根据调节后的间距将该下一元胞中的沟槽的数量调节至对应值；所述第三沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值小于第一预设宽度差值0.2μm。
进一步地，所述中控处理器在所述第三判定方式下，根据所述测模块实际测得探测时长与所述第二预设时长0.8s的时长差值确定针对下一元胞中所述沟槽的间距的调节方式，中控处理器将所述检测模块实际测得探测时长与所述第二预设时长0.8s的时长差值记为高幅时长差值，其中，
第一间距调节方式为，所述中控处理器使用第一预设间距调节系数0.9调节下一元胞以使下一元胞中各所述沟槽的间距降低至第一间距；所述第一间距调节方式满足所述高幅时长差值小于等于第一预设高幅时长差值0.7s；
第二间距调节方式为，所述中控处理器使用第二预设间距调节系数0.8调节下一元胞以使下一元胞中各所述沟槽的间距降低至第二间距；所述第二间距调节方式满足所述高幅时长差值大于所述第一预设高幅时长差值0.7s且小于等于第二预设高幅时长差值1.2s，第二预设高幅时长差值大于第一预设高幅时长差值；
第三间距调节方式为，所述中控处理器使用第三预设间距调节系数0.6调节下一元胞以使下一元胞中各所述沟槽的间距降低至第三间距；所述第三间距调节方式满足所述高幅时长差值大于所述第二预设高幅时长差值。
进一步地，所述中控处理器在根据间距调节后元胞内沟槽数量n确定针对下一元胞中所述沟槽间距的二次调节方式，设定，其中，L为单个元胞的宽度，d为沟槽的宽度，H为调节后沟槽的间距，其中，
第一二次调节方式为，所述中控处理器不对各所述沟槽的间距进行二次调节；所述第一二次调节方式满足中控处理器根据间距调节后元胞内沟槽数量为整数；
第二二次调节方式为，所述中控处理器使用预设间距修正系数0.9将各所述沟槽的间距降低至预设宽度；所述第二二次调节方式满足中控处理器根据间距调节后元胞内沟槽数量为小数。
进一步地，所述中控处理器在所述步骤s7中根据所述检测模块测得的所述元胞的探测效率确定针对该元胞的探测效率判定方式，其中，
第一探测效率判定方式为中控处理器判定元胞的探测效率符合预设标准，中控处理器输出该元胞并将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上；所述第一探测效率判定方式满足所述元胞的探测效率大于等于预设探测效率35%；
第二探测效率判定方式为中控处理器判定元胞的探测效率不符合预设标准，并根据预设探测效率35%与所述测模块实际测得探测效率的探测效率差值调节下一元胞以使下一元胞中所述光吸收层的厚度调节至对应值；所述第二探测效率判定方式满足所述元胞的探测效率小于预设探测效率35%。
进一步地，所述中控处理器在所述第二探测效率判定方式下，根据预设探测效率35%与所述测模块实际测得探测效率的探测效率差值确定针对下一元胞中所述光吸收层的厚度的调节方式，其中，
第一厚度调节方式为，所述中控处理器使用第一预设厚度调节1.1系数调节下一元胞以使下一元胞中所述光吸收层的厚度增厚至第一厚度；所述第一厚度调节方式满足所述探测效率差值小于等于第一预设探测效率差值2%；
第二厚度调节方式为，所述中控处理器使用第二预设厚度调节系数调节1.2下一元胞以使下一元胞中所述光吸收层的厚度增厚至第二厚度；所述第二厚度调节方式满足所述探测效率差值大于所述第一预设探测效率差值2%且小于等于第二预设探测效率差值5%；
第三厚度调节方式为，所述中控处理器使用第三预设厚度调节系数调节1.3下一元胞以使下一元胞中所述光吸收层的厚度增厚至第三厚度；所述第三厚度调节方式满足所述探测效率差值大于第二预设探测效率差值5%。
进一步地，当所述中控处理器判定需将所述下一元胞中的各所述光吸收层的厚度调节至对应的调节后厚度时，中控处理器将调节后厚度与预设临界厚度30μm的厚度差值进行比对并根据比对结果进一步确定判定沟槽的深度的调节方式，其中，
第一沟槽深度调节方式为所述中控处理器使用第一预设深度调节系数1.2将下一元胞中各所述沟槽的深度调节至第一沟槽的深度，所述第一沟槽深度调节方式满足所述厚度差值大于第二预设厚度差值1μm；
第二沟槽的深度的调节方式为所述中控处理器使用第二预设深度调节系数1.1将下一元胞中各所述沟槽的深度调节至第二沟槽的深度，所述第二沟槽的深度的调节方式满足所述厚度差值小于等于第二预设厚度差值1μm，且大于第一预设厚度差值，第二预设厚度差值大于第一预设厚度差值0μm；
第三沟槽的深度的调节方式为所述中控处理器使用第三预设深度调节系数0.9将下一元胞中各所述沟槽的深度调节至第三沟槽的深度，所述第三沟槽的深度的调节方式满足所述厚度差值小于第一预设厚度差值0μm。
另一方面，本发明还提供一种使用该制备方法制得的高效探测的硅光电倍增管，其包括若干单个元胞，对于单个元胞的结构，包括：
P型低掺杂区201，用以接受光子并产生电子载流子的激发雪崩倍增效应，在P型低掺杂区201中阵列设置有若干P型重掺杂区域202和若干N型重掺杂区域203，P型重掺杂区域202和若干N型重掺杂区域203交替设置在P型低掺杂区201内且各N型重掺杂区域203两端均设有N型轻掺杂区域204，各N型轻掺杂区域204分别位于P型低掺杂区201对应侧的表面；
入射光抗反射层205，其设置在所述P型低掺杂区201一端，用以增强被探测光子的吸收；
第一钝化层206，其设置在所述P型低掺杂区201远离入射光抗反射层205的一端，用以引出P型低掺杂区201内激发的电子，包括若干阴极金属电极207、若干阳极金属电极208以及若干淬灭电阻209，各阴极金属电极207贯穿第一钝化层206且各阴极金属电极207分别与对应的所述N型重掺杂区域203相连，各阳极金属电极208分别与对应的所述P型重掺杂区域202相连，各淬灭电阻209分别与对应的阳极金属电极208相连；所述淬灭电阻209为自掺杂多晶硅电阻条；
第二钝化层210，其设置在第一钝化层206远离入射光抗反射层205的一端，用以支撑所述单个元胞并进一步引出P型低掺杂区201内激发的电子，包括若干阴极引出电极211和若干阳极引出电极212，各阴极引出电极211贯穿第二钝化层210且各阴极引出电极211分别与对应的所述阴极金属电极207相连，各阳极引出电极212贯穿第二钝化层210且各阳极引出电极212分别与对应的所述各淬灭电阻209相连。
实施例1：
基于所述实施例的基础上，本实施例中提供一种高效探测的硅光电倍增管制备方法：
步骤s1、采用沟槽刻蚀工艺在P型低掺杂晶圆片上形成若干沟槽，沟槽区域宽度0.5μm，深度18μm，间距4μm，并采用自掺杂外延生长工艺已分别在对应沟槽中生成交替设置的若干P型重掺杂区域202和若干N型重掺杂区域203，其自掺杂浓度在1×1018~1×1020/cm3之间；
步骤s2、降低所述P型低掺杂区201的厚度至20μm，并在所述P型低掺杂晶圆片上的对应位置分别进行离子注入处理和退火激活处理以在P型低掺杂晶圆片上形成若干N型轻掺杂区域204，各N型轻掺杂区域204分别位于对应的各所述N型重掺杂区域203两端且各N型轻掺杂区域204分别与对应的N型重掺杂区域203连通；
步骤s3、在所述P型低掺杂圆晶片的一面设置光吸收层，并在光吸收层的顶面生长增透膜介质，其材质为氧化硅或氮化硅，以形成入射光抗反射层205，其厚度为110nm~164nm，；
步骤s4、在所述P型低掺杂晶圆片的远离所述入射光抗反射层205的一面低温生长钝化层介质以形成第一钝化层206，其厚度为2μm，在第一钝化层206中的对应位置刻蚀若干接触孔，以使各接触孔分别与各所述P型重掺杂区域202和各所述N型重掺杂区域203连通，向各接触孔中填充金属介质以在与各P型中掺杂区域连通的各接触孔中分别形成阳极金属电极208并在与各N型重掺杂区域203连通的各接触孔中分别形成阴极金属电极207，在各阳极金属远离P型重掺杂区域202的一端分别生长被动淬灭的自掺杂多晶硅电阻条以形成若干淬灭电阻209；
步骤s5、在所述第一钝化层206远离所述P型低掺杂晶圆片的一面低温生长钝化层介质以形成第二钝化层210，其厚度为200μm，并在所述第二钝化层210中刻蚀若干引出孔，以使各引出孔分别与各所述淬灭电阻209和各所述阴极金属连通，向各引出孔中添加金属介质以在与各淬灭电阻209相连的各引出孔中分别形成阳极引出电极212并在与各阴极金属相连的各引出孔中分别形成阴极引出电极211以完成对硅光电倍增管中单个元胞的制备；
对单个元胞进行探测时长、探测效率检测，结果为探测时长为0.50s、探测效率为32.3%。
所述中控处理器判定单个元胞的探测效率不符合要求，经计算，预设探测效率35%与所述测模块实际测得探测效率的探测32.3%效率差值为2.7%，其满足所述探测效率差值大于所述第一预设探测效率差值2%且小于等于第二预设探测效率差值5%，使用第二预设厚度调节系数调节1.2，即20×1.2=24μm，将下一元胞中所述光吸收层的厚度增厚至24μm，调节后，使用上述步骤重新制备，重新制备的单个元胞的探测时长为0.48s，探测效率为34.3%。
所述中控处理器判定单个元胞的探测效率再次不符合要求，经再次计算，预设探测效率35%与所述测模块实际测得探测效率的探测34.3%效率差值为0.7%，探测效率差值小于等于第一预设探测效率差值2%，使用第一预设厚度调节系数1.1，即24×1.1=26.4μm将下一元胞中所述光吸收层的厚度增厚至26.4μm，调节后，使用上述步骤重新制备，重新制备的单个元胞的探测时长为0.46s，探测效率为35.8%。
所述中控处理器判定单个元胞的性能满足对于近红外光子探测时长和探测效率的要求，但是，由于再次调节后，光吸收层的厚度增厚至26.4μm，与预设临界厚度30μm的厚度存在偏差，经计算，使用第一预设深度调节系数1.2，即18×1.2=21.6μm将下一元胞中各所述沟槽的深度调节至21.6μm，调节后，使用上述步骤重新制备，重新制备的单个元胞的探测时长为0.45s，探测效率为36.2%。
所述中控处理器判定单个元胞的性能满足对于近红外光子探测时长和探测效率的要求，之后，将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上。
实施例2：
基于所述实施例的基础上，本实施例中提供一种高效探测的硅光电倍增管制备方法：
步骤s1、采用沟槽刻蚀工艺在P型低掺杂晶圆片上形成若干沟槽，沟槽区域宽度0.5μm，深度18μm，间距5μm，并采用自掺杂外延生长工艺已分别在对应沟槽中生成交替设置的若干P型重掺杂区域202和若干N型重掺杂区域203，其自掺杂浓度在1×1018~1×1020/cm3之间；
步骤s2、降低所述P型低掺杂区201的厚度至25μm，并在所述P型低掺杂晶圆片上的对应位置分别进行离子注入处理和退火激活处理以在P型低掺杂晶圆片上形成若干N型轻掺杂区域204，各N型轻掺杂区域204分别位于对应的各所述N型重掺杂区域203两端且各N型轻掺杂区域204分别与对应的N型重掺杂区域203连通；
步骤s3、在所述P型低掺杂圆晶片的一面设置光吸收层，并在光吸收层的顶面生长增透膜介质，其材质为氧化硅或氮化硅，以形成入射光抗反射层205，其厚度为110nm~164nm，；
步骤s4、在所述P型低掺杂晶圆片的远离所述入射光抗反射层205的一面低温生长钝化层介质以形成第一钝化层206，其厚度为3μm，在第一钝化层206中的对应位置刻蚀若干接触孔，以使各接触孔分别与各所述P型重掺杂区域202和各所述N型重掺杂区域203连通，向各接触孔中填充金属介质以在与各P型中掺杂区域连通的各接触孔中分别形成阳极金属电极208并在与各N型重掺杂区域203连通的各接触孔中分别形成阴极金属电极207，在各阳极金属远离P型重掺杂区域202的一端分别生长被动淬灭的自掺杂多晶硅电阻条以形成若干淬灭电阻209；
步骤s5、在所述第一钝化层206远离所述P型低掺杂晶圆片的一面低温生长钝化层介质以形成第二钝化层210，其厚度为200μm，并在所述第二钝化层210中刻蚀若干引出孔，以使各引出孔分别与各所述淬灭电阻209和各所述阴极金属连通，向各引出孔中添加金属介质以在与各淬灭电阻209相连的各引出孔中分别形成阳极引出电极212并在与各阴极金属相连的各引出孔中分别形成阴极引出电极211以完成对硅光电倍增管中单个元胞的制备；
对单个元胞进行探测时长、探测效率检测，结果为探测时长为0.65S、探测效率为35.50%。
所述中控处理器判定单个元胞的探测时长不符合要求，经计算，实际探测时长为0.65s，该元胞的探测时长小于等于第二预设时长0.80s且大于等于第一预设时长0.50s，使用第三预设宽度调节系数2.0，即0.5×2.0=1μm将下一元胞以使下一元胞中各所述沟槽的宽度增加至1μm，调节后，使用上述步骤重新制备，重新制备的单个元胞的探测时长为0.41s，探测效率为35.80%。
所述中控处理器判定单个元胞的性能满足对于近红外光子探测时长和探测效率的要求，之后，将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上。
实施例3：
基于所述实施例的基础上，本实施例中提供一种高效探测的硅光电倍增管制备方法：
步骤s1、采用沟槽刻蚀工艺在P型低掺杂晶圆片上形成若干沟槽，沟槽区域宽度0.8μm，深度22μm，间距6μm，并采用自掺杂外延生长工艺已分别在对应沟槽中生成交替设置的若干P型重掺杂区域202和若干N型重掺杂区域203，其自掺杂浓度在1×1018~1×1020/cm3之间；
步骤s2、降低所述P型低掺杂区201的厚度至30μm，并在所述P型低掺杂晶圆片上的对应位置分别进行离子注入处理和退火激活处理以在P型低掺杂晶圆片上形成若干N型轻掺杂区域204，各N型轻掺杂区域204分别位于对应的各所述N型重掺杂区域203两端且各N型轻掺杂区域204分别与对应的N型重掺杂区域203连通；
步骤s3、在所述P型低掺杂圆晶片的一面设置光吸收层，并在光吸收层的顶面生长增透膜介质，其材质为氧化硅或氮化硅，以形成入射光抗反射层205，其厚度为110nm~164nm，；
步骤s4、在所述P型低掺杂晶圆片的远离所述入射光抗反射层205的一面低温生长钝化层介质以形成第一钝化层206，其厚度为2μm，在第一钝化层206中的对应位置刻蚀若干接触孔，以使各接触孔分别与各所述P型重掺杂区域202和各所述N型重掺杂区域203连通，向各接触孔中填充金属介质以在与各P型中掺杂区域连通的各接触孔中分别形成阳极金属电极208并在与各N型重掺杂区域203连通的各接触孔中分别形成阴极金属电极207，在各阳极金属远离P型重掺杂区域202的一端分别生长被动淬灭的自掺杂多晶硅电阻条以形成若干淬灭电阻209；
步骤s5、在所述第一钝化层206远离所述P型低掺杂晶圆片的一面低温生长钝化层介质以形成第二钝化层210，其厚度为200μm，并在所述第二钝化层210中刻蚀若干引出孔，以使各引出孔分别与各所述淬灭电阻209和各所述阴极金属连通，向各引出孔中添加金属介质以在与各淬灭电阻209相连的各引出孔中分别形成阳极引出电极212并在与各阴极金属相连的各引出孔中分别形成阴极引出电极211以完成对硅光电倍增管中单个元胞的制备；
对单个元胞进行探测时长、探测效率检测，结果为探测时长为1.6s、探测效率为48.13%。
所述中控处理器判定单个元胞的探测时长不符合要求，经计算，实际探测时长为1.6s，该元胞的探测时长大于第二预设时长0.8s，其差值为0.8s，满足大于所述第一预设高幅时长差值0.7s且小于等于所述第二预设高幅时长差值1.2s这一条件，因此，使用第一预设间距调节系数0.8，即6×0.8=4.8μm，调节下一元胞以使下一元胞中各所述沟槽的间距降低至4.8μm，调节后，
所述中控处理器根据间距调节后元胞内沟槽数量n确定是否进一步进行二次调节，经过计算，利用，式中，L为单个元胞的宽度，L=40μm，d为沟槽的宽度，d=0.8μm，H为调节后沟槽的间距，H=4.8μm；得到n=8，n为整数，因此所述中控处理器不对各所述沟槽的间距进行二次调节。
使用上述步骤重新制备，重新制备的单个元胞的探测时长为0.45s，探测效率为44.58%。
所述中控处理器判定单个元胞的性能满足对于近红外光子探测时长和探测效率的要求，之后，将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。
以上所述仅为本发明的优选实施例，并不用于限制本发明；对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种高效探测的硅光电倍增管制备方法，其特征在于，包括：
步骤s1、采用沟槽刻蚀工艺在P型低掺杂晶圆片上形成若干沟槽，并采用自掺杂外延生长工艺已分别在对应沟槽中生成交替设置的若干P型重掺杂区域和若干N型重掺杂区域；
步骤s2、降低P型低掺杂区的厚度，并在所述P型低掺杂晶圆片上的对应位置分别进行离子注入处理和退火激活处理以在P型低掺杂晶圆片上形成若干N型轻掺杂区域，各N型轻掺杂区域分别位于对应的各所述N型重掺杂区域两端且各N型轻掺杂区域分别与对应的N型重掺杂区域连通；
步骤s3、在所述P型低掺杂圆晶片的一面设置光吸收层，并在光吸收层的顶面生长增透膜介质以形成入射光抗反射层；
步骤s4、在所述P型低掺杂晶圆片的远离所述入射光抗反射层的一面低温生长钝化层介质以形成第一钝化层，在第一钝化层中的对应位置刻蚀若干接触孔，以使各接触孔分别与各所述P型重掺杂区域和各所述N型重掺杂区域连通，向各接触孔中填充金属介质以在与各P型中掺杂区域连通的各接触孔中分别形成阳极金属电极并在与各N型重掺杂区域连通的各接触孔中分别形成阴极金属电极，在各阳极金属远离P型重掺杂区域的一端分别生长被动淬灭的自掺杂多晶硅电阻条以形成若干淬灭电阻；
步骤s5、在所述第一钝化层远离所述P型低掺杂晶圆片的一面低温生长钝化层介质以形成第二钝化层，并在所述第二钝化层中刻蚀若干引出孔，以使各引出孔分别与各所述淬灭电阻和各所述阴极金属连通，向各引出孔中添加金属介质以在与各淬灭电阻相连的各引出孔中分别形成阳极引出电极并在与各阴极金属相连的各引出孔中分别形成阴极引出电极以完成对硅光电倍增管中单个元胞的制备；
步骤s6、中控处理器控制检测模块对所述元胞进行性能测试以测得该元胞针对近红外弱光的探测时长并根据探测时长确定该元胞的性能是否符合标准，中控处理器在判定该元胞的性能不符合标准时根据检测模块实际测得探测时长将制备下一元胞过程中的各所述沟槽的尺寸调节至对应值，各沟槽的尺寸包括各沟槽的宽度、各沟槽的深度及相邻两沟槽的间距，其中相邻两沟槽的间距为两沟槽侧壁边缘的间距最小值；
步骤s7、所述中控处理器在判定所述元胞的性能符合标准时控制所述检测模块检测该元胞的探测效率并根据检测结果判定是否对下一元胞中的所述光吸收层的厚度进行调节或对下一元胞中的所述沟槽的尺寸进行进一步调节；
步骤s8、所述中控处理器在判定所述元胞的探测效率符合预设标准时输出该元胞并将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上。
2.根据权利要求1所述的高效探测的硅光电倍增管制备方法，其特征在于，所述中控处理器在所述步骤s6中根据所述检测模块测得的所述元胞的探测时长确定针对该元胞的判定方式，其中，
第一判定方式为中控处理器判定元胞的探测时长符合预设标准，并控制检测模块检测该元胞的探测效率；所述第一判定方式满足所述元胞的探测时长小于等于第一预设时长；
第二判定方式为中控处理器判定元胞的探测时长不符合预设标准，并根据所述检测模块实际测得探测时长与第一预设时长的差值调节所述沟槽的宽度至对应值；所述第二判定方式满足所述元胞的探测时长小于等于第二预设时长且大于等于第一预设时长，第二预设时长大于第一预设时长；
第三判定方式为中控处理器判定元胞的探测时长不符合预设标准，并根据所述测模块实际测得探测时长与第二预设时长的差值调节相邻两沟槽的间距至对应值；所述第三判定方式满足所述元胞的探测时长大于第二预设时长。
3.根据权利要求2所述的高效探测的硅光电倍增管制备方法，其特征在于，所述中控处理器在所述第二判定方式下根据所述检测模块实际测得探测时长与所述第一预设时长的时长差值确定针对下一元胞中所述沟槽的宽度的调节方式，中控处理器将所述测模块实际测得探测时长与所述第一预设时长的时长差值记为低幅时长差值，其中，
第一宽度调节方式为，所述中控处理器使用第一预设宽度调节系数调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第一宽度；所述第一宽度调节方式满足所述低幅时长差值小于等于第一预设低幅时长差值；
第二宽度调节方式为，所述中控处理器使用第二预设宽度调节系数调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第二宽度；所述第二宽度调节方式满足所述低幅时长差值大于所述第一预设低幅时长差值且小于等于第二预设低幅时长差值，第二预设低幅时长差值大于第一预低幅设时长差值；
第三宽度调节方式为，所述中控处理器使用第三预设宽度调节系数调节下一元胞以使下一元胞中各所述沟槽的宽度增加至第三宽度；所述第三宽度调节方式满足所述低幅时长差值大于所述第二预设低幅时长差值。
4.根据权利要求3所述的高效探测的硅光电倍增管制备方法，其特征在于，当所述中控处理器判定需将所述下一元胞中的各所述沟槽的宽度调节至对应的调节后宽度时，中控处理器根据调节后宽度与预设临界宽度的宽度差值确定针对各沟槽的沟槽修正方式，其中，
第一沟槽修正方式为所述中控处理器使用第一预设宽度修正系数将下一元胞中各所述沟槽的宽度降低至第一沟槽修修正宽度，并将该下一元胞中相邻两沟槽的间距增加至第一预设间距；所述第一沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值大于第二预设宽度差值；
第二沟槽修正方式为所述中控处理器使用第一预设宽度修正系数将下一元胞中用于形成N型重掺杂区域的各所述沟槽的宽度降低至第二沟槽修修正宽度，并将该下一元胞中相邻两沟槽的间距增加至第一预设间距；所述第二沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值大于第一预设宽度差值且小于等于第二预设宽度差值，第一预设宽度差值小于第二预设宽度差值；
第三沟槽修正方式为所述中控处理器将所述下一元胞中相邻两沟槽的间距增加至第二预设间距，并根据调节后的间距将该下一元胞中的沟槽的数量调节至对应值；所述第三沟槽修正方式满足所述调节后宽度与所述预设临界宽度的宽度差值小于第一预设宽度差值。
5.根据权利要求2所述的高效探测的硅光电倍增管制备方法，其特征在于，所述中控处理器在所述第三判定方式下，根据所述测模块实际测得探测时长与所述第二预设时长的时长差值确定针对下一元胞中所述沟槽的间距的调节方式，中控处理器将所述检测模块实际测得探测时长与所述第二预设时长的时长差值记为高幅时长差值，其中，
第一间距调节方式为，所述中控处理器使用第一预设间距调节系数调节下一元胞以使下一元胞中各所述沟槽的间距降低至第一间距；所述第一间距调节方式满足所述高幅时长差值小于等于第一预设高幅时长差值；
第二间距调节方式为，所述中控处理器使用第二预设间距调节系数调节下一元胞以使下一元胞中各所述沟槽的间距降低至第二间距；所述第二间距调节方式满足所述高幅时长差值大于所述第一预设高幅时长差值且小于等于第二预设高幅时长差值，第二预设高幅时长差值大于第一预设高幅时长差值；
第三间距调节方式为，所述中控处理器使用第三预设间距调节系数调节下一元胞以使下一元胞中各所述沟槽的间距降低至第三间距；所述第三间距调节方式满足所述高幅时长差值大于所述第二预设高幅时长差值。
6.根据权利要求5所述的高效探测的硅光电倍增管制备方法，其特征在于，所述中控处理器在根据间距调节后元胞内沟槽数量n确定针对下一元胞中所述沟槽间距的二次调节方式，设定，其中，L为单个元胞的宽度，d为沟槽的宽度，H为调节后沟槽的间距，其中，
第一二次调节方式为，所述中控处理器不对各所述沟槽的间距进行二次调节；所述第一二次调节方式满足中控处理器根据间距调节后元胞内沟槽数量为整数；
第二二次调节方式为，所述中控处理器使用预设间距修正系数将各所述沟槽的间距降低至预设宽度；所述第二二次调节方式满足中控处理器根据间距调节后元胞内沟槽数量为小数。
7.根据权利要求1所述的高效探测的硅光电倍增管制备方法，其特征在于，所述中控处理器在所述步骤s7中根据所述检测模块测得的所述元胞的探测效率确定针对该元胞的探测效率判定方式，其中，
第一探测效率判定方式为中控处理器判定元胞的探测效率符合预设标准，中控处理器输出该元胞并将预设数量的探测效率符合预设标准的元胞倒置封装集成在读出电子学集成芯片上；所述第一探测效率判定方式满足所述元胞的探测效率大于等于预设探测效率；
第二探测效率判定方式为中控处理器判定元胞的探测效率不符合预设标准，并根据预设探测效率与所述测模块实际测得探测效率的探测效率差值调节下一元胞以使下一元胞中所述光吸收层的厚度调节至对应值；所述第二探测效率判定方式满足所述元胞的探测效率小于预设探测效率。
8.根据权利要求7所述的高效探测的硅光电倍增管制备方法，其特征在于，所述中控处理器在所述第二探测效率判定方式下，根据预设探测效率与所述测模块实际测得探测效率的探测效率差值确定针对下一元胞中所述光吸收层的厚度的调节方式，其中，
第一厚度调节方式为，所述中控处理器使用第一预设厚度调节系数调节下一元胞以使下一元胞中所述光吸收层的厚度增厚至第一厚度；所述第一厚度调节方式满足所述探测效率差值小于等于第一预设探测效率差值；
第二厚度调节方式为，所述中控处理器使用第二预设厚度调节系数调节下一元胞以使下一元胞中所述光吸收层的厚度增厚至第二厚度；所述第二厚度调节方式满足所述探测效率差值大于所述第一预设探测效率差值且小于等于第二预设探测效率差值，第二预设探测效率差值大于第一预设探测效率差值；
第三厚度调节方式为，所述中控处理器使用第三预设厚度调节系数调节下一元胞以使下一元胞中所述光吸收层的厚度增厚至第三厚度；所述第三厚度调节方式满足所述探测效率差值大于第二预设探测效率差值。
9.根据权利要求8所述的高效探测的硅光电倍增管制备方法，其特征在于，当所述中控处理器判定需将所述下一元胞中的各所述光吸收层的厚度调节至对应的调节后厚度时，中控处理器将调节后厚度与预设临界厚度的厚度差值进行比对并根据比对结果进一步确定判定沟槽的深度的调节方式，其中，
第一沟槽深度调节方式为所述中控处理器使用第一预设深度调节系数将下一元胞中各所述沟槽的深度调节至第一沟槽的深度，所述第一沟槽深度调节方式满足所述厚度差值大于第二预设厚度差值；
第二沟槽的深度的调节方式为所述中控处理器使用第二预设深度调节系数将下一元胞中各所述沟槽的深度调节至第二沟槽的深度，所述第二沟槽的深度的调节方式满足所述厚度差值小于等于第二预设厚度差值，且大于第一预设厚度差值，第二预设厚度差值大于第一预设厚度差值；
第三沟槽的深度的调节方式为所述中控处理器使用第三预设深度调节系数将下一元胞中各所述沟槽的深度调节至第三沟槽的深度，所述第三沟槽的深度的调节方式满足所述厚度差值小于第一预设厚度差值。
10.一种通过权利要求1-9任一项权利要求所述方法制得的高效探测的硅光电倍增管，包括若干单个元胞，其特征在于，对于单个元胞的结构，包括：
P型低掺杂区，用以接受光子并产生电子载流子的激发雪崩倍增效应，在P型低掺杂区中阵列设置有若干P型重掺杂区域和若干N型重掺杂区域，P型重掺杂区域和若干N型重掺杂区域交替设置在P型低掺杂区内且各N型重掺杂区域两端均设有N型轻掺杂区域，各N型轻掺杂区域分别位于P型低掺杂区对应侧的表面；
入射光抗反射层，其设置在所述P型低掺杂区一端，用以增强被探测光子的吸收；
第一钝化层，其设置在所述P型低掺杂区远离入射光抗反射层的一端，用以引出P型低掺杂区内激发的电子，包括若干阴极金属电极、若干阳极金属电极以及若干淬灭电阻，各阴极金属电极贯穿第一钝化层且各阴极金属电极分别与对应的所述N型重掺杂区域相连，各阳极金属电极分别与对应的所述P型重掺杂区域相连，各淬灭电阻分别与对应的阳极金属电极相连；所述淬灭电阻为自掺杂多晶硅电阻条；
第二钝化层，其设置在第一钝化层远离入射光抗反射层的一端，用以支撑所述单个元胞并进一步引出P型低掺杂区内激发的电子，包括若干阴极引出电极和若干阳极引出电极，各阴极引出电极贯穿第二钝化层且各阴极引出电极分别与对应的所述阴极金属电极相连，各阳极引出电极贯穿第二钝化层且各阳极引出电极分别与对应的所述各淬灭电阻相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310362257.0A CN116093194B (zh) | 2023-04-07 | 2023-04-07 | 一种高效探测的硅光电倍增管制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310362257.0A CN116093194B (zh) | 2023-04-07 | 2023-04-07 | 一种高效探测的硅光电倍增管制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116093194A true CN116093194A (zh) | 2023-05-09 |
| CN116093194B CN116093194B (zh) | 2023-06-16 |
Family
ID=86208650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310362257.0A Active CN116093194B (zh) | 2023-04-07 | 2023-04-07 | 一种高效探测的硅光电倍增管制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116093194B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344556A (zh) * | 2023-05-29 | 2023-06-27 | 苏州法夏科技有限公司 | 一种用于近红外光子探测的光电倍增管探测器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140159180A1 (en) * | 2012-12-06 | 2014-06-12 | Agency For Science, Technology And Research | Semiconductor resistor structure and semiconductor photomultiplier device |
| CN113270508A (zh) * | 2021-04-16 | 2021-08-17 | 中国航天科工集团第二研究院 | 一种雪崩光电二极管和光电倍增管探测器 |
| CN113270507A (zh) * | 2021-04-16 | 2021-08-17 | 中国航天科工集团第二研究院 | 一种雪崩光电二极管和光电倍增管探测器 |
| CN115084295A (zh) * | 2022-05-19 | 2022-09-20 | 苏州法夏科技有限公司 | 应用于辐射及弱光探测的硅光电倍增管结构及制备方法 |
-
2023
- 2023-04-07 CN CN202310362257.0A patent/CN116093194B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140159180A1 (en) * | 2012-12-06 | 2014-06-12 | Agency For Science, Technology And Research | Semiconductor resistor structure and semiconductor photomultiplier device |
| CN113270508A (zh) * | 2021-04-16 | 2021-08-17 | 中国航天科工集团第二研究院 | 一种雪崩光电二极管和光电倍增管探测器 |
| CN113270507A (zh) * | 2021-04-16 | 2021-08-17 | 中国航天科工集团第二研究院 | 一种雪崩光电二极管和光电倍增管探测器 |
| CN115084295A (zh) * | 2022-05-19 | 2022-09-20 | 苏州法夏科技有限公司 | 应用于辐射及弱光探测的硅光电倍增管结构及制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116344556A (zh) * | 2023-05-29 | 2023-06-27 | 苏州法夏科技有限公司 | 一种用于近红外光子探测的光电倍增管探测器 |
| CN116344556B (zh) * | 2023-05-29 | 2023-08-11 | 苏州法夏科技有限公司 | 一种用于近红外光子探测的光电倍增管探测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116093194B (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719414A (en) | Photoelectric conversion semiconductor device with insulation film | |
| US10347670B2 (en) | Photodetection element | |
| US11239382B2 (en) | Semiconductor photomultiplier | |
| US7902513B2 (en) | Neutron detector with gamma ray isolation | |
| JP5523317B2 (ja) | アバランシェフォトダイオード及びアバランシェ照射検出器 | |
| EP2052477B1 (en) | Automatic avalanche photodiode bias setting system based on unity-gain noise measurement | |
| Serra et al. | Characterization of new FBK SiPM technology for visible light detection | |
| US20100148040A1 (en) | Geiger-mode photodiode with integrated and adjustable quenching resistor, photodiode array, and manufacturing method thereof | |
| CN116093194B (zh) | 一种高效探测的硅光电倍增管制备方法 | |
| US7161155B1 (en) | X-ray detector with increased detective quantum efficiency | |
| KR20200049816A (ko) | 개선된 작동 전압 범위를 가지는 반도체 광전자증배관 | |
| CN115084295A (zh) | 应用于辐射及弱光探测的硅光电倍增管结构及制备方法 | |
| JP2008226903A (ja) | 光センサ素子およびその駆動方法 | |
| US20150285942A1 (en) | Solid state photo multiplier device | |
| US10290760B2 (en) | Process of manufacturing an avalanche diode | |
| Saveliev | Silicon photomultiplier-new era of photon detection | |
| EP3229278B1 (en) | Sensor device and method for manufacturing a sensor device | |
| US5583352A (en) | Low-noise, reach-through, avalanche photodiodes | |
| US8836066B1 (en) | Avalanche photodiode configured for an image sensor | |
| Gramsch et al. | Development of a novel planar-construction avalanche photodiode | |
| Lim et al. | Well structure engineering to improve the responsivity of p-on-n SiPM developed at KAIST-NNFC | |
| CN219677264U (zh) | 沟槽电极单光子雪崩阵列、传感器 | |
| CN110869810A (zh) | X射线和伽玛射线光电二极管 | |
| CN115084307B (zh) | 一种抗辐照加固单光子探测器及其制备方法 | |
| Moffat et al. | A novel detector for low-energy photon detection with fast response |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |