CN116075369A

CN116075369A - 超声换能器和超声换能器的平铺阵列

Info

Publication number: CN116075369A
Application number: CN202180035088.9A
Authority: CN
Inventors: A·C·范伦斯; V·A·亨内肯; J·H·克鲁特威克
Original assignee: Koninklijke Philips NV
Current assignee: Koninklijke Philips NV
Priority date: 2020-05-14
Filing date: 2021-05-07
Publication date: 2023-05-05
Also published as: WO2021228720A1; EP4149691A1; EP3909691A1; US20230173540A1

Abstract

一种超声换能器具有控制电路，所述控制电路具有电路部分的阵列，这些电路部分共同限定电路区。cMUT元件被提供在所述控制电路的顶部。通路提供每个cMUT元件与下方的电路部分中的相应的一个电路部分之间的耦合。通路被定位在cMUT元件之间的空间处并且在相对于电路部分的形状的位置处连接到下方的电路部分。阵列的间距大于电路部分在阵列的至少一个方向上的间距，使得在所述至少一个方向上，cMUT元件延伸超出电路区的一边或两边。这使得平铺更加容易并且实现了模块化设计。

Description

超声换能器和超声换能器的平铺阵列

技术领域

本发明涉及超声换能器，特别是具有在相关联的控制电路上提供的换能器元件的二维阵列。

背景技术

众所周知，超声换能器元件的二维阵列例如用于在3D超声探头中使用。这样的探头将换能器元件的二维矩阵阵列与控制ASIC集成在一起。ASIC包含用于控制、传输和接收个体换能器元件的声学信号的电路。

ASIC所要求的功能被布局在与换能器元件间距匹配的单位控制单元中。换能器元件的尺寸由应用的成像要求(特别是频率和视场)决定。

2D阵列中的换能器元件的典型尺寸在100到350μm之间。尺寸在水平方向和垂直方向上可能略有不同。典型的矩阵阵列包含1000到10000个换能器元件。

这样的阵列和相关联的单个ASIC电路在本文档中被称为“超声换能器”。个体感测元件被称为“超声换能器元件”。多个这样的超声换能器的大的平铺或拼接阵列被称为“超声换能器布置”。

在常规情况下，矩阵阵列已经使用压电材料作为换能器元件进行了构建。如今，使用能够使用标准半导体加工技术制造的电容式微机械超声换能器(cMUT)的成本较低的换能器阵列是可行的。取决于选择的制造路线，这些换能器元件能够被单片集成在控制ASIC上。

取决于探头的类型，换能器孔径的尺寸和纵横比可能会有显著变化；例如，相控阵心脏探头可以具有1.5(2×1.3cm)的纵横比，而线性换能器探头可以具有12(6×0.5cm)的纵横比。在大多数情况下，探头孔径的宽度小于2cm。

实现具有大维度的2D超声换能器布置带来了额外的设计挑战，因为维度超过了最先进的光刻装备(步进器/扫描器)的标线的有用面积。典型的有用面积大约为2.5×2.5cm。为了实现更大的换能器阵列，需要阵列拼接的形式，或者需要如上面所提到的平铺换能器阵列。

对于图像质量，重要的是换能器阵列是同质的。这意味着平铺或拼接解决方案应当使用源自同一晶圆(优选来自相邻位置)的模块。另外，换能器模块之间的间隙应当很小，例如＜0.3λ，并且应当知道间隙尺寸，从而能够(部分)补偿任何这样的间隙对波束成形过程的影响。

通常，具有单片集成控制ASIC的cMUT换能器元件的二维(矩阵)阵列中最昂贵和最复杂的部分是底层ASIC功能。ASIC(重新)设计非常昂贵且耗时，而先进技术的IC掩模组成本能够在几十万美元到一百万美元之间。因此，在中心频率和/或换能器孔径方面针对不同的换能器设计重复使用ASIC设计的能力是非常有吸引力的。

在常规的换能器设计中，这几乎是不可能的，因为ASIC单位控制单元与换能器元件的间距匹配不允许在将换能器元件灵活地放置在相对于底层ASIC单位控制单元的不同位置。

以准无缝方式平铺在CMOS IC代工厂中实现的模块也很困难。一个重要的限制因素是在CMOS集成电路周围要求密封环以确保可靠运行。

密封环用于避免晶片切割应力和污染物进入芯片的电路，因为这些因素能够改变电路特性和可靠性。CMOS芯片的电路因此被密封环结构封闭。另外，在密封环结构周围包围有一条划线。这用于晶片切割要求。

密封环包括触点和通路带以及包围芯片的活跃区的金属层。触点和通路带形成连续的环以阻止移动离子移入芯片。另外，p型扩散通常被放置在触点下方，作为额外的基板触点。

密封环限定了客户硅区的边界。优选地，密封环与关键活跃电路之间有一定间距。在客户区外部，IC代工厂放置过程控制模块(PCM)以允许监控过程质量。

US 2016/0136686公开了cMUT单元的六边形阵列。六边形阵列引起了相邻列之间的偏移。存在在两个方向上都具有相同间距的发射-接收单元的阵列作为cMUT单元的阵列。

US 2005/0094490公开了其中的电路部分再次在两个方向上都具有相同间距的各种其他六边形cMUT单元设计作为cMUT元件阵列。

仍然存在与(大)换能器阵列的孔径中的接缝有关的问题，该问题能够导致图像伪影。当要形成孔径尺寸大于步进器标线的最大可用面积的换能器布置时，需要这样的接缝。在实现ASIC和cMUT元件阵列的模块化设计而使得ASIC可以与不同的换能器设计一起使用时还存在问题。

本发明指向这些问题中的一些问题。

发明内容

本发明由权利要求来限定。

根据依据本发明的一个方面的示例，提供了一种超声换能器，包括：

控制电路，其包括集成电路，所述集成电路包括电路部分的阵列；

电容式微机械超声换能器cMUT元件的阵列，其被提供在所述控制电路的顶部上(或者被布置为覆盖所述控制电路)；以及

通路的阵列，其中，至少一个通路提供每个cMUT元件与下方的所述电路部分的相应的一个电路部分(所述CMUT元件被布置为覆盖到的所述电路部分)之间的耦合，这些电路部分共同限定电路区，其中，CMUT元件的所述阵列的间距大于所述电路部分在所述阵列的至少一个方向上的间距，使得在所述至少一个方向上，所述cMUT元件延伸超出所述电路区的一边或两边，其中，所述阵列的所述至少一个方向包括行方向或者行方向与列方向两者。

控制电路优选是ASIC。电路部分的阵列优选是规则阵列，即，在行方向和列方向上具有统一的间距(忽略非预期目的的任何微小的、无关紧要的间距偏差)。

注意，“电路区”仅仅旨在意指所使用的电路部分的组合。每个电路部分是电路的一个单位单元，它用于执行相同的功能，例如，向cMUT元件传送信号和从cMUT元件接收信号。因此，“电路区”是单位单元(其可以被认为是物理电路的活跃部分)的组合，它例如在电路部分周围具有额外边缘(其可以被认为是非活跃部分)。这个非活跃边缘可以被认为是控制电路的另一区。

通过在cMUT元件阵列和电路部分的阵列中提供不同的间距，能够提供交叠而使得可以分开(蚀刻或切分)电路，同时保持电路区外部的保护性外部区域。当平铺换能器时，交叠可以用于确保形成cMUT元件的规则阵列，即使底层的电路部分由于保护性外部区域而形成被破坏的阵列也是如此。

在每个cMUT元件与其相应的电路部分之间优选存在单个通路。

例如，所述cMUT元件中的每个cMUT元件都占据一个区，并且存在在所占据的区之间限定的空间，并且其中，每个通路都被定位在所述空间中的相应的一个空间处。因此，通路可以被定位在cMUT元件的侧面。

每个通路在所述电路部分的形状内的相对位置处连接到下方的所述电路部分，并且存在至少两个不同的相对位置，使得第一cMUT元件在第一相对位置处连接到其相应的电路部分并且第二cMUT元件在第二相对位置处连接到其相应的电路部分。

因此，以不同的格式设计电路部分以允许从cMUT元件连接到电路部分的不同位置。例如，这允许每个通路处于相对于cMUT元件的相同位置处，或者处于相对于cMUT元件的离散通路位置的有限选择处(因为用于位置选择的自由空间较小)。因此，通过在不同的相对位置处连接到电路部分，能够实现不同阵列间距(在一个方向上或在两个正交方向上)所需的相对位置的变化。

交叠可以全部沿着边(其中，电路的“边”旨在意指所有四条边，即，顶部边缘、底部边缘和两个侧向边缘)，或者(在六边形设计的情况下，如下面所讨论的)它可以在相对边之间交错。

沿着cMUT元件的每行，每个相对位置在行方向上可以是不同的，并且在每行的一个端部处的所述cMUT元件在所述行方向上与所述电路区的一边交叠。

注意，术语“行”在一定程度上是任意的。它旨在简单地指示一个阵列方向，并且为了语言的简洁，能够将正交的方向简称为“列”。每个相对位置都是不同的，因为在沿着行的每个位置处，间距差异会产生不同的偏移量。

在每行的相同端部处的所述cMUT元件与所述电路区的相同边交叠。因此，在整个侧边(在行的一个端部处)，都存在cMUT元件的交叠。

沿着cMUT元件的每列，每个相对位置在列方向上可以是不同的，并且每列的一个端部处的所述cMUT元件在所述列方向上与所述电路区的一边交叠。

在这种情况下，间距差异适用于行方向和列方向。沿着列的每个相对位置是不同的，因为在沿着列的每个位置处，间距差异会产生不同的偏移量。

在每列的相同端部处的所述cMUT元件可以与所述电路区的相同边交叠。因此，在整个顶边或底边(在列的一个端部处)，都存在cMUT元件的交叠。

在一组示例中，沿着cMUT元件的每行，第一组cMUT元件的所述通路可以被定位在相对于所述cMUT元件的第一位置中的空间处，并且第二组cMUT元件的所述通路被定位在相对于所述cMUT元件的不同的第二位置处，并且其中，每行的每个端部处的所述cMUT元件在所述行方向上与所述电路区的相应边交叠。

cMUT元件可以在相对侧之间具有镜像对称性。左侧的cMUT元件可以使用第一相对位置，并且cMUT元件可以使用第二相对位置。该设计中的cMUT元件与电路区的两条相对侧边交叠。

在另一组示例中，每个cMUT元件的所述通路可以被定位在相对于所述cMUT元件的相同位置处的空间处。这组示例中的cMUT元件都能够具有相同的设计。由间距差异引起的所有相对位置偏移都被其中通路连接到电路部分的位置所占据。

cMUT元件阵列可以形成矩形阵列。然而，所述cMUT元件可以在相邻行之间以半个cMUT元件间距交错。这限定了六边形阵列。

在所有示例中，所述控制电路的电路部分的数量可以比cMUT元件的数量更多，使得存在备用电路部分。例如，这些备用电路部分可以被定位在产生交叠的边的相对侧，特别是在(在那个方向上)只平铺了两个换能器的情况下。这些备用电路部分可以辅助简化切分操作。因此，所述cMUT元件延伸超出所述电路区的一边并且所述备用电路部分处于相对边。

所述cMUT元件可以延伸超出所述电路区的两条正交边，并且所述备用电路部分然后处于两条相对边。这涉及在两个正交方向上具有间距差异的版本。然后，备用电路部分将全部在2×2阵列周围。

本发明还提供一种超声换能器布置，包括：

多个超声换能器，其中的至少一些超声换能器是如上面所定义的超声换能器，所述多个超声换能器形成平铺的布置，

其中，所述控制电路被间隔开，并且所述超声换能器的所述cMUT元件共同形成规则阵列。

因此，即使控制电路被隔开以简化对控制电路的切分，cMUT元件也会形成规则阵列。

在每行的每个端部处的所述cMUT元件可以在所述行方向上与所述电路区的相同的相应交叠行的边交叠，并且所述超声换能器布置包括：

两个如上面所定义的超声换能器的行，其中，交叠行的边彼此面对；或者

三个超声换能器的行，其中，外侧两个超声换能器均是如上面所定义的超声换能器，其中，所述交叠行的边彼此面对，并且另外的超声换能器处于中间。

因此，可以形成两个或三个超声换能器的行。

超声换能器布置可以替代地包括超声换能器的2×2阵列，每个超声换能器都是如上面所定义的超声换能器。因此，可以形成超声换能器的2D阵列。

参考下文描述的(一个或多个)实施例，本发明的这些方面和其他方面将变得显而易见并且得到阐明。

附图说明

为了更好地理解本发明并且更清楚地示出如何将本发明付诸实践，现在将仅通过示例的方式参考附图，在附图中：

图1示出了用于在超声系统中使用的cMUT元件(所谓的单元)的已知设计和已知的驱动布置；

图2示出了具有第一程度的膜塌陷的cMUT元件；

图3示出了具有第二程度的膜塌陷的cMUT元件；

图4示出了连接到底层ASIC的第一种可能的布置；

图5示出了连接到底层ASIC的第二种可能的布置；

图6示出了用于4×6换能器元件矩阵阵列的控制电路；

图7示出了在加工了cMUT元件之后的与图6的电路相同的电路；

图7示出了具有完全相同的cMUT间距和控制电路部分间距的常规布局；

图8示出了具有电路部分的规则阵列以及位于顶部的cMUT的常规的ASIC设计；

图9示出了具有比cMUT元件更小的面积并因此具有比cMUT元件更小的间距的电路部分的第一示例；

图10示出了第二示例；

图11示出了图10的设计的变体；

图12示出了其中控制电路的电路部分的数量比cMUT元件的数量更多而使得存在备用电路部分的示例；

图13示出了图12的设计在一个晶片上实现了不同尺寸的换能器阵列；

图14示出了具有备用电路部分的另一实施方式；

图15示出了具有备用电路部分的另一示例；

图16示出了cMUT元件的行以半个cMUT元件间距交错以形成cMUT元件的六边形阵列；

图17示出了具有用于位于中心的通路的接触垫和在顶部上的cMUT阵列的控制电路；

图18示出了cMUT元件相对于电路部分发生偏移的三种可能配置；

图19示出了其中换能器元件被选择为大于底层控制电路部分的示例；

图20示出了对接在一起而作为2×2阵列或多个相邻控制电路上的连续换能器阵列的四个单独的模块；

图21示出了其中一行的cMUT元件与相邻行相比以半个间距交错的三个示例；并且

图22示出了图21底部所示类型的较大的六边形换能器阵列的示例。

具体实施方式

将参考附图来描述本发明。

应当理解，详细说明和具体示例虽然指示了装置、系统和方法的示例性实施例，但是仅旨在用于说明的目的，而并不旨在限制本发明的范围。根据以下说明、权利要求书和附图，将更好地理解本发明的装置、系统和方法的这些和其他特征、方面和优点。应当理解，附图仅是示意性的且并未按比例绘制。还应当理解，在所有附图中，相同的附图标记用于指示相同或相似的部分。

本发明提供了一种超声换能器，所述超声换能器具有控制电路，所述控制电路具有电路部分的规则阵列，这些电路部分共同限定电路区。cMUT元件被提供在控制电路的顶部。通路提供每个cMUT元件与下方的电路部分中的相应的一个电路部分(被CMUT元件覆盖的电路部分)之间的耦合。通路被定位在cMUT元件之间的空间处并且在相对于电路部分的形状的位置处连接到下方的电路部分。在本申请的上下文中应当理解，术语“下方”被定义为一个元件的表面区投影到另一单位上的投影，所述元件被布置为覆盖所述单位。因此，下方的底部电极应被解读为在电极的表面区投影到cMUT元件被布置为覆盖到的电路部分的表面区上的投影内。在至少一个阵列方向上，阵列的间距大于电路部分的间距，使得在所述至少一个方向上，cMUT元件延伸超出电路区的一边或两边。这使得平铺更加容易并且实现了模块化设计。

本发明利用了cMUT换能器元件。cMUT换能器元件能够通过半导体工艺(特别是与用于生产超声探头所需的专用集成电路(ASIC)的工艺相同的工艺，例如，CMOS工艺)制成。因此，cMUT换能器元件的制造确实会影响ASIC参数。

cMUT换能器是具有电极的微型隔膜状设备，所述电极将接收到的超声信号的声音振动转换成调制电容。许多这样的个体cMUT元件能够连接在一起并且作为单个换能器元件统一操作。例如，能够将四到十六个cMUT元件耦合在一起以作为单个换能器元件统一工作。

因此，与基于PZT的系统相比，基于cMUT的超声系统的制造更具成本效益。此外，由于在这样的半导体工艺中使用的材料，CMUT元件表现出对水和生物组织的大大改善的声学阻抗匹配，这消除了对(多个)匹配层的需求并且产生了改进的有效带宽。

cMUT元件特别能够在较宽的带宽上起作用，实现高分辨率和高灵敏度成像，并且产生较大的压力输出，从而能够在超声频率下接收声学信号的较大景深。

图1示出了用于在超声系统中使用的cMUT元件100(所谓的单元)的已知设计和已知的驱动布置101。cMUT元件100包括悬挂在硅基板112上方的柔性膜或隔膜114，在硅基板112与柔性膜或隔膜114之间具有间隙或腔体118。在该示例中，第一电极122被定位在基板112的上表面上的单元的底板上。第二电极120被定位在隔膜114上并且与隔膜一起移动。在所示的示例中，两个电极是圆形的。

电介质(未示出)被提供在基板112上并且在顶部(第二)电极120的下方。隔膜可以替代地用作介电层。

优选地，两种电介质在组成和厚度方面可以相同，但也可以是不对称的(不同的材料和厚度)。

膜层114相对于基板层112的顶面被固定并且被配置和设定尺寸，以便限定在膜层114与基板层112之间的球形或圆柱形腔体118。

能够考虑电极120设计的其他实现方式，例如，电极120可以嵌入膜114中，或者可以作为额外层被沉积在膜114上。

第一电极可以直接暴露于间隙118或者通过电绝缘层或膜与间隙118隔开以防止第二电极120与第一电极122之间的短路。

在图1中，通过示例的方式，使第一电极122接地。当然，其他布置(例如，第二电极120接地或者第二电极120和第一电极122都浮置)也是同样可行的。

cMUT元件100的电极提供设备的电容板，并且间隙118是电容器的板之间的主要电介质。当隔膜振动时，板之间的电介质间隙的变化的维度提供了变化的电容，所述变化的电容被感测而作为cMUT元件100对接收到的声学回波的响应。

通过利用电压源101向电极施加静态电压(例如，DC偏置电压)来控制电极之间的间隔。电压源101还可以任选地包括单独的级102、104，以用于(例如在发射模式中)分别提供cMUT元件100的驱动电压的DC和AC或刺激分量。第一级102可以适于生成静态(DC)电压分量，并且第二级104可以适于生成具有设定的交变频率的交变可变驱动或刺激电压分量，所述信号通常是总驱动电压与前述静态分量之差。

所施加的驱动电压的静态或偏置分量优选满足或超出阈值电压，以用于迫使cMUT元件100进入其塌陷状态。这适用于塌陷操作模式。然而，cMUT元件同样可以在非塌陷模式中操作。

第一级102可以包括相对较大的电容器(例如，平滑电容器)，以便生成总电压的特别低噪声的静态分量，所述静态分量通常在总电压中占主导地位，使得该静态分量的噪声特性将主导总电压信号的噪声特性。

如所已知的，通过施加高于某个阈值的静态电压，迫使cMUT元件100进入塌陷状态，在塌陷状态中，膜114塌陷到基板112上。该阈值可以取决于cMUT元件100的确切设计，并且被定义为DC偏置电压(被称为塌陷电压)，在该DC偏置电压处，膜114通过电极之间的电场所产生的力而粘附(接触)到单元底板。膜114与基板112之间的接触的量(面积)取决于所施加的偏置电压。

增加膜114与基板112之间的接触面积升高了膜114的共振频率，将借助于图2和图3更详细地解释这方面。

可以通过调节在塌陷之后施加到cMUT电极的DC偏置电压来改变塌陷模式cMUT元件100的频率响应。结果，随着更高的DC偏置电压被施加到电极，cMUT元件的谐振频率升高。

在图2和图3中说明了该现象背后的原理。图2和图3的横截面视图在每个图示中通过膜114的外部支撑件与隔膜开始触及腔体118的底板的点之间的距离D1和D2而一维地示出了这种现象。能够看出，当施加相对较低的偏置电压时，在图2中的距离D1相对较长，而由于施加了更高的偏置电压，图3中的距离D2要短得多。这些距离能够与由端部保持并然后拉出的长弦和短弦进行比较。与短的绷紧弦相比，长的松弛弦在被拉出时将以更低的频率振动。类似地，与图3中的经受更高的偏置电压的cMUT元件的谐振频率相比，图2中的cMUT元件的谐振频率将会较低。

因此，典型的cMUT设计包括悬挂在硅基板上方的柔性膜或隔膜，在硅基板与柔性膜或隔膜之间具有间隙或腔体。该间隙是由在制造期间移除牺牲层所产生的。第一电极被定位在基板的上表面上的单元的底板上，并且第二电极被定位在隔膜上并且随隔膜移动。

cMUT元件的操作对于本领域技术人员来说是众所周知的。

为了连接到底层ASIC，需要使用通路。图4示意性地示出了第一种可能的布置。

cMUT换能器元件200被提供在控制电路202(ASIC集成电路)上，该集成电路包括电路部分204(这些是电路的单位单元)的规则阵列。每个cMUT元件具有相关联的电路部分。cMUT元件被提供在控制电路202的顶部上。

cMUT元件各自占据取决于cMUT元件的形状的区。通常，这些区是圆形的，使得在所占据的圆形区之间限定了空间。

在这些空间中提供通路205，以用于连接cMUT单元的信号电极焊盘206与电路部分的接触焊盘208。只需要一个通路，例如，控制电路部分的通路连接到cMUT的底部电极，并且cMUT顶部电极都并行连接到公共接地或偏置电位。侧向定位通路以使cMUT膜下面的表面形貌最小化，即，保持cMUT膜下面的表面尽可能平坦。

图5示意性地示出了第二种可能的布置。cMUT换能器元件200再次被提供在控制电路202上，控制电路202具有电路部分204的规则阵列。

在该设计中，通路205被提供在cMUT元件下方，以同样用于连接cMUT单元的信号电极焊盘206与电路部分的接触焊盘208。

图6示出了一组四个控制电路202，每个控制电路用于4×6换能器元件矩阵阵列。选择小阵列尺寸只是为了简单。ASIC包括电路部分204的规则阵列。

从ASIC设计的角度来看，很难创建不包含垂直的行和列的单位单元(即，电路部分)的2D阵列，因为这会使互连布线严重复杂化。因此，假设具有垂直的行和列的ASIC单位控制单元的2D阵列。每个ASIC单元的高度和宽度不一定相等。

密封环300包围关键电路部件，并且用于晶片分离的切割道302围绕密封环300的外侧。图6还示出了ASIC过程控制模块(PCM)。

图7示出了在(MEMS洁净室中)加工了cMUT元件304之后的与图6的电路相同的电路。每个cMUT元件304由圆形指示，圆形是cMUT换能器元件的普遍形状，但本发明不仅仅限于圆形换能器元件。在所有示例中，为了便于讨论，假设底部电极具有与换能器元件相同的外部维度。

图7示出了具有完全相同的cMUT间距和控制电路部分间距的常规布局。

第一组示例基于使用被放置在换能器元件旁边的通路，如参考图4所解释的那样。这是当前cMUT换能器的标准做法。

图8的顶部部分示出了具有电路部分的规则阵列的常规ASIC设计，每个电路部分接收来自通路205的电连接(因此在ASIC处有一个相关联的接触垫)。通路都位于相对于控制电路部分的相同位置处，即，在该示例中位于右下角。

图8的底部部分示出了在顶部上的并且因此对应于图7的cMUT元件304，但也更清楚地示出了通路被定位在未被cMUT元件占据的空间中。

第一方面基于使用控制电路(ASIC)，控制电路的电路部分具有比cMUT元件的面积更小的面积并且因此具有比cMUT元件的间距更小的间距。尺寸差异使得密封环300与换能器元件阵列下方的控制电路的活跃部分(即，电路部分的阵列)适配在一起。

图9示出了第一示例。

在该示例中，cMUT元件阵列的间距仅在行方向上大于电路部分间距。因此，在该行方向上，cMUT元件延伸超出控制电路的电路区，该电路区由控制电路的单位单元的组合来限定。在该示例中，cMUT元件在两边(即，在行的两个端部处)延伸超出电路区。

左上图像将控制电路示为尺寸完全相同的控制电路部分204和密封环300和切割道302的规则阵列。

右上图像示出了cMUT元件304的阵列。它还示出了cMUT PCM。

底部图像示出交叠使得能够平铺个体完整控制电路202(即，控制电路部分的一个完整阵列)和相关联的cMUT元件，同时保持cMUT元件的统一阵列。该示例示出了并排布置以形成换能器布置的两个完全相同的换能器。对接在一起的两边均具有cMUT元件的交叠。

可以形成任意数量的换能器的行，因为交叠在行的两个端部处。

间距差异的结果是不同的cMUT元件在不同的相对位置处连接到它们相应的电路部分。左上图像示出了每个电路部分的连接区域310。不同的通路205连接到该通用连接区域内的不同位置。

电路部分204的尺寸在一个维度(列方向，例如对应于仰角扫描维度)上与cMUT元件相同，并且在另一维度(行方向，例如对应于方位角扫描维度)上略微小于cMUT元件。例如，在32×32cMUT元件阵列的情况下，换能器元件的面积可以是300×300μm，而电路部分204的面积可以是300×285μm。

这使得整个换能器在方位角方向上超出ASIC控制区+480μm，而在仰角方向上没有超过ASIC控制区。如果换能器模块的中心与控制电路的中心对齐，则换能器模块将在两个相反的行方向上均与控制电路交叠+240μm。这足以压缩两个控制电路晶片的活跃区之间的间隙(即，到密封环的裕量、密封环宽度和切割道宽度)。

在该示例中，换能器元件阵列被分成两个半阵列；左半部分和右半部分。左半部分的通路被定位在cMUT元件区的右下角，并且右半部分的通路被定位在cMUT元件区的左下角。

因此，第一组cMUT元件的通路被定位在相对于cMUT元件的第一位置(左下位置)的空间中，并且第二组cMUT元件的通路被定位在相对于cMUT元件的不同的第二位置(右下位置)处。结果，模块中间有双列通路。cMUT元件阵列与控制电路的对齐使得双通路连接到不同的电路部分。

通路加工能够是IC或MEMS加工阶段的部分。由于通路间距主要与换能器元件间距相关联，因此优选在MEMS加工期间实现通路。控制电路部分允许通路在电路部分中的每一个X坐标位置上(即，在连接区域310内的任何地方)“登陆”。连接区域例如包括从单元的一边延伸到另一边的水平金属轨道以允许这样的连接。

以这种方式，即使能够在不同的位置处做出去往电路部分的连接，电路部分也能够具有完全相同的设计。

图10示出了第二示例。在该示例中，通路都被定位在相对于cMUT元件的相同位置处(在该示例中在右下方)。在该示例中，在cMUT元件水平上不需要特殊的通路布置。

在图10中，cMUT元件仅在一对相对边中的一条边处交叠。然而，图10示出了其中电路部分间距在列方向上也小于cMUT元件间距的示例。因此，通路相对于控制电路部分的位置在列方向上也是不同的，使得每列的一个端部处的cMUT元件在列方向上与电路区的对应(顶部或底部)的一边交叠。

在这种情况下，间距差异适用于行方向和列方向这两者。

因为做出连接的位置在行方向和列方向上都有变化，所以连接区域310变成二维区域。

在图10中，每列的相同端部处的cMUT元件与电路区的相同边交叠。因此，在整个顶边或底边，存在cMUT元件的交叠。

例如，在32×32元件阵列的情况下，换能器元件的面积可以是300×300μm，而电路部分204的面积可以是295×295μm。

如图所示，如果换能器元件的右下角与控制电路的右下角对齐，则换能器模块将在左边和上边上与控制电路交叠160μm。

控制电路部分必须允许通路在连接区域310中“登陆”。为此，电路部分包含相对较大的金属板区以允许这样的连接。金属区的形状能够是正方形，但也可以是椭圆形/矩形/三角形或任何其他形状。

图11示出了图10设计的变体，它使用了参考图9解释的通路布置与图10的两轴间距调节的组合。

这种特征组合版本的优点是在连接区域310中要求较小的“登陆金属”或者能够实现较大的换能器交叠。

为了从晶圆中收获换能器模块，要求晶圆级别晶片分离的形式，例如，切割或蚀刻。由于模块化方法，可以从一个晶圆收获各种尺寸的换能器阵列。

能够使用机械或化学切割(蚀刻)来完成换能器阵列收获。当蚀刻时，能够使用狭窄的切割/蚀刻道(例如＜10μm)。例如，可以将换能器模块设计为使得蚀刻道大致适配换能器元件之间的正常切口。

在机械切分(切割)的情况下，需要大的切割道。在这种情况下，可以牺牲换能器模块以适应所要求的切割道；如果换能器阵列由许多换能器模块组成(如果使用小模块)，则这种路线可能是可行的选择。

换能器阵列常常在阵列边缘使用虚假元件。然而，可能不需要虚假部件。如果切割影响到边缘换能器元件的特性，则控制电路应当意识到这一点并且不激活应用中的外部元件。

上述示例都具有与cMUT元件数量相同的电路部分。

图12示出了其中控制电路的电路部分的数量多于cMUT元件的数量而使得存在备用电路部分的示例。

控制电路再次具有电路部分204，电路部分204的面积略小于换能器元件的面积(对于图12的示例仅在一个方向上，但是尺寸差异能够在两个方向上)。

左上图像示出了电路部分的8×4阵列，而右上角的cMUT阵列具有6×4个元件。cMUT阵列具有图9的设计，该设计具有相对于cMUT元件的两个可能的通路位置。

交叠区能够对应于电路部分的宽度。因此，在底部所示的三个换能器的换能器布置中，左侧换能器与右侧换能器交叠并且具有一整列的备用控制电路部分，右侧换能器与左侧换能器交叠并且右侧具有一列备用电路部分，并且中间有不同的换能器设计，其中没有交叠。每条边的交叠都足以覆盖两个相邻的密封环。

图12底部所示的布置是单个晶片，因为它完全被换能器元件占据，所以它不能被切割。

例如，32×32元件阵列可以连接到具有(31+N)×(31+M)个电路部分204(分别在仰角列方向和方位角行方向上)的控制电路202。M和N是整数；它们的值决定了能够在不延伸边缘上的密封环的换能器阵列中组合的换能器模块的最大数量。

例如，N＝2并且M＝2(1个额外行和1个额外列的电路部分)，能够在延伸阵列的外边上的密封环的情况下实现在仰角方向上包括1个或2个模块的换能器阵列。

图12的示例示出了3模块阵列，其中，M＝3并且N＝1(每个控制电路具有2个额外列的电路部分)。

通过使用特殊的步进器作业，能够改变换能器阵列与控制电路部分的对齐。在图12的示例中，中间换能器的中心与对应的ASIC控制电路的中心对齐，左侧换能器的中心相对于对应的ASIC控制电路的中心向右移位，并且右侧换能器模块的中心相对于对应的ASIC控制电路的中心向左移位。

因此，控制电路仍然可以全部具有相同的设计，并且cMUT元件阵列仍然可以具有相同的设计。

在这种布置中存在备用电路部分，使得换能器元件不需要所有电路部分。系统控制器将意识到这一点并且不会刺激这些控制单元。

图13示出这种模块化设计实现了在一个晶圆上的不同尺寸的换能器阵列。

在图13中，每个控制电路具有8列电路部分，并且cMUT阵列有6列(M＝3，2个额外列的电路部分)。

图13在左上方示出了2个换能器布置并且在右上方示出了单个换能器布置，它们形成在单个晶圆上。然后可以切割晶圆以分离两个换能器布置。特别地，如图所示，在两个换能器布置之间生成了专用的切割道。这条切割道简化了换能器阵列的切割(这能够通过机械和化学方式完成而不会造成实际损失)。

图13在底部示出了在相同晶圆设计上形成的3个换能器布置(对应于图12)。

图14示出了其中M＝2，N＝1(1个额外列的电路部分)的示例实施方式。在M＝偶数的情况下，没有“中间”换能器模块，并且没有一个换能器模块与ASIC模块完全对齐。

在该示例中，左侧换能器的中心相对于相关联的ASIC控制电路的中心向右移位，并且右侧换能器模块的中心相对于相关联的ASIC控制电路的中心向左移位。

两个换能器被形成在单个晶圆上。

图15示出了其中M＝2并且N＝2(1个额外列的电路部分和1个额外行的电路部分)的示例。在该示例中，使用了图10所示类型的cMUT元件阵列，其具有相对于cMUT元件的统一通路布置。

由此形成了2×2的换能器阵列。

能够看出，交叠和间距布置的一种用途是使得能够平铺多个切割的换能器，例如如图9到图11所示。另一个用途是允许在单个晶圆上对控制电路进行模块化设计，例如如图12到图15所示。图12到图15的设计不是平铺的单独晶圆，它们是在单个晶圆上形成的。然而，间距不匹配使得能够在控制电路上形成cMUT元件阵列的不同间距。

上面的示例利用控制电路部分与cMUT元件的尺寸/间距之间的不匹配来实现沿着换能器的一条或多条边的交叠，使得能够平铺换能器或者可以采用模块化设计。

该方法还可以用于使得能够在控制电路部分的矩形阵列的顶部上形成六边形换能器阵列。六边形换能器阵列相对于正方形打包阵列的众所周知的优势是它们的活跃换能器区的密度更高。这允许产生更高的压力、更高的接收灵敏度[A/pa]和更大的带宽。

图16示出了cMUT元件的行以半个cMUT元件间距交错以形成cMUT元件的六边形阵列。通路205始终位于右下角。cMUT元件的间距仅在行方向上大于电路部分。这要求长的水平连接区域310。

上述示例在将换能器元件放置在相对于底层控制电路部分的不同位置处时创造灵活性。一些设计要求特殊的通路布置，但有一个缺点：这会使ASIC设计复杂化并且要求改变到实际的通路位置，这些实际的通路位置因换能器设计而异。

另一组示例使用另外的或替代的方法在将换能器元件放置在相对于底层ASIC单元电路部分的不同位置处时创造灵活性。这组示例基于图5所示的方法，根据图5所示的方法，控制电路部分的每个通路被直接放置在换能器元件的底部电极下方。如果包括通路的基板足够平坦以直接在其顶部上构建换能器元件，则这是可行的。

在实践中，在换能器元件的位置处要求远低于50nm的表面形貌。与通路维度相比，换能器元件的底部电极的相对较大的维度允许换能器元件相对于通路发生移位。因此，通路的位置能够相对于对应的ASIC单位控制单元的位置保持固定。因此，它在将换能器元件放置在相对于底层控制电路部分的不同位置处时创造了灵活性。

这种方法可以与上述方法相结合，以便实现换能器元件相对于底层控制电路部分的更大位置灵活性。

该组示例利用了在将cMUT元件放置在相对于控制电路的底层电路部分的不同位置处时的灵活性。通路直接位于换能器元件的底部电极下方，例如被定位在中心。通过使换能器元件相对于通路发生移位，使得通路不在cMUT元件的中心，因此cMUT元件相对于其控制电路部分发生移位。通过有意改变相邻ASIC单位控制单元的换能器元件位置，能够使用相同的ASIC设计来构建具有不同中心频率和/或不同孔径的换能器。

图17在顶部示出了由控制电路部分204形成的控制电路，其具有用于将通路205定位在中心的接触垫。这仅用于示例目的。底部图像示出了以常规方式安装的cMUT元件304，其具有与控制电路部分相同的阵列间距，并且被对称定位而使得每个cMUT元件的区与下方的电路部分的区交叠并对应。

图18示出了根据该组示例的三种可能配置。cMUT元件304具有与电路部分204相同的间距，但它们偏离对齐，使得cMUT元件在行方向上与电路区的一边交叠(中图)或者在行方向上与一边交叠并在列方向与一边交叠(上图和下图)。在这三个示例中，通路与cMUT元件的连接相对于cMUT元件位于不同的位置。由于假设底部电极与换能器元件具有相同的外部维度，因此能够看出，在所有情况下，底部电极都与通向对应的控制电路部分的通路交叠，因此它们被认为是电接触。

图19示出了其中以与上面解释的方式相同的方式将换能器元件选择为大于底层控制电路部分的示例。该示例示出cMUT元件的间距在两个正交阵列方向上都更大。这引起双向间距不匹配，这能够通过将换能器元件相对于其对应的控制电路部分进行平移并通过以规则模式跳过个体控制电路部分来解决。

在图19中以灰色示出跳过的电路部分。cMUT元件不使用这些电路部分。它们形成中心行和中心列。

结果，电路区(即，与cMUT元件相关联的电路部分的组合)变成了四个方角。cMUT元件在跳过的电路部分上与这四个区交叠。

以这种方式，可以调整cMUT阵列的设计，同时保持相同的电路设计。通过简单的重复，这种方法能够扩展到比图19所示的区更大的区。

在这种特殊情况下，通路A、B、C和D正好位于换能器元件的区外部，使得并非所有通路都直接位于cMUT下电极下方。这个问题能够通过在对应的换能器元件的通路和底部膜之间包括迹线来轻松克服。

这种方法还使得能够平铺以形成由多个控制电路和cMUT阵列创建的连续换能器阵列。

图20示出了四个单独切割的模块，它们对接在一起而形成2×2阵列。在这种情况下，cMUT元件与底层电路区的所有四条边交叠，因此与密封环交叠。即使在控制电路202之间存在间隙，也以与上面解释的方式相同的方式形成统一的cMUT元件阵列。

图20也可以被认为示出了在单个晶圆上的多个ASIC模块上形成的换能器。

对于上面的示例，这种方法还允许在控制电路部分的矩形阵列的顶部上的六边形换能器阵列。

图21示出了其中一行的cMUT元件与相邻行相比以半个间距交错的三个示例。

顶部图像示出了其中cMUT元件在两个正交方向上都具有与电路部分相同的间距的示例。奇数行稍微向右移位，并且偶数行稍微向左移位。

中间图像示出了仅在行方向上的间距差异，因此cMUT元件间距在行方向上大于电路部分。

底部图像示出了在行方向和列方向上的间距差异，因此cMUT元件间距在行方向和列方向上大于电路部分。除了六边形或正方形换能器以外的换能器元件布置也是可能的。

交错的cMUT配置可能需要额外的ASIC编程，以便相对于“偶数”列在“奇数”列中生成对换能器元件的正确(延迟)控制。

图22示出了在矩形ASIC控制电路上的图21底部所示类型的较大六边形换能器阵列的示例(在两个方向上都具有较大间距)。再次以灰色描绘跳过的控制电路部分。它们沿着(但不完全占据)中心行和中心列进行定位。

结果，电路区(即，与cMUT元件相关联的电路部分的组合)变为上半部分和下半部分。cMUT元件在顶部边缘和底部边缘与这两个区交叠(以及将边缘交叠到跳过的电路部分)。

跳过ASIC控制电路部分允许在能够实现的频率和/或孔径范围内具有更大的灵活性。以这种方式，能够对多种换能器变体重复使用相同的ASIC设计，这是非常有益的，因为ASIC设计是整个换能器中最昂贵的部分。

本发明对于制造单片连接到控制电路的2D cMUT阵列具有普遍意义。本发明对实现相对较大的换能器阵列和模块化阵列特别感兴趣。

通过组合多个较小的换能器模块来编制具有灵活长度的换能器阵列，上述各种示例使得能够形成模块化换能器阵列。也可以在一个晶圆上实现不同长度的换能器阵列。例如，能够通过连接长度为1cm的模块来实现长度为1、2、3、4、5或6cm的换能器阵列。实现小型换能器模块以降低IC代工成本是很有吸引力的。能够将多个设计掩模放置在单个标线上(所谓的多层标线，MLR工艺)。模块化传感器方法还能够显著减少ASIC设计时间。

本领域技术人员通过研究附图、公开内容以及权利要求，在实践请求保护的发明时能够理解并实现对所公开的实施例的变型。在权利要求中，“包括”一词不排除其他元件或步骤，并且词语“一”或“一个”不排除多个。

虽然某些措施被记载在互不相同的从属权利要求中，但是这并不指示不能有利地使用这些措施的组合。

如果在权利要求书或说明书中使用术语“适于”，则应当注意，术语“适于”旨在等同于术语“被配置为”。

权利要求中的任何附图标记都不应被解释为对范围的限制。

Claims

1.一种超声换能器，包括：

控制电路(202)，其包括集成电路，所述集成电路包括电路部分(204)的阵列；

电容式微机械超声换能器cMUT元件(304)的阵列，其被提供为覆盖所述控制电路；以及

通路(205)的阵列，其中，至少一个通路提供每个cMUT元件与所述CMUT元件被布置为覆盖到的所述电路部分中的相应的一个电路部分之间的耦合，这些电路部分共同限定电路区，其中，

CMUT元件的所述阵列的间距大于所述电路部分在所述阵列的至少一个方向上的间距，使得在所述至少一个方向上，所述cMUT元件在所述至少一个方向上延伸超出所述电路区的一边或两边。

2.根据权利要求1所述的超声换能器，其中，所述cMUT元件(304)中的每个cMUT元件都占据一个区，并且存在在所占据的区之间限定的空间，并且其中，每个通路(205)都被定位在所述空间中的相应的一个空间处。

3.根据权利要求1或2所述的超声换能器，其中，每个通路(205)在所述电路部分的形状内的相对位置处连接到下方的所述电路部分，其中，存在至少两个不同的相对位置，使得第一cMUT元件在第一相对位置处连接到其相应的电路部分并且第二cMUT元件在第二相对位置处连接到其相应的电路部分。

4.根据权利要求3所述的超声换能器，其中，沿着cMUT元件(304)的每行，每个相对位置在行方向上是不同的，并且在每行的一个端部处的所述cMUT元件在所述行方向上与所述电路区的一边交叠。

5.根据权利要求4所述的超声换能器，其中，在每行的相同端部处的所述cMUT元件(304)与所述电路区的相同边交叠。

6.根据权利要求4或5所述的超声换能器，其中，沿着cMUT元件的每列，每个相对位置在列方向上是不同的，并且每列的一个端部处的所述cMUT元件在所述列方向上与所述电路区的一边交叠。

7.根据权利要求6所述的超声换能器，其中，在每列的相同端部处的所述cMUT元件与所述电路区的相同边交叠。

8.根据权利要求4至7中的任一项所述的超声换能器，其中，沿着cMUT元件的每行，第一组cMUT元件的所述通路被定位在相对于所述cMUT元件的第一位置中的空间处，并且第二组cMUT元件的所述通路被定位在相对于所述cMUT元件的不同的第二位置处，并且其中，每行的每个端部处的所述cMUT元件在所述行方向上与所述电路区的相应边交叠。

9.根据权利要求4至7中的任一项所述的超声换能器，其中，每个cMUT元件的所述通路(205)被定位在相对于所述cMUT元件的相同位置处的空间处。

10.根据权利要求4所述的超声换能器，其中，所述cMUT元件在相邻行之间以半个cMUT元件间距交错。

11.根据权利要求1至10中的任一项所述的超声换能器，其中，所述控制电路的电路部分的数量比cMUT元件的数量更多。

12.根据权利要求11所述的超声换能器，其中，所述cMUT元件延伸超出所述电路区的一边并且备用电路部分处于相对边。

13.根据权利要求12所述的超声换能器，其中，所述cMUT元件延伸超出所述电路区的两条正交边，并且所述备用电路部分处于两条相对边。

14.一种超声换能器布置，包括：

多个超声换能器，其中的至少一些超声换能器是根据权利要求1至13中的任一项所述的超声换能器，所述多个超声换能器形成平铺的布置，

15.根据权利要求14所述的超声换能器布置，其中，在每行的每个端部处的所述cMUT元件在所述行方向上与所述电路区的相同的相应交叠行的边交叠，并且所述超声换能器布置包括：

两个超声换能器的行，每个超声换能器都是根据权利要求1至13中的任一项所述的超声换能器，其中，交叠行的边彼此面对；或者

三个超声换能器的行，其中，外侧两个超声换能器均是根据权利要求1至13中的任一项所述的超声换能器，其中，所述交叠行的边彼此面对，并且另外的超声换能器处于中间；或者

超声换能器的2×2阵列，每个超声换能器都是根据权利要求1至13中的任一项所述的超声换能器，并且其中，每列的每个端部处的所述cMUT元件在所述列方向上与所述电路区的相同的相应交叠列的边交叠。