CN116054973A - 一种用于隔离器的自校准接收机 - Google Patents

Abstract

本发明提供一种用于隔离器的自校准接收机，涉及隔离器技术领域，包括：接收机模块的第一差分输入端连接第一可变电阻的一端，第二差分输入端连接第二可变电阻；电阻校准模块的两个输入端分别连接第一差分输入端和第二差分输入端，两个输出端分别连接第一可变电阻和第二可变电阻的电阻调节端，用于分别持续采集第一可变电阻和第二可变电阻上的第一电压和第二电压，并根据第一电压和第二电压控制输出相应的阻值调节信号至电阻调节端，以控制第一可变电阻和第二可变电阻的阻值保持一致。有益效果是电路结构更简洁，可以采用更小的mos管面积，引入的寄生更小，更适合于对寄生敏感的高速接收机；能在减小电阻面积的基础上极大提高共模瞬态干扰强度。

Description

一种用于隔离器的自校准接收机

技术领域

本发明涉及隔离器技术领域，尤其涉及一种用于隔离器的自校准接收机。

背景技术

在隔离产品的设计中，通常需要一个灵敏度较高的接收机。通常的设计由于器件之间存在工艺随机偏差降低了接收机的灵敏度，导致必须使用较大尺寸的隔离器件以增强接收机输入端的信号强度。

传统的校准方案大多通过增大mos管面积来减小失调或者通过斩波消除mos管的失调，缺点是引入更大的寄生以及电路设计面积更大。且传统的接收机并不对电阻进行校准，仅通过增大电阻面积来减小电阻间的失调。

发明内容

针对现有技术中存在的问题，本发明提供一种用于隔离器的自校准接收机，包括：接收机模块，所述接收机模块的第一差分输入端连接第一可变电阻的一端，所述接收机模块的第二差分输入端连接第二可变电阻，所述第一可变电阻和所述第二可变电阻的另一端连接供电电源；电阻校准模块，所述电阻校准模块的两个输入端分别连接所述第一差分输入端和所述第二差分输入端，所述电阻校准模块的两个输出端分别连接所述第一可变电阻和所述第二可变电阻的电阻调节端，所述电阻校准模块用于在所述隔离器上电时分别持续交替采集所述第一可变电阻和所述第二可变电阻上的第一电压和第二电压，并根据所述第一电压和所述第二电压控制输出相应的阻值调节信号至所述电阻调节端进行阻值调节，直至所述第一可变电阻和所述第二可变电阻的阻值保持一致。

优选的，所述电阻校准模块包括：第一电阻校准MOS管，所述第一电阻校准MOS管的漏极连接所述第二差分输入端，所述第一电阻校准MOS管的源极连接电阻校准电流源的一端，所述电阻校准电流源的另一端接地；第二电阻校准MOS管，所述第二电阻校准MOS管的漏极连接所述第一差分输入端，所述第二电阻校准MOS管的源极连接所述电阻校准电流源的一端；第一电阻校准开关，所述第一电阻校准开关的一端连接所述第二差分输入端，另一端连接电阻校准比较器的反相输入端；第二电阻校准开关，所述第二电阻校准开关的一端连接所述第一差分输入端，另一端连接所述电阻校准比较器的同相输入端；多个电阻校准D触发器，每个所述电阻校准D触发器的输入端分别连接所述电阻校准比较器的输出端，每个所述电阻校准D触发器的同相输出端连接所述第一可变电阻的电阻调节端，反相输出端连接所述第二可变电阻的电阻调节端；电阻校准电容，所述电阻校准电容的一端连接所述电阻校准比较器的反相输入端，所述电阻校准电容的另一端接地；电阻校准控制单元，分别连接所述第一电阻校准MOS管和所述第二电阻校准MOS管的栅极、所述第一电阻校准开关和所述第二电阻校准开关的控制端、各所述电阻校准D触发器的时钟输入端，用于在所述隔离器上电时分别控制所述第一电阻校准开关和所述第二电阻校准开关的交替开启，以及控制所述第一电阻校准MOS管和所述第二电阻校准MOS管的交替导通，以对应采集所述第一电压和所述第二电压，并根据所述第一电压和所述第二电压控制对应的所述电阻校准D触发器输出相应的阻值调节信号至所述电阻调节端进行阻值调节，直至所述第一可变电阻和所述第二可变电阻的阻值保持一致。

优选的，所述电阻校准控制单元包括：第一控制子单元，用于生成高电平信号控制所述第一电阻校准开关闭合以及所述第一电阻校准MOS管导通，同时生成低电平信号控制所述第二电阻校准开关断开以及所述第二电阻校准MOS管关断，以对应采集所述第二可变电阻的所述第二电压；第二控制子单元，用于在采集所述第二电压后生成所述低电平信号控制所述第一电阻校准开关断开以及所述第一电阻校准MOS管关断，同时生成高电平信号控制所述第二电阻校准开关闭合以及所述第二电阻校准MOS管导通，以对应采集所述第一可变电阻的所述第一电压；第三控制子单元，分别连接所述第一控制子单元和所述第二控制子单元，用于根据所述第一电压和所述第二电压生成相应的时钟信号控制对应的所述电阻校准D触发器输出相应的多比特控制信号作为所述阻值调节信号至所述电阻调节端进行阻值调节，直至所述第一可变电阻和所述第二可变电阻的阻值保持一致。

优选的，所述第一电阻校准MOS管和所述第二电阻校准MOS管为NMOS管。

本发明还提供一种用于隔离器的自校准接收机，包括：接收机模块，所述接收机模块的第一差分输入端分别连接第一可变电阻的一端、第一电阻的一端、第一MOS管的栅极和第一复位MOS管的漏极，所述第一可变电阻的另一端连接供电电源，所述第一电阻的另一端连接所述接收机模块的第二差分输出端，所述第一MOS管的漏极连接所述接收机模块的第一差分输出端，所述第一复位MOS管的源极接地；所述接收机模块的第二差分输入端分别连接第二可变电阻的一端、第二电阻的一端、第二MOS管的栅极和第二复位MOS管的漏极，所述第二可变电阻的另一端连接所述供电电源，所述第二电阻的另一端连接所述第一差分输出端，所述第二MOS管的漏极连接所述第二差分输出端，所述第二复位MOS管的源极接地；所述第一MOS管的源极分别连接所述第二MOS管的源极和第一电流源的一端，所述第一电流源的另一端接地；所述第一差分输出端还连接第三MOS管的漏极和第四MOS管的栅极，所述第二差分输出端还连接所述第三MOS管的栅极和所述第四MOS管的漏极，所述第三MOS管的源极分别连接所述第四MOS管的源极和第二电流源的一端，所述第二电流源的另一端接地；MOS管校准模块，所述MOS管校准模块分别连接所述第一差分输出端、所述第二差分输出端、所述第一差分输入端和所述第二差分输入端，用于分别持续交替采集所述第一差分输出端和所述第二差分输出端上的第一输出电压和第二输出电压，并根据所述第一输出电压和所述第二输出电压控制输出相应的电流补偿信号，以对所述第一差分输出端和所述第二差分输出端进行电压补偿，直至所述第一差分输出端和所述第二差分输出端在不同逻辑状态下的输出电压一致。

优选的，所述MOS管校准模块包括：第一控制开关，所述第一控制开关的一端连接所述第二差分输出端，另一端连接比较器的反相输入端；第二控制开关，所述第二控制开关的一端连接所述第一差分输出端，另一端连接所述比较器的同相输入端；采样电容，所述采样电容的一端连接所述比较器的反相输入端，另一端接地；多个D触发器，每个所述D触发器的输入端分别连接所述比较器的输出端，所述D触发器的同相输出端对应连接相应的第五MOS管的栅极，所述D触发器的反相输出端对应连接相应的第六MOS管的栅极；所述第五MOS管的源极分别连接所述第六MOS管的源极和第三电流源的一端，所述第三电流源的另一端接地，所述第五MOS管的漏极连接所述第二差分输入端，所述第六MOS管的漏极连接所述第一差分输入端；MOS管校准控制单元，分别连接所述第一控制开关和所述第二控制开关的控制端、各所述D触发器的时钟输入端、所述第一复位MOS管和所述第二复位MOS管的栅极，用于在所述隔离器上电时分别控制所述第一控制开关和所述第二控制开关的交替开启，以对应采集所述第一输出电压和所述第二输出电压，并根据所述第一输出电压和所述第二输出电压控制对应的所述D触发器输出相应的电流补偿信号，以对所述第一差分输出端和所述第二差分输出端进行电压补偿，直至所述第一差分输出端和所述第二差分输出端在不同逻辑状态下的输出电压一致。

优选的，所述MOS管校准控制单元包括：第四控制子单元，用于生成高电平信号控制所述第一复位MOS管导通以及所述第一控制开关闭合，同时生成低电平信号控制所述第二复位MOS管关断以及所述第二控制开关断开，以对应采集所述第二差分输出端的所述第二输出电压；第五控制子单元，用于在采集所述第二输出电压后生成低电平信号控制所述第一复位MOS关断以及所述第一控制开关断开，同时生成高电平信号控制所述第二复位MOS管导通以及所述第二控制开关闭合，以对应采集所述第一差分输出端的所述第一输出电压；第六控制子单元，分别连接所述第四控制子单元和所述第五控制子单元，用于根据所述第一输出电压和所述第二输出电压生成相应的时钟信号控制对应的所述D触发器输出相应的所述电流补偿信号，以对所述第一差分输出端和所述第二差分输出端进行电压补偿，直至所述第一差分输出端和所述第二差分输出端在不同逻辑状态下的输出电压一致。

优选的，所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管、所述第六MOS管、所述第一复位MOS管和所述第二复位MOS管均为NMOS管。

上述技术方案具有如下优点或有益效果：1）通过比较差分输出端的共模电压电平以消除mos管的失调，主要优点在于电路结构更简洁，可以采用更小的mos管面积，引入的寄生更小，更适合于对寄生敏感的高速接收机；2）对接收机输入端电阻进行校准来消除电阻之间的失调，能在减小电阻面积的基础上还能极大提高共模瞬态干扰强度。

附图说明

图1为本发明的较佳的实施例中，同时配置有电阻校准模块和MOS管校准模块的自校准接收机的结构示意图；

图2为本发明的较佳的实施例中，仅配置有电阻校准模块的自校准接收机的电路结构示意图；

图3为本发明的较佳的实施例中，电阻校准控制单元的结构示意图；

图4为本发明的较佳的实施例中，VCresn，VCresp，Splres1……SplresN 的时序关系图；

图5为本发明的较佳的实施例中，仅配置有MOS管校准模块的自校准接收机的电路结构示意图；

图6为本发明的较佳的实施例中，MOS管校准控制单元的结构示意图；

图7为本发明的较佳的实施例中，VCresn，VCresp，Splres1……SplresN 的时序关系图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。本发明并不限定于该实施方式，只要符合本发明的主旨，则其他实施方式也可以属于本发明的范畴。

本发明的较佳的实施例中，基于现有技术中存在的上述问题，现提供一种用于隔离器的自校准接收机，如图1所示，可以在接收机模块1的第一差分输入端VIP、第二差分输入端VIN和接收机模块1之间接入电阻校准模块2，实现校准接收机模块中输入端电阻由于工艺偏差造成的随机失配，同时也可以在接收机模块1的第一差分输入端VIP、第二差分输入端VIN和第一差分输出端VON、第二差分输出端VOP的MOS管校准模块3，实现通过比较差分输出端的共模电压电平以消除mos管的失调。

进一步地，上述电阻校准模块2和MOS管校准模块3可以同时设置，也可以根据需求择一设置，在同时设置电阻校准模块2和MOS管校准模块3时，可以根据需求在隔离器上电时，先控制电阻校准模块2进行电阻随机失配校准，再控制MOS管校准模块3进行MOS管失调校准，或者先控制MOS管校准模块3进行MOS管失调校准，再控制电阻校准模块2进行电阻随机失配校准，此处不作限定。

其中，仅配置电阻校准模块2时对应的自校准接收机的电路结构如图2所示，包括：接收机模块1，接收机模块1的第一差分输入端VIP连接第一可变电阻Rp的一端，接收机模块1的第二差分输入端VIN连接第二可变电阻Rn，第一可变电阻Rp和第二可变电阻Rn的另一端连接供电电源VCC；电阻校准模块2，电阻校准模块2的两个输入端分别连接第一差分输入端VIP和第二差分输入端VIN，电阻校准模块2的两个输出端分别连接第一可变电阻Rp和第二可变电阻Rn的电阻调节端，电阻校准模块2用于在隔离器上电时分别持续交替采集第一可变电阻Rp和第二可变电阻Rn上的第一电压和第二电压，并根据第一电压和第二电压控制输出相应的阻值调节信号至电阻调节端进行阻值调节，直至第一可变电阻Rp和第二可变电阻Rn的阻值保持一致。

本发明的较佳的实施例中，电阻校准模块2包括：第一电阻校准MOS管NMresp，第一电阻校准MOS管NMresp的漏极连接第二差分输入端VIN，第一电阻校准MOS管NMresp的源极连接电阻校准电流源Ires的一端，电阻校准电流源Ires的另一端接地；第二电阻校准MOS管NMresn，第二电阻校准MOS管NMresn的漏极连接第一差分输入端VIP，第二电阻校准MOS管NMresn的源极连接电阻校准电流源Ires的一端；第一电阻校准开关SW1，第一电阻校准开关SW1的一端连接第二差分输入端VIN，另一端连接电阻校准比较器Comparator的反相输入端；第二电阻校准开关SW2，第二电阻校准开关SW2的一端连接第一差分输入端VIP，另一端连接电阻校准比较器Comparator的同相输入端；多个电阻校准D触发器DFF，每个电阻校准D触发器DFF的输入端D分别连接电阻校准比较器Comparator的输出端，每个电阻校准D触发器DFF的同相输出端Q连接第一可变电阻Rp的电阻调节端Res_ctrlp，反相输出端连接第二可变电阻Rn的电阻调节端Res_ctrln；电阻校准电容Cap1，电阻校准电容Cap1的一端连接电阻校准比较器Comparator的反相输入端，电阻校准电容Cap1的另一端接地；电阻校准控制单元21，分别连接第一电阻校准MOS管NMresp和第二电阻校准MOS管NMresn的栅极、第一电阻校准开关SW1和第二电阻校准开关SW2的控制端、各电阻校准D触发器DFF的时钟输入端Clk，用于在隔离器上电时分别控制第一电阻校准开关SW1和第二电阻校准开关SW2的交替开启，以及控制第一电阻校准MOS管NMresp和第二电阻校准MOS管NMresn的交替导通，以对应采集第一电压和第二电压，并根据第一电压和第二电压控制对应的电阻校准D触发器DFF输出相应的阻值调节信号至电阻调节端进行阻值调节，直至第一可变电阻Rp和第二可变电阻Rn的阻值保持一致。

本发明的较佳的实施例中，如图3所示，电阻校准控制单元21包括：第一控制子单元211，用于生成高电平信号控制第一电阻校准开关SW1闭合以及第一电阻校准MOS管NMresp导通，同时生成低电平信号控制第二电阻校准开关SW2断开以及第二电阻校准MOS管NMresn关断，以对应采集第一可变电阻Rp的第一电压；第二控制子单元212，用于在采集第一电压后生成低电平信号控制第一电阻校准开关SW1断开以及第一电阻校准MOS管NMresp关断，同时生成高电平信号控制第二电阻校准开关SW2闭合以及第二电阻校准MOS管NMresn导通，以对应采集第二可变电阻Rn的第二电压；第三控制子单元213，分别连接第一控制子单元211和第二控制子单元212，用于根据第一电压和第二电压生成相应的时钟信号控制对应的电阻校准D触发器输出相应的多比特控制信号作为阻值调节信号至电阻调节端进行阻值调节，直至第一可变电阻Rp和第二可变电阻Rn的阻值保持一致。

具体地，接收机模块1的输入端电阻，即第一可变电阻Rp和第二可变电阻Rn的阻值应相等，虽然可以根据第一可变电阻Rp和第二可变电阻Rn的标称电阻将第一可变电阻Rp和第二可变电阻Rn设置为相同的标称阻值，但由于生产过程中的工艺偏差，虽然标称的阻值为标称阻值，但实际阻值与标称阻值之间会存在偏差，导致第一可变电阻Rp和第二可变电阻Rn阻值不相等，产生随机失配。基于此，本实施例中，通过电阻校准模块2校准接收机中输入端电阻由于工艺偏差造成的随机失配。

进一步具体地，向第一电阻校准开关SW1施加控制信号VCresn以及向第二电阻校准开关SW2施加控制信号VCresp，当控制信号为高电平时对应的开关闭合，当控制信号为低电平时对应的开关断开。上述控制信号VCresn和控制信号VCresp还分别是第一电阻校准MOS管NMresp和第二电阻校准MOS管NMresn的栅极控制信号。

Res_ctrlp和Res_ctrln是调节可变电阻阻值的N比特控制信号，每个比特位可以改变x%的电阻阻值(x的大小根据具体需求来设计)。

各电阻校准触发器的设置数量可以根据电阻阻值的全量程改变量以及阻值调节精度x确定。以电阻阻值的全量程改变量为5欧姆为例，可以根据二分法将最高位的电阻校准D触发器DFF1设置为电阻阻值的调节幅度为2.5欧姆，将第二位的电阻校准D触发器DFF2设置为电阻阻值的调节幅度为1.25欧姆，以此类推，将第N位的电阻校准D触发器DFFN设置为电阻阻值的调节幅度为5/，以此类推。

针对每个电阻校准D触发器，当CLK输入端出现上升沿时，D输入端的逻辑电平被传递到Q输出端；输出端电平和Q输出端反相；电阻校准的具体工作原理如下：在一个调节周期内，首先输出高电平控制信号VCresn以及低电平控制信号VCresp，此时，第一电阻校准MOS管NMresp导通，第一电阻校准开关SW1闭合，电流源Ires的电流全都流向第二可变电阻Rn，采样第二可变电阻Rn上的电压降；下一个相位时，输出低电平控制信号VCresn以及高电平控制信号VCresp，此时，第一电阻校准开关SW1断开，则第二可变电阻Rn上的电压降（即第二电压）被保存在电阻校准电容Cap1上，同时电流源Ires的电流全都流向第一可变电阻Rp，第二电阻校准开关SW2闭合，则第一可变电阻Rp上的电压降（即第一电压）被传递到电阻校准比较器Comparator的正相输入端和电阻校准电容Cap1上保存的第二电压进行比较。

在各个电阻校准D触发器的CLK输入端的Splres1~SplresN信号的上升沿时刻，电阻校准比较器Comparator输出端的比较结果被传递到对应的电阻校准D触发器的输出端并锁存，调节对应的可变电阻的阻值。以第一电压为10V，第二电压为4V，电流源的输出电流为1A为例，则第一电压大于第二电压，且两者的压差为6V，对应的第一可变电阻的当前阻值为10欧姆，第二可变电阻的当前阻值为4欧姆，可以看出，需要先控制最高位的电阻校准D触发器DFF1先调节5V的压差，具体地，此时电阻校准比较器Comparator输出端的比较结果为高电平，即Q输出端输出高电平，将第一可变电阻的阻值调低2.5欧姆，即第一可变电阻的当前阻值为7.5欧姆，输出端输出低电平，将第二可变电阻的阻值调高2.5欧姆，即第二可变电阻的当前阻值为6.5欧姆。

随后在下一个调节周期，重复上述过程，经过多个调节周期的比较之后即可实现第一可变电阻Rp和第二可变电阻Rn的阻值近似相等，误差取决于单比特的设计精度x%。可以理解的是，上述阻值的设置仅方便理解设置，并不以此进行限定。

其中，VCresn，VCresp，Splres1……SplresN 的时序关系可以设置为如图4所示。

本发明的较佳的实施例中，第一电阻校准MOS管NMresp和第二电阻校准MOS管NMresn为NMOS管。

其中，仅配置MOS管校准模块3时对应的自校准接收机的电路结构如图5所示，包括：接收机模块1，接收机模块1的第一差分输入端VIP分别连接第一可变电阻Rp的一端、第一电阻R1的一端、第一MOS管NM0p的栅极和第一复位MOS管NMrstp的漏极，第一可变电阻Rp的另一端连接供电电源VCC，第一电阻R1的另一端连接接收机模块1的第二差分输出端VOP，第一MOS管NM0p的漏极连接接收机模块1的第一差分输出端VON，第一复位MOS管NMrstp的源极接地；接收机模块1的第二差分输入端VIN分别连接第二可变电阻Rn的一端、第二电阻R2的一端、第二MOS管NM0n的栅极和第二复位MOS管NMrstn的漏极，第二可变电阻Rn的另一端连接供电电源VCC，第二电阻R2的另一端连接第一差分输出端VON，第二MOS管NM0n的漏极连接第二差分输出端VOP，第二复位MOS管NMrstn的源极接地；第一MOS管NM0p的源极分别连接第二MOS管NM0n的源极和第一电流源Ires1的一端，第一电流源Ires1的另一端接地；第一差分输出端VON还连接第三MOS管NM3的漏极和第四MOS管NM4的栅极，第二差分输出端VOP还连接第三MOS管NM3的栅极和第四MOS管NM4的漏极，第三MOS管NM3的源极分别连接第四MOS管NM4的源极和第二电流源Ires2的一端，第二电流源Ires2的另一端接地；MOS管校准模块3，MOS管校准模块3分别连接第一差分输出端VON、第二差分输出端VOP、第一差分输入端VIP和第二差分输入端VIN，用于分别持续交替采集第一差分输出端VON和第二差分输出端VOP上的第一输出电压和第二输出电压，并根据第一输出电压和第二输出电压控制输出相应的电流补偿信号，以对第一差分输出端VON和第二差分输出端VOP进行电压补偿，直至第一差分输出端VON和第二差分输出端VOP在不同逻辑状态下的输出电压一致。

本发明的较佳的实施例中，MOS管校准模块3包括：第一控制开关SWP，第一控制开关SWP的一端连接第二差分输出端VOP，另一端连接比较器Comparator的反相输入端；第二控制开关SWN，第二控制开关SWN的一端连接第一差分输出端VON，另一端连接比较器Comparator的同相输入端；采样电容Cap2，采样电容Cap2的一端连接比较器Comparator的反相输入端，另一端接地；多个D触发器DFF，每个D触发器DFF的输入端分别连接比较器Comparator的输出端，D触发器DFF的同相输出端对应连接相应的第五MOS管NMyn的栅极，D触发器DFF的反相输出端对应连接相应的第六MOS管NMyp的栅极；第五MOS管NMyn的源极分别连接第六MOS管NMyp的源极和第三电流源Iresy的一端，第三电流源Iresy的另一端接地，第五MOS管NMyn的漏极连接第二差分输入端VIN，第六MOS管NMyp的漏极连接第一差分输入端VIP；MOS管校准控制单元31，分别连接第一控制开关SWP和第二控制开关SWN的控制端、各D触发器DFF的时钟输入端、第一复位MOS管NMrstp和第二复位MOS管NMrstn的栅极，用于在隔离器上电时分别控制第一控制开关SWP和第二控制开关SWN的交替开启，以对应采集第一输出电压和第二输出电压，并根据第一输出电压和第二输出电压控制对应的D触发器DFF输出相应的电流补偿信号，以对第一差分输出端VON和第二差分输出端VOP进行电压补偿，直至第一差分输出端VON和第二差分输出端VOP在不同逻辑状态下的输出电压一致。

本发明的较佳的实施例中，如图6所示，MOS管校准控制单元31包括：第四控制子单元311，用于生成高电平信号控制第一复位MOS管NMrstp导通以及第一控制开关闭合，同时生成低电平信号控制第二复位MOS管NMrstn关断以及第二控制开关断开，以对应采集第二差分输出端VOP的第二输出电压；第五控制子单元312，用于在采集第二输出电压后生成低电平信号控制第一复位MOS关断以及第一控制开关断开，同时生成高电平信号控制第二复位MOS管NMrstn导通以及第二控制开关闭合，以对应采集第一差分输出端VON的第一输出电压；第六控制子单元323，分别连接第四控制子单元311和第五控制子单元312，用于根据第一输出电压和第二输出电压生成相应的时钟信号控制对应的D触发器DFF输出相应的电流补偿信号，以对第一差分输出端VON和第二差分输出端VOP进行电压补偿，直至第一差分输出端VON和第二差分输出端VOP在不同逻辑状态下的输出电压一致。

具体地，接收机模块1中的第一复位MOS管NMrstp和第二复位MOS管NMrstn为用于接收机模块1复位的MOS管，商机分别连接复位信号rstp和rstn。当第一复位MOS管NMrstp和第二复位MOS管NMrstn不存在失配时，接收机模块1在输出逻辑高和逻辑低两种状态下，输出共模电平相等，且两种状态的高电平和低电平都相等。换言之，在输出逻辑高状态下，第一差分输出端VON为低电平且幅值为A，第二差分输出端VOP为高电平且幅值为B，则在输出逻辑低状态下，第一差分输出端VON为高电平且幅值为B，第二差分输出端VOP为低电平且幅值为A，输出共模电平相等。反之，由于生产工艺偏差，可能导致第一复位MOS管NMrstp和第二复位MOS管NMrstn存在失配，此时，接收机模块1输出的高电平和低电平在逻辑高和逻辑低两种状态下都不相等，即可能出现在输出逻辑高状态下，第一差分输出端VON为低电平且幅值为A，第二差分输出端VOP为高电平且幅值为B，在输出逻辑低状态下，第一差分输出端VON为高电平且幅值为B1≠B，第二差分输出端VOP为低电平且幅值为A1≠A，输出共模电平不相等。

基于此，本实施例中，通过MOS管校准模块3校准接收机中CMOS管由于工艺偏差造成的随机失配。

进一步具体地，向第一控制开关SWP施加控制信号VCmosp以及向第二控制开关SWN施加控制信号VCmosn，当控制信号为高电平时对应的开关闭合，当控制信号为低电平时对应的开关断开。

各D触发器的设置数量y可以根据补偿电流的全量程补偿量以及电流补偿精度确定。以补偿电流的全量程补偿量为5A为例，可以根据二分法将最高位的D触发器DFF1设置为补偿电流的补偿幅度为2.5A，将第二位的D触发器DFF2设置为补偿电流的补偿幅度为1.25A，以此类推，将第N位的电阻校准D触发器DFFN设置为补偿电流的补偿幅度为5/，以此类推。

针对每个D触发器，当CLK输入端出现上升沿时，D输入端的逻辑电平被传递到Q输出端；输出端电平和Q输出端反相；MOS管校准的具体工作原理如下：在一个调节周期内，可以划分为三个控制阶段：第一阶段：输出高电平rstp信号，通过高电平脉冲使得接收机模块1的输出处于逻辑低状态（第一差分输出端VON高电平，第二差分输出端VOP低电平），输出VCmosp的高电平相位采样VOP输出端的第二输出电压并通过采样电容Cap2保持；第二阶段：输出高电平rstn信号，通过高电平脉冲使得接收机模块1的输出处于逻辑高状态（第一差分输出端VON低电平，第二差分输出端VOP高电平），输出VCmosn的高电平相位采样VON输出端的第一输出电压并传送到比较器Comparator的正相输入端；比较器的输出结果在Splmos1……SplmosN的上升沿到来时被锁存在D触发器的输出端，优选的，rstn信号高电平脉冲和Splmos信号的上升沿之间VCmosp的高电平必须保持足够长的时间使得比较器输出稳定；第三阶段：上述两个阶段进行多次之后结束，对接收机模块1的mos管失配的校准精度取决于比较次数和最小比特位确定的误差。DFF1……DFFN的Q输出端为逻辑高时（即第一输出电压大于第二输出电压时），对应的各电流源Iref1……IrefN的电流全部通过对应的第五MOS管NM1n……NMNn经由第二电阻R2流向第一差分输出端，DFF1……DFFN的Q输出端为逻辑低时，对应的各电流源Iref1……IrefN的电流全部通过NM1p……NMNp经由第一电阻R1流向第二差分输出端VOP，直至第一输出电压和第二输出电压近似相等。

具体地，上述各D触发器的控制方式可参考电阻校准模块2的各电阻校准D触发器的控制方式，此处不再赘述。

可以理解的是，上述过程仅实现了第二差分输出端VOP为低电平时以及第一差分输出端VON为低电平时对应的幅值相等，此时认为第二差分输出端VOP为高电平时以及第一差分输出端VON为高电平时对应的幅值也相等，且共模电平相等，无需再对第二差分输出端VOP为高电平时以及第一差分输出端VON为高电平时的逻辑状态进行校准。

其中，VCresn，VCresp，Splres1……SplresN 的时序关系可以设置为如图7所示。

本发明的较佳的实施例中，第一MOS管NM0p、第二MOS管NM0n、第三MOS管NM3、第四MOS管NM4、第五MOS管NMyn第六MOS管NMyp、第一复位MOS管NMrstp和第二复位MOS管NMrstn均为NMOS管。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种用于隔离器的自校准接收机，其特征在于，包括：接收机模块，所述接收机模块的第一差分输入端连接第一可变电阻的一端，所述接收机模块的第二差分输入端连接第二可变电阻，所述第一可变电阻和所述第二可变电阻的另一端连接供电电源；电阻校准模块，所述电阻校准模块的两个输入端分别连接所述第一差分输入端和所述第二差分输入端，所述电阻校准模块的两个输出端分别连接所述第一可变电阻和所述第二可变电阻的电阻调节端，所述电阻校准模块用于在所述隔离器上电时分别持续交替采集所述第一可变电阻和所述第二可变电阻上的第一电压和第二电压，并根据所述第一电压和所述第二电压控制输出相应的阻值调节信号至所述电阻调节端进行阻值调节，直至所述第一可变电阻和所述第二可变电阻的阻值保持一致。

2.根据权利要求1所述的自校准接收机，其特征在于，所述电阻校准模块包括：第一电阻校准MOS管，所述第一电阻校准MOS管的漏极连接所述第二差分输入端，所述第一电阻校准MOS管的源极连接电阻校准电流源的一端，所述电阻校准电流源的另一端接地；第二电阻校准MOS管，所述第二电阻校准MOS管的漏极连接所述第一差分输入端，所述第二电阻校准MOS管的源极连接所述电阻校准电流源的一端；第一电阻校准开关，所述第一电阻校准开关的一端连接所述第二差分输入端，另一端连接电阻校准比较器的反相输入端；第二电阻校准开关，所述第二电阻校准开关的一端连接所述第一差分输入端，另一端连接所述电阻校准比较器的同相输入端；多个电阻校准D触发器，每个所述电阻校准D触发器的输入端分别连接所述电阻校准比较器的输出端，每个所述电阻校准D触发器的同相输出端连接所述第一可变电阻的电阻调节端，反相输出端连接所述第二可变电阻的电阻调节端；电阻校准电容，所述电阻校准电容的一端连接所述电阻校准比较器的反相输入端，所述电阻校准电容的另一端接地；电阻校准控制单元，分别连接所述第一电阻校准MOS管和所述第二电阻校准MOS管的栅极、所述第一电阻校准开关和所述第二电阻校准开关的控制端、各所述电阻校准D触发器的时钟输入端，用于在所述隔离器上电时分别控制所述第一电阻校准开关和所述第二电阻校准开关的交替开启，以及控制所述第一电阻校准MOS管和所述第二电阻校准MOS管的交替导通，以对应采集所述第一电压和所述第二电压，并根据所述第一电压和所述第二电压控制对应的所述电阻校准D触发器输出相应的阻值调节信号至所述电阻调节端进行阻值调节，直至所述第一可变电阻和所述第二可变电阻的阻值保持一致。

3.根据权利要求2所述的自校准接收机，其特征在于，所述电阻校准控制单元包括：第一控制子单元，用于生成高电平信号控制所述第一电阻校准开关闭合以及所述第一电阻校准MOS管导通，同时生成低电平信号控制所述第二电阻校准开关断开以及所述第二电阻校准MOS管关断，以对应采集所述第二可变电阻的所述第二电压；第二控制子单元，用于在采集所述第二电压后生成所述低电平信号控制所述第一电阻校准开关断开以及所述第一电阻校准MOS管关断，同时生成高电平信号控制所述第二电阻校准开关闭合以及所述第二电阻校准MOS管导通，以对应采集所述第一可变电阻的所述第一电压；第三控制子单元，分别连接所述第一控制子单元和所述第二控制子单元，用于根据所述第一电压和所述第二电压生成相应的时钟信号控制对应的所述电阻校准D触发器输出相应的多比特控制信号作为所述阻值调节信号至所述电阻调节端进行阻值调节，直至所述第一可变电阻和所述第二可变电阻的阻值保持一致。

4.根据权利要求2所述的自校准接收机，其特征在于，所述第一电阻校准MOS管和所述第二电阻校准MOS管为NMOS管。

5.一种用于隔离器的自校准接收机，其特征在于，包括：接收机模块，所述接收机模块的第一差分输入端分别连接第一可变电阻的一端、第一电阻的一端、第一MOS管的栅极和第一复位MOS管的漏极，所述第一可变电阻的另一端连接供电电源，所述第一电阻的另一端连接所述接收机模块的第二差分输出端，所述第一MOS管的漏极连接所述接收机模块的第一差分输出端，所述第一复位MOS管的源极接地；所述接收机模块的第二差分输入端分别连接第二可变电阻的一端、第二电阻的一端、第二MOS管的栅极和第二复位MOS管的漏极，所述第二可变电阻的另一端连接所述供电电源，所述第二电阻的另一端连接所述第一差分输出端，所述第二MOS管的漏极连接所述第二差分输出端，所述第二复位MOS管的源极接地；所述第一MOS管的源极分别连接所述第二MOS管的源极和第一电流源的一端，所述第一电流源的另一端接地；所述第一差分输出端还连接第三MOS管的漏极和第四MOS管的栅极，所述第二差分输出端还连接所述第三MOS管的栅极和所述第四MOS管的漏极，所述第三MOS管的源极分别连接所述第四MOS管的源极和第二电流源的一端，所述第二电流源的另一端接地；MOS管校准模块，所述MOS管校准模块分别连接所述第一差分输出端、所述第二差分输出端、所述第一差分输入端和所述第二差分输入端，用于分别持续交替采集所述第一差分输出端和所述第二差分输出端上的第一输出电压和第二输出电压，并根据所述第一输出电压和所述第二输出电压控制输出相应的电流补偿信号，以对所述第一差分输出端和所述第二差分输出端进行电压补偿，直至所述第一差分输出端和所述第二差分输出端在不同逻辑状态下的输出电压一致。

6.根据权利要求5所述的自校准接收机，其特征在于，所述MOS管校准模块包括：第一控制开关，所述第一控制开关的一端连接所述第二差分输出端，另一端连接比较器的反相输入端；第二控制开关，所述第二控制开关的一端连接所述第一差分输出端，另一端连接所述比较器的同相输入端；采样电容，所述采样电容的一端连接所述比较器的反相输入端，另一端接地；多个D触发器，每个所述D触发器的输入端分别连接所述比较器的输出端，所述D触发器的同相输出端对应连接相应的第五MOS管的栅极，所述D触发器的反相输出端对应连接相应的第六MOS管的栅极；所述第五MOS管的源极分别连接所述第六MOS管的源极和第三电流源的一端，所述第三电流源的另一端接地，所述第五MOS管的漏极连接所述第二差分输入端，所述第六MOS管的漏极连接所述第一差分输入端；MOS管校准控制单元，分别连接所述第一控制开关和所述第二控制开关的控制端、各所述D触发器的时钟输入端、所述第一复位MOS管和所述第二复位MOS管的栅极，用于在所述隔离器上电时分别控制所述第一控制开关和所述第二控制开关的交替开启，以对应采集所述第一输出电压和所述第二输出电压，并根据所述第一输出电压和所述第二输出电压控制对应的所述D触发器输出相应的电流补偿信号，以对所述第一差分输出端和所述第二差分输出端进行电压补偿，直至所述第一差分输出端和所述第二差分输出端在不同逻辑状态下的输出电压一致。

7.根据权利要求6所述的自校准接收机，其特征在于，所述MOS管校准控制单元包括：第四控制子单元，用于生成高电平信号控制所述第一复位MOS管导通以及所述第一控制开关闭合，同时生成低电平信号控制所述第二复位MOS管关断以及所述第二控制开关断开，以对应采集所述第二差分输出端的所述第二输出电压；第五控制子单元，用于在采集所述第二输出电压后生成低电平信号控制所述第一复位MOS关断以及所述第一控制开关断开，同时生成高电平信号控制所述第二复位MOS管导通以及所述第二控制开关闭合，以对应采集所述第一差分输出端的所述第一输出电压；第六控制子单元，分别连接所述第四控制子单元和所述第五控制子单元，用于根据所述第一输出电压和所述第二输出电压生成相应的时钟信号控制对应的所述D触发器输出相应的所述电流补偿信号，以对所述第一差分输出端和所述第二差分输出端进行电压补偿，直至所述第一差分输出端和所述第二差分输出端在不同逻辑状态下的输出电压一致。

8.根据权利要求6所述的自校准接收机，其特征在于，所述第一MOS管、所述第二MOS管、所述第三MOS管、所述第四MOS管、所述第五MOS管、所述第六MOS管、所述第一复位MOS管和所述第二复位MOS管均为NMOS管。

Images