CN116054958A - 一种光子集成的光域均衡器芯片 - Google Patents
一种光子集成的光域均衡器芯片 Download PDFInfo
- Publication number
- CN116054958A CN116054958A CN202211681119.0A CN202211681119A CN116054958A CN 116054958 A CN116054958 A CN 116054958A CN 202211681119 A CN202211681119 A CN 202211681119A CN 116054958 A CN116054958 A CN 116054958A
- Authority
- CN
- China
- Prior art keywords
- optical
- phase shifter
- coupler
- domain equalizer
- processing branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/70—Photonic quantum communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/29—Repeaters
- H04B10/291—Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form
- H04B10/293—Signal power control
- H04B10/294—Signal power control in a multiwavelength system, e.g. gain equalisation
- H04B10/2941—Signal power control in a multiwavelength system, e.g. gain equalisation using an equalising unit, e.g. a filter
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Communication System (AREA)
Abstract
本申请涉及一种光子集成的光域均衡器芯片,该芯片设有半导体材料制成的基底,以及布设在基底上的光分束器以及光耦合器;在光分束器与光耦合器之间设有实现光功率调节、移相及延时处理的第一光处理支路以及与第一光处理支路并行的至少一条实现光功率调节、移相及延时处理的第二光处理支路;第一光处理支路包括光放大器,第二光处理支路包括强度调节器阵列。该光域均衡器芯片通过光分束器将输入的一路光信号进行分束成多路,并通过第一光处理支路和第二光处理支路分别对多路光信号进行调整,最后通过光耦合器将调整后的多路光信号进行合束,从而得到整形后的光信号,能够降低光传输系统中光发射机或光接收机带宽受限时出现的码间干扰。
Description
技术领域
本申请涉及光子集成技术领域,特别是涉及一种光子集成的光域均衡器芯片。
背景技术
随着云计算和数据中心的高速发展,全球IP数据流量指数型增长。为支持这一增长,需要具有更高频谱效率和更高信道数据率的光传输系统。为提高光通信系统的可靠性,消除器件带宽受限,色散效应等造成的码间干扰,衍生出了光通信系统均衡技术,通过均衡器对信号进行校正。
相关技术中,电均衡技术已被广泛研究并得到商业应用,如电域FFE(FeedForward Equalization,前向反馈均衡)、DFE(Decision Feedback Equalier,判决反馈均衡器)、CTLE(Continuous Time Linear Equalization,连续时间线性均衡器)等,然而电域均衡不能直接在光信道中实现,需要在光信号经平方律检测之后才能使用,由此带来的部分非线性失真无法补偿,光传输系统的性能受到极大影响。
发明内容
基于此,有必要针对上述技术问题,提供一种能够有效降低码间干扰,提高光传输系统的性能的光子集成的光域均衡器芯片。
本申请提供了一种光子集成的光域均衡器芯片,设有半导体材料制成的基底,所述光域均衡器芯片包括:
布设在所述基底上的光分束器以及光耦合器;
在所述光分束器与所述光耦合器之间设有实现光功率调节、移相及延时处理的第一光处理支路,还设有与所述第一光处理支路并行的至少一条实现光功率调节、移相及延时处理的第二光处理支路;
其中,所述第一光处理支路包括光放大器,所述第二光处理支路包括强度调节器阵列。
在其中一个实施例中,所述光域均衡器芯片包括:
所述光分束器包括单一输入端、Y个输出端的多模干涉耦合器或级联的Y分支耦合器;
所述光耦合器包括Y个输入端、单一输出端的多模干涉耦合器或级联的Y分支耦合器;
其中,Y的取值为大于1的正整数。
在其中一个实施例中,所述第一光处理支路还包括:第一延时波导和第一移相器;
所述光放大器的输入端与所述光分束器的输出端连接,所述光放大器的输出端与所述第一延时波导的输入端连接,所述第一延时波导的输出端与所述第一移相器的输入端连接,所述第一移相器的输出端与所述光耦合器的输入端连接。
在其中一个实施例中,所述第一移相器为电光移相器或热光移相器。
在其中一个实施例中,所述第二光处理支路包括:与所述强度调节器阵列连接的延时波导阵列及移相器阵列;
所述延时波导阵列包括预设数量的第二延时波导;
所述移相器阵列包括预设数量的第二移相器。
在其中一个实施例中,所述第二移相器为电光移相器或热光移相器。
在其中一个实施例中,所述第二光处理支路包括:
所述强度调节器阵列包括预设数量的强度调节器,所述强度调节器与所述第二延时波导一一对应连接,所述第二延时波导与所述第二移相器一一对应连接;
所述强度调节器的输入端与所述光分束器的输出端连接,所述第二移相器的输出端与所述光耦合器的输入端连接。
在其中一个实施例中,所述强度调节器为强度调制器或可调衰减器。
在其中一个实施例中,所述强度调制器为马赫曾德尔调制器或者电吸收调制器。
在其中一个实施例中,所述光放大器包括半导体光放大器。
上述光子集成的光域均衡器芯片,通过光分束器将输入的一路光信号进行分路,并通过实现光功率调节、移相及延时处理的第一光处理支路和第二光处理支路分别对多路光信号进行调整。其中由设置在第一光处理支路中的光放大器对一条分路的光信号进行放大处理,由设置在第二光处理支路中的强度调节器阵列对剩余分路光信号进行不同程度的衰减处理,实现对多路光信号的功率进行灵活、精确的调节,弥补光信号的插入损耗,最后通过光耦合器将调整后的光信号分路进行合束,从而得到整形后的光信号,通过上述分级多步的调节,能够降低光传输系统中光发射机或光接收机带宽受限时出现的码间干扰。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为一个实施例中光子集成的光域均衡器芯片的结构示意图;
图2为一个实施例中第一光处理支路的结构示意图;
图3为一个实施例中第二光处理支路的结构示意图;
图4为一个优选实施例中光子集成的光域均衡器芯片的结构示意图;
附图标记:1-基底、2-光分束器、3-光耦合器、4-第一光处理支路、41-光放大器、42-第一延时波导、43-第一移相器、5-第二光处理支路、51-强度调节器阵列、511-强度调节器、52-延时波导阵列、521-第二延时波导、53-移相器阵列、531-第二移相器。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。基于本申请提供的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
显而易见地,下面描述中的附图仅仅是本申请的一些示例或实施例,对于本领域的普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图将本申请应用于其他类似情景。此外,还可以理解的是,虽然这种开发过程中所作出的努力可能是复杂并且冗长的,然而对于与本申请公开的内容相关的本领域的普通技术人员而言,在本申请揭露的技术内容的基础上进行的一些设计,制造或者生产等变更只是常规的技术手段,不应当理解为本申请公开的内容不充分。
在本申请中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是,本申请所描述的实施例在不冲突的情况下,可以与其它实施例相结合。
除非另作定义,本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制,可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形,意图在于覆盖不排他的包含;例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可以还包括没有列出的步骤或单元,或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电气的连接,不管是直接的还是间接的。本申请所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系,表示可以存在三种关系,例如,“A和/或B”可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象,不代表针对对象的特定排序。
在本实施例中提供了一种光子集成的光域均衡器芯片,该芯片用于封装至发射机模块或接收机模块中,如图1所示,该芯片设有半导体材料制成的基底1,以及布设在基底1上的光分束器2以及光耦合器3;在光分束器2与光耦合器3之间设有实现光功率调节、移相及延时处理的第一光处理支路4,还设有与第一光处理支路4并行的至少一条实现光功率调节、移相及延时处理的第二光处理支路5;其中,第一光处理支路4包括光放大器41,第二光处理支路5包括强度调节器阵列51。
光分束器2包括一个输入端和Y个输出端,一个输入端用于接收外部输入的光信号,Y个输出端中的一端与第一光处理支路4连接,其余输出端与第二光处理支路5连接。光分束器2用于将输入的一路光信号分为等功率的Y路光信号。光分束器2输出的一路光信号输入第一光处理支路4,由光放大器41对该光信号进行放大,光分束器2输出的其余Y-1条通路的光信号输入第二光处理支路5,由强度调节器阵列51对光信号功率进行衰减。光放大器41与强度调节器511阵并行设置,避免了各支路中只有强度调节器511,只能对光信号进行不同程度的衰减,导致调节进度不高的问题。从而使多条通路的光信号的光功率比值符合光信号预加重或光域均衡的参数。光耦合器3包括Y个输入端和一个输出端,Y个输入端用于接收来自第一光处理支路4和第二光处理支路5的Y条通道的光信号,并将Y路光信号合束,输出最终预加重或光域均衡后的光信号,其中,Y的取值为大于1的正整数。
与现有技术相比,上述光子集成的光域均衡器芯片通过光分束器2将输入的一路光信号进行分路,并通过实现光功率调节、移相及延时处理的第一光处理支路4和第二光处理支路5分别对多路光信号进行调整。其中由设置在第一光处理支路4中的光放大器41可以对一条分路的光信号进行放大处理,由设置在第二光处理支路5中的强度调节器阵列可以对剩余分路光信号进行不同程度的衰减处理,实现对多路光信号的功率进行灵活、精确的调节,弥补光信号的插入损耗,最后通过光耦合器3将调整后的光信号分路进行合束,从而得到整形后的光信号,通过上述分级多步的调节,能够降低光传输系统中光发射机或光接收机带宽受限时出现的码间干扰。
在一个实施例中,如图2所示,第一光处理支路4还包括:第一延时波导42和第一移相器43;光放大器41的一端与光分束器2的输出端连接,光放大器41的另一端与第一延时波导42的一端连接,第一延时波导42的另一端与第一移相器43的一端连接,第一移相器43的另一端与光耦合器3的输入端连接。
其中,从光放大器41中输出的光信号输入第一延时波导42进行延时,延时后的光信号输入第一移相器43调整相位,调整后的光信号输入光耦合器3,与第二光处理支路5输出的光信号一起在光耦合器3中合束,从而得到整形后的光信号。
在一个实施例中,如图3所示,第二光处理支路5包括与强度调节器阵列51连接的延时波导阵列52及移相器阵列53;延时波导阵列52包括预设数量的第二延时波导521;移相器阵列53包括预设数量的第二移相器531。强度调节器阵列51包括预设数量的强度调节器511。第二延时波导521、第二移相器531以及强度调节器511的预设数量始终一致,预设数量的取值至少为1。强度调节器511与第二延时波导521一一对应连接,即每个强度调节器511的输出端仅连接对应的一个第二延时波导521,第二延时波导521仅与对应的一个第二移相器531连接。强度调节器511的输入端与光分束器2的输出端连接,第二移相器531输出端与光耦合器3的输入端连接。
光分束器2输出的一条通路的光信号先进入一个强度调节器511中进行功率调节,调节后的光信号进入对应的一个第二延时波导521进行延时,延时后的信号输入对应的一个第二移相器531调整相位,调整后的光信号输入光耦合器3对应的输入端,与其他通路的光信号分束一起在光耦合器3中进行合束,从而得到整形后的光信号。
其中,第二延时波导521分别具有不同的相对延时时间。延时波导阵列52中有N路第二延时波导521,N的取值为正整数。示例性地,第N路第二延时波导521的相对延时时间为N/Symbol Rate或者N/2Symbol Rate,其中,Symbol Rate为外部输入的光信号的波特率。
其中,第二移相器531用于改变光信号的相对相位,使不同通道的光信号根据信道要求实现相长或相消。示例性地,第二移相器531釆用电光效应或者热光效应来实现0~π的相对相位调制范围,通过控制外加电压的大小来控制不同通道光信号的相对相移量为0或者π。当相对相移量为0时通道间不同光信号相长,相对相移量为π时通道间不同光信号相消。
其中,对于光域均衡器芯片的光分束器2、光放大器41、强度调节器阵列51、延时波导阵列52、移相器阵列53和光耦合器3,任意相连接的两部件之间由无源波导结构连接,实现光信号在两部件之间的传输,外部发射机输入的光信号也通过无源波导输入至光分束器2中。
本实施例通过集成在基底1上的光分束器2、光放大器41、强度调节器阵列51、延时波导阵列52、移相器阵列53和光耦合器3,使输入芯片的光信号被分束后经过不同的处理支路进行放大或衰减,并对每一路中的光信号进行相对延时和相对相位改变后进行合束,实现抽头系数可精细调控且兼具光功率放大功能的光域均衡器,在光发射机或光接收机带宽受限时,该芯片可以通过片上预加重或片上光域均衡的方式显著提高光发射机和光接收机的性能,降低信道传输中的码间干扰。同时实现光放大器41、强度调节器511、延时波导阵列52及移相器阵列53等分立的光子器件的单片集成,芯片结构紧凑,易于封装到发射机模块和接收机模块中。
在一个实施例中,光分束器2包括单一输入端、Y个输出端的多模干涉耦合器或级联的Y分支耦合器;光耦合器3包括Y个输入端、单一输出端的多模干涉耦合器或级联的Y分支耦合器;其中,Y的取值为大于1的正整数。
多模干涉耦合器利用的是光的自映像原理,具有结构紧凑、易于制作、损耗小、制作容差性好、偏振相关性小等优点。Y分支耦合器通常由一个入射波导、一个过渡波导和一对输出波导组成,可实现光束的分波,合波。
在一个实施例中,光放大器41包括半导体光放大器41。具体的,光放大器41工作波长与输入的光信号的光波长相符合,示例性的,输入的光信号的光波长为O波段或C波段,O波段的中心波长为1310nm,C波段的中心波长为1550nm。
在一个实施例中,强度调节器511为强度调制器或可调衰减器。示例性的,强度调节器511为马赫曾德尔调制器或者电吸收调制器。
在一个实施例中,第一移相器43为电光移相器或热光移相器,实现对光信号在0~π范围间的相对相位调制。
在一个实施例中,所述第二移相器53为电光移相器或热光移相器,实现对光信号在0~π范围间的相对相位调制。
在一个实施例中,基底1采用以III-V族化合物半导体材料,通过多步MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)外延生长,将上述光分束器2、光放大器41、强度调节器阵列51、延时波导阵列52、移相器阵列53、光耦合器3集成在同一Ⅲ-Ⅴ族化合物半导体材料的基底1上,以实现多个有源、无源器件的单片集成。其中,Ⅲ-Ⅴ族化合物半导体材料可以是InP、GaAs、InGaAs、InGaAsP中的任一种,具体选取的材料可以根据实际应用情况所决定,此处不作限制。
下面通过优选实施例对本实施例进行描述和说明。
图4是本优选实施例的光子集成的光域均衡器芯片的结构示意图。
本优选实施例中用到的器件或装置包括:1×3多模干涉耦合器1×3MMI(Multi-Mode Inferometer)、3×1多模干涉耦合器3×1MMI(Multi-Mode Inferometer)、半导体光放大器SOA(Semiconductor Optical Amplifier)、移相器PS(Phase Shifter)、马赫曾德尔调制器MZI(Mach–Zehnder Interferometer)、延时波导Delay line。
本申请的优选实施例提供了一种光子集成的光域均衡器芯片,该光域均衡器芯片设有半导体材料制成的基底1,光域均衡器芯片还包括布设在基底1上的1×3多模干涉耦合器1×3MMI以及3×1多模干涉耦合器3×1MMI;1×3多模干涉耦合器1×3MMI有1个输入端、3个输出端,3×1多模干涉耦合器3×1MMI有3个输入端、1输出端。
在1×3多模干涉耦合器1×3MMI与3×1多模干涉耦合器3×1MMI之间设有并行的第一光处理支路与第二光处理支路;第一光处理支路包括半导体光放大器SOA,第二光处理支路包括马赫曾德尔调制器阵列。
第一光处理支路还包括1个延时波导Delay line和1个移相器PS,半导体光放大器SOA的输入端与1×3多模干涉耦合器1×3MMI的输出端连接,半导体光放大器SOA的输出端与延时波导Delay line的输入端连接,延时波导Delay line的输出端与移相器PS的输入端连接,移相器PS的输出端与3×1多模干涉耦合器3×1MMI的输入端连接。
第二光处理支路还包括与马赫曾德尔调制器阵列连接的延迟波导阵列及移相器阵列;延迟波导阵列包括2个延时波导Delay line;移相器阵列包括2个移相器PS;马赫曾德尔调制器阵列包括2个马赫曾德尔调制器MZI。马赫曾德尔调制器MZI与延迟波导Delayline一一对应连接,延迟波导Delay line与移相器PS一一对应连接。即一个马赫曾德尔调制器MZI的输出端仅与一个延迟波导Delay line的输入端连接,该延迟波导Delay line的输出端仅与一个移相器PS的输入端连接,一条光信号处理通路中只包括一个马赫曾德尔调制器MZI、一个延迟波导Delay line、和一个移相器PS。
一个马赫曾德尔调制器MZI的输入端仅与1×3多模干涉耦合器的一个输出端连接,一个移相器PS的输出端仅与3×1多模干涉耦合器3×1MMI的一个输入端连接。
其中,1×3多模干涉耦合器1×3MMI将外部发射机输入的光信号分为等功率的3路光信号。半导体光放大器SOA将第1路光信号进行放大,初步调节第1路光信号与其余通道光信号的光功率差;第2路、第3路的2个马赫曾德尔调制器MZI进一步精细调节对应通道的光功率值,使3路光信号的光功率比值符合光信号预加重或光域均衡的指定参数;其中,光信号预加重或光域均衡的指定参数应根据实际信道的传输需求来设定。当本优选实施例的光子集成的光域均衡器芯片所应用于发射机时,3路光信号的光功率比值应符合光域均衡的指定参数,当本优选实施例的光子集成的光域均衡器芯片所应用于接收机时,3路光信号的光功率比值应符合光信号预加重的指定参数。
在调好光功率值后,3路光信号分别进入对应的延时波导Delay line,其中,对第1路光信号不做延时处理,令第2路光信号相对于第1路光信号延时1/Symbol Rate,令第3路光信号相对于第2路光信号延时1/Symbol Rate。移相器PS优选热光移相器,移相器PS通过控制外加电压的大小来控制对应通道上光信号的相对相位,当相对相移量为0时通道间不同光信号相长,相对相移量为π时通道间不同光信号相消。最后3路光信号由3×1多模干涉耦合器3×1MMI进行合束,输出经过预加重或光域均衡后的光信号。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种光子集成的光域均衡器芯片,设有半导体材料制成的基底,其特征在于,所述光域均衡器芯片包括:
布设在所述基底上的光分束器以及光耦合器;
在所述光分束器与所述光耦合器之间设有实现光功率调节、移相及延时处理的第一光处理支路,还设有与所述第一光处理支路并行的至少一条实现光功率调节、移相及延时处理的第二光处理支路;
其中,所述第一光处理支路包括光放大器,所述第二光处理支路包括强度调节器阵列。
2.根据权利要求1所述的光子集成的光域均衡器芯片,其特征在于,所述光域均衡器芯片包括:
所述光分束器包括单一输入端、Y个输出端的多模干涉耦合器或级联的Y分支耦合器;
所述光耦合器包括Y个输入端、单一输出端的多模干涉耦合器或级联的Y分支耦合器;
其中,Y的取值为大于1的正整数。
3.根据权利要求1所述的光子集成的光域均衡器芯片,其特征在于,所述第一光处理支路还包括:第一延时波导和第一移相器;
所述光放大器的输入端与所述光分束器的输出端连接,所述光放大器的输出端与所述第一延时波导的输入端连接,所述第一延时波导的输出端与所述第一移相器的输入端连接,所述第一移相器的输出端与所述光耦合器的输入端连接。
4.根据权利要求3所述的光子集成的光域均衡器芯片,其特征在于,所述第一移相器为电光移相器或热光移相器。
5.根据权利要求1所述的光子集成的光域均衡器芯片,其特征在于,所述第二光处理支路包括:与所述强度调节器阵列连接的延时波导阵列及移相器阵列;
所述延时波导阵列包括预设数量的第二延时波导;
所述移相器阵列包括预设数量的第二移相器。
6.根据权利要求5所述的光子集成的光域均衡器芯片,其特征在于,所述第二光处理支路包括:
所述强度调节器阵列包括预设数量的强度调节器,所述强度调节器与所述第二延时波导一一对应连接,所述第二延时波导与所述第二移相器一一对应连接;
所述强度调节器的输入端与所述光分束器的输出端连接,所述第二移相器的输出端与所述光耦合器的输入端连接。
7.根据权利要求6所述的光子集成的光域均衡器芯片,其特征在于,所述第二移相器为电光移相器或热光移相器。
8.根据权利要求6所述的光子集成的光域均衡器芯片,其特征在于,所述强度调节器为强度调制器或可调衰减器。
9.根据权利要求8所述的光子集成的光域均衡器芯片,其特征在于,所述强度调制器为马赫曾德尔调制器或电吸收调制器。
10.根据权利要求1所述的光子集成的光域均衡器芯片,其特征在于,所述光放大器包括半导体光放大器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211681119.0A CN116054958A (zh) | 2022-12-27 | 2022-12-27 | 一种光子集成的光域均衡器芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211681119.0A CN116054958A (zh) | 2022-12-27 | 2022-12-27 | 一种光子集成的光域均衡器芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116054958A true CN116054958A (zh) | 2023-05-02 |
Family
ID=86122918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211681119.0A Pending CN116054958A (zh) | 2022-12-27 | 2022-12-27 | 一种光子集成的光域均衡器芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116054958A (zh) |
-
2022
- 2022-12-27 CN CN202211681119.0A patent/CN116054958A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11323185B2 (en) | Method and system for waveguide delay based equalization with summing at single-ended to differential converters in optical communication | |
KR101892357B1 (ko) | 실리콘 반도체를 기반으로 하는 광 빔 포밍 네트워크 칩 | |
US5253309A (en) | Optical distribution of analog and digital signals using optical modulators with complementary outputs | |
US10833773B2 (en) | Method and system for waveguide delay based equalization with optical splitting in optical communication | |
US7911675B2 (en) | Optical modulation device and optical semiconductor device | |
US9312962B2 (en) | Intensity-based modulator | |
US10523331B2 (en) | Increasing RF power output in photonics-fed phased array antenna systems | |
US10141904B2 (en) | Method and system for accurate gain adjustment of a transimpedance amplifier using a dual replica and servo loop | |
US10666016B2 (en) | Tunable lasers | |
CN109643030B (zh) | 光学调制器及使用方法 | |
US9831957B2 (en) | Self-equalizing photo detector | |
US10819442B2 (en) | Method and system for waveguide delay based equalization with current and optical summing in optical communication | |
US20190049666A1 (en) | Method And Systems For All Optical Tunable Equalizers | |
US9685762B1 (en) | Semiconductor optical amplifier with gain flattening filter | |
Rouvalis | Indium phosphide based IQ-modulators for coherent pluggable optical transceivers | |
CN116054958A (zh) | 一种光子集成的光域均衡器芯片 | |
Kroh et al. | Integrated receivers on silicon-on-insulator for advanced modulation formats | |
KR102079029B1 (ko) | 광빔포밍장치 | |
US20230361906A1 (en) | System for pulsed laser optical data transmission with receiver recoverable clock | |
Bhardwaj et al. | An InP-based optical equalizer monolithically integrated with a semiconductor optical amplifier | |
US7206471B2 (en) | Integrated circuit having an optical core | |
Ahmed et al. | Coherent Silicon Photonic Links | |
US9768877B2 (en) | Multi-bit digital to analog-optical converter | |
Doerr | InP-Based Photonic Devices; Focusing on devices for fiber-optic communications that monolithically integrate two or more functions | |
WO2023147402A2 (en) | Optical equalizer with bidirectional reentry for intersymbol interference mitigation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |