CN116053301A - 一种晶体管和半导体器件 - Google Patents

一种晶体管和半导体器件 Download PDF

Info

Publication number
CN116053301A
CN116053301A CN202310114447.0A CN202310114447A CN116053301A CN 116053301 A CN116053301 A CN 116053301A CN 202310114447 A CN202310114447 A CN 202310114447A CN 116053301 A CN116053301 A CN 116053301A
Authority
CN
China
Prior art keywords
drain
source
contact
along
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310114447.0A
Other languages
English (en)
Inventor
濮正林
许伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Southchip Semiconductor Technology Co Ltd
Original Assignee
Shanghai Southchip Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Southchip Semiconductor Technology Co Ltd filed Critical Shanghai Southchip Semiconductor Technology Co Ltd
Priority to CN202310114447.0A priority Critical patent/CN116053301A/zh
Publication of CN116053301A publication Critical patent/CN116053301A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请实施例提供一种晶体管和半导体器件。该晶体管包括：多个源极有源区和多个漏极有源区，形成于衬底的内部，沿第一方向排布沿第二方向延伸，源极有源区和漏极有源区间隔排布；多个栅极，位于衬底靠近源极有源区的一侧表面，沿第一方向排布沿第二方向延伸，设置于相邻的源极有源区与漏极有源区之间；漏极接触区，位于漏极有源区远离衬底的一侧，包括沿第二方向排布的多个漏极接触单元；源极接触区，位于源极有源区远离衬底的一侧，包括多个沿第二方向排布的源极接触单元；相邻源极接触单元之间的区域正对漏极接触单元，相邻漏极接触单元之间的区域正对源极接触单元。该晶体管在不改变面积的前提下，能够灵活设置过流能力。

Description

一种晶体管和半导体器件
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种晶体管和半导体器件。
背景技术
在集成电路中，半导体金属氧化物(Metal-Oxide-Semiconductor，MOS)晶体管常被用作为静电放电(Electrostaticdischarge，ESD)器件，工作在击穿条件下以泄放电流。为了提高MOS晶体管在击穿条件下的过电流能力，需要在传统的MOS晶体管上做一些改进。
现有技术中，通过增大漏极有源区的宽度来增加漏极有源区的电阻，可以提高MOS晶体管处于击穿条件下的电流均匀性，防止电流集中导致的过流损伤。然而，采用现有技术，针对不同等级的过电流能力，需要横向调节漏极有源区的宽度，导致MOS晶体管的面积发生变化。
发明内容
鉴于上述问题，本申请实施例提供了一种晶体管和半导体器件，在不改变晶体管面积的前提下，能够灵活设置过流能力。
第一方面，本申请实施例提供了一种晶体管，包括：
多个源极有源区和多个漏极有源区；均形成于衬底的内部且均沿第一方向排布，所述源极有源区和所述漏极有源区均沿第二方向延伸，所述源极有源区和所述漏极有源区间隔排布，所述第一方向与所述第二方向交叉；
多个栅极；位于所述衬底靠近所述源极有源区的一侧表面，且沿所述第一方向排布，所述栅极沿所述第二方向延伸，所述栅极设置于相邻的所述源极有源区与所述漏极有源区之间；
漏极接触区；位于所述漏极有源区远离所述衬底的一侧表面，所述漏极接触区包括多个漏极接触单元，且多个所述漏极接触单元沿所述第二方向排布；
源极接触区；位于所述源极有源区远离所述衬底的一侧表面，所述源极接触区包括多个源极接触单元，且多个所述源极接触单元沿所述第二方向排布；
相邻的所述源极接触单元之间的区域沿所述第一方向正对所述漏极接触单元，相邻的所述漏极接触单元之间的区域沿所述第一方向正对所述源极接触单元。
在一些实施例中，晶体管还包括：漏极阻挡层和源极阻挡层；
沿所述第二方向，所述漏极阻挡层设置于相邻的所述漏极接触单元之间，所述源极阻挡层设置于相邻的所述源极接触单元之间；
所述漏极阻挡层，用于阻止形成所述漏极接触单元；
所述源极阻挡层，用于阻止形成所述漏极接触单元。
在一些实施例中，所述漏极阻挡层沿所述第一方向的第一投影覆盖所述源极接触单元沿所述第一方向的第二投影的全部，且所述第一投影与所述第二投影不重合；所述源极阻挡层沿所述第一方向的第三投影覆盖所述漏极接触单元沿所述第一方向的第四投影的全部，且所述第三投影与所述第四投影不重合。
在一些实施例中，所述源极阻挡层沿所述第二方向的长度大于所述漏极接触单元沿所述第二方向的长度，且所述漏极阻挡层沿所述第二方向的长度大于所述源极接触单元沿所述第二方向的长度。
在一些实施例中，晶体管还包括：过孔，所述过孔位于所述漏极接触单元和所述源极接触单元远离所述衬底的一侧表面。
在一些实施例中，每个所述漏极接触单元远离所述衬底的一侧表面设置有至少一个所述过孔，每个所述源极接触单元远离所述衬底的一侧表面设置至少一个所述过孔。
在一些实施例中，晶体管还包括：栅极接触区，所述栅极接触区位于所述栅极远离所述衬底的一侧表面，所述栅极接触区沿所述第二方向延伸。
在一些实施例中，所述源极接触区、所述漏极接触区和所述栅极接触区同层设置。
在一些实施例中，所述源极接触区、所述漏极接触区和所述栅极接触区均是由金属硅化物形成的。
第二方面，本申请实施例提供了一种半导体器件，包括：第一方面提供的任一种晶体管。
本申请实施例的技术方案中，晶体管包括：多个源极有源区和多个漏极有源区，均形成于衬底的内部且均沿第一方向排布，源极有源区和漏极有源区均沿第二方向延伸，源极有源区和漏极有源区间隔排布，第一方向与第二方向交叉；多个栅极，位于衬底靠近源极有源区的一侧表面沿第一方向排布，栅极沿第二方向延伸，栅极设置于相邻的源极有源区与漏极有源区之间；漏极接触区，位于漏极有源区远离衬底的一侧表面，漏极接触区包括多个漏极接触单元，且多个漏极接触单元沿第二方向排布；源极接触区，位于源极有源区远离衬底的一侧表面，源极接触区包括多个源极接触单元，且多个源极接触单元沿第二方向排布；相邻的源极接触单元之间的区域沿第一方向正对漏极接触单元，相邻的漏极接触单元之间的区域沿第一方向正对源极接触单元，相当于在相邻漏极接触单元之间的区域，以及相邻源极接触单元之间的区域设置电阻，即可以沿源极有源区和漏极有源区的延伸方向设置电阻，如此，无需改变漏极有源区的宽度，可以通过调整相邻源极接触单元之间的距离以及相邻漏极接触单元之间的距离，改变电阻的大小，从而实现晶体管不同等级的过流能力，即在不改变晶体管面积的前提下，可以灵活设置晶体管的过流能力。
上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种晶体管的结构示意图；
图2为图1所示晶体管沿剖面线AA’方向的剖面结构示意图；
图3为现有技术提供的另一种晶体管的结构示意图；
图4为图3所示晶体管沿剖面线BB’方向的剖面结构示意图；
图5为本申请实施例提供的一种晶体管的结构示意图；
图6A为图5所示晶体管沿剖面线CC’方向的剖面结构示意图；
图6B为图5所示晶体管沿剖面线DD’方向的剖面结构示意图；
图7为本申请实施例提供的另一种晶体管的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：存在A，同时存在A和B，存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
下述描述中出现的方位词均为图中示出的方向，并不是对本申请的卫星天线的具体结构进行限定。例如，在本申请的描述中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。
在本申请的描述中，除非另有说明，“多个”的含义是指两个以上(包括两个)，同理，“多组”指的是两组以上(包括两组)。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，机械结构的“相连”或“连接”可以是指物理上的连接，例如，物理上的连接可以是固定连接，例如通过固定件固定连接，例如通过螺丝、螺栓或其它固定件固定连接；物理上的连接也可以是可拆卸连接，例如相互卡接或卡合连接；物理上的连接也可以是一体地连接，例如，焊接、粘接或一体成型形成连接进行连接。电路结构的“相连”或“连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。
图1为现有技术提供的一种晶体管的结构示意图，图2为图1所示晶体管沿剖面线AA’方向的剖面结构示意图，如图1和图2所示，晶体管包括：衬底10、源极有源区20、漏极有源区30、栅极40、接触区50和过孔60。
其中，衬底10的内部设置有源极有源区20和漏极有源区30，栅极40位于衬底10靠近源极有源区20的一侧表面。接触区50位于栅极40远离衬底10的一侧表面，还位于源极有源区20和漏极有源区30的表面，过孔60位于接触区50远离衬底10的一侧表面，且每个源极有源区20上设置至少一个过孔60，每个漏极有源区30上设置至少一个过孔60。
在晶体管作为控制开关使用时，晶体管的导通电阻越小越好，如图2所示，通过设置接触区50可以降低晶体管的导通电阻。然而，当晶体管作为ESD器件时，晶体管工作于击穿条件下以泄放电流，此时，需要增大有源区的电阻，以提高晶体管工作于击穿条件下的电流均匀性，防止电流集中导致的过流损伤。
图3为现有技术提供的另一种晶体管的结构示意图，图4为图3所示晶体管沿剖面线BB’方向的剖面结构示意图，结合图3和图4所示，增大漏极有源区30的宽度D，可以增加漏极有源区30的电阻，得到作为ESD器件使用的晶体管。
然而，晶体管的过电流能力的等级不同，对应的漏极有源区的宽度D不同，因此，针对不同等级的过流能力，需要调节漏极有源区的宽度D，导致MOS晶体管的面积发生变化。
鉴于上述问题，本申请提供了一种晶体管，包括：多个源极有源区和多个漏极有源区，均形成于衬底的内部且均沿第一方向排布，源极有源区和漏极有源区均沿第二方向延伸，源极有源区和漏极有源区间隔排布，第一方向与第二方向交叉；多个栅极，位于衬底靠近源极有源区的一侧表面沿第一方向排布，栅极沿第二方向延伸，栅极设置于相邻的源极有源区与漏极有源区之间；漏极接触区，位于漏极有源区远离衬底的一侧表面，漏极接触区包括多个漏极接触单元，且多个漏极接触单元沿第二方向排布；源极接触区，位于源极有源区远离衬底的一侧表面，源极接触区包括多个源极接触单元，且多个源极接触单元沿第二方向排布；相邻的源极接触单元之间的区域沿第一方向正对漏极接触单元，相邻的漏极接触单元之间的区域沿第一方向正对源极接触单元，相当于在相邻漏极接触单元之间的区域，以及相邻源极接触单元之间的区域设置电阻，即可以沿源极有源区和漏极有源区的延伸方向设置电阻，如此，无需改变漏极有源区的宽度，可以通过调整相邻源极接触单元之间的距离以及相邻漏极接触单元之间的距离，改变电阻的大小，从而实现晶体管不同等级的过流能力，即在不改变晶体管面积的前提下，可以灵活设置晶体管的过流能力。
下面以几个具体的实施例来详细描述本申请的技术方案。
图5为本申请实施例提供的一种晶体管的结构示意图，图6A为图5所示晶体管沿剖面线CC’方向的剖面结构示意图，图6B为图5所示晶体管沿剖面线DD’方向的剖面结构示意图，结合图5和图6所示，晶体管100包括：多个源极有源区20、多个漏极有源区30、多个栅极40、漏极接触区51和源极接触区52。
其中，多个源极有源区20和多个漏极有源区30均形成于衬底10的内部，且均沿第一方向排布，源极有源区20和漏极有源区30均沿第二方向延伸，源极有源区20和漏极有源区30间隔排布，第一方向与第二方向交叉。多个栅极40位于衬底10靠近源极有源区20的一侧表面，且沿第一方向排布，栅极40沿第二方向延伸，栅极40设置于相邻的源极有源区20与漏极有源区30之间。
漏极接触区51，位于漏极有源区30远离衬底10的一侧表面，漏极接触区51包括多个漏极接触单元511，且多个漏极接触单元511沿第二方向排布。源极接触区52，位于源极有源区20远离衬底10的一侧表面，源极接触区52包括多个源极接触单元521，且多个源极接触单元521沿第二方向排布。相邻的源极接触单元521之间的区域沿第一方向正对漏极接触单元511，相邻的漏极接触单元511之间的区域沿第一方向正对源极接触单元521。
示例性的，如图5所示，衬底10包括的第一侧边、第二侧边、第三侧边和第四侧边，其中，第一侧边和第二侧边沿X方向延伸，第三侧边和第四侧边沿Y方向延伸，第三侧边连接第一侧边的第一端和第二侧边的第一端，第四侧边连接第一侧边的第二端和第二侧边的第二端。本申请实施例中，可以将X方向作为第一方向，Y方向作为第二方向。
衬底10中掺杂有第一类型的离子，第一类型的离子可以是P型离子，例如，硼、镓和铟等，第一类型的离子也可以是N型离子，例如，磷和砷等。若第一类型的离子为P型离子，则衬底10为P型衬底；若第一类型的离子为N型离子，则衬底10为N型衬底。在衬底10的一侧表面确定多个离子注入区，多个离子注入区沿X方向排布，在多个离子注入区注入第二类型的离子，第二类型的离子与第一类型的离子的极性相反，也就是说，衬底10为P型衬底时，第二类型的离子为N型离子，衬底10为N型衬底时，第二类型的离子为P型离子。
各离子注入区中的第二类型的离子向衬底10的内部扩散，其中，每个离子注入区中的第二类型的离子可以沿Y方向扩散至衬底10的第一侧边和第二侧边，每个离子注入区中的第二类型的离子还可以沿X方向扩散，从而形成一个源极有源区20或者一个漏极有源区30。由于相邻离子注入区中的第二类型的离子沿X方向扩散的区域不会发生交叠，因此，基于多个离子注入区中的第二类型的离子，可以形成多个源极有源区20和多个漏极有源区30，如图6A和图6B所示。沿X方向，源极有源区20和漏极有源区30间隔排布，也就是说，任意相邻两个源极有源区20之间设置有一个漏极有源区30，任意相邻两个漏极有源区30之间设置有一个源极有源区20。
在衬底10靠近源极有源区20的一侧表面沉积多晶硅层，刻蚀掉多晶硅层中与所有漏极有源区30和所有源极有源区20对应的区域，保留所有相邻的源极有源区20和漏极有源区30之间的多晶硅层，这些多晶硅层即为多个栅极40，如图5和图6所示。在所有漏极有源区30和所有源极有源区20远离衬底10的一侧表面均沉积一层金属硅化物，如此，可以形成多个金属硅化物层，可以针对每个金属硅化物层进行刻蚀，且每个金属硅化物层的刻蚀区域沿Y方向排布，则在每个金属硅化物层可以形成多个沿Y方向排布的接触单元。其中，同一个漏极有源区30上设置的金属硅化物层为一个漏极接触区51，一个漏极接触区51包括多个沿Y方向排布的漏极接触单元511；同一个源极有源区20上设置的金属硅化物层为一个源极接触区52，每个源极接触区52包括多个沿Y方向排布的源极接触单元521。
漏极接触单元511可以降低漏极有源区30的接触损耗，源极接触单元521可以降低源极有源区20的接触损耗，即漏极接触单元511对应的漏极有源区30的电阻以及源极接触单元521对应的源极有源区20的电阻比较小。沿Y方向，相邻漏极接触单元511之间的区域对应的漏极有源区30，以及相邻源极接触单元521之间的区域对应的源极有源区20均具有较高的电阻，如此，可以将相邻漏极接触单元511之间的区域对应的漏极有源区30，以及相邻源极接触单元521之间的区域对应的源极有源区20理解为有源区的电阻。
沿X方向，同一源极接触区52中相邻的源极接触单元521之间的区域正对漏极接触单元511，且同一漏极接触区51中相邻的漏极接触单元511之间的区域正对源极接触单元521。如此，外部电流依次通过源极接触单元521、沟道区和有源区的电阻，流向最近的漏极接触单元511；或者，外部电流依次通过源极接触单元521、有源区的电阻和沟道区，流向最近的漏极接触单元511；或者，外部电流依次通过漏极接触单元511、沟道区和有源区的电阻，流向最近的源极接触单元521；亦或者，外部电流依次通过漏极接触单元511、有源区的电阻和沟道区，流向最近的源极接触单元521。
综上所述，在相邻漏极接触单元511之间的区域，以及相邻源极接触单元521之间的区域设置有电阻，即沿源极有源区20和漏极有源区30的延伸方向设置电阻。由于电阻的大小与电阻的长度有关，因此，通过调整相邻源极接触单元521之间的距离d1以及相邻漏极接触单元511之间的距离d2，可以改变晶体管100中的电阻的大小，如此，无需改变漏极有源区30的宽度。由于电阻的大小决定晶体管100的过流能力，因此，可以通过改变电阻的大小，来实现晶体管100不同等级的过流能力，即通过调整相邻源极接触单元521之间的距离d1以及相邻漏极接触单元511之间的距离d2，实现晶体管100不同等级的过流能力。
本申请实施例中，晶体管包括多个源极有源区和多个漏极有源区，均形成于衬底的内部且均沿第一方向排布，源极有源区和漏极有源区均沿第二方向延伸，源极有源区和漏极有源区间隔排布，第一方向与第二方向交叉；多个栅极，位于衬底靠近源极有源区的一侧表面沿第一方向排布，栅极沿第二方向延伸，栅极设置于相邻的源极有源区与漏极有源区之间；漏极接触区，位于漏极有源区远离衬底的一侧表面，漏极接触区包括多个漏极接触单元，且多个漏极接触单元沿第二方向排布；源极接触区，位于源极有源区远离衬底的一侧表面，源极接触区包括多个源极接触单元，且多个源极接触单元沿第二方向排布；相邻的源极接触单元之间的区域沿第一方向正对漏极接触单元，相邻的漏极接触单元之间的区域沿第一方向正对源极接触单元，相当于在相邻漏极接触单元之间的区域，以及相邻源极接触单元之间的区域设置电阻，即可以沿源极有源区和漏极有源区的延伸方向设置电阻，如此，无需改变漏极有源区的宽度，可以通过调整相邻源极接触单元之间的距离以及相邻漏极接触单元之间的距离，改变电阻的大小，从而实现晶体管不同等级的过流能力，即在不改变晶体管面积的前提下，可以灵活设置晶体管的过流能力。
一些实施例中，继续参见图5和图6所示，晶体管100还包括：漏极阻挡层71和源极阻挡层72。其中，沿第二方向，漏极阻挡层71设置于相邻的漏极接触单元511之间，源极阻挡层72设置于相邻的源极接触单元521之间。
漏极阻挡层71，用于阻止形成漏极接触单元511；源极阻挡层72，用于阻止形成源极接触单元521。
示例性的，在形成源极有源区20和漏极有源区30之后，在每个源极有源区20的一侧表面形成多个源极阻挡层72，每个源极有源区20上的多个源极阻挡层72沿Y方向排布，在每个漏极有源区30的一侧表面形成多个漏极阻挡层71，每个漏极有源区30上多个漏极阻挡层71也沿Y方向排布。源极阻挡层72可以避免金属离子与源极阻挡层72覆盖的源极有源区20发生化学反应，漏极阻挡层71可以避免金属离子与漏极阻挡层71覆盖的漏极有源区30发生化学反应，如此，可以避免在源极阻挡层72远离衬底10一侧形成源极接触单元521，可以避免在漏极阻挡层71远离衬底10一侧形成漏极接触单元511。
综上所述，未被源极阻挡层72覆盖的源极有源区20可以与金属离子发生化学反应，从而可以在未被源极阻挡层72覆盖的源极有源区20的表面形成源极接触单元521，未被漏极阻挡层71覆盖的漏极有源区30可以与金属离子发生化学反应，从而可以在未被漏极阻挡层71覆盖的漏极有源区30的表面形成漏极接触单元511。可以理解的是，漏极阻挡层71沿Y方向的长度即为相邻漏极接触单元511之间的距离d2，源极阻挡层72沿Y方向的长度相邻源极接触单元521之间的距离d1，即漏极阻挡层71沿Y方向的长度d2以及源极阻挡层72沿Y方向的长度d1决定了有源区的电阻的大小，据此，通过调整漏极阻挡层71的掩膜版沿Y方向的长度和源极阻挡层72的掩膜版沿Y方向的长度，可以调整有源区的电阻的大小。
本申请实施例中，晶体管器件包括：漏极阻挡层和源极阻挡层，沿第二方向，漏极阻挡层设置于相邻的漏极接触单元之间，源极阻挡层设置于相邻的源极接触单元之间，通过漏极阻挡层能够阻止形成漏极接触单元，源极阻挡层能够阻止形成漏极接触单元，如此，通过调整漏极阻挡层掩膜版和源极阻挡层掩膜版沿第二方向的长度，可以灵活设置晶体管的过流能力，无需另外设计的漏极接触区掩膜版和源极接触区掩膜版，能够简化晶体管版图的设计效率。
一些实施例中，继续参见图5，漏极阻挡层71沿第一方向的第一投影覆盖源极接触单元521沿第一方向的第二投影的全部，且第一投影和第二投影不重合；源极阻挡层72沿第一方向的第三投影覆盖漏极接触单元511沿第一方向的第四投影的全部，且第三投影和第四投影不重合。
示例性的，漏极阻挡层71沿第X方向的投影为第一投影S1，源极接触单元521沿第X方向的投影为第二投影S2，第一投影S1完全覆盖第二投影S2，且第一投影S1和第二投影S2不重合。例如，漏极阻挡层沿71沿Y方向的长度d2大于源极接触单元521沿Y方向的长度d4，如图5所示，即第一投影S1沿Y方向的长度为d2，第二投影S2沿Y方向的长度为d4，即第一投影S1完全覆盖第二投影S2且不与第二投影S2重合。若外部电流从源极接触单元521流入沟道区，由于第一投影S1完全覆盖第二投影S2且不与第二投影S2不重合，因此，沟道区流出的电流可以进入漏极阻挡层71对应的漏极有源区30，即电流可以通过电阻流向最近的漏极接触单元511，避免漏极有源区30的电阻发生短路。
源极阻挡层72沿第X方向的投影为第三投影S3，漏极接触单元511沿第X方向的投影为第四投影S4，第三投影S3完全覆盖第四投影S4，且第三投影S3和第四投影S4不重合。例如，源极阻挡层72沿Y方向的长度d1大于漏极接触单元511沿Y方向的长度d3，如图5所示，即第三投影S3沿Y方向的长度为d2，第四投影S4沿Y方向的长度为d3，即第三投影S3完全覆盖第四投影S4且不与第四投影S4重合。若外部电流从漏极接触单元511流入沟道区，由于第三投影S3完全覆盖第四投影S4且不与第四投影S4重合，因此，沟道区流出的电流可以进入源极阻挡层72对应的源极有源区20，即电流可以通过电阻流向最近的源极接触单元521，避免源极有源区20的电阻发生短路。
本申请实施例中，通过漏极阻挡层沿第一方向的第一投影覆盖源极接触单元沿第一方向的第二投影的全部，且第一投影与第二投影不重合；源极阻挡层沿第一方向的第三投影覆盖漏极接触单元沿第一方向的第四投影的全部，且第三投影与第四投影不重合，可以避免出现晶体管内有源区的电阻短路的情况，使得晶体管可以正常工作。
一些实施例中，继续参见图5和图6，晶体管100还包括：过孔60，其中，过孔60位于漏极接触单元511和源极接触单元521远离衬底10的一侧表面。
示例性的，过孔60是由金属材料制备形成的，例如，由钨、钼、铜和钴中的一种或多种制备形成。在形成漏极接触单元511和源极接触单元521之后，在每个漏极接触单元511远离衬底10的一侧表面设置一个过孔60，在每个源极接触单元521远离衬底10的一侧表面也设置一个过孔60，如图5所示。基于过孔60可以导通外部电流与漏极接触单元511，导通外部电流与漏极接触单元511源极接触单元521，即导通外部电流与漏极有源区30，以及外部外部电流与源极有源区20。
在其他实施方式中，可以在每个漏极接触单元511远离衬底10的一侧表面设置两个过孔60，且这两个过孔60沿Y方向排布，可以在每个源极接触单元521远离衬底10的一侧表面也设置两个过孔60，且这两个过孔60也沿Y方向排布，如图7所示，图7为本申请实施例提供的另一种晶体管的结构示意图。或者，可以在每个漏极接触单元511远离衬底10的一侧表面设置两个以上的过孔60，且这两个以上的过孔沿Y方向排布；在每个源极接触单元521远离衬底10的一侧表面也设置两个以上的过孔60，且这两个以上的过孔沿Y方向排布。
需要说明的是，本申请实施例对每个源极接触单元521远离衬底10的一侧表面设置的过孔60的数量，以及每个漏极接触单元511远离衬底10的一侧表面设置的过孔60的数量不作具体限制。
在一些实施例中，继续参见图5、图6和图7所示，晶体管100还包括：栅极接触区53，栅极接触区53位于栅极40远离衬底10的一侧表面，栅极接触区53沿第二方向延伸。
示例性的，在每个栅极40远离衬底10的一侧表面均沉积一个金属硅化物层，即在每个栅极40远离衬底10的一侧表面均形成一个栅极接触区53，如此，可以形成多个栅极接触区53，多个栅极接触区53沿X方向排布，且每个栅极接触区53沿Y方向延伸，栅极接触区53可以降低栅极40的接触损耗。
在一些实施例中，源极接触区52、漏极接触区51和栅极接触区53同层设置。
示例性的，在形成源极有源区20、漏极有源区30和栅极40之后，基于同一工艺流程，在源极有源区20、漏极有源区30和栅极40的表面，由金属硅化物制备形成金属硅化物层，其中，金属硅化物层中与源极有源区20对应的区域为源极接触区52，与漏极有源区30对应的区域为漏极接触区51，与栅极40对应的区域为栅极接触区53。如此，基于同一工艺流程可以同时形成源极接触区52、漏极接触区51和栅极接触区53，无需分别设置掩膜版，能够简化晶体管100的工艺流程。
本申请实施例中，通过源极接触区、漏极接触区和栅极接触区同层设置，无需针对源极接触区、漏极接触区和栅极接触区分别设置掩膜版，能够简化晶体管的工艺流程。
本申请实施例还提供了一种半导体器件，包括上述任一实施例提供的晶体管100。
本申请实施例提供的半导体器件包括上述任一实施例提供的晶体管100，具有上述实施例中晶体管100的有益效果，这里不再赘述。
以上公开的仅为本申请的具体实施例，但是，本申请实施例并非局限于此，任何本领域的技术人员能思之的变化都应落入本申请的保护范围。
本申请描述的“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了装置若干的单元权利要求中，这些装置中的若干个单元可以是通过同一个硬件项来具体体现。第一、第二、以及第三等的使用不表示任何顺序，可将这些单词解释为名称。上述实施例中的步骤，除有特殊说明外，不应理解为对执行顺序的限定。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种晶体管，其特征在于，包括：
多个源极有源区和多个漏极有源区；均形成于衬底的内部且均沿第一方向排布，所述源极有源区和所述漏极有源区均沿第二方向延伸，所述源极有源区和所述漏极有源区间隔排布，所述第一方向与所述第二方向交叉；
多个栅极；位于所述衬底靠近所述源极有源区的一侧表面，且沿所述第一方向排布，所述栅极沿所述第二方向延伸，所述栅极设置于相邻的所述源极有源区与所述漏极有源区之间；
漏极接触区；位于所述漏极有源区远离所述衬底的一侧表面，所述漏极接触区包括多个漏极接触单元，且多个所述漏极接触单元沿所述第二方向排布；
源极接触区；位于所述源极有源区远离所述衬底的一侧表面，所述源极接触区包括多个源极接触单元，且多个所述源极接触单元沿所述第二方向排布；
相邻的所述源极接触单元之间的区域沿所述第一方向正对所述漏极接触单元，相邻的所述漏极接触单元之间的区域沿所述第一方向正对所述源极接触单元。
2.根据权利要求1所述的晶体管，其特征在于，还包括：漏极阻挡层和源极阻挡层；
沿所述第二方向，所述漏极阻挡层设置于相邻的所述漏极接触单元之间，所述源极阻挡层设置于相邻的所述源极接触单元之间；
所述漏极阻挡层，用于阻止形成所述漏极接触单元；
所述源极阻挡层，用于阻止形成所述漏极接触单元。
3.根据权利要求2所述的晶体管，其特征在于，所述漏极阻挡层沿所述第一方向的第一投影覆盖所述源极接触单元沿所述第一方向的第二投影的全部，且所述第一投影与所述第二投影不重合；所述源极阻挡层沿所述第一方向的第三投影覆盖所述漏极接触单元沿所述第一方向的第四投影的全部，且所述第三投影与所述第四投影不重合。
4.根据权利要求3所述的晶体管，其特征在于，所述源极阻挡层沿所述第二方向的长度大于所述漏极接触单元沿所述第二方向的长度，且所述漏极阻挡层沿所述第二方向的长度大于所述源极接触单元沿所述第二方向的长度。
5.根据权利要求1-3任一项所述的晶体管，其特征在于，还包括：过孔，所述过孔位于所述漏极接触单元和所述源极接触单元远离所述衬底的一侧表面。
6.根据权利要求5所述的晶体管，其特征在于，每个所述漏极接触单元远离所述衬底的一侧表面设置有至少一个所述过孔，每个所述源极接触单元远离所述衬底的一侧表面设置至少一个所述过孔。
7.根据权利要求1-3任一项所述的晶体管，其特征在于，还包括：栅极接触区，所述栅极接触区位于所述栅极远离所述衬底的一侧表面，所述栅极接触区沿所述第二方向延伸。
8.根据权利要求7所述的晶体管，其特征在于，所述源极接触区、所述漏极接触区和所述栅极接触区同层设置。
9.根据权利要求8所述的晶体管，其特征在于，所述源极接触区、所述漏极接触区和所述栅极接触区均是由金属硅化物形成的。
10.一种半导体器件，其特征在于，包括权利要求1-9任一项所述的晶体管。
CN202310114447.0A 2023-02-15 2023-02-15 一种晶体管和半导体器件 Pending CN116053301A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310114447.0A CN116053301A (zh) 2023-02-15 2023-02-15 一种晶体管和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310114447.0A CN116053301A (zh) 2023-02-15 2023-02-15 一种晶体管和半导体器件

Publications (1)

Publication Number Publication Date
CN116053301A true CN116053301A (zh) 2023-05-02

Family

ID=86131324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310114447.0A Pending CN116053301A (zh) 2023-02-15 2023-02-15 一种晶体管和半导体器件

Country Status (1)

Country Link
CN (1) CN116053301A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666362A (zh) * 2023-07-28 2023-08-29 合肥晶合集成电路股份有限公司 半导体测试结构及其测试方法、半导体结构
CN118398603A (zh) * 2024-06-25 2024-07-26 杭州积海半导体有限公司 Mos晶体管的测试结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666362A (zh) * 2023-07-28 2023-08-29 合肥晶合集成电路股份有限公司 半导体测试结构及其测试方法、半导体结构
CN116666362B (zh) * 2023-07-28 2023-12-05 合肥晶合集成电路股份有限公司 半导体测试结构及其测试方法、半导体结构
CN118398603A (zh) * 2024-06-25 2024-07-26 杭州积海半导体有限公司 Mos晶体管的测试结构

Similar Documents

Publication Publication Date Title
CN116053301A (zh) 一种晶体管和半导体器件
US6884683B2 (en) Trench DMOS transistor having a zener diode for protection from electro-static discharge
US8729642B2 (en) Semiconductor device comprising a gate electrode having an opening
JP2004528719A5 (zh)
US7939897B2 (en) Method of forming a low resistance semiconductor contact and structure therefor
US20190088780A1 (en) Demos transistor and method of manufacturing the same
US8415211B2 (en) Semiconductor device, method of fabricating the same, and patterning mask utilizied by the method
US7227223B2 (en) Power MOS transistor having trench gate
US8598659B2 (en) Single finger gate transistor
CN108511341B (zh) 屏蔽栅沟槽功率器件及其制造方法
US7585733B2 (en) Method of manufacturing semiconductor device having multiple gate insulation films
US6329250B1 (en) Method of manufacturing semiconductor memory device
US8324669B2 (en) Process for manufacturing a MOS device with intercell ion implant confined to the gate electrode region
CN112447592A (zh) 形成半导体器件的结构和方法
CN111223931B (zh) 沟槽mosfet及其制造方法
US7601599B2 (en) Semiconductor device and method for manufacturing the same
US9941284B2 (en) Semiconductor device
US7396722B2 (en) Memory device with reduced cell area
JPH0410473A (ja) Ｍｉｓ型電界効果トランジスタを有する半導体装置
JPH0410474A (ja) Ｍｉｓ型電界効果トランジスタを有する半導体装置
US6445031B1 (en) Byte-switch structure for EEPROM memories
CN218849487U (zh) 一种薄膜电阻器、半导体器件和芯片
US11552164B2 (en) Semiconductor device and manufacturing method therefor
EP0987763A1 (en) Diode connected transistor and related process of fabrication
US12100752B2 (en) Memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination