CN116028388A - 高速缓存方法、装置、电子设备、存储介质和程序产品 - Google Patents

高速缓存方法、装置、电子设备、存储介质和程序产品 Download PDF

Info

Publication number
CN116028388A
CN116028388A CN202310077287.7A CN202310077287A CN116028388A CN 116028388 A CN116028388 A CN 116028388A CN 202310077287 A CN202310077287 A CN 202310077287A CN 116028388 A CN116028388 A CN 116028388A
Authority
CN
China
Prior art keywords
target data
memory
memory banks
banks
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310077287.7A
Other languages
English (en)
Other versions
CN116028388B (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moore Threads Technology Co Ltd
Original Assignee
Moore Threads Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moore Threads Technology Co Ltd filed Critical Moore Threads Technology Co Ltd
Priority to CN202310077287.7A priority Critical patent/CN116028388B/zh
Publication of CN116028388A publication Critical patent/CN116028388A/zh
Application granted granted Critical
Publication of CN116028388B publication Critical patent/CN116028388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本公开涉及一种高速缓存方法、装置、电子设备、存储介质和程序产品。所述方法包括：基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问；响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作。

Description

高速缓存方法、装置、电子设备、存储介质和程序产品
技术领域
本公开涉及计算机技术领域，尤其涉及一种高速缓存方法、装置、电子设备、存储介质和程序产品。
背景技术
相关技术中，多线程的处理器架构通常可以调度并行读写操作，包括对被分成多个存储体(bank)的高速缓存(cache)的访问。其中，在被分成多个存储体的高速缓存中，每个存储体可以独立地支持读写操作，因此处理器可以在单个周期内实现多个数据读写操作。
在靠近处理器的多存储体高速缓存中，VIVT(Virtual Index Virtual Tag，虚拟索引虚拟标记)或者VIPT(Virtual Index Physical Tag，虚拟索引物理标记)通过在请求者查找高速缓存时消除或者并行TLB(Translation Look-aside Buffer，旁路转换缓冲)以减少高速缓存命中访问时间。
发明内容
本公开提供了一种高速缓存技术方案。
根据本公开的一方面，提供了一种高速缓存方法，包括：
基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问；
响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作。
通过基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问，并响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作，由此每个存储体只需要分别连接至一个存储器通道，而无需分别连接至各个存储器通道，从而能够降低互联设计的复杂性和尺寸，并能够降低高速缓存的功耗，提高处理器的数据通路的性能。并且，本公开实施例按物理地址划分的存储体，在写入数据前会经由MMU或TLB查找物理地址，从而不会产生别名的问题。
在一种可能的实现方式中，所述基于物理地址，将缓存空间划分为多个存储体，包括：
基于物理地址，将共享缓存的缓存空间划分为多个存储体。
在该实现方式中，通过基于物理地址，将共享缓存的缓存空间划分为多个存储体，由此能够支持多个请求者同时访问共享缓存的不同存储体，从而能够提高共享缓存的访问效率。
在一种可能的实现方式中，所述响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作，包括：
响应于数据查询请求，获取所述数据查询请求所请求的目标数据的标识信息；
根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作。
在该实现方式中，通过响应于数据查询请求，获取所述数据查询请求所请求的目标数据的标识信息，并根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作，由此能够基于目标数据的标识信息进行准确的缓存读写操作。
在一种可能的实现方式中，所述根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作，包括：
响应于根据所述目标数据的标识信息，确定所述多个存储体中存在所述目标数据，从所述多个存储体中获取所述目标数据，并返回所述目标数据。
在该实现方式中，通过响应于根据所述目标数据的标识信息，确定所述多个存储体中存在所述目标数据，从所述多个存储体中获取所述目标数据，并返回所述目标数据，由此能够实现从存储体中读取缓存数据。
在一种可能的实现方式中，所述从所述多个存储体中获取所述目标数据，包括：
确定所述目标数据所在的第一目标存储体的标识信息；
根据所述第一目标存储体的标识信息，从所述第一目标存储体获取所述目标数据。
在该实现方式中，通过确定所述目标数据所在的第一目标存储体的标识信息，并根据所述第一目标存储体的标识信息，从所述第一目标存储体获取所述目标数据，由此能够实现从存储体中读取缓存数据。
在一种可能的实现方式中，所述根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作，包括：
响应于根据所述目标数据的标识信息，确定所述多个存储体中不存在所述目标数据，从内存或外存中获取所述目标数据，将所述目标数据写入所述多个存储体中的一个存储体中，并返回所述目标数据。
在该实现方式中，通过响应于根据所述目标数据的标识信息，确定所述多个存储体中不存在所述目标数据，从内存或外存中获取所述目标数据，将所述目标数据写入所述多个存储体中的一个存储体中，并返回所述目标数据，由此能够实现将数据写入存储体以及从存储体读取缓存数据。
在一种可能的实现方式中所述将所述目标数据写入所述多个存储体中的一个存储体中，包括：
通过哈希算法，确定所述多个存储体中的第二目标存储体；
将所述目标数据写入所述第二目标存储体中。
在该实现方式中，通过哈希算法，确定所述多个存储体中的第二目标存储体，并将所述目标数据写入所述第二目标存储体中，由此能够使各个存储体的负载均衡。
根据本公开的一方面，提供了一种高速缓存装置，包括：
划分模块，用于基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问；
读写模块，用于响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作。
在一种可能的实现方式中，所述划分模块用于：
基于物理地址，将共享缓存的缓存空间划分为多个存储体。
在一种可能的实现方式中，所述读写模块用于：
响应于数据查询请求，获取所述数据查询请求所请求的目标数据的标识信息；
根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作。
在一种可能的实现方式中，所述读写模块用于：
响应于根据所述目标数据的标识信息，确定所述多个存储体中存在所述目标数据，从所述多个存储体中获取所述目标数据，并返回所述目标数据。
在一种可能的实现方式中，所述读写模块用于：
确定所述目标数据所在的第一目标存储体的标识信息；
根据所述第一目标存储体的标识信息，从所述第一目标存储体获取所述目标数据。
在一种可能的实现方式中，所述读写模块用于：
响应于根据所述目标数据的标识信息，确定所述多个存储体中不存在所述目标数据，从内存或外存中获取所述目标数据，将所述目标数据写入所述多个存储体中的一个存储体中，并返回所述目标数据。
在一种可能的实现方式中，所述读写模块用于：
通过哈希算法，确定所述多个存储体中的第二目标存储体；
将所述目标数据写入所述第二目标存储体中。
根据本公开的一方面，提供了一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
根据本公开的一方面，提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
在本公开实施例中，通过基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问，并响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作，由此每个存储体只需要分别连接至一个存储器通道，而无需分别连接至各个存储器通道，从而能够降低互联设计的复杂性和尺寸，并能够降低高速缓存的功耗，提高处理器的数据通路的性能。并且，本公开实施例按物理地址划分的存储体，在写入数据前会经由MMU或TLB查找物理地址，从而不会产生别名的问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出本公开实施例提供的高速缓存方法的流程图。
图2示出本公开实施例提供的VIPB高速缓存的结构的示意图。
图3示出本公开实施例提供的高速缓存装置的框图。
图4示出本公开实施例提供的电子设备1900的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
相关技术中，由于高速缓存使用虚拟地址进行索引，且为了覆盖整个缓存空间而不别名(aliase)，通常基于虚拟地址来划分存储体。这种高速缓存结构可以称为VIVB(Virtual-Indexing-Virtual-Banking，虚拟索引虚拟存储体)高速缓存，其可以采用虚拟标记或物理标记。其中，VB表示基于虚拟地址划分存储体。
在多存储体(bank)的高速缓存(cache)中，每个存储体通常具有专用总线接口，且每个存储体的专用总线接口分别连接到互联(interconnect)，以在高速缓存未命中的情况下访问存储器(例如内存或外存)。其中，互联也可以称为片上互联(Network on Chip)。互联可以表示芯片上的通信系统，主要负责各个模块之间的请求传递。
在基于虚拟地址划分存储体的高速缓存中，在存储体的输出处，地址仍然是虚拟的，并且在将存储请求发送到互联以进行路由之前必须完成TLB转换。其中，经过TLB转换后的地址空间将可能扩散至整个缓存空间，因此，在基于虚拟地址划分存储体的高速缓存中，必须将每个存储体分别连接至所有存储器通道。并且，在大多数情况下，将存在多个存储器通道。将每个存储体分别连接至各个存储器通道将导致较高的互联成本，并且将导致功耗增加，以及损害处理器的数据通路(data path)的性能。
为了解决类似上文所述的技术问题，本公开实施例提供了一种高速缓存方法，通过基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问，并响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作，由此每个存储体只需要分别连接至一个存储器通道，而无需分别连接至各个存储器通道，从而能够降低互联设计的复杂性和尺寸，并能够降低高速缓存的功耗，提高处理器的数据通路的性能。并且，本公开实施例按物理地址划分的存储体，在写入数据前会经由MMU(Memory ManagementUnit，内存管理单元)或TLB(Translation Look-aside Buffer，旁路转换缓冲)查找物理地址，从而不会产生别名的问题。
下面结合附图对本公开实施例提供的高速缓存方法进行详细的说明。
图1示出本公开实施例提供的高速缓存方法的流程图。在一种可能的实现方式中，所述高速缓存方法的执行主体可以是高速缓存装置，例如，所述高速缓存方法可以由终端设备或服务器或其它电子设备执行。其中，终端设备可以是用户设备(User Equipment，UE)、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理(Personal DigitalAssistant，PDA)、手持设备、计算设备、车载设备或者可穿戴设备等。在一些可能的实现方式中，所述高速缓存方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。如图1所示，所述高速缓存方法包括步骤S11至步骤S12。
在步骤S11中，基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问。
在步骤S12中，响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作。
本公开实施例提供了一种新的高速缓存结构，所述高速缓存结构基于物理地址划分存储体(bank)。其中，存储体是对缓存空间的一种逻辑划分。对缓存空间划分得到的多个存储体能够支持并行访问，从而能够提高对缓存空间的读写效率。
在一种可能的实现方式中，对缓存空间划分得到的存储体的数量可以为2的次方。例如，存储体的数量可以为4、8或者16等。
当然，本领域技术人员可以根据实际应用场景需求灵活设置存储体的数量，在此不做限定
在本公开实施例中，可以基于虚拟地址进行索引，即，可以保持基于虚拟地址查找高速缓存的功能，因此，本公开实施例提供的缓存的实现方式可以称为VIPB(Virtual-Indexing-Physical-Banking，虚拟索引物理存储体)，即，本公开实施例提供的高速缓存结构可以称为VIPB高速缓存。其中，PB表示基于物理地址划分存储体。
在一种可能的实现方式中，所述基于物理地址，将缓存空间划分为多个存储体，包括：基于物理地址，将共享缓存的缓存空间划分为多个存储体。
在该实现方式中，共享缓存可以指片上互联的上一级缓存，即片上互联上游的缓存。在一些高速缓存系统中，共享缓存可以是L2(Level 2，二级)缓存；在另一些高速缓存系统中，共享缓存可以为L3(Level 3，三级)缓存；等等。
在该实现方式中，通过基于物理地址，将共享缓存的缓存空间划分为多个存储体，由此能够支持多个请求者(requester)同时访问共享缓存的不同存储体，从而能够提高共享缓存的访问效率。
在本公开实施例中，可以基于共享目录(shared directory)判断数据查询请求是否命中。即，可以基于共享目录判断所述多个存储体中是否存在数据查询请求所请求的目标数据。并且，在命中的情况下(即，在所述多个存储体中的任一存储体中存在所述目标数据的情况下)，可以从共享目录获取目标数据所在的存储体的标识信息。
在一种可能的实现方式中，共享目录可以设置在高速缓存控制器(CacheController)中。
在一种可能的实现方式中，所述响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作，包括：响应于数据查询请求，获取所述数据查询请求所请求的目标数据的标识信息；根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作。
在该实现方式中，目标数据可以表示数据查询请求所请求的数据。目标数据的标识信息可以是能够用于唯一标识目标数据的任意信息。在该实现方式中，数据查询请求可以携带目标数据的标识信息，因此，可以从数据查询请求中获取目标数据的标识信息。
在该实现方式中，通过响应于数据查询请求，获取所述数据查询请求所请求的目标数据的标识信息，并根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作，由此能够基于目标数据的标识信息进行准确的缓存读写操作。
作为该实现方式的一个示例，所述根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作，包括：响应于根据所述目标数据的标识信息，确定所述多个存储体中存在所述目标数据，从所述多个存储体中获取所述目标数据，并返回所述目标数据。
在该示例中，在数据查询请求命中的情况下(即，在所述多个存储体中的任一存储体中存在所述目标数据的情况下)，可以从存储体中获取目标数据，并向请求者返回目标数据。
在该示例中，通过响应于根据所述目标数据的标识信息，确定所述多个存储体中存在所述目标数据，从所述多个存储体中获取所述目标数据，并返回所述目标数据，由此能够实现从存储体中读取缓存数据。
在一个示例中，所述从所述多个存储体中获取所述目标数据，包括：确定所述目标数据所在的第一目标存储体的标识信息；根据所述第一目标存储体的标识信息，从所述第一目标存储体获取所述目标数据。
其中，存储体的标识信息可以是能够用于唯一标识存储体的任意信息。例如，存储体的标识信息可以是存储体的编号等，在此不做限定。第一目标存储体可以表示目标数据所在的存储体。
在该示例中，可以根据目标数据的标识信息，确定目标数据所在的第一目标存储体的标识信息，从而根据第一目标存储体的标识信息，从第一目标存储体中获取目标数据。
在该示例中，通过确定所述目标数据所在的第一目标存储体的标识信息，并根据所述第一目标存储体的标识信息，从所述第一目标存储体获取所述目标数据，由此能够实现从存储体中读取缓存数据。
作为该实现方式的另一个示例，所述根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作，包括：响应于根据所述目标数据的标识信息，确定所述多个存储体中不存在所述目标数据，从内存或外存中获取所述目标数据，将所述目标数据写入所述多个存储体中的一个存储体中，并返回所述目标数据。
在该示例中，在数据查询请求未命中的情况下(即，在所述多个存储体的各个存储体中均不存在所述目标数据的情况下)，可以将数据查询请求路由至MMU(MemoryManagement Unit，内存管理单元)进行物理地址的查找，以从内存或外存中获取所述目标数据。
在将目标数据写入所述多个存储体中的一个存储体中之后，目标数据可以通过该存储体的专用总线接口发出，以返回目标数据至请求者。
在该示例中，通过响应于根据所述目标数据的标识信息，确定所述多个存储体中不存在所述目标数据，从内存或外存中获取所述目标数据，将所述目标数据写入所述多个存储体中的一个存储体中，并返回所述目标数据，由此能够实现将数据写入存储体以及从存储体读取缓存数据。
在一个示例中，所述将所述目标数据写入所述多个存储体中的一个存储体中，包括：通过哈希算法，确定所述多个存储体中的第二目标存储体；将所述目标数据写入所述第二目标存储体中。
在该示例中，第二目标存储体可以表示用于存储目标数据的存储体。
在该示例中，在将目标数据写入第二目标存储体中之后，可以将目标数据存储在第二目标存储体中的信息，转发至共享目录，以供后续基于共享目录进行高速缓存查找。
在该示例中，通过哈希算法，确定所述多个存储体中的第二目标存储体，并将所述目标数据写入所述第二目标存储体中，由此能够使各个存储体的负载均衡。
在另一个示例中，所述将所述目标数据写入所述多个存储体中的一个存储体中，包括：从所述多个存储体中，随机确定第二目标存储体；将所述目标数据写入所述第二目标存储体中。
下面通过一个具体的应用场景说明本公开实施例提供的高速缓存方法。图2示出本公开实施例提供的VIPB高速缓存的结构的示意图。
在图2所示的示例中，基于物理地址，将共享缓存的缓存空间划分为N个存储体，分别为存储体0至存储体N-1。N个存储体允许并行访问。每个存储体分别具有专用的总线接口，分别为总线接口0至总线接口N-1。N个总线接口分别连接至高速缓存控制器。
高速缓存控制器包括共享目录。高速缓存控制器可以响应于数据查询请求，基于共享目录判断数据查询请求是否命中(即，判断N个存储体中是否存在数据查询请求所请求的目标数据)。若数据查询请求命中(即，N个存储体中的任一存储体中存在目标数据)，则可以基于共享目录确定目标数据所在的第一目标存储体的编号，并通过交叉开关(Xbar)根据第一目标存储体的编号，从第一目标存储体获取目标数据。
若数据查询请求未命中(即，N个存储体中均不存在目标数据)，则可以通过交叉开关将数据查询请求路由至MMU进行物理地址的查找，以从内存或外存中获取所述目标数据。并且，可以通过哈希算法，确定N个存储体中的第二目标存储体，并将目标数据写入第二目标存储体中。在将目标数据写入第二目标存储体中之后，目标数据可以通过第二目标存储体对应的总线接口发出，以返回目标数据至请求者。
图2示出了M个请求(即数据查询请求)的情况。其中，M个请求包括请求0至请求M-1。对于M个请求中的任一请求，可以分别采用上述方法进行处理。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了高速缓存装置、电子设备、计算机可读存储介质、计算机程序产品，上述均可用来实现本公开提供的任一种高速缓存方法，相应技术方案和技术效果可参见方法部分的相应记载，不再赘述。
图3示出本公开实施例提供的高速缓存装置的框图。如图3所示，所述高速缓存装置包括：
划分模块31，用于基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问；
读写模块32，用于响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作。
在一种可能的实现方式中，所述划分模块31用于：
基于物理地址，将共享缓存的缓存空间划分为多个存储体。
在一种可能的实现方式中，所述读写模块32用于：
响应于数据查询请求，获取所述数据查询请求所请求的目标数据的标识信息；
根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作。
在一种可能的实现方式中，所述读写模块32用于：
响应于根据所述目标数据的标识信息，确定所述多个存储体中存在所述目标数据，从所述多个存储体中获取所述目标数据，并返回所述目标数据。
在一种可能的实现方式中，所述读写模块32用于：
确定所述目标数据所在的第一目标存储体的标识信息；
根据所述第一目标存储体的标识信息，从所述第一目标存储体获取所述目标数据。
在一种可能的实现方式中，所述读写模块32用于：
响应于根据所述目标数据的标识信息，确定所述多个存储体中不存在所述目标数据，从内存或外存中获取所述目标数据，将所述目标数据写入所述多个存储体中的一个存储体中，并返回所述目标数据。
在一种可能的实现方式中，所述读写模块32用于：
通过哈希算法，确定所述多个存储体中的第二目标存储体；
将所述目标数据写入所述第二目标存储体中。
本公开实施例通过基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问，并响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作，由此每个存储体只需要分别连接至一个存储器通道，而无需分别连接至各个存储器通道，从而能够降低互联设计的复杂性和尺寸，并能够降低高速缓存的功耗，提高处理器的数据通路的性能。并且，本公开实施例按物理地址划分的存储体，在写入数据前会经由MMU或TLB查找物理地址，从而不会产生别名的问题。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现和技术效果可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。其中，所述计算机可读存储介质可以是非易失性计算机可读存储介质，或者可以是易失性计算机可读存储介质。
本公开实施例还提出一种计算机程序，包括计算机可读代码，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
本公开实施例还提供一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图4示出本公开实施例提供的电子设备1900的框图。例如，电子设备1900可以被提供为一终端或服务器。参照图4，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入/输出(I/O)接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统(Windows ServerTM)，苹果公司推出的基于图形用户界面操作系统(Mac OSXTM)，多用户多进程的计算机操作系统(UnixTM),自由和开放原代码的类Unix操作系统(LinuxTM)，开放原代码的类Unix操作系统(FreeBSDTM)或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
若本公开实施例的技术方案涉及个人信息，应用本公开实施例的技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本公开实施例的技术方案涉及敏感个人信息，应用本公开实施例的技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (11)

1.一种高速缓存方法，其特征在于，包括：
基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问；
响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作。
2.根据权利要求1所述的方法，其特征在于，所述基于物理地址，将缓存空间划分为多个存储体，包括：
基于物理地址，将共享缓存的缓存空间划分为多个存储体。
3.根据权利要求1或2所述的方法，其特征在于，所述响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作，包括：
响应于数据查询请求，获取所述数据查询请求所请求的目标数据的标识信息；
根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作。
4.根据权利要求3所述的方法，其特征在于，所述根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作，包括：
响应于根据所述目标数据的标识信息，确定所述多个存储体中存在所述目标数据，从所述多个存储体中获取所述目标数据，并返回所述目标数据。
5.根据权利要求4所述的方法，其特征在于，所述从所述多个存储体中获取所述目标数据，包括：
确定所述目标数据所在的第一目标存储体的标识信息；
根据所述第一目标存储体的标识信息，从所述第一目标存储体获取所述目标数据。
6.根据权利要求3所述的方法，其特征在于，所述根据所述目标数据的标识信息，对所述多个存储体中的至少之一进行读写操作，包括：
响应于根据所述目标数据的标识信息，确定所述多个存储体中不存在所述目标数据，从内存或外存中获取所述目标数据，将所述目标数据写入所述多个存储体中的一个存储体中，并返回所述目标数据。
7.根据权利要求6所述的方法，其特征在于，所述将所述目标数据写入所述多个存储体中的一个存储体中，包括：
通过哈希算法，确定所述多个存储体中的第二目标存储体；
将所述目标数据写入所述第二目标存储体中。
8.一种高速缓存装置，其特征在于，包括：
划分模块，用于基于物理地址，将缓存空间划分为多个存储体，其中，所述多个存储体允许并行访问；
读写模块，用于响应于数据查询请求，对所述多个存储体中的至少之一进行读写操作。
9.一种电子设备，其特征在于，包括：
一个或多个处理器；
用于存储可执行指令的存储器；
其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行权利要求1至7中任意一项所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至7中任意一项所述的方法。
11.一种计算机程序产品，其特征在于，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行权利要求1至7中任意一项所述的方法。
CN202310077287.7A 2023-01-17 2023-01-17 高速缓存方法、装置、电子设备、存储介质和程序产品 Active CN116028388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310077287.7A CN116028388B (zh) 2023-01-17 2023-01-17 高速缓存方法、装置、电子设备、存储介质和程序产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310077287.7A CN116028388B (zh) 2023-01-17 2023-01-17 高速缓存方法、装置、电子设备、存储介质和程序产品

Publications (2)

Publication Number Publication Date
CN116028388A true CN116028388A (zh) 2023-04-28
CN116028388B CN116028388B (zh) 2023-12-12

Family

ID=86072402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310077287.7A Active CN116028388B (zh) 2023-01-17 2023-01-17 高速缓存方法、装置、电子设备、存储介质和程序产品

Country Status (1)

Country Link
CN (1) CN116028388B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117472796A (zh) * 2023-12-06 2024-01-30 摩尔线程智能科技(北京)有限责任公司 总线模块的数据处理方法、装置、电子设备和存储介质

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050240733A1 (en) * 2004-04-22 2005-10-27 International Business Machines Corporation Apparatus and method for selecting instructions for execution based on bank prediction of a multi-bank cache
US20110320862A1 (en) * 2010-06-24 2011-12-29 International Business Machines Corporation Edram Macro Disablement in Cache Memory
CN102483720A (zh) * 2009-09-18 2012-05-30 国际商业机器公司 读写感知的高速缓存
CN104471555A (zh) * 2013-04-30 2015-03-25 联发科技（新加坡）私人有限公司 用于高速缓存系统的多级互联系统及多级互联方法
US20150186284A1 (en) * 2013-12-27 2015-07-02 Samsung Electronics Company, Ltd. Cache element processing for energy use reduction
CN105550126A (zh) * 2014-10-22 2016-05-04 三星电子株式会社 高速缓冲存储器系统和操作高速缓冲存储器系统的方法
CN109219805A (zh) * 2017-05-08 2019-01-15 华为技术有限公司 一种多核系统内存访问方法、相关装置、系统及存储介质
US20190018772A1 (en) * 2017-07-13 2019-01-17 International Business Machines Corporation Selective downstream cache processing for data access
CN109815163A (zh) * 2017-11-20 2019-05-28 三星电子株式会社 基于预测的高效高速缓存行处理的系统和方法
CN110520836A (zh) * 2017-02-03 2019-11-29 爱丁堡大学董事会 用于数据处理设备的分支目标缓冲器
CN111124945A (zh) * 2018-10-30 2020-05-08 伊姆西Ip控股有限责任公司 用于提供高速缓存服务的方法、设备和计算机程序产品
CN111124951A (zh) * 2018-10-31 2020-05-08 伊姆西Ip控股有限责任公司 管理数据访问的方法、设备和计算机程序产品
CN112486403A (zh) * 2019-09-12 2021-03-12 伊姆西Ip控股有限责任公司 管理存储对象的元数据的方法、装置和计算机程序产品
CN112685334A (zh) * 2020-12-21 2021-04-20 联想(北京)有限公司 一种分块缓存数据的方法、装置及存储介质
CN113597599A (zh) * 2019-03-18 2021-11-02 拉姆伯斯公司 具有高速缓存模式的dram部件的系统应用
CN114428790A (zh) * 2020-10-29 2022-05-03 深圳云天励飞技术股份有限公司 一种数据并发处理方法、装置、电子设备及存储介质
CN114450672A (zh) * 2020-11-06 2022-05-06 深圳市大疆创新科技有限公司 存储器的访问控制方法、装置和存储介质
CN114911724A (zh) * 2022-05-12 2022-08-16 合肥乾芯科技有限公司 一种基于多bank的cache预取技术的访存结构
CN115033184A (zh) * 2022-06-30 2022-09-09 上海阵量智能科技有限公司 访存处理装置、方法、处理器、芯片、板卡及电子设备
CN115048149A (zh) * 2022-05-23 2022-09-13 杨正 应用的缓存可伸缩处理方法、装置、设备及介质
CN115061972A (zh) * 2022-07-05 2022-09-16 摩尔线程智能科技(北京)有限责任公司 处理器、数据读写方法、装置和存储介质
CN115237602A (zh) * 2022-08-16 2022-10-25 摩尔线程智能科技(北京)有限责任公司 一种归一化ram及其分配方法
CN115357195A (zh) * 2022-08-31 2022-11-18 无锡江南计算技术研究所 一种支持分区并发访问的软硬件协同存储器组织方法及装置

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050240733A1 (en) * 2004-04-22 2005-10-27 International Business Machines Corporation Apparatus and method for selecting instructions for execution based on bank prediction of a multi-bank cache
CN102483720A (zh) * 2009-09-18 2012-05-30 国际商业机器公司 读写感知的高速缓存
US20110320862A1 (en) * 2010-06-24 2011-12-29 International Business Machines Corporation Edram Macro Disablement in Cache Memory
CN104471555A (zh) * 2013-04-30 2015-03-25 联发科技（新加坡）私人有限公司 用于高速缓存系统的多级互联系统及多级互联方法
US20150186284A1 (en) * 2013-12-27 2015-07-02 Samsung Electronics Company, Ltd. Cache element processing for energy use reduction
CN105550126A (zh) * 2014-10-22 2016-05-04 三星电子株式会社 高速缓冲存储器系统和操作高速缓冲存储器系统的方法
CN110520836A (zh) * 2017-02-03 2019-11-29 爱丁堡大学董事会 用于数据处理设备的分支目标缓冲器
CN109219805A (zh) * 2017-05-08 2019-01-15 华为技术有限公司 一种多核系统内存访问方法、相关装置、系统及存储介质
US20190018772A1 (en) * 2017-07-13 2019-01-17 International Business Machines Corporation Selective downstream cache processing for data access
CN109815163A (zh) * 2017-11-20 2019-05-28 三星电子株式会社 基于预测的高效高速缓存行处理的系统和方法
CN111124945A (zh) * 2018-10-30 2020-05-08 伊姆西Ip控股有限责任公司 用于提供高速缓存服务的方法、设备和计算机程序产品
CN111124951A (zh) * 2018-10-31 2020-05-08 伊姆西Ip控股有限责任公司 管理数据访问的方法、设备和计算机程序产品
CN113597599A (zh) * 2019-03-18 2021-11-02 拉姆伯斯公司 具有高速缓存模式的dram部件的系统应用
CN112486403A (zh) * 2019-09-12 2021-03-12 伊姆西Ip控股有限责任公司 管理存储对象的元数据的方法、装置和计算机程序产品
CN114428790A (zh) * 2020-10-29 2022-05-03 深圳云天励飞技术股份有限公司 一种数据并发处理方法、装置、电子设备及存储介质
CN114450672A (zh) * 2020-11-06 2022-05-06 深圳市大疆创新科技有限公司 存储器的访问控制方法、装置和存储介质
CN112685334A (zh) * 2020-12-21 2021-04-20 联想(北京)有限公司 一种分块缓存数据的方法、装置及存储介质
CN114911724A (zh) * 2022-05-12 2022-08-16 合肥乾芯科技有限公司 一种基于多bank的cache预取技术的访存结构
CN115048149A (zh) * 2022-05-23 2022-09-13 杨正 应用的缓存可伸缩处理方法、装置、设备及介质
CN115033184A (zh) * 2022-06-30 2022-09-09 上海阵量智能科技有限公司 访存处理装置、方法、处理器、芯片、板卡及电子设备
CN115061972A (zh) * 2022-07-05 2022-09-16 摩尔线程智能科技(北京)有限责任公司 处理器、数据读写方法、装置和存储介质
CN115237602A (zh) * 2022-08-16 2022-10-25 摩尔线程智能科技(北京)有限责任公司 一种归一化ram及其分配方法
CN115357195A (zh) * 2022-08-31 2022-11-18 无锡江南计算技术研究所 一种支持分区并发访问的软硬件协同存储器组织方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钟祺;王晶;王克义;: "面向多媒体SoC的存储体访存负载均衡划分方法", 计算机辅助设计与图形学学报, no. 03, pages 514 - 522 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117472796A (zh) * 2023-12-06 2024-01-30 摩尔线程智能科技(北京)有限责任公司 总线模块的数据处理方法、装置、电子设备和存储介质

Also Published As

Publication number Publication date
CN116028388B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
US11163828B2 (en) Building and querying hash tables on processors
US7516297B2 (en) Memory management
US8370575B2 (en) Optimized software cache lookup for SIMD architectures
CN109753231B (zh) 键值存储设备及操作其的方法
US8185692B2 (en) Unified cache structure that facilitates accessing translation table entries
US20110197031A1 (en) Update Handler For Multi-Channel Cache
JP2003067357A (ja) 不均一メモリ・アクセス（ｎｕｍａ）データ処理システムおよびその操作方法
US10915459B2 (en) Methods and systems for optimized translation of a virtual address having multiple virtual address portions using multiple translation lookaside buffer (TLB) arrays for variable page sizes
US11403222B2 (en) Cache structure using a logical directory
US10310759B2 (en) Use efficiency of platform memory resources through firmware managed I/O translation table paging
CN110235101A (zh) 可变转换后备缓冲器(tlb)编索引
US20170062025A1 (en) Memory system including plural memory devices forming plural ranks and memory controller accessing plural memory ranks and method of operating the memory system
CN116028388B (zh) 高速缓存方法、装置、电子设备、存储介质和程序产品
KR100895715B1 (ko) 메모리 관리 유닛, 메모리 관리 유닛을 포함하는 시스템 및어드레스 변환 방법
US11010307B2 (en) Cache management
CN116841623A (zh) 访存指令的调度方法、装置、电子设备和存储介质
CN117130663B (zh) 一种指令读取方法及l2指令缓存、电子设备和存储介质
EP3289466B1 (en) Technologies for scalable remotely accessible memory segments
US10691604B2 (en) Minimizing cache latencies using set predictors
CN116303126A (zh) 缓存、数据的处理方法及电子设备
US10140217B1 (en) Link consistency in a hierarchical TLB with concurrent table walks
CN116244216B (zh) 缓存控制方法、装置、缓存行结构、电子设备和存储介质
US20220292028A1 (en) Unified translation miss queue for multiple address translation modes
CN117130662A (zh) 一种指令读取方法及l2指令缓存、电子设备和存储介质
CN118312449A (zh) 内存管理单元及方法、芯片和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant