CN116013401A - 存储器调试方法、装置、设备及存储介质 - Google Patents
存储器调试方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN116013401A CN116013401A CN202310297143.2A CN202310297143A CN116013401A CN 116013401 A CN116013401 A CN 116013401A CN 202310297143 A CN202310297143 A CN 202310297143A CN 116013401 A CN116013401 A CN 116013401A
- Authority
- CN
- China
- Prior art keywords
- test
- random number
- memory
- bits
- obtaining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开提供一种存储器调试方法、装置、设备及存储介质,涉及半导体技术领域。该方法包括:以随机方式获得第一测试模式;按照所述第一测试模式对待调试存储器进行读写测试,获得第一测试结果;根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试。该方法提高了读写测试的输出信号眼图对内存情况的反映的真实程度,从而提高了对存储器信号质量评估的准确性。
Description
技术领域
本公开涉及半导体技术领域,具体而言,涉及一种存储器调试方法、装置、电子设备及可读存储介质。
背景技术
在将存储器产品投入实际应用之前,通常会对其进行调试。相关技术中在主板与内存的适配过程中,可通过调节相关参数,在不同参数条件下对内存进行读写测试,并将读写测试的输出信号绘制为眼图,在根据绘制的眼图评估内存输出信号的质量,从而对内存进行调试。因此,如何提高读写测试的输出信号眼图对内存情况的反映的真实程度成为亟待解决的问题。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解,因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种存储器调试方法、装置、电子设备及可读存储介质,至少在一定程度上提高读写测试的输出信号眼图对内存情况的反映的真实程度。
本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本公开的实践而习得。
根据本公开的一方面,提供一种存储器调试方法,包括:以随机方式获得第一测试模式;按照所述第一测试模式对待调试存储器进行读写测试,获得第一测试结果;根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试。
根据本公开的一实施例,以随机方式获得第一测试模式,包括:获得多个候选测试模式,所述多个候选测试模式由唯一的第一数字进行标识,各个候选测试模式对应的第一数字在第一范围内;生成第一随机数,所述第一随机数在所述第一范围内;获得与所述第一随机数对应的候选测试模式为所述第一测试模式。
根据本公开的一实施例,获得多个候选测试模式,包括:生成第二随机数,所述第二随机数为预设位数的二进制数;根据所述第二随机数获得所述多个候选测试模式。
根据本公开的一实施例,所述多个候选测试模式中各个候选测试模式为所述预设位数的二进制数;根据所述第二随机数获得所述多个候选测试模式,包括:将所述第二随机数插入初始候选测试模式数组,获得所述多个候选测试模式,其中,所述初始候选测试模式数组由多个初始候选测试模式预定顺序排列而成,所述多个初始候选测试模式中各个初始候选测试模式为所述预设位数的二进制数。
根据本公开的一实施例,所述方法还包括:获取第一时钟的第一时间戳值,所述第一时钟为64位时钟;获取所述第一时间戳值的下一时间戳值;将所述第一时间戳值的下一时间戳值与所述第一时间戳值进行异或运算,获得目标二进制数;生成第一随机数,包括:将所述目标二进制数中预设32位作为所述第一随机数;生成第二随机数,包括:将所述目标二进制数中与所述第一随机数对应的预设32位不同的32位作为所述第二随机数。
根据本公开的一实施例,将所述目标二进制数中预设32位作为所述第一随机数,包括:将所述目标二进制数中前32位作为所述第一随机数;将所述目标二进制数中与所述第一随机数对应的预设32位不同的32为作为所述第二随机数,包括:将所述目标二进制数中后32位作为所述第二随机数。
根据本公开的一实施例,所述方法还包括:生成全局唯一标识符;生成第一随机数,包括:将所述全局唯一标识符中预设64位作为所述第一随机数;生成第二随机数,包括:将所述全局唯一标识符中与所述第一随机数对应的预设64位不同的64位作为所述第二随机数。
根据本公开的一实施例,将所述全局唯一标识符中预设64位作为所述第一随机数,包括:将所述全局唯一标识符中前64位作为所述第一随机数;将所述全局唯一标识符中与所述第一随机数对应的预设64位不同的64位作为所述第二随机数,包括:将所述全局唯一标识符中后64位作为所述第二随机数。
根据本公开的一实施例,以随机方式获得第一测试模式,包括:生成第二随机数,所述第二随机数为预设位数的二进制数;根据所述第二随机数获得多个候选测试模式;按照预设方式从所述多个候选测试模式中确定一个候选测试模式为所述第一测试模式。
根据本公开的一实施例,所述方法还包括:对所述待调试存储器进行训练初始化操作;对所述待调试存储器进行训练,并在训练过程中获得所述多个候选测试模式。
根据本公开的一实施例,对所述待调试存储器进行训练初始化操作,包括:初始化参考电压值;根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试,包括:根据所述第一测试结果获得时序冗余信息;根据所述参考电压值和所述时序冗余信息获得所述第一眼图。
根据本公开的一实施例,所述待调试存储器包括多个区段,所述第一测试结果包括多个区段的测试结果;按照所述第一测试模式对待调试存储器进行读写测试,获得第一测试结果,包括:按照所述第一测试模式对待调试存储器分区段进行读写测试,获得所述多个区段的测试结果;根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试,包括:根据所述多个区段的测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试。
根据本公开的再一方面,提供一种存储器调试装置,包括:获得模块,用于以随机方式获得第一测试模式;测试模块,用于按照所述第一测试模式对待调试存储器进行读写测试,获得第一测试结果;调试模块,用于根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试。
根据本公开的再一方面,提供一种电子设备,包括:存储器、处理器及存储在所述存储器中并可在所述处理器中运行的可执行指令,所述处理器执行所述可执行指令时实现如上述任一种方法。
根据本公开的再一方面,提供一种计算机可读存储介质,其上存储有计算机可执行指令,所述可执行指令被处理器执行时实现如上述任一种方法。
本公开的实施例提供的存储器调试方法,通过以随机方式获得第一测试模式,按照第一测试模式对待调试存储器进行读写测试,获得第一测试结果,根据第一测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试,从而可提高读写测试的输出信号眼图对内存情况的反映的真实程度。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本公开。
附图说明
通过参照附图详细描述其示例实施例,本公开的上述和其它目标、特征及优点将变得更加显而易见。
图1示例性示出了一种将示波器波形累积显示为眼图的示意图。
图2示出本公开实施例中一种存储器调试方法的流程图。
图3示出了图2中所示的步骤S202在一实施例中的处理过程示意图。
图4是根据图3示出的一种以随机方式生成测试模式的方法示意图。
图5是根据图3示出的另一种以随机方式生成测试模式的方法示意图。
图6是根据图5示出的一种以随机方式生成测试模式的实现示意图。
图7是根据图3示出的另一种以随机方式生成测试模式的方法示意图。
图8是根据图7示出的一种以随机方式生成测试模式的方法示意图。
图9是根据图8示出的一种以随机方式生成测试模式的实现示意图。
图10示出了图2中所示的步骤S202在另一实施例中的处理过程示意图。
图11示出本公开实施例中另一种存储器调试方法的流程图。
图12是根据图2、图10和图11示出一种绘制眼图的实现框图。
图13是根据图6和图12示出一种以随机方式生成测试模式的实现框图。
图14是根据图9和图12示出另一种以随机方式生成测试模式的实现框图。
图15根据本公开实施例示出的随机模式与固定模式的眼图对比图。
图16示出本公开实施例中一种存储器调试装置的框图。
图17示出本公开实施例中另一种存储器调试装置的框图。
图18示出本公开实施例中一种电子设备的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本公开将更加全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解,并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而省略所述特定细节中的一个或更多,或者可以采用其它的方法、装置、步骤等。在其它情况下,不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。符号“/”一般表示前后关联对象是一种“或”的关系。
在本公开中,除非另有明确的规定和限定,“连接”等术语应做广义理解,例如,可以是电连接或可以互相通讯;可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
眼图实际上就是数字信号的一系列不同二进制码按一定的规律在示波器屏幕上累积后的显示。图1示例性示出了一种将示波器波形累积显示为眼图的示意图。如图1所示,利用示波器的余辉功能,将捕获的所有波形102按每三个比特分别地叠加累积,可形成了眼图,图1中104为其中“眼”的形状。对于同一内存使用不同的测试模式(pattern)进行测试,根据测试输出绘制得到的数字眼图形状也不同。
如上所述,相关技术中在对内存进行调试时,将读写测试的输出信号绘制为眼图,以评估内存输出信号质量。相关技术中采用固定的pattern进行读写测试,而由于不同的pattern对于内存的敏感度不同,对于不同的内存采用固定的pattern 可能会导致无法绘制出质量最差的眼图,即绘制的眼图不能反映各个内存的真实情况。
因此,本公开提供了一种存储器调试方法,通过以随机方式获得第一测试模式,按照第一测试模式对待调试存储器进行读写测试,获得第一测试结果,根据第一测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试,从而可提高读写测试的输出信号眼图对内存情况的反映的真实程度。
图2是根据一示例性实施例示出的一种存储器调试方法的流程图。参考图2,本公开实施例提供的方法20可以包括以下步骤S202至步骤S206。
在步骤S202中,以随机方式获得第一测试模式。
在一些实施例中,在存储器读写测试中,可以按照一定的测试模式进行测试,例如测试模式可以是由“0”和“1”构成的测试向量,测试时按照该测试向量对存储器进行写操作后进行读操作。测试模型的具体实施方式可参照图15。
在一些实施例中,以随机方式可以是首先获得随机数种子,然后按照随机数种子获得对应的第一测试模式,具体实施方式可参照图3。
在一些实施例中,以随机方式还可以是随机生成测试模式后,再生成随机数种子,然后按照随机数种子获得对应的第一测试模式,具体实施方式可参照图3至图9。
在一些实施例中,以随机方式还可以是随机生成多个候选测试模式后,以一定方式从多个候选测试模式中确定一个候选测试模式作为当前测试模式(第一测试模式),具体实施方式可参照图10。
在步骤S204中,按照第一测试模式对待调试存储器进行读写测试,获得第一测试结果。
在一些实施例中,待调试存储器可以包括多个区段,第一测试结果可以包括多个区段的测试结果。可以按照第一测试模式对待调试存储器分区段进行读写测试,获得多个区段的测试结果。
在步骤S206中,根据第一测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试。
在一些实施例中,例如,根据多个区段的测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试。多个区段的眼图示意可参照图16。
根据本公开实施例提供的存储器调试方法,通过以随机方式获得第一测试模式,按照第一测试模式对待调试存储器进行读写测试,获得第一测试结果,根据第一测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试,提高了读写测试的输出信号眼图对内存情况的反映的真实程度,从而提高了对存储器信号质量评估的准确性,进而提高了存储器调试的效率和准确度。
图3示出了图2中所示的步骤S202在一实施例中的处理过程示意图。如图3所示,本公开实施例中,上述步骤S202可以进一步包括以下步骤S302至步骤S306。
步骤S302,获得多个候选测试模式,多个候选测试模式由唯一的第一数字进行标识,各个候选测试模式对应的第一数字在第一范围内。
在一些实施例中,候选测试模式可以为预设位数的二进制数。
在一些实施例中,多个候选测试模式可以为预先设定的多种不同的固定模式。
在另一些实施例中,候选测试模式还可以为随机生成的测试模式。例如,可生成为预设位数的二进制数的第二随机数,然后根据第二随机数获得多个候选测试模式。第二随机数的生成方式可参照图4和图7。
步骤S304,生成第一随机数,第一随机数在第一范围内。
在一些实施例中,第一范围为候选测试模式的个数。可采用任一种生成随机数的方式生成第一随机数,本公开实施例中以图4和图7的方式为例进行说明,但并不以此为限。
步骤S306,获得与第一随机数对应的候选测试模式为第一测试模式。
相关技术中采用固定的测试模式进行存储器读写测试,例如在大量测试中都采用同一pattern,而对于同一存储器来说,采用不同的测试pattern得到的眼图并不同,因此采用同一固定pattern对于不同内存来说测试得到的眼图很可能不是最差的眼图,即不能真实地反映内存的输出信号的质量。
根据本公开实施例提供的以随机方式生成测试模式的方法,通过预先设定多种不同的pattern,并在测试时生成随机数随机指定一个pattern,在丰富了pattern种类的同时,增加测试模式获取方式的随机性,从而提高了大量测试时采用更能反映存储器真实情况的pattern的概率,进而提高了读写测试的输出信号眼图对内存情况的反映的真实程度。
图4是根据图3示出的一种以随机方式生成测试模式的方法示意图。参照图4,在如图4的方法中,候选测试模式为32位的二进制数。该方法可以包括以下步骤S402至步骤S412。
步骤S402,获取第一时钟的第一时间戳(time stamp)值,第一时钟为64位时钟。64位时钟time stamp值为64位二进制数。
步骤S404,获取第一时间戳值的下一时间戳值。
步骤S406,将第一时间戳值的下一时间戳值与第一时间戳值进行按位异或运算,获得目标二进制数。
异或运算为:如果a、b两个值不相同,则异或结果为1;如果a、b两个值相同,异或结果为0。在一些实施例中,可以将两个时间戳值的每一位进行异或运算,得到64位二进制数,作为目标二进制数。
步骤S408,将目标二进制数中预设32位作为第一随机数。
在一些实施例中,可从目标二进制数中获得预设的某32位作为第一随机数,例如,将目标二进制数中前32位作为第一随机数,或将目标二进制数中后32位作为第一随机数。
步骤S410,根据第二随机数获得多个候选测试模式,多个候选测试模式由唯一的第一数字进行标识,各个候选测试模式对应的第一数字在2的32次幂以内。
在一些实施例中,将目标二进制数中与第一随机数对应的预设32位不同的32位作为第二随机数。例如,将目标二进制数中后32位作为第二随机数,或将目标二进制数中前32位作为第一随机数。可预先通过该方式,生成2的32次幂个第二随机数,获得2的32次幂个候选测试模式。
步骤S412,获得与第一随机数对应的候选测试模式为第一测试模式。
根据本公开实施例提供的方法,通过将相邻两个64位时间戳进行异或运算,生成第一随机数和第二随机数以获得第一测试模式,可提高获得的第一测试模式的随机性,进而提高了输出信号眼图对内存情况的反映的真实程度。
图5是根据图3示出的另一种以随机方式生成测试模式的方法示意图。图5与图4的区别在于,图5中的第二随机数用于更新候选测试模式数组。参照图5,该方法可以包括以下步骤S502至步骤S516。
步骤S502,获取第一时钟的第一时间戳值,第一时钟为64位时钟。
步骤S504,获取第一时间戳值的下一时间戳值。
步骤S506,将第一时间戳值的下一时间戳值与第一时间戳值进行异或运算,获得目标二进制数。
步骤S508,将目标二进制数中前32位作为第一随机数。
在一些实施例中,步骤S502至步骤S508的具体实施方式可以参照步骤S402至步骤S408。
步骤S510,将目标二进制数中后32位作为第二随机数。
步骤S512,将第二随机数插入初始候选测试模式数组,获得多个候选测试模式,多个候选测试模式由唯一的第一数字进行标识,各个候选测试模式对应的第一数字在2的32次幂以内。
在一些实施例中,初始候选测试模式数组由多个初始候选测试模式预定顺序排列而成,多个初始候选测试模式中各个初始候选测试模式为预设位数的二进制数,例如为32位的二进制数。可以利用步骤S410的方法随机生成测试模式作为初始候选测试模式,生成共2的32次幂个初始候选测试模式。
步骤S514,从多个候选测试模式中获得与第一随机数对应的候选测试模式为第一测试模式。
根据本公开实施例提供的方法,将64位相邻时间戳的异或运算结果的前32位作为测试模式种子以及后32位作为测试模式,可以更快速度生成测试模式,并提高获得的第一测试模式的随机性,进而提高了输出信号眼图对内存情况的反映的真实程度。
图6是根据图5示出的一种以随机方式生成测试模式的实现示意图。如图6所示,利用步骤S502至步骤S508的方法随机生成(S602)一个32位的种子6002,并将同时生成的32位随机数替换Pattern数组605(包括Pattern 1至Pattern n,其中n最大为2的32次幂)中的Pattern 1,并将原Pattern 1至Pattern n向后移动一个位置(即下标加1)(S604),然后根据种子6002的值从更新的n个pattern找到pattern数组下标对应的pattern(S606),从而把这个pattern发送至测试模块进行测试。
根据本公开实施例提供的以随机方式生成测试模式的方法,通过预先生成多种不同的随机pattern,并在测试时生成随机数随机指定一个pattern,在丰富了pattern种类的同时,进一步增加测试模式获取方式的随机性,从而提高了大量测试时采用更能反映存储器真实情况的pattern的概率,进而提高了读写测试的输出信号眼图对内存情况的反映的真实程度。
图7是根据图3示出的另一种以随机方式生成测试模式的方法示意图。在如图7的方法中,候选测试模式为64位的二进制数。参照图7,该方法可以包括以下步骤S702至步骤S708。
步骤S702,生成全局唯一标识符。
在一些实施例中,全局唯一标识符(Globally Unique Identifier,GUID)是一种由算法生成的二进制长度为128位的数字标识符,算法的核心思路为结合机器的网卡、当地时间、一个随机数来生成GUID。GUID 的格式为“xxxxxxxx-xxxx-xxxx-xxxx-xxxxxxxxxxxx”(8-4-4-4-12),其中每个 x 是 0-9 或 a-f 范围内的一个十六进制数。
步骤S704,将全局唯一标识符中预设64位作为第一随机数。
在一些实施例中,可从全局唯一标识符中获得预设的某64位作为第一随机数。例如,将全局唯一标识符中前64位作为第一随机数,或将全局唯一标识符中后64位作为第一随机数。
步骤S706,根据第二随机数获得多个候选测试模式,多个候选测试模式由唯一的第一数字进行标识,各个候选测试模式对应的第一数字在2的64次幂以内。
在一些实施例中,可将全局唯一标识符中与第一随机数对应的预设64位不同的64位作为第二随机数。例如,将全局唯一标识符中后64位作为第二随机数,或将全局唯一标识符中前64位作为第二随机数。
步骤S708,获得与第一随机数对应的候选测试模式为第一测试模式。
根据本公开实施例提供的方法,通过全局唯一标识符获得第一随机数和第二随机数以获得第一测试模式,可提高获得的第一测试模式的随机性,进而提高了输出信号眼图对内存情况的反映的真实程度。
图8是根据图7示出的一种以随机方式生成测试模式的方法示意图。参照图8,该方法可以包括以下步骤S802至步骤S812。
步骤S802,生成全局唯一标识符。
步骤S804,将全局唯一标识符中前64位作为第一随机数。
在一些实施例中,步骤S802至步骤S804的具体实施方式可以参照步骤S702至步骤S704。
步骤S806,将全局唯一标识符中后64位作为第二随机数。
步骤S808,将第二随机数插入初始候选测试模式数组,获得多个候选测试模式,多个候选测试模式由唯一的第一数字进行标识,各个候选测试模式对应的第一数字在2的64次幂以内。
在一些实施例中,初始候选测试模式数组由多个初始候选测试模式预定顺序排列而成,多个初始候选测试模式中各个初始候选测试模式为预设位数的二进制数,例如为64位的二进制数。可以利用步骤S706的方法随机生成测试模式作为初始候选测试模式,生成共2的64次幂个初始候选测试模式。
步骤S810,从多个候选测试模式中获得与第一随机数对应的候选测试模式为第一测试模式。
根据本公开实施例提供的方法,将128位全局唯一标识符的前64位作为测试模式种子以及后64位作为测试模式,可以高获得的第一测试模式的随机性,进而提高了输出信号眼图对内存情况的反映的真实程度。
图9是根据图8示出的一种以随机方式生成测试模式的实现示意图。如图9所示,利用步骤S702至步骤S704的方法随机生成(S902)一个64位的种子9002,并将同时生成的64位随机数替换Pattern数组905(包括Pattern 1至Pattern n,其中n最大为2的64次幂)中的Pattern 1,并将原Pattern 1至Pattern n向后移动一个位置(即下标加1)(S904),然后根据种子9002的值从更新的n个pattern找到pattern数组下标对应的pattern(S906),从而把这个pattern发送至测试模块进行测试。
根据本公开实施例提供的以随机方式生成测试模式的方法,通过预先生成多种不同的随机pattern,并在测试时生成随机数随机指定一个pattern,在丰富了pattern种类的同时,进一步增加测试模式获取方式的随机性,从而提高了大量测试时采用更能反映存储器真实情况的pattern的概率,进而提高了读写测试的输出信号眼图对内存情况的反映的真实程度。
图10示出了图2中所示的步骤S202在另一实施例中的处理过程示意图。如图10所示,本公开实施例中,上述步骤S202可以进一步包括以下步骤S1002至步骤S1006。
步骤S1002,生成第二随机数,第二随机数为预设位数的二进制数。
在一些实施例中,生成第二随机数的具体实施方式可参照图3至图9。
步骤S1004,根据第二随机数获得多个候选测试模式。
在一些实施例中,可生成预设数量个第二随机数,按照生成顺序获得预设数量位的候选测试模式数组,其中预设数量可以为32、64等等。
步骤S1006,按照预设方式从多个候选测试模式中确定一个候选测试模式为第一测试模式。
在一些实施例中,预设方式可以为按照多个候选测试模式预设的排列顺序(例如正序或倒序)依次选择一个模式。
根据本公开实施例提供的以随机方式生成测试模式的方法,通过预先生成多种不同的随机pattern,以在测试时按照随机pattern进行测试,丰富了pattern种类并增加了测试模式获取方式的随机性,从而提高了大量测试时采用更能反映存储器真实情况的pattern的概率,进而提高了读写测试的输出信号眼图对内存情况的反映的真实程度。
图11是根据一示例性实施例示出的另一种存储器调试方法的流程图。图11与图2和图3的区别在于,图11还包括了存储器训练的步骤。
参考图11,本公开实施例提供的方法110可以包括以下步骤。
在步骤S1102中,对待调试存储器进行训练初始化操作。
在一些实施例中,以待调试存储器为内存为例,(片上)系统正常启动(Boot up)后,开始内存的训练初始化。
在一些实施例中,在进行训练初始化操作,初始化参考电压值(Vref)。
在步骤S1104中,对待调试存储器进行训练,并在训练过程中获得多个候选测试模式。
在一些实施例中,获得多个候选测试模式的具体实施方式可参照步骤S302。
在步骤S1106中,生成第一随机数。
在一些实施例中,步骤S1106的具体实施方式可参照步骤S304。
在步骤S1108中,获得与第一随机数对应的候选测试模式为第一测试模式。
在步骤S1110中,按照第一测试模式对待调试存储器DQ线进行读写测试,获得第一测试结果。
在步骤S1112中,根据第一测试结果获得时序冗余(margin)信息。
在步骤S1114中,根据参考电压值和时序冗余信息获得第一眼图,以根据第一眼图对待调试存储器进行调试。
图12是根据图2、图10和图11示出一种绘制眼图的实现框图。图12以待调试存储器为内存进行说明。如图12所示,可基于内存初始化代码架构,在内存训练初始化时通过参考电压调整电路1204初始化参考电压值(Vref),并从随机模式产生器1202获得其利用本公开实施例提供的随机pattern生成算法生成的随机pattern;然后在内存训练完成后,通过在测试主程序(1206)增加的一套测试代码利用随机pattern分区段进行测试(S12002),并输出时序冗余信息(S12004);再根据Vref和margin绘制眼图(S12006),用于评估内存信号质量以对内存进行调试。
图13是根据图6和图12示出一种以随机方式生成测试模式的实现框图。如图13所示,使用64位的时钟time stamp的前32位或后32位和前一次的time stamp的前32位或后32位进行异或运算(S602),分别作为pattern 605和种子(seed)6002随机数的源,在随机模式产生器1202中生成测试pattern,然后通过测试主程序1206按照生成的测试pattern在DQ线上进行读写测试。DQ上的pattern是通过seed和pattern同时作用生成的,因此使用随机的pattern数组和随机的seed产生一种真实的随机pattern。
图14是根据图9和图12示出另一种以随机方式生成测试模式的实现框图。如图14所示,生成128位的Guid(S902)作为pattern 905和seed 9002的源,例如高64位作为seed,低64位为pattern,它能够最大产生2^128(≈3.4×10^38)个随机数。将pattern 905和seed9002的源输入随机模式产生器1202,在随机模式产生器1202中生成测试pattern,然后通过测试主程序1206按照生成的测试pattern在DQ线上进行读写测试。DQ上的pattern是通过seed和pattern同时作用生成的,因此使用随机的pattern数组和随机的seed产生一种真实的随机pattern。
图15根据本公开实施例示出的随机模式与固定模式的眼图对比图。如图15所示,图15左侧一列的三幅图分别为比特(BIT)0、比特3和比特6三个内存区段按照固定pattern进行测试得到的眼图,右侧一列的三幅图分别为比特0、比特3和比特6三个内存区段按照本公开图9实施例提供的方法获得的随机(random)pattern进行测试得到的眼图。其中,横坐标表示数据延时(Delay),单位为皮秒(ps),纵坐标表示初始化参考电压值Vref,单位为毫伏(mV)。通过左右对比可知,采用随机pattern和随机seed生成的pattern进行测试得到的数字眼图明显小于固定pattern的数字眼图。因此,使用随机的pattern数组和随机的seed产生一种真实的随机pattern,可提高读写测试的输出信号眼图对内存情况的反映的真实程度,更能暴露内存信号质量问题,从而提高了对存储器信号质量评估的准确性,进而提高了存储器调试的效率和准确度。
图16是根据一示例性实施例示出的一种存储器调试装置的框图。参考图16,本公开实施例提供的装置160可以包括获得模块1602、测试模块1604和调试模块1606。
获得模块1602可用于以随机方式获得第一测试模式。
测试模块1604可用于按照第一测试模式对待调试存储器进行读写测试,获得第一测试结果。
调试模块1606可用于根据第一测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试。
图17是根据一示例性实施例示出的另一种存储器调试装置的框图。参考图17,本公开实施例提供的装置170可以包括生成模块1701、获得模块1702、控制模块1703、测试模块1704和调试模块1706。
生成模块1701可用于生成第一随机数,第一随机数在第一范围内。
生成模块1701还可用于生成第二随机数,第二随机数为预设位数的二进制数。
生成模块1701还可用于获取第一时钟的第一时间戳值,第一时钟为64位时钟;获取第一时间戳值的下一时间戳值;将第一时间戳值的下一时间戳值与第一时间戳值进行异或运算,获得目标二进制数;将目标二进制数中预设32位作为第一随机数;将目标二进制数中与第一随机数对应的预设32位不同的32位作为第二随机数。
生成模块1701还可用于将目标二进制数中前32位作为第一随机数;将目标二进制数中后32位作为第二随机数。
生成模块1701还可用于生成全局唯一标识符;将全局唯一标识符中预设64位作为第一随机数;将全局唯一标识符中与第一随机数对应的预设64位不同的64位作为第二随机数。
生成模块1701还可用于将全局唯一标识符中前64位作为第一随机数;将全局唯一标识符中后64位作为第二随机数。
获得模块1702可用于以随机方式获得第一测试模式。
获得模块1702还可用于获得多个候选测试模式,多个候选测试模式由唯一的第一数字进行标识,各个候选测试模式对应的第一数字在第一范围内。
多个候选测试模式中各个候选测试模式可以为预设位数的二进制数。
获得模块1702还可用于获得与第一随机数对应的候选测试模式为第一测试模式。
获得模块1702还可用于根据第二随机数获得多个候选测试模式。
获得模块1702还可用于将第二随机数插入初始候选测试模式数组,获得多个候选测试模式,其中,初始候选测试模式数组由多个初始候选测试模式预定顺序排列而成,多个初始候选测试模式中各个初始候选测试模式为预设位数的二进制数。
获得模块1702还可用于在训练过程中获得多个候选测试模式。
控制模块1703可用于对待调试存储器进行训练初始化操作;对待调试存储器进行训练。
控制模块1703还可用于初始化参考电压值。
测试模块1704可用于按照第一测试模式对待调试存储器进行读写测试,获得第一测试结果。
待调试存储器包括多个区段,第一测试结果包括多个区段的测试结果。
测试模块1704还可用于按照第一测试模式对待调试存储器分区段进行读写测试,获得多个区段的测试结果。
调试模块1706可用于根据第一测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试。
调试模块1706还可用于根据第一测试结果获得时序冗余信息;根据参考电压值和时序冗余信息获得第一眼图。
调试模块1706还可用于根据多个区段的测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试。
本公开实施例提供的装置中的各个模块的具体实现可以参照上述方法中的内容,此处不再赘述。
图18示出本公开实施例中一种电子设备的结构示意图。需要说明的是,图18示出的设备仅以计算机系统为示例,不应对本公开实施例的功能和使用范围带来任何限制。
如图18所示,设备1800包括中央处理单元(CPU)1801,其可以根据存储在只读存储器(ROM)1802中的程序或者从存储部分1808加载到随机访问存储器(RAM)1803中的程序而执行各种适当的动作和处理。在RAM 1803中,还存储有设备1800操作所需的各种程序和数据。CPU1801、ROM 1802以及RAM 1803通过总线1804彼此相连。输入/输出(I/O)接口1805也连接至总线1804。
以下部件连接至I/O接口1805:包括键盘、鼠标等的输入部分1806;包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分1807;包括硬盘等的存储部分1808;以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1809。通信部分1809经由诸如因特网的网络执行通信处理。驱动器1810也根据需要连接至I/O接口1805。可拆卸介质1811,诸如磁盘、光盘、磁光盘、半导体存储器等等,根据需要安装在驱动器1810上,以便于从其上读出的计算机程序根据需要被安装入存储部分1808。
特别地,根据本公开的实施例,上文参考流程图描述的过程可以被实现为计算机软件程序。例如,本公开的实施例包括一种计算机程序产品,其包括承载在计算机可读介质上的计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中,该计算机程序可以通过通信部分1809从网络上被下载和安装,和/或从可拆卸介质1811被安装。在该计算机程序被中央处理单元(CPU)1801执行时,执行本公开的系统中限定的上述功能。
需要说明的是,本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中,计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:无线、电线、光缆、RF等等,或者上述的任意合适的组合。
附图中的流程图和框图,图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图或流程图中的每个方框、以及框图或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的模块可以通过软件的方式实现,也可以通过硬件的方式来实现。所描述的模块也可以设置在处理器中,例如,可以描述为:一种处理器包括获得模块、测试模块和调试模块。其中,这些模块的名称在某种情况下并不构成对该模块本身的限定,例如,获得模块还可以被描述为“以随机方式获得测试模式的模块”。
作为另一方面,本公开还提供了一种计算机可读介质,该计算机可读介质可以是上述实施例中描述的设备中所包含的;也可以是单独存在,而未装配入该设备中。上述计算机可读介质承载有一个或者多个程序,当上述一个或者多个程序被一个该设备执行时,使得该设备包括:
以随机方式获得第一测试模式;按照第一测试模式对待调试存储器进行读写测试,获得第一测试结果;根据第一测试结果获得第一眼图,以根据第一眼图对待调试存储器进行调试。
以上具体地示出和描述了本公开的示例性实施例。应可理解的是,本公开不限于这里描述的详细结构、设置方式或实现方法;相反,本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。
Claims (15)
1.一种存储器调试方法,其特征在于,包括:
以随机方式获得第一测试模式;
按照所述第一测试模式对待调试存储器进行读写测试,获得第一测试结果;
根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试。
2.根据权利要求1所述的方法,其特征在于,以随机方式获得第一测试模式,包括:
获得多个候选测试模式,所述多个候选测试模式由唯一的第一数字进行标识,各个候选测试模式对应的第一数字在第一范围内;
生成第一随机数,所述第一随机数在所述第一范围内;
获得与所述第一随机数对应的候选测试模式为所述第一测试模式。
3.根据权利要求2所述的方法,其特征在于,获得多个候选测试模式,包括:
生成第二随机数,所述第二随机数为预设位数的二进制数;
根据所述第二随机数获得所述多个候选测试模式。
4.根据权利要求3所述的方法,其特征在于,所述多个候选测试模式中各个候选测试模式为所述预设位数的二进制数;
根据所述第二随机数获得所述多个候选测试模式,包括:
将所述第二随机数插入初始候选测试模式数组,获得所述多个候选测试模式,其中,所述初始候选测试模式数组由多个初始候选测试模式预定顺序排列而成,所述多个初始候选测试模式中各个初始候选测试模式为所述预设位数的二进制数。
5.根据权利要求3所述的方法,其特征在于,还包括:
获取第一时钟的第一时间戳值,所述第一时钟为64位时钟;
获取所述第一时间戳值的下一时间戳值;
将所述第一时间戳值的下一时间戳值与所述第一时间戳值进行异或运算,获得目标二进制数;
生成第一随机数,包括:
将所述目标二进制数中预设32位作为所述第一随机数;
生成第二随机数,包括:
将所述目标二进制数中与所述第一随机数对应的预设32位不同的32位作为所述第二随机数。
6.根据权利要求5所述的方法,其特征在于,将所述目标二进制数中预设32位作为所述第一随机数,包括:
将所述目标二进制数中前32位作为所述第一随机数;
将所述目标二进制数中与所述第一随机数对应的预设32位不同的32为作为所述第二随机数,包括:
将所述目标二进制数中后32位作为所述第二随机数。
7.根据权利要求3所述的方法,其特征在于,还包括:
生成全局唯一标识符;
生成第一随机数,包括:
将所述全局唯一标识符中预设64位作为所述第一随机数;
生成第二随机数,包括:
将所述全局唯一标识符中与所述第一随机数对应的预设64位不同的64位作为所述第二随机数。
8.根据权利要求7所述的方法,其特征在于,将所述全局唯一标识符中预设64位作为所述第一随机数,包括:
将所述全局唯一标识符中前64位作为所述第一随机数;
将所述全局唯一标识符中与所述第一随机数对应的预设64位不同的64位作为所述第二随机数,包括:
将所述全局唯一标识符中后64位作为所述第二随机数。
9.根据权利要求1所述的方法,其特征在于,以随机方式获得第一测试模式,包括:
生成第二随机数,所述第二随机数为预设位数的二进制数;
根据所述第二随机数获得多个候选测试模式;
按照预设方式从所述多个候选测试模式中确定一个候选测试模式为所述第一测试模式。
10.根据权利要求2或9所述的方法,其特征在于,还包括:
对所述待调试存储器进行训练初始化操作;
对所述待调试存储器进行训练,并在训练过程中获得所述多个候选测试模式。
11.根据权利要求10所述的方法,其特征在于,对所述待调试存储器进行训练初始化操作,包括:
初始化参考电压值;
根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试,包括:
根据所述第一测试结果获得时序冗余信息;
根据所述参考电压值和所述时序冗余信息获得所述第一眼图。
12.根据权利要求1所述的方法,其特征在于,所述待调试存储器包括多个区段,所述第一测试结果包括多个区段的测试结果;
按照所述第一测试模式对待调试存储器进行读写测试,获得第一测试结果,包括:
按照所述第一测试模式对待调试存储器分区段进行读写测试,获得所述多个区段的测试结果;
根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试,包括:
根据所述多个区段的测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试。
13.一种存储器调试装置,其特征在于,包括:
获得模块,用于以随机方式获得第一测试模式;
测试模块,用于按照所述第一测试模式对待调试存储器进行读写测试,获得第一测试结果;
调试模块,用于根据所述第一测试结果获得第一眼图,以根据所述第一眼图对所述待调试存储器进行调试。
14.一种电子设备,包括:存储器、处理器及存储在所述存储器中并可在所述处理器中运行的可执行指令,其特征在于,所述处理器执行所述可执行指令时实现如权利要求1-12任一项所述的方法。
15.一种计算机可读存储介质,其上存储有计算机可执行指令,其特征在于,所述可执行指令被处理器执行时实现如权利要求1-12任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310297143.2A CN116013401B (zh) | 2023-03-24 | 2023-03-24 | 存储器调试方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310297143.2A CN116013401B (zh) | 2023-03-24 | 2023-03-24 | 存储器调试方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116013401A true CN116013401A (zh) | 2023-04-25 |
CN116013401B CN116013401B (zh) | 2023-08-11 |
Family
ID=86033927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310297143.2A Active CN116013401B (zh) | 2023-03-24 | 2023-03-24 | 存储器调试方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116013401B (zh) |
Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7822110B1 (en) * | 2005-10-04 | 2010-10-26 | Oracle America, Inc. | Eye diagram determination during system operation |
US20140379976A1 (en) * | 2013-06-25 | 2014-12-25 | Mstar Semiconductor, Inc. | Memory controller and associated signal generating method |
US8930647B1 (en) * | 2011-04-06 | 2015-01-06 | P4tents1, LLC | Multiple class memory systems |
CN107689240A (zh) * | 2017-09-30 | 2018-02-13 | 睿力集成电路有限公司 | 输入输出端口的眼图优化装置和方法及其集成电路 |
US9933984B1 (en) * | 2014-09-29 | 2018-04-03 | Advanced Testing Technologies, Inc. | Method and arrangement for eye diagram display of errors of digital waveforms |
CN108010558A (zh) * | 2017-11-28 | 2018-05-08 | 晶晨半导体(上海)股份有限公司 | 一种存储器的信号完整性测试方法 |
US20190018737A1 (en) * | 2017-07-14 | 2019-01-17 | Samsung Electronics Co., Ltd. | Memory device including detection clock pattern generator for generating detection clock output signal including random data pattern |
US20190096444A1 (en) * | 2017-09-25 | 2019-03-28 | Realtek Semiconductor Corp. | Circuit for memory system and associated method |
CN111415701A (zh) * | 2019-01-07 | 2020-07-14 | 长鑫存储技术有限公司 | 眼图生成装置及方法、存储芯片测试系统 |
CN111418019A (zh) * | 2018-02-17 | 2020-07-14 | 美光科技公司 | 用于改进存储器装置中的输入信号质量的系统和方法 |
US20210175968A1 (en) * | 2019-12-04 | 2021-06-10 | Donghong Wu | System, Method, and Program Product for Characterizing Multilevel PAMn Eye Diagrams in Communication Systems |
CN113157501A (zh) * | 2021-02-26 | 2021-07-23 | 西安微电子技术研究所 | 一种基于ate测试机的微系统模块ac参数测试方法 |
US20220093205A1 (en) * | 2020-09-24 | 2022-03-24 | Changxin Memory Technologies, Inc. | Method for evaluating performance of interface circuit and related device |
CN114283876A (zh) * | 2021-12-24 | 2022-04-05 | 山东岱微电子有限公司 | Ddr信号质量的测试方法、测试装置与测试设备 |
CN114509588A (zh) * | 2022-02-16 | 2022-05-17 | 太仓市同维电子有限公司 | 基于labview编程实现自动化测试RGMII眼图的设计方法 |
US20220301639A1 (en) * | 2021-03-22 | 2022-09-22 | Kioxia Corporation | Semiconductor circuit, receiving device, and memory system |
US20220329464A1 (en) * | 2021-04-08 | 2022-10-13 | Micron Technology, Inc. | Asymetric decision feedback equalization |
CN115202944A (zh) * | 2022-06-22 | 2022-10-18 | 中国电信股份有限公司 | 硬盘性能测试方法、装置、设备及存储介质 |
CN115525490A (zh) * | 2022-09-29 | 2022-12-27 | 苏州浪潮智能科技有限公司 | 一种内存眼图测试方法、硬件调试设备及存储介质 |
CN115691633A (zh) * | 2022-09-07 | 2023-02-03 | 长鑫存储技术有限公司 | 动态存储器参数校准方法、装置、设备、介质及程序产品 |
-
2023
- 2023-03-24 CN CN202310297143.2A patent/CN116013401B/zh active Active
Patent Citations (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7822110B1 (en) * | 2005-10-04 | 2010-10-26 | Oracle America, Inc. | Eye diagram determination during system operation |
US8930647B1 (en) * | 2011-04-06 | 2015-01-06 | P4tents1, LLC | Multiple class memory systems |
US20140379976A1 (en) * | 2013-06-25 | 2014-12-25 | Mstar Semiconductor, Inc. | Memory controller and associated signal generating method |
US9933984B1 (en) * | 2014-09-29 | 2018-04-03 | Advanced Testing Technologies, Inc. | Method and arrangement for eye diagram display of errors of digital waveforms |
US20190018737A1 (en) * | 2017-07-14 | 2019-01-17 | Samsung Electronics Co., Ltd. | Memory device including detection clock pattern generator for generating detection clock output signal including random data pattern |
US20190096444A1 (en) * | 2017-09-25 | 2019-03-28 | Realtek Semiconductor Corp. | Circuit for memory system and associated method |
CN107689240A (zh) * | 2017-09-30 | 2018-02-13 | 睿力集成电路有限公司 | 输入输出端口的眼图优化装置和方法及其集成电路 |
CN108010558A (zh) * | 2017-11-28 | 2018-05-08 | 晶晨半导体(上海)股份有限公司 | 一种存储器的信号完整性测试方法 |
CN111418019A (zh) * | 2018-02-17 | 2020-07-14 | 美光科技公司 | 用于改进存储器装置中的输入信号质量的系统和方法 |
CN111415701A (zh) * | 2019-01-07 | 2020-07-14 | 长鑫存储技术有限公司 | 眼图生成装置及方法、存储芯片测试系统 |
US20210175968A1 (en) * | 2019-12-04 | 2021-06-10 | Donghong Wu | System, Method, and Program Product for Characterizing Multilevel PAMn Eye Diagrams in Communication Systems |
US20220093205A1 (en) * | 2020-09-24 | 2022-03-24 | Changxin Memory Technologies, Inc. | Method for evaluating performance of interface circuit and related device |
CN113157501A (zh) * | 2021-02-26 | 2021-07-23 | 西安微电子技术研究所 | 一种基于ate测试机的微系统模块ac参数测试方法 |
US20220301639A1 (en) * | 2021-03-22 | 2022-09-22 | Kioxia Corporation | Semiconductor circuit, receiving device, and memory system |
US20220329464A1 (en) * | 2021-04-08 | 2022-10-13 | Micron Technology, Inc. | Asymetric decision feedback equalization |
CN114283876A (zh) * | 2021-12-24 | 2022-04-05 | 山东岱微电子有限公司 | Ddr信号质量的测试方法、测试装置与测试设备 |
CN114509588A (zh) * | 2022-02-16 | 2022-05-17 | 太仓市同维电子有限公司 | 基于labview编程实现自动化测试RGMII眼图的设计方法 |
CN115202944A (zh) * | 2022-06-22 | 2022-10-18 | 中国电信股份有限公司 | 硬盘性能测试方法、装置、设备及存储介质 |
CN115691633A (zh) * | 2022-09-07 | 2023-02-03 | 长鑫存储技术有限公司 | 动态存储器参数校准方法、装置、设备、介质及程序产品 |
CN115525490A (zh) * | 2022-09-29 | 2022-12-27 | 苏州浪潮智能科技有限公司 | 一种内存眼图测试方法、硬件调试设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN116013401B (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0887733B1 (en) | Model-based diagnostic system with automated procedures for next test selection | |
JP3920640B2 (ja) | 集積回路テスト環境のためのテストパターン圧縮方法 | |
US20020093356A1 (en) | Intelligent test vector formatting to reduce test vector size and allow encryption thereof for integrated circuit testing | |
JPH04232480A (ja) | テストパターンビットシーケンス生成回路及びディジタル回路デバイスのテスト方法 | |
CN109524055B (zh) | 基于soc ate定位存储器失效位的方法及测试系统 | |
US6631344B1 (en) | Method and system for performing deterministic analysis and speculative analysis for more efficient automatic test pattern generation | |
US6453437B1 (en) | Method and system for performing transition fault simulation along long circuit paths for high-quality automatic test pattern generation | |
Wu et al. | Scan-based BIST fault diagnosis | |
US8214170B2 (en) | Test pattern compression | |
CN112154336B (zh) | 确定性星体内建自测 | |
US7673210B2 (en) | Methods and apparatus for diagnosing a degree of interference between a plurality of faults in a system under test | |
Mukherjee et al. | High volume diagnosis in memory BIST based on compressed failure data | |
US6732312B2 (en) | Test vector compression method | |
Cook et al. | Structural in-field diagnosis for random logic circuits | |
US9885752B2 (en) | Test apparatus for generating reference scan chain test data and test system | |
CN116013401B (zh) | 存储器调试方法、装置、设备及存储介质 | |
CN112015119B (zh) | 调试控制电路和调试控制方法 | |
CN109739715B (zh) | 一种故障检测方法和装置 | |
US10666294B2 (en) | Error correction code words with binomial bit error distribution | |
CN112154338A (zh) | 用于测试压缩的灵活的等距解压缩器架构 | |
CN111739574B (zh) | 一种基于随机二进制序列的静态随机存取存储器验证方法 | |
Gavrilov et al. | Method of mathematical description for digital system blocks logical models | |
CN113742775A (zh) | 一种图像数据安全检测方法、系统和存储介质 | |
US7421637B1 (en) | Generating test input for a circuit | |
Pomeranz et al. | LFSR-based test generation for reduced fail data volume |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |