CN116009645A - 时钟配置方法、系统、芯片及电子设备 - Google Patents

Abstract

本申请提供了一种时钟配置方法，所述方法用于配置一电子设备中提供至若干芯片的时钟，所述方法包括：在电子设备开机启动的过程中，侦测预设芯片的若干预设引脚的电平；根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。本申请还提供一种时钟配置系统、芯片以及电子设备。本申请可有效地将当前的时钟方案通知至电子设备中的芯片，并进行相应配置，以与当前的时钟方案相适配。

Description

时钟配置方法、系统、芯片及电子设备

技术领域

本申请涉及时钟信号管理领域，尤其涉及一种时钟配置方法、系统、芯片及电子设备。

背景技术

当前，电子设备中的各个芯片在工作时，均需要根据时钟信号提供的基准频率来实现自身的功能控制。现有中提供时钟信号的时钟方案往往在电子设备制造好之后就较难修改，例如，需要对硬件进行改动，还需要重新编写对应的软件程序，导致了时钟方案的修改的成本和难度较高。

发明内容

本申请实施例提供一种时钟配置方法、系统、芯片及电子设备，能够以简单的方式实现时钟的配置，而可根据需要配置时钟方案。

第一方面，本申请实施例提供一种时钟配置方法，所述方法用于配置一电子设备中提供至若干芯片的时钟，所述方法包括：在电子设备开机启动的过程中，侦测预设芯片的若干预设引脚的电平；根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

第二方面，本申请实施例还提供另一种时钟配置方法，所述方法用于配置一电子设备中提供至若干芯片的时钟，所述方法包括：获取预设芯片中存储的寄存器值；根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行相应配置。

第三方面，本申请实施例提供一种时钟配置系统，所述系统用于配置一电子设备中提供至若干芯片的时钟，所述系统包括电平侦测模块以及寄存器值生成模块。所述电平侦测模块用于在电子设备开机启动的过程中，侦测所述电子设备中的预设芯片的若干预设引脚的电平。所述寄存器值生成模块用于根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯。

第四方面，本申请实施例提供一种芯片，所述芯片包括若干预设引脚，所述芯片用于在电子设备开机启动的过程中，侦测若干预设引脚的电平，以及根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

第五方面，本申请实施例提供一种电子设备，所述电子设备包括处理器以及存储器，所述存储器存储有程序，所述程序用于供处理器调用后执行时钟配置方法，所述方法包括：在电子设备开机启动的过程中，侦测预设芯片的若干预设引脚的电平；根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

第六方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储有程序，所述程序用于供计算机调用后执行时钟配置方法，所述方法包括：在电子设备开机启动的过程中，侦测预设芯片的若干预设引脚的电平；根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

可以看出，在本申请实施例中，在电子设备开机启动的过程中，可根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，而供其他芯片读取以得到当前的时钟方案，能有效地通知芯片当前的时钟方案，并进行相应配置，以与当前的时钟方案相适配。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例中的电子设备的简单结构示意图

图2为本申请一实施例中的时钟配置方法。

图3为本申请一实施例中的寄存器值与时钟方案的对应关系的第一示例的示意图。

图4为本申请一实施例中的寄存器值与时钟方案的对应关系的第二示例的示意图。

图5为本申请一实施例中的电子设备的更具体的内部结构示意图。

图6为本申请另一实施例中的时钟配置方法的流程图。

图7为本申请一实施例中的时钟配置系统的模块示意图

图8为本申请一些实施例中的电子设备的另一部分结构示意图。

具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。表达形式“A/B”包括“A和B”以及“A或B”这两种情况。其中，本申请中的“连接”包括直接连接、间接连接以及电连接等。

本申请中的电子设备可以包括手机、平板电脑等手持设备，也可包括车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备，以及各种形式的用户设备(User Equipment，UE)，移动台(Mobile Station，MS)，终端设备(terminal device)等等。

请参阅图1，为本申请一实施例中的电子设备100的简单结构示意图。如图1所示，所述电子设备100包括若干芯片10以及时钟模块20，所述时钟模块20用于产生时钟信号并提供至若干芯片，以供所述若干芯片10通过时钟信号实现相应的功能控制。其中，所述若干芯片10包括预设芯片11以及其他芯片12。

请参阅图2，为本申请一实施例中的时钟配置方法，所述方法用于配置一电子设备中提供至若干芯片的时钟。其中，所述方法可应用于图1所示的电子设备100中。所述方法包括的步骤并不限于如下的步骤，所述方法包括：

201：在电子设备开机启动的过程中，侦测预设芯片的若干预设引脚的电平；

203：根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。其中，所述寄存器值具体可存储在所述预设芯片的寄存器中。

从而，本申请中，在电子设备开机启动的过程中，可根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，而供其他芯片读取以得到当前的时钟方案，能有效地通知芯片当前的时钟方案，并进行相应配置，以与当前的时钟方案相适配。

其中，所述预设芯片的若干预设引脚与相应的外围电路连接，所述外围电路可提供高电平和低电平并施加至对应的预设引脚。在一些实施例中，当时钟方案改变时，可通过所述外围电路改变施加至预设引脚的电平，而使得寄存器值相应变化，而指示变化后的时钟方案。

其中，所述预设芯片可为所述若干芯片中的某一芯片。在一些实施例中，所述预设芯片可为所述若干芯片中的启动顺序靠前的芯片。从而，通过在启动顺序靠前的预设芯片中存储特定的寄存器值，由于所述预设芯片启动顺序靠前，因此，所述预设芯片能够较早的启动，而能够较早的从所述预设芯片中获取所述寄存器值来确定当前的时钟方案，使得所述若干芯片中的其他芯片能及时根据所述时钟方案进行配置。

在一些实施例中，如图2所示，所述方法还包括：

205：在电子设备开机启动的过程中，获取所述预设芯片中存储的寄存器值。

207：根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行配置。

从而，根据获取预设芯片中存储的寄存器值来确定当前的时钟方案，而至少使得其他芯片根据所述时钟方案进行配置，从而可通过指示对应的时钟方案的寄存器值来得到的时钟方案，方便进行时钟方案的确认。此外，当所述预设芯片为所述若干芯片中的启动顺序靠前的芯片时，通过在启动顺序靠前的预设芯片中存储特定的寄存器值，由于所述预设芯片启动顺序靠前，因此，所述预设芯片能够较早的启动，存储的寄存器值能够较早地被读取，而能够较早的从所述预设芯片中获取所述寄存器值来确定当前的时钟方案，使得所述若干芯片中的其他芯片在启动后能及时根据所述时钟方案进行配置。

在一些实施例中，所述寄存器值也可为预先固定存储在所述预设芯片中的，而无需在开机启动后根据前述的步骤201、203获取得到。即，在一些实施例中，本申请的时钟配置方法可无需步骤201、203，而可从步骤205开始执行。

在一些实施例中，所述根据所述寄存器值确定当前的时钟方案，可包括：根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案，其中，所述寄存器值与时钟方案的对应关系中定义了不同的寄存器值与不同的时钟方案的对应关系。

即，在一些实施例中，所述电子设备中可预存有寄存器值与时钟方案的对应关系，其中，所述寄存器值与时钟方案的对应关系中定义了不同的寄存器值与不同的时钟方案的对应关系，从而，在获取到所述寄存器值以后，则可以根据所述寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案。

在一些实施例中，所述时钟方案包括了提供至若干芯片的第一频率时钟方案和第二频率时钟方案，所述寄存器值包括对应第一频率时钟方案的第一类比特位以及对应第二频率时钟方案的第二类比特位，所述寄存器值与时钟方案的对应关系定义了第一类比特位的值与第一频率时钟方案的对应关系，以及第二类比特位的值与第二频率时钟方案的对应关系。所述根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案，包括：根据第一类比特位的值与第一频率时钟方案的对应关系以及所述寄存器值中的第一类比特位的值确定对应的第一频率时钟方案；以及根据第二类比特位的值与第二频率时钟方案的对应关系以及所述寄存器值中的第二类比特位的值确定对应的第二频率时钟方案，从而确定出所述寄存器值对应的时钟方案。

从而，在一些实施例中，所述时钟方案包括了提供至若干芯片的第一频率时钟方案和第二频率时钟方案，通过所述寄存器值中的部分比特位用于指示第一频率时钟方案，所述寄存器值中的另一部分比特位指示第二频率时钟方案，从而，根据所述寄存器值中的两组比特位的值，能够准确得出当前的第一频率时钟方案和第二频率时钟方案。

请返回参阅图1，其中，所述时钟模块20包括第一频率时钟模块21以及第二频率时钟模块22，所述第一频率时钟模块21用于提供第一频率时钟信号，所述第二频率时钟模块22用于提供第二频率时钟信号。其中，所述若干芯片10中的每一个至少接收所述第一频率时钟信号，且部分芯片10同时接收第一频率时钟信号以及第二频率时钟信号。因此，根据所述寄存器值中的两组比特位的值，能够准确得出当前的第一频率时钟方案和第二频率时钟方案，而可使得所述芯片10根据当前的第一频率时钟方案和第二频率时钟方案对自身进行配置，以适配当前的第一频率时钟方案，或者进一步适配第二频率时钟方案。

在一些实施例中，所述第一频率时钟方案用于提供第一频率的时钟，所述第二频率时钟方案用于提供第二频率的时钟，所述第一频率时钟方案至少包括第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三中的一种；所述第二频率时钟方案包括第二频率时钟方案一以及第二频率时钟方案二中的一种，所述第一类比特位包括两个比特位，所述第二类比特位包括一个比特位；所述第一类比特位的值与第一频率时钟方案的对应关系，包括了两个第一类比特位的不同组合值与第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三的对应关系，所述第二类比特位的值与第二频率时钟方案的对应关系包括了所述第二类比特位的不同值与第二频率时钟方案一以及第二频率时钟方案二的对应关系。

在一些实施例中，所述根据第一类比特位的值与第一频率时钟方案的对应关系以及所述寄存器值中的第一类比特位的值确定对应的第一频率时钟方案，可包括：根据两个第一类比特位的不同组合值与第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三的对应关系，确定当前的两个第一类比特位的值所对应的第一频率时钟方案为第一频率时钟方案一、第一频率时钟方案二或第一频率时钟方案三中的一个。

在一些实施例中，所述根据第二类比特位的值与第二频率时钟方案的对应关系以及所述寄存器值中的第二类比特位的值确定对应的第二频率时钟方案，可包括：根据所述第二类比特位的不同值与第二频率时钟方案一以及第二频率时钟方案二的对应关系，确定当前的第二类比特位的值所对应的第二频率时钟方案为第二频率时钟方案一以及第二频率时钟方案二中的一个。

即，在一些实施例中，所述第一频率时钟方案可为三个时钟方案中的一个方案，所述第二频率时钟方案可为两个方案中的一个，通过两个第一类比特位的不同组合可对应三个不同的第一频率时钟方案，通过该一个第二类比特位的不同值可对应该两个不同的第二频率时钟方案。从而，在一些实施例中，所述寄存器值只需要三个比特位，则可以有效指示上述五种时钟方案，减小了寄存器值占用的空间。

请一并参阅图3，为本申请一实施例中的寄存器值与时钟方案的对应关系的第一示例的示意图。如图3所示，在一些实施例中，所述寄存器值与时钟方案的对应关系为对应关系表。

如图3所示，在一些实施例中，寄存器值与时钟方案的对应关系表中分别定义了两个第一类比特位的不同组合值与第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三的对应关系，以及所述第二类比特位的不同值与第二频率时钟方案一以及第二频率时钟方案二的对应关系。

具体的，如图3所示，在一些实施例中，所述寄存器值共有三个比特位，所述两个第一类比特位为低两位的比特位，所述第二类比特位为第三位的比特位。其中，所述两个第一类比特位包括bit0以及bit1，所述第二类比特位为bit2。如图3所示，当bit2取值为1，对应的为第二频率时钟方案一，bit2取值为0，对应的为第二频率时钟方案二，当bit1以及bit0的组合值为10，对应的为第一频率时钟方案一，当bit1以及bit0的组合值为01时，对应的为第一频率时钟方案二，bit1以及bit0的组合值为00时，对应的为第一频率时钟方案三。

从而，可根据所述对应关系表分别确定出所述寄存器值中的两个第一类比特位的组合值所对应的第一频率时钟方案为第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三中的哪一个，以及确定出所述第二类比特位的值对应的为第二频率时钟方案一以及第二频率时钟方案二哪一个，而分别确定得出当前的第一频率时钟方案以及第二频率时钟方案。

请一并参阅图4，为本申请一实施例中的寄存器值与时钟方案的对应关系的第二示例的示意图。如图4所示，在一些实施例中，所述寄存器值与时钟方案的对应关系也为对应关系表，其中，在图4所示的对应关系表中，直接定义了寄存器值与第一频率时钟方案以及第二频率时钟方案的对应关系。

其中，如前所述的，所述两个第一类比特位包括bit0以及bit1，所述第二类比特位为bit2。

如图4所示的对应关系表中，定义了寄存器值为110时，对应的为第一频率时钟方案一+第二频率时钟方案一，当寄存器值为010时，对应的为第一频率时钟方案一+第二频率时钟方案2；当寄存器值为101时，对应的为第一频率时钟方案二+第二频率时钟方案一，当寄存器值为001时，对应的为第一频率时钟方案二+第二频率时钟方案二；当寄存器值为100时，对应的为第一频率时钟方案三+第二频率时钟方案一，当寄存器值为000时，对应的为第一频率时钟方案三+第二频率时钟方案二。

其中，如图3所示的，当bit2取值为1，对应的为第二频率时钟方案一，bit2取值为0，对应的为第二频率时钟方案二，当bit1以及bit0的组合值为10，对应的为第一频率时钟方案一，当bit1以及bit0的组合值为01时，对应的为第一频率时钟方案二，bit1以及bit0的组合值为00时，对应的为第一频率时钟方案三。从而，可以得出，当寄存器值为110时，对应的为第一频率时钟方案一+第二频率时钟方案一，当寄存器值为010时，对应的为第一频率时钟方案一+第二频率时钟方案2；当寄存器值为101时，对应的为第一频率时钟方案二+第二频率时钟方案一，当寄存器值为001时，对应的为第一频率时钟方案二+第二频率时钟方案二；当寄存器值为100时，对应的为第一频率时钟方案三+第二频率时钟方案一，当寄存器值为000时，对应的为第一频率时钟方案三+第二频率时钟方案二。

因此，在一些实施例中，所述寄存器值与时钟方案的对应关系中，直接定义了寄存器值与第一频率时钟方案以及第二频率时钟方案的对应关系，从而，可以根据当前获取到的寄存器值直接得到当前的第一频率时钟方案以及第二频率时钟方案。

其中，在一些实施例中，所述第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三分别为TCXO(Temperature compensated Crystal Oscillator，温度补偿晶体振荡器)方案、TSXO(Temperature Sensor Crystal Oscillator，温度传感器晶体振荡器)方案以及DCXO(Digital Compensated Crystal Oscillator，数字补偿晶体振荡器)方案；所述第二频率时钟方案一以及第二频率时钟方案二分别为标准晶振方案以及分频方案。在一些实施例中，所述第一频率大于所述第二频率，所述标准晶振方案为通过标准晶振器提供所述第二频率时钟信号，所述分频方案为通过第一频率分频得到第二频率时钟信号。

在一些实施例中，所述第一频率时钟模块21可为TCXO时钟模块、TSXO时钟模块以及DCXO时钟模块中的一个。其中，当所述第一频率时钟模块21为所述TCXO时钟模块时，用于根据TCXO方案输出第一频率时钟信号，当所述第一频率时钟模块21为所述TSXO时钟模块时，用于根据TSXO方案输出第一频率时钟信号，当所述第一频率时钟模块21为所述DCXO时钟模块时，用于根据DCXO方案输出第一频率时钟信号。

其中，所述电子设备100在生产制造时，可根据需求选择TCXO时钟模块、TSXO时钟模块以及DCXO时钟模块中的一个作为所述第一频率时钟模块21进行安装，相应的，可通过外围电路配置提供至所述预设芯片11的预设引脚的电平，从而使得所述预设芯片11中的寄存器值中的第一类比特位的值与当前安装的第一频率时钟模块21的类型对应。因此，本申请中，对于不同的电子设备100可使用相同的时钟配置方法(或者可以说使用相同的程序)来快速识别当前的时钟方案。

其中，所述预设芯片11的预设引脚的数量可为三个，三个预设引脚与所述寄存器值的三个比特位分别对应，且预设引脚为高电平时，对应的比特位的值为1,预设引脚为低电平时，对应的比特位的值为0，从而，可通过外围电路配置提供至与寄存器值的第一类比特位对应的预设引脚的电平，从而使得所述预设芯片11中的寄存器值中的第一类比特位的值与当前安装的第一频率时钟模块21的类型对应。

其中，TCXO方案为温度补偿晶体振荡器方案，当所述第一频率时钟模块21为所述TCXO时钟模块时，通过单端输出，需要供电，震荡电路在所述第一频率时钟模块21内部，所述第一频率时钟模块21内部还集成了温补电路，频率能够稳定度在10^-7～10^-6量级，能够达到0.1ppm(part per milinon，百万分之)。

其中，DCXO方案为数字补偿晶体振荡器方案，当所述第一频率时钟模块21为所述TCXO时钟模块时，所述第一频率时钟模块21通过双端输出，不需供电，震荡电路在所述第一频率时钟模块21内部，不同的所述第一频率时钟模块21的单体差异在+/-10ppm；除此外，频率还会随温度变化漂移，温漂可达+/-10ppm。可满足对时钟精度要求比较低的项目需求，如只支持WIFI/BT/FM的项目。

其中，TSXO方案为热敏晶体方案，当所述第一频率时钟模块21为TSXO时钟模块时，所述TSXO时钟模块为在DCXO时钟模块的基础上集成了一个热敏电阻，用于获取晶体的温度，以便对其输出频率进行补偿，经过补偿后的精度能够达到TCXO方案的水平，震荡电路在所述TSXO时钟模块内，可满足对时钟精度要求高的项目需求，如支持GNSS(全球导航卫星系统)的项目。

其中，由于上述的TCXO方案、TSXO方案以及DCXO方案等多个第一频率时钟方案有着上述的差异，因此，虽然多个第一频率时钟方案都是用于提供第一频率时钟信号，但是精度等等有所不同，因此，当芯片使用不同的第一频率时钟方案时，需要进行相应的配置，以适配自身的需求。例如，在确定当前的第一频率时钟方案为DCXO方案时，如前所述的，由于DCXO方案的单体差异+/-10ppm，除此外，频率还会随温度变化漂移，因此，芯片需要配置相应的补偿机制，来提高精度。

在一些实施例中，当芯片使用不同的第二频率时钟方案时，也可进行相应的配置，以适配自身的需求。

在一些实施例中，所述第一频率为26MHZ(兆赫兹)，所述第二频率为32KHZ(千赫兹)。

其中，前述的图3以及图4中所示的寄存器值与时钟方案的对应关系，仅仅是一个举例，并不限于上述对应关系。其中，所述多个第一频率时钟方案也不仅仅限于TCXO方案、TSXO方案以及DCXO方案等方案，还可以包括其他方案，或者，所述多个第一频率时钟方案包括的方案可以与TCXO方案、TSXO方案以及DCXO方案中的至少一个不同。

其中，所述第二频率时钟模块22用于提供第二频率时钟信号，且具体为提供32KHZ的时钟信号，其中，所述第二频率时钟模块22可为标准晶振器，而直接提供所述第二频率时钟信号。在一些实施例中，所述分频方案为所述预设芯片11接收当前的第一频率时钟模块21输出的26MHZ的时钟信号进行分频后输出32KHZ的时钟信号来实现。

在一些实施例中，所述电子设备100在生产制造时，可根据需求选择所述第二频率时钟方案为标准晶振方案还是分频方案，并相应的可通过外围电路配置提供至所述预设芯片11的对应预设引脚的电平，从而使得所述预设芯片11中的寄存器值中的第二类比特位的值与当前选择的所述第二频率时钟方案对应。

其中，如前所述的，所述预设芯片11的预设引脚的数量可为三个，三个预设引脚与所述寄存器值的三个比特位分别对应，且预设引脚为高电平时，对应的比特位的值为1,预设引脚为低电平时，对应的比特位的值为0。可通过外围电路配置提供至与寄存器值的第二类比特位对应的预设引脚的电平，从而使得所述预设芯片11中的寄存器值中的第二类比特位的值与当前选择的第二频率时钟方案的类型对应。更具体的内容，将在后进行说明。

因此，如前所述的，所述电子设备100在生产制造时，可根据电子设备100安装的第一频率时钟模块21的类型，以及当前需要配置的第二频率时钟方案，通过外围电路配置提供至所述预设芯片11的对应预设引脚的电平，从而可在电子设备100开机启动时，经过本申请的上述时钟配置方法，可以快速确定当前的时钟方案，并进行相应配置。

在一些实施例中，当所述寄存器值为预先固定存储在所述预设芯片11中时，也可以所述电子设备100在生产制造时，可根据电子设备100安装的第一频率时钟模块21的类型，以及当前需要配置的第二频率时钟方案，预先确定出对应的寄存器值，并固定存储在所述预设芯片11中。其中，所述固定存储指的是所述寄存器值在开关机状态下均不会擦除，一直存储于所述预设芯片11中。

在一些实施例中，如图1所示，所述其他芯片12包括主处理芯片13和其他功能芯片14。在一些实施例中，图2中的步骤205、207可由所述主处理芯片13执行。其中，所述主处理芯片13可为CPU(中央处理器)。在一些实施例中，所述预设芯片11为所述若干芯片中的启动顺序靠前的芯片，具体可为启动顺序稍滞后于主处理芯片13，而早于大部分其他芯片12的芯片。例如，可为电源管理芯片(PMIC，Power Management Integrated Chip)，所述电源管理芯片的启动通常仅次于所述主处理芯片13，通常早于其他功能芯片。主处理芯片13在进行操作系统启动的较早时刻就会触发所述电源管理芯片启动，而进行电源管理分配，通常情况下，在引导程序(uboot)启动之前，所述电源管理芯片已经启动。显然，在其他实施例中，所述预设芯片11也可为其他的启动顺序稍滞后于主处理芯片13，而早于大部分其他芯片12的芯片。

在一些实施例中，所述在电子设备开机启动时，获取预设芯片中存储的寄存器值，包括：所述主处理芯片在所述电子设备开机后的引导程序(uboot)启动时，获取预设芯片中存储的寄存器值。所述根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行配置，可包括：所述主处理芯片根据所述寄存器值确定当前的时钟方案，将所述时钟方案上传至内核，以使得在所述内核启动阶段，供其他功能芯片读取所述内核中的时钟方案，而根据所述时钟方案进行配置。

即，在一些实施例中，所述主处理芯片可在引导程序(uboot)启动时，获取所述预设芯片中的寄存器值，并根据所述寄存器值确定当前的时钟方案，并将所述时钟方案上传至内核。在内核启动阶段，其他功能芯片会去读取内核中的信息，从而，读取得到所述内核中的时钟方案，而根据所述时钟方案进行自身的配置。

在一些实施例中，所述使得所述若干芯片中的其他芯片根据所述时钟方案进行配置，还包括：所述主处理芯片在确定出当前的时钟方案后，根据所述时钟方案对所述主处理芯片自身进行配置。

即，在一些实施例中，所述主处理芯片在根据所述寄存器值确定出当前的时钟方案后，也会对自身进行相应的配置，以适应当前提供的时钟方案。

在一些实施例中，本申请中的其他芯片(包括所述主处理芯片以及所述其他功能芯片)根据所述时钟方案进行相应配置，可包括：根据当前的第一频率时钟方案，进行相应的配置，以适配自身对第一频率时钟信号的需求，或者进一步根据当前第二频率时钟方案，也可进行相应的配置，以适配自身对第二频率时钟信号的需求。其中，所述配置可包括增加补偿机制、不增加补偿机制等等。

在一些实施例中，所述步骤201、203可由所述预设芯片来执行，即，在电子设备开机启动的过程中，由所述预设芯片侦测预设芯片的若干预设引脚的电平，然后根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中。

其中，在一些实施例中，所述预设芯片还可根据预设引脚和寄存器值的比特位的对应关系，确定当前获取的预设引脚的电平值分别对应的比特位的值，从而得到所述寄存器值。其中，如前所述，一般而言，电平值为高则对应的比特位的值为1，电平值为低，例如零，则对应的比特位的值为0。

即，前述的根据所述预设芯片的若干预设引脚的电平得到所述寄存器值，可包括：根据预设引脚和寄存器值的比特位的对应关系，确定当前获取的预设引脚的电平值分别对应的比特位的值，从而得到所述寄存器值。

在一些实施例中，所述方法还包括：根据所述若干预设引脚的电平识别所述时钟方案，并根据所述时钟方案对预设芯片进行配置。其中，所述步骤可为所述预设芯片执行，即，所述预设芯片根据所述若干预设引脚的电平识别所述时钟方案，并根据所述时钟方案对预设芯片进行配置。

在一些实施例中，所述根据所述若干预设引脚的电平识别所述时钟方案，可包括：根据所述若干预设引脚的电平得到对应的寄存器值，然后根据寄存器值与时钟方案的对应关系，确定得到对应的时钟方案。即，在一些实施例中，所述预设芯片根据所述若干预设引脚的电平得到所述寄存器值后，将所述寄存器值存储在预设芯片的寄存器中，同时还根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案。

在一些实施例中，所述预设芯片根据所述时钟方案对预设芯片进行配置除了包括根据当前的第一频率时钟方案，进行相应的配置，以适配自身对第一频率时钟信号的需求，或者进一步根据当前第二频率时钟方案，也可进行相应的配置，以适配自身对第二频率时钟信号的需求之外，还包括根据当前的第二频率时钟方案配置启动或不启动分频功能。

即，在一些实施例中，如前所述的，所述分频方案为所述预设芯片11接收当前的第一频率时钟模块21输出的26MHZ的时钟信号进行分频后输出32KHZ的时钟信号来实现。所述预设芯片11在当前的第二频率时钟方案为标准晶振方案时，则不启动分频功能，此时提供至各个芯片的第二频率时钟信号为所述第二频率时钟模块直接提供的第二频率时钟信号，以及在当前的第二频率时钟方案为分频方案时，则启动分频功能，所述预设芯片对第一频率时钟信号进行分频得到第二频率时钟信号而提供至各个芯片。

在一些实施例中，前述的时钟配置方法也可包括步骤：通过所述预设芯片11接收第一频率时钟信号以及第二频率时钟信号，并根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片。

在一些实施例中，所述根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片，可包括：将第一频率时钟方案下对应的第一频率时钟模块21输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为标准晶振方案时，不启动分频功能，而将接收到的第二频率时钟信号直接提供至相应芯片；或者，将第一频率时钟方案下对应的第一频率时钟模块21输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为分频方案时，启动分频功能，对第一频率时钟信号进行分频得到第二频率时钟信号，并将分频得到的第二频率时钟信号提供至相应芯片。

即，前述的根据当前的第二频率时钟方案配置启动或不启动分频功能，也可以为所述预设芯片根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片的过程中进行配置的，或者说该两个步骤是可以整合在一起的。

其中，由于不同的芯片可能需要时钟频率不同，例如，可能所有的芯片都需要第一频率时钟信号，而只有部分芯片需要第二频率时钟信号，因此，前述的将第一频率时钟方案下对应的第一频率时钟模块21输出的第一频率时钟信号提供至相应芯片中的相应芯片包括需要第一频率时钟信号的其他芯片12，前述的“将接收到的第二频率时钟信号提供至相应芯片”以及“将分频得到的第二频率时钟信号提供至相应芯片”中的相应芯片包括需要第二频率时钟信号的其他芯片12。其中，当所述预设芯片11也需要第一频率时钟信号和/或所述第二频率时钟信号时，所述预设芯片11也包含在前述的相应芯片中。

更具体的内容请参见图5的相关说明。

请一并参阅图5，为本申请一实施例中的电子设备的更具体的内部结构示意图。如图5所示，所述预设芯片11连接在所述第一频率时钟模块21、第二频率时钟模块22以及其他芯片12之间。其中，所述第一频率时钟模块21提供的第一频率时钟信号以及所述第二频率时钟模块22提供的第二频率时钟信号为输入至所述预设芯片11，从所述预设芯片11输出至各个其他芯片12。

如图5所示，所述预设芯片11包括第一频率时钟信号输入端F1in、第二频率时钟信号输入端F2in、若干第一频率时钟信号输出端F1out以及至少一个第二频率时钟信号输出端F2out。所述第一频率时钟信号输入端F1in与所述第一频率时钟模块21连接，用于接收所述第一频率时钟模块21提供的第一频率时钟信号，所述第二频率时钟信号输入端F2in与所述第二频率时钟模块22连接，用于接收所述第二频率时钟模块22提供的第二频率时钟信号。所述若干第一频率时钟信号输出端F1out用于分别和各个其他芯片12连接，所述预设芯片11通过所述若干第一频率时钟信号输出端F1out分别将接收到的第一频率时钟信号分别发送至各个其他芯片12。即，在一些实施例中，所有的其他芯片12均需要所述第一频率时钟信号，

如图5所示，所述至少一个第二频率时钟信号输出端F2out可为一个，用于与所述主处理芯片13连接，所述预设芯片11通过所述第二频率时钟信号输出端F2out将接收到的第二频率时钟信号发送至所述主处理芯片13，然后再通过所述主处理芯片13转发至其他需要第二频率时钟信号的芯片。

如图5所示，例如所述其他芯片12包括所述主处理芯片13以及其他功能芯片14，所述其他功能芯片14例如可包括NFC(Near Field Communication，近场通信)芯片14a，WCN芯片(负责蓝牙的芯片)14b以及收发器(transceiver)芯片14c等。其中，WCN芯片14b需要第二频率时钟信号，则，所述主处理芯片13可将所述第二频率时钟信号转发至所述WCN芯片14b。

其中，在一些实施例中，所述第一频率时钟信号输入端F1in可与所述若干第一频率时钟信号输出端F1out直接连接，而直接将接收到的第一频率时钟信号发送至所述若干第一频率时钟信号输出端F1out并通过所述若干第一频率时钟信号输出端F1out进行输出。在一些实施例中，所述第一频率时钟模块21的部分结构也可为整合在所述预设芯片11的内部，所述第一频率时钟模块21也可以直接将第一频率时钟信号输出至所述若干第一频率时钟信号输出端F1out，并通过所述若干第一频率时钟信号输出端F1out进行输出。

在一些实施例中，当所述预设芯片11也需要第一频率时钟信号时，所述第一频率时钟信号输入端F1in还可与所述预设芯片11内部的模块连接，而为所述预设芯片11提供所述第一频率时钟信号，以实现所述预设芯片11的功能控制。

从而，根据所述电子设备100当前安装的第一频率时钟模块21的类型，将该类型的第一频率时钟模块21输出的第一频率时钟信号可发送至所述预设芯片11，供所述预设芯片使用，并通过所述预设芯片11转发至其他芯片12。

如图5所示，所述预设芯片11还包括第一输出路径111以及第二输出路径112，所述第一输出路径111可被选择性地连接在所述第一频率时钟信号输入端F1in以及一输出端O1之间，所述第二输出路径可被选择性地连接在所述第二频率时钟信号输入端F2in以及所述输出端O1之间，所述输出端O1用于与所述至少一个第二频率时钟信号输出端F2out连接。

其中，如图5所示，第一输出路径111中包括分频器111a，所述第二输出路径112可为信号线。其中，当所述第一输出路径111被选择地连接在所述第一频率时钟信号输入端F1in以及所述输出端O1之间时，所述第一频率时钟信号输入端F1in输入的第一频率时钟信号通过所述分频器111a分频后得到第二频率时钟信号，并通过所述输出端O1输出至所述至少一个第二频率时钟信号输出端F2out，以及进一步通过所述至少一个第二频率时钟信号输出端F2out输出至相应芯片，例如，输出至所述主处理芯片13后，在通过所述主处理芯片13提供至其他需要所述第二频率时钟信号的芯片。当所述第二输出路径112被选择连接在所述第二频率时钟信号输入端F2in以及所述输出端O1之间时，所述第二频率时钟信号输入端F2in输入的第二频率时钟信号直接通过所述输出端O1输出至所述至少一个第二频率时钟信号输出端F2out，并通过所述至少一个第二频率时钟信号输出端F2out输出至相应芯片，例如，输出至所述主处理芯片13后，在通过所述主处理芯片13提供至其他需要所述第二频率时钟信号的芯片。

其中，当所述第一输出路径111被选择地连接在所述第一频率时钟信号输入端F1in以及所述输出端O1之间时，所述第二输出路径与所述第二频率时钟信号输入端F2in或所述输出端O1的连接被断开；当所述第二输出路径被选择连接在所述第二频率时钟信号输入端F2in以及所述输出端O1之间，所述第一输出路径111与所述第一频率时钟信号输入端F1in或所述输出端O1的连接被断开。

其中，所述预设芯片11也需要所述第二频率时钟信号时，所述输出端O1还与所述预设芯片11的内部模块连接。当所述第一输出路径111被选择地连接在所述第一频率时钟信号输入端F1in以及所述输出端O1之间时，所述第一频率时钟信号输入端F1in输入的第一频率时钟信号通过所述分频器111a分频后得到第二频率时钟信号，并通过所述输出端O1输出至所述预设芯片11的内部模块。当所述第二输出路径112被选择连接在所述第二频率时钟信号输入端F2in以及所述输出端O1之间时，所述第二频率时钟信号输入端F2in输入的第二频率时钟信号直接通过所述输出端O1输出至所述预设芯片11的内部模块。

从而，前述的在当前的第二频率时钟方案为标准晶振方案时，不启动分频功能，而将接收到的第二频率时钟信号直接提供至相应芯片，可包括：所述预设芯片11在当前的第二频率时钟方案为标准晶振方案时，选择将所述第二输出路径112连接在所述第二频率时钟信号输入端F2in以及所述输出端O1之间，所述第二频率时钟信号输入端F2in输入的第二频率时钟信号直接通过所述输出端O1输出至所述至少一个第二频率时钟信号输出端F2out，并通过所述至少一个第二频率时钟信号输出端F2out提供至为相应芯片。其中，当所述预设芯片11也需要所述第二频率时钟信号时，前述的在当前的第二频率时钟方案为标准晶振方案时，而将接收到的第二频率时钟信号直接提供至相应芯片，还可进一步包括：将所述输出端O1输出的第二频率时钟信号提供至所述预设芯片11的内部模块。此时，所述第二频率时钟信号为所述第二频率时钟模块22直接提供的，并非分频得到的。

其中，前述的在当前的第二频率时钟方案为分频方案时，启动分频功能，对第一频率时钟信号进行分频得到第二频率时钟信号，并将分频得到的第二频率时钟信号提供至相应芯片，可包括：所述预设芯片11在当前的第二频率时钟方案为分频方案时，选择将所述第一输出路径111连接在所述第一频率时钟信号输入端F1in以及所述输出端O1之间，所述第一频率时钟信号输入端F1in输入的第一频率时钟信号通过所述分频器111a分频后得到第二频率时钟信号，并通过所述输出端O1输出至所述至少一个第二频率时钟信号输出端F2out，以及进一步通过所述至少一个第二频率时钟信号输出端F2out输出至相应芯片。其中，当所述预设芯片11也需要所述第二频率时钟信号时，前述的在当前的第二频率时钟方案为分频方案时，对第一频率时钟信号进行分频得到第二频率时钟信号，并将分频得到的第二频率时钟信号提供至相应芯片，还可进一步包括：将所述输出端O1输出的第二频率时钟信号提供至所述预设芯片11的内部模块。

从而，所述预设芯片11可通过选择第一输出路径111工作或者选择所述第二输出路径112工作而启动分频功能或者不启动分频功能。

在一些实施例中，如图5所示，所述预设芯片11中包括单刀双掷开关S1，所述单刀双掷开关S1的静触点C1与所述输出端O1固定连接，所述单刀双掷开关S1的动触点C2可被控制连接至所述第一输出路径111以及所述第二输出路径112中的一个。

其中，所述预设芯片11可根据当前的第二频率时钟方案为标准晶振方案还是分屏方案，控制所述单刀双掷开关S1的动触点C2与所述第一输出路径111连接或者与所述第二输出路径112连接，而选择第一输出路径111工作或者选择所述第二输出路径112工作。

其中，所述单刀双掷开关S1可为数控开关。

在其他实施例中，所述第一输出路径111以及所述第二输出路径112中还均串联有一个开关(图中未示)，所述预设芯片11可通过控制所述第一输出路径111以及所述第二输出路径112中的一个的开关导通，以及控制另一个输出路径的开关断开，而控制选择第一输出路径111工作或者选择所述第二输出路径112工作。其中，所述开关可为MOS管、三极管等等。

其中，如图5所示，所述预设芯片11还包括三个预设引脚P1、P2以及P3，所述三个预设引脚P1、P2以及P3与相应的外围电路110连接，所述外围电路110可提供高电平和低电平并施加至对应的预设引脚。如前所述的，在一些实施例中，当时钟方案改变时，可通过所述外围电路110改变施加至预设引脚P1、P2以及P3的电平，而使得寄存器值相应变化，而指示变化后的时钟方案。

其中，如图5所述，所述预设芯片11包括寄存器113，前述的寄存器值可存储在所述寄存器113中。在一些实施例中，所述预设芯片11也可包括微控制器，来控制输出相应的控制信号来控制前述的单刀双掷开关S1，以实现选择第一输出路径111工作或者选择所述第二输出路径112工作而启动分频功能或者不启动分频功能。

在一些实施例中，所述预设芯片11中还包括电平侦测模块(图中未示)，用于侦测所述三个预设引脚P1、P2以及P3的电平，所述电平侦测模块可通过软件或硬件的形式实现。

请参阅图6，为本申请另一实施例中的时钟配置方法的流程图。如图6所示，所述方法包括：

601：在电子设备开机启动的过程中，侦测预设芯片的若干预设引脚的电平；

603：根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案；

605：在电子设备开机启动的过程中，获取所述预设芯片中存储的寄存器值。

607：根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行配置；

609：通过所述预设芯片接收第一频率时钟信号以及第二频率时钟信号，并根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片。其中，如前所述的，在一些实施例中，所述时钟方案包括用于提供第一频率时钟信号的第一频率时钟方案以及用于提供第二频率时钟信号的第二频率时钟方案。

从而，本申请中，在电子设备开机启动的过程中，可根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，而供其他芯片读取以得到当前的时钟方案，能有效地通知芯片当前的时钟方案，并进行相应配置，以与当前的时钟方案相适配。

另外，通过所述预设芯片根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片，能够准确和及时地为相应芯片提供当前时钟方案对应的第一频率时钟信号以及第二频率时钟信号。

在一些实施例中，所述预设芯片可为所述若干芯片中启动顺序靠前的芯片。从而，通过在启动顺序靠前的预设芯片中存储特定的寄存器值，由于所述预设芯片启动顺序靠前，因此，所述预设芯片能够较早的启动，而能够较早的从所述预设芯片中获取所述寄存器值来确定当前的时钟方案，使得所述若干芯片中的其他芯片能及时根据所述时钟方案进行配置。

其中，图6中的方法步骤并不限于上述的执行顺序，例如，在一些实施例中，步骤609可在步骤605之前执行。

其中，所述步骤601-607与前述图2中的步骤201-207分别对应，更具体的内容请参见前述的描述。所述步骤609也在前述的内容中有详细描述，更具体的内容也可参见前述的描述。

其中，本申请的上述各个实施方式中的对应步骤可相互参照，部分实施例中简略介绍之处可参照其他实施例中更详尽的描述。

请参阅图7，为本申请一实施例中的时钟配置系统300的模块示意图。所述时钟配置系统300用于对电子设备中的芯片的时钟信号进行配置。如图7所示，所述时钟配置系统300包括电平侦测模块31以及寄存器值生成模块32。

所述电平侦测模块31用于在电子设备开机启动的过程中，侦测所述电子设备中的预设芯片的若干预设引脚的电平。

所述寄存器值生成模块32用于根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案。

从而，通过所述时钟配置系统300，在电子设备开机启动的过程中，可根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，而供其他芯片读取以得到当前的时钟方案，能有效地通知芯片当前的时钟方案，并进行相应配置，以与当前的时钟方案相适配。

在一些实施例中，所述预设芯片可为所述多个芯片中启动顺序靠前的芯片。从而，通过在启动顺序靠前的预设芯片中存储特定的寄存器值，由于所述预设芯片启动顺序靠前，因此，所述预设芯片能够较早的启动，而能够较早的从所述预设芯片中获取所述寄存器值来确定当前的时钟方案，使得所述若干芯片中的其他芯片能及时根据所述时钟方案进行配置。

如图7所示，所述时钟配置系统300还包括寄存器值获取模块33以及时钟方案确定模块34。

所述寄存器值获取模块33用于获取所述预设芯片中存储的寄存器值。所述时钟方案确定模块34用于根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行相应配置。

具体的，所述寄存器值获取模块33根据所述寄存器值确定当前的时钟方案，可包括：所述寄存器值获取模块33根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案。

其中，所述时钟方案包括了提供至若干芯片的第一频率时钟方案和第二频率时钟方案，所述寄存器值包括对应第一频率时钟方案的第一类比特位以及对应第二频率时钟方案的第二类比特位，所述寄存器值与时钟方案的对应关系定义了第一类比特位的值与第一频率时钟方案的对应关系，以及第二类比特位的值与第二频率时钟方案的对应关系，所述寄存器值获取模块33根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案，可进一步包括：所述寄存器值获取模块33根据第一类比特位的值与第一频率时钟方案的对应关系以及所述寄存器值中的第一类比特位的值确定对应的第一频率时钟方案；以及根据第二类比特位的值与第二频率时钟方案的对应关系以及所述寄存器值中的第二类比特位的值确定对应的第二频率时钟方案，从而确定出所述寄存器值对应的时钟方案。

在一些实施例中，所述第一频率时钟方案用于提供第一频率的时钟，所述第二频率时钟方案用于提供第二频率的时钟，所述第一频率时钟方案包括第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三中的一个；所述第二频率时钟方案包括第二频率时钟方案一以及第二频率时钟方案二中的一个，所述第一类比特位包括两个比特位，所述第二类比特位包括一个比特位；所述第一类比特位的值与第一频率时钟方案的对应关系，包括了两个第一类比特位的不同组合值与第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三的对应关系，所述第二类比特位的值与第二频率时钟方案的对应关系包括了所述第二类比特位的不同值与第二频率时钟方案一以及第二频率时钟方案二的对应关系。

所述寄存器值获取模块33根据第一类比特位的值与第一频率时钟方案的对应关系以及所述寄存器值中的第一类比特位的值确定对应的第一频率时钟方案，可进一步包括：所述寄存器值获取模块33根据两个第一类比特位的不同组合值与第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三的对应关系，确定当前的两个第一类比特位的值所对应的第一频率时钟方案为第一频率时钟方案一、第一频率时钟方案二或第一频率时钟方案三中的一个。

所述寄存器值获取模块33根据第二类比特位的值与第二频率时钟方案的对应关系以及所述寄存器值中的第二类比特位的值确定对应的第二频率时钟方案，可进一步包括：所述寄存器值获取模块33根据所述第二类比特位的不同值与第二频率时钟方案一以及第二频率时钟方案二的对应关系，确定当前的第二类比特位的值所对应的第二频率时钟方案为第二频率时钟方案一以及第二频率时钟方案二中的一个。

在一些实施例中，所述第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三分别为TSX方案、DCXO方案以及TCXO方案；所述第二频率时钟方案一以及第二频率时钟方案二分别为标准晶振方案以及分频方案，所述第一频率大于所述第二频率，所述标准晶振方案为通过标准晶振器提供所述第二频率的时钟，所述分频方案为通过第一频率分频得到第二频率的时钟。

在一些实施例中，所述第一频率为26MHZ，所述第二频率为32KHZ

在一些实施例中，所述寄存器值获取模块33还具体用于在所述电子设备开机后的引导程序启动时，获取预设芯片中存储的寄存器值；

在一些实施例中，所述时钟方案确定模块34还具体用于根据所述寄存器值确定当前的时钟方案，将所述时钟方案上传至内核，以使得在所述内核启动阶段，供其他功能芯片读取所述内核中的时钟方案，而根据所述时钟方案进行配置。

在一些实施例中，所述其他芯片包括主处理芯片和其他功能芯片。在一些实施例中，所述时钟配置系统300还包括第一配置模块35，所述第一配置模块35用于在确定出当前的时钟方案后，根据所述时钟方案对所述主处理芯片进行配置。其中，第一配置模块35对所述主处理芯片进行配置包括进行相应配置以适配对第一频率时钟信号的需求，或者进一步根据当前第二频率时钟方案，也可进行相应的配置，以适配对第二频率时钟信号的需求。其中，所述配置可包括增加补偿机制、不增加补偿机制等等。

在一些实施例中，所述时钟配置系统300还包括第二配置模块36，所述第二配置模块36用于根据所述时钟方案对其他功能芯片进行配置。其中，所述第二配置模块36对所述其他功能芯片进行配置也可包括进行相应配置以适配对第一频率时钟信号的需求，或者进一步根据当前第二频率时钟方案，也可进行相应的配置，以适配对第二频率时钟信号的需求。其中，所述配置也可包括增加补偿机制、不增加补偿机制等等。

在一些实施例中，如图7所示，所述时钟配置系统300还包括传输控制模块37。其中，在所述时钟方案包括用于提供第一频率时钟的第一频率时钟方案以及用于提供第二频率时钟方案的第二频率时钟方案时，所述传输控制模块37用于通过所述预设芯片接收第一频率时钟信号以及第二频率时钟信号，并根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片。

在一些实施例中，所述传输控制模块37根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片，可包括：所述传输控制模块37将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为标准晶振方案时，将第二频率时钟模块输出的第二频率时钟信号直接提供至相应芯片；或者所述传输控制模块37将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为分频方案时，启动分频功能，对第一频率时钟信号进行分频得到第二频率时钟信号，并将分频得到的第二频率时钟信号提供至相应芯片。

在一些实施例中，如图7所示，所述时钟配置系统300还可包括第三配置模块38，所述第三配置模块38用于根据所述时钟方案对预设芯片进行配置。其中，所述第三配置模块38对所述预设芯片的配置除了包括根据当前的第一频率时钟方案，进行相应的配置，以适配自身对第一频率时钟信号的需求，或者进一步根据当前第二频率时钟方案，也可进行相应的配置，以适配自身对第二频率时钟信号的需求之外，还包括根据当前的第二频率时钟方案配置启动或不启动分频功能。

其中，所述时钟配置系统300可包括在所述电子设备100中。例如，所述时钟配置系统300中的各个模块可为内嵌于所述电子设备的不同芯片中的程序模块或硬件单元。例如，所述电平侦测模块31、寄存器值生成模块32、传输控制模块37以及第三配置模块38可为内嵌于所述预设芯片中的程序模块或硬件单元，所述寄存器值获取模块33、时钟方案确定模块34以及第一配置模块35可为内嵌于所述主处理芯片中的程序模块或硬件单元。所述第二配置模块36可为内嵌于所述其他功能芯片中的程序模块或硬件单元。

在一些实施例中，所述时钟配置系统300中的各个模块也可为存储在存储器中的程序，而被所述预设芯片、主处理芯片以及其他功能芯片相应调用有执行相应的功能。

其中，所述安全固件部署系统200执行的功能操作与前述的图1-图6中的方法步骤以及电子设备的相关结构对应，更具体的内容可相互参照，在此不再赘述。

请参阅图8，为本申请一些实施例中的电子设备100的另一部分结构示意图。如图8所示，所述电子设备100可包括处理器40以及存储器50。所述存储器50中存储有程序，所述程序用于供所述处理器40调用后执行前述任一实施方式的方法中的步骤。

例如，所述程序用于供所述处理器40调用后执行如下的步骤：

在电子设备开机启动的过程中，侦测第一芯片的若干预设引脚的电平；

根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

其中，所述程序用于供所述处理器40调用后执行的其他方法步骤具体请参考前述图1-图6的相关描述，在此不再赘述。

其中，所述处理器40可包括图1中的芯片10等等。

其中，所述电子设备100可以包括手机、平板电脑等手持设备，也可包括车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备，以及各种形式的用户设备(User Equipment，UE)，移动台(Mobile Station，MS)，终端设备(terminal device)等等。

本申请实施例还提供一种计算机可读存储介质，其中，该计算机可读存储介质存储用于电子数据交换的程序，该程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤，上述计算机包括上述电子设备。所述计算机可读存储介质可为前述的存储器50等，也可为其他的存储介质，例如光盘、U盘、闪存卡等等。

例如，所述程序使得计算机执行如下的步骤：在电子设备开机启动的过程中，侦测第一芯片的若干预设引脚的电平；根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

其中，所述程序使得计算机执行的其他方法步骤具体请参考前述图1-图6的相关描述，在此不再赘述。

本申请还提供一种芯片，所述芯片包括若干预设引脚，所述芯片用于在电子设备开机启动的过程中，侦测若干预设引脚的电平，以及根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

其中，所述时钟方案包括用于提供第一频率时钟的第一频率时钟方案以及用于提供第二频率时钟方案的第二频率时钟方案，所述芯片还用于接收第一频率时钟信号以及第二频率时钟信号，并根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至其他芯片中的相应芯片。

其中，所述芯片根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至其他芯片中的相应芯片，包括：所述芯片将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为标准晶振方案时，将第二频率时钟模块输出的第二频率时钟信号直接提供至相应芯片；或者所述芯片将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为分频方案时，启动分频功能，对第一频率时钟信号进行分频得到第二频率时钟信号，并将分频得到的第二频率时钟信号提供至相应芯片。

其中，上述芯片可为前述的预设芯片11，更具体的内容可参见前述的描述。

在一些实施例中，还提供一种芯片，所述芯片用于获取所述第一芯片中存储的寄存器值；根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行相应配置。其中，所述芯片可为前述的主处理芯片13，更具体的内容可参见前述的描述。

本申请实施例还提供一种芯片，所述芯片用于调用程序后执行如上述方法实施例中记载的任一方法的部分或全部步骤。例如，所述芯片用于调用程序后执行如下的步骤：在电子设备开机启动的过程中，侦测预设芯片的若干预设引脚的电平；根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

又例如，所述芯片用于调用程序后执行如下的步骤：获取所述预设芯片中存储的寄存器值；根据所述寄存器值确定当前的时钟方案，以使得其他芯片根据所述时钟方案进行相应配置。

其中，所述芯片用于调用程序后执行的其他方法步骤具体请参考前述图1-图6的相关描述，在此不再赘述。

因此，根据本申请提供的时钟配置方法、系统、芯片及电子设备，通过所述时钟配置系统300，在电子设备开机启动的过程中，可根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，而供其他芯片读取以得到当前的时钟方案，能有效地通知芯片当前的时钟方案，并进行相应配置，以与当前的时钟方案相适配。

上述实施例主要结合硬件框架从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是，电子设备为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

关于上述实施例中描的各个装置、产品包含模块/单元，其可以是软件模块/单元，也可以是硬件模块/单元，或者也可以部分是软件模块/单元，部分是硬件模块/单元。例如，对于应用或集成芯片的各个装置、产品其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者至少部分模块/单元可以采用软件程序的方式实现，该运行于芯片内部集成处理器，剩余的部分模块/单元可以采用电路等硬件方式实现；对于应于或集成芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同模块/单元可以位于芯片模组的同一件(例如片、电路模块等)或者不同组件中，至少部分/单元可以采用软件程序的方式实现，该软件程运行于芯片模组内部集成处理器剩余部分模块/单元可以采用电路等硬件方式实现；对于应或集成终端的各个装置、产品，其包含的模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端内同一组件(例如，芯片、电路模块等)或者不同组件中，或者至少部分模块/单元可以采用软件程序的方式实现，该序运行于终端内部集成的处理器，剩余分模块/单元可以采用电路等硬件方式实现。

本申请实施例可以根据所述方法示例对电子设备进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。所述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

本申请实施例还提供一种计算机程序产品，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包，上述计算机包括电子设备。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。

以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (28)

1.一种时钟配置方法，其特征在于，所述方法用于配置一电子设备中提供至若干芯片的时钟，所述方法包括：

在电子设备开机启动的过程中，侦测预设芯片的若干预设引脚的电平；

根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

获取所述预设芯片中存储的寄存器值；

根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行相应配置。

3.根据权利要求2所述的方法，其特征在于，所述根据所述寄存器值确定当前的时钟方案，包括：

根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案。

4.根据权利要求3所述的方法，其特征在于，所述时钟方案包括了提供至若干芯片的第一频率时钟方案和第二频率时钟方案，所述寄存器值包括对应第一频率时钟方案的第一类比特位以及对应第二频率时钟方案的第二类比特位，所述寄存器值与时钟方案的对应关系定义了第一类比特位的值与第一频率时钟方案的对应关系，以及第二类比特位的值与第二频率时钟方案的对应关系，所述根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案，包括：

根据第一类比特位的值与第一频率时钟方案的对应关系以及所述寄存器值中的第一类比特位的值确定对应的第一频率时钟方案；以及

根据第二类比特位的值与第二频率时钟方案的对应关系以及所述寄存器值中的第二类比特位的值确定对应的第二频率时钟方案，从而确定出所述寄存器值对应的时钟方案。

5.根据权利要求4所述的方法，其特征在于，所述第一频率时钟方案用于提供第一频率的时钟，所述第二频率时钟方案用于提供第二频率的时钟，所述第一频率时钟方案包括第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三中的一个；所述第二频率时钟方案包括第二频率时钟方案一以及第二频率时钟方案二中的一个，所述第一类比特位包括两个比特位，所述第二类比特位包括一个比特位；所述第一类比特位的值与第一频率时钟方案的对应关系，包括了两个第一类比特位的不同组合值与第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三的对应关系，所述第二类比特位的值与第二频率时钟方案的对应关系包括了所述第二类比特位的不同值与第二频率时钟方案一以及第二频率时钟方案二的对应关系。

6.根据权利要求5所述的方法，其特征在于，所述第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三分别为TSX方案、DCXO方案以及TCXO方案；所述第二频率时钟方案一以及第二频率时钟方案二分别为标准晶振方案以及分频方案，所述第一频率大于所述第二频率，所述标准晶振方案为通过标准晶振器提供所述第二频率的时钟，所述分频方案为通过第一频率分频得到第二频率的时钟。

7.根据权利要求6所述的方法，其特征在于，所述第一频率为26MHZ，所述第二频率为32KHZ。

8.根据权利要求2所述的方法，其特征在于，所述其他芯片包括主处理芯片和其他功能芯片，所述在电子设备开机启动时，获取预设芯片中存储的寄存器值，包括：

所述主处理芯片在所述电子设备开机后的引导程序启动时，获取预设芯片中存储的寄存器值；

所述根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行配置，包括：

所述主处理芯片根据所述寄存器值确定当前的时钟方案，将所述时钟方案上传至内核，以使得在所述内核启动阶段，供其他功能芯片读取所述内核中的时钟方案，而根据所述时钟方案进行配置。

9.根据权利要求8所述的方法，其特征在于，所述使得所述若干芯片中的其他芯片根据所述时钟方案进行配置，还包括：

所述主处理芯片在确定出当前的时钟方案后，根据所述时钟方案对所述主处理芯片自身进行配置。

10.根据权利要求1-9任一项所述的方法，其特征在于，在所述时钟方案包括用于提供第一频率时钟的第一频率时钟方案以及用于提供第二频率时钟方案的第二频率时钟方案时，所述方法还包括：

通过所述预设芯片接收第一频率时钟信号以及第二频率时钟信号，并根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片。

11.根据权利要求10所述的方法，其特征在于，所述根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片，包括：

将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为标准晶振方案时，将第二频率时钟模块输出的第二频率时钟信号直接提供至相应芯片；或者

将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为分频方案时，启动分频功能，对第一频率时钟信号进行分频得到第二频率时钟信号，并将分频得到的第二频率时钟信号提供至相应芯片。

12.一种时钟配置方法，其特征在于，所述方法用于配置一电子设备中提供至若干芯片的时钟，所述方法包括：

获取预设芯片中存储的寄存器值；

根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行相应配置。

13.一种时钟配置系统，其特征在于，所述系统用于配置一电子设备中提供至若干芯片的时钟，所述系统包括：

电平侦测模块，用于在电子设备开机启动的过程中，侦测所述电子设备中的预设芯片的若干预设引脚的电平；以及

寄存器值生成模块，用于根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述预设芯片中，其中，所述寄存器值用于指示电子设备的时钟方案。

14.根据权利要求13所述的系统，其特征在于，所述系统还包括：

寄存器值获取模块，用于获取所述预设芯片中存储的寄存器值；

时钟方案确定模块，用于根据所述寄存器值确定当前的时钟方案，以使得所述若干芯片中的其他芯片根据所述时钟方案进行相应配置。

15.根据权利要求14所述的系统，其特征在于，所述寄存器值获取模块根据所述寄存器值确定当前的时钟方案，包括：所述寄存器值获取模块根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案。

16.根据权利要求15所述的系统，其特征在于，所述时钟方案包括了提供至若干芯片的第一频率时钟方案和第二频率时钟方案，所述寄存器值包括对应第一频率时钟方案的第一类比特位以及对应第二频率时钟方案的第二类比特位，所述寄存器值与时钟方案的对应关系定义了第一类比特位的值与第一频率时钟方案的对应关系，以及第二类比特位的值与第二频率时钟方案的对应关系；

所述寄存器值获取模块根据寄存器值与时钟方案的对应关系，确定所述寄存器值对应的时钟方案，进一步包括：

所述寄存器值获取模块根据第一类比特位的值与第一频率时钟方案的对应关系以及所述寄存器值中的第一类比特位的值确定对应的第一频率时钟方案；以及根据第二类比特位的值与第二频率时钟方案的对应关系以及所述寄存器值中的第二类比特位的值确定对应的第二频率时钟方案，从而确定出所述寄存器值对应的时钟方案。

17.根据权利要求16所述的系统，其特征在于，所述第一频率时钟方案用于提供第一频率的时钟，所述第二频率时钟方案用于提供第二频率的时钟，所述第一频率时钟方案包括第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三中的一个；所述第二频率时钟方案包括第二频率时钟方案一以及第二频率时钟方案二中的一个，所述第一类比特位包括两个比特位，所述第二类比特位包括一个比特位；所述第一类比特位的值与第一频率时钟方案的对应关系，包括了两个第一类比特位的不同组合值与第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三的对应关系，所述第二类比特位的值与第二频率时钟方案的对应关系包括了所述第二类比特位的不同值与第二频率时钟方案一以及第二频率时钟方案二的对应关系。

18.根据权利要求17所述的系统，其特征在于，所述第一频率时钟方案一、第一频率时钟方案二以及第一频率时钟方案三分别为TSX方案、DCXO方案以及TCXO方案；所述第二频率时钟方案一以及第二频率时钟方案二分别为标准晶振方案以及分频方案，所述第一频率大于所述第二频率，所述标准晶振方案为通过标准晶振器提供所述第二频率的时钟，所述分频方案为通过第一频率分频得到第二频率的时钟。

19.根据权利要求18所述的系统，其特征在于，所述第一频率为26MHZ，所述第二频率为32KHZ。

20.根据权利要求14所述的系统，其特征在于，所述其他芯片包括主处理芯片以及其他功能芯片，所述寄存器值获取模块具体用于在所述电子设备开机后的引导程序启动时，获取预设芯片中存储的寄存器值；

所述时钟方案确定模块具体用于根据所述寄存器值确定当前的时钟方案，将所述时钟方案上传至内核，以使得在所述内核启动阶段，供其他功能芯片读取所述内核中的时钟方案，而根据所述时钟方案进行配置。

21.根据权利要求20所述的系统，其特征在于，所述系统还包括第一配置模块，用于在确定出当前的时钟方案后，根据所述时钟方案对所述主处理芯片进行配置。

22.根据权利要求13-21任一项所述的系统，其特征在于，所述系统还包括传输控制模块，在所述时钟方案包括用于提供第一频率时钟的第一频率时钟方案以及用于提供第二频率时钟方案的第二频率时钟方案时，所述传输控制模块用于通过所述预设芯片接收第一频率时钟信号以及第二频率时钟信号，并根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至相应芯片。

23.根据权利要求22所述的系统，其特征在于，所述传输控制模块具体用于将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为标准晶振方案时，将第二频率时钟模块输出的第二频率时钟信号直接提供至相应芯片；或者所述传输控制模块将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为分频方案时，启动分频功能，对第一频率时钟信号进行分频得到第二频率时钟信号，并将分频得到的第二频率时钟信号提供至相应芯片。

24.一种芯片，其特征在于，所述芯片包括若干预设引脚，所述芯片用于在电子设备开机启动的过程中，侦测若干预设引脚的电平，以及根据所述预设芯片的若干预设引脚的电平得到所述寄存器值并存储在所述芯片中，其中，所述寄存器值用于指示电子设备的时钟方案，从而供其他芯片读取以得到当前的时钟方案。

25.根据权利要求24所述的芯片，其特征在于，所述时钟方案包括用于提供第一频率时钟的第一频率时钟方案以及用于提供第二频率时钟方案的第二频率时钟方案，所述芯片还用于接收第一频率时钟信号以及第二频率时钟信号，并根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至其他芯片中的相应芯片。

26.根据权利要求25所述的芯片，其特征在于，所述芯片根据当前的时钟方案提供对应的第一频率时钟信号以及第二频率时钟信号至其他芯片中的相应芯片，包括：

所述芯片将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为标准晶振方案时，将第二频率时钟模块输出的第二频率时钟信号直接提供至相应芯片；或者所述芯片将第一频率时钟方案下对应的第一频率时钟模块输出的第一频率时钟信号提供至相应芯片，以及在当前的第二频率时钟方案为分频方案时，启动分频功能，对第一频率时钟信号进行分频得到第二频率时钟信号，并将分频得到的第二频率时钟信号提供至相应芯片。

27.一种电子设备，其特征在于，所述电子设备包括处理器以及存储器，所述存储器存储有程序，所述程序用于供处理器调用后执行如权利要求1-12任一项所述的方法。

28.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有程序，所述程序用于供处理器调用后执行如权利要求1-12任一项所述的方法。

Images