CN116008632A - 获取芯片电流特征的方法、装置、电子设备和存储介质 - Google Patents
获取芯片电流特征的方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN116008632A CN116008632A CN202211708453.0A CN202211708453A CN116008632A CN 116008632 A CN116008632 A CN 116008632A CN 202211708453 A CN202211708453 A CN 202211708453A CN 116008632 A CN116008632 A CN 116008632A
- Authority
- CN
- China
- Prior art keywords
- chip
- frequency domain
- obtaining
- ball grid
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种获取芯片电流特征的方法、装置、电子设备和存储介质，涉及电子电路技术领域，方法包括：创建所述芯片所在的供电网络的等效电路；根据所述等效电路，得到所述封装基板凸点与所述芯片之间的第一传递函数，以及，所述球栅阵列与所述封装基板凸点之间的第二传递函数，根据所述第一传递函数和第二传递函数，得到所述球栅阵列与所述芯片之间的频域关系；根据所述球栅阵列与所述芯片之间的频域关系，得到频域芯片电流；根据所述频域芯片电流得到时域芯片电流。上述方法可以通过电路板球栅阵列的电压来间接获取芯片的电流特征。
Description
技术领域
本发明涉及电子电路技术领域，特别是涉及一种获取芯片电流特征的方法、装置、电子设备和存储介质。
背景技术
ASIC芯片是用于供专门应用的集成电路(ASIC，Application SpecificIntegrated Circuit)芯片技术，其芯片电流活动特征对于信号完整性和电源完整性以及封装设计非常重要。
但是，现有技术中还不能直接从芯片上获得芯片电流活动特征，这阻碍了ASIC芯片的进一步发展研究。
因此，提供一种获取芯片电流特征的方法是亟需解决的问题。
发明内容
有鉴于此，本申请的目的在于提出一种获取芯片电流特征的方法、装置、电子设备和存储介质，本申请能够针对性的解决现有技术中不能获得芯片电流活动特征的问题。
基于上述目的，第一方面，本申请提出了一种获取芯片电流特征的方法，所述芯片固定在电路板上，所述芯片与电路板之间设置有封装基板，所述封装基板具有封装基板凸点，所述电路板具有球栅阵列，所述芯片、所述封装基板凸点、所述球栅阵列电连接；所述获取芯片电流特征的方法包括：创建所述芯片所在的供电网络的等效电路；根据所述等效电路，得到所述封装基板凸点与所述芯片之间的第一传递函数，以及，所述球栅阵列与所述封装基板凸点之间的第二传递函数，根据所述第一传递函数和第二传递函数，得到所述球栅阵列与所述芯片之间的频域关系；根据所述球栅阵列与所述芯片之间的频域关系，得到频域芯片电流；根据所述频域芯片电流得到时域芯片电流。
可选地，所述创建所述芯片所在的供电网络的等效电路，包括：获取所述供电网络的等效元器件，以及各等效元器件的连接关系；根据所述等效元器件以及各等效元器件的连接关系创建所述芯片所在的供电网络的等效电路；其中，所述等效元器件包括所述芯片的交流电压、所述芯片的等效电容、所述芯片的等效电阻、所述封装基板的去耦电容、所述封装基板的等效电感、所述球栅阵列的去耦电容、所述球栅阵列的等效电感、所述电路板的去耦电容以及供电电源。
可选地，所述根据所述等效电路，得到所述封装基板凸点与所述芯片之间的第一传递函数，包括：计算第一阻抗值，所述第一阻抗值为所述封装基板凸点到供电网络的供电电源之间的阻抗值；将所述第一阻抗值与所述芯片的等效电阻之和作为第二阻抗值，根据所述第一阻抗值和所述第二阻抗值的比值，得到所述第一传递函数。
可选地，所述根据所述等效电路，得到所述球栅阵列与所述封装基板凸点之间的第二传递函数，包括：计算第三阻抗值，所述第三阻抗值为所述球栅阵列到供电网络的供电电源之间的阻抗值；将所述第三阻抗值与所述封装基板凸点的阻抗值之和作为第四阻抗值，根据所述第三阻抗值与第四阻抗值的比值得到所述第二传递函数。
可选地，所述根据所述球栅阵列与所述芯片之间的频域关系，得到频域芯片电流，包括：根据所述球栅阵列与所述芯片之间的频域关系，得到所述芯片的频域电压；获取所述芯片的频域阻抗，根据所述芯片的频域阻抗和所述芯片的频域电压，得到频域芯片电流。
可选地，所述根据所述频域芯片电流得到时域芯片电流，包括：对所述频域芯片电流进行傅里叶逆变换，得到所述时域芯片电流。
第二方面，还提供了一种获取芯片电流特征的装置，其特征在于，所述芯片固定在电路板上，所述芯片与电路板之间设置有封装基板，所述封装基板具有封装基板凸点，所述电路板具有球栅阵列，所述芯片、所述封装基板凸点、所述球栅阵列电连接；
所述获取芯片电流特征的装置包括：等效电路创建模块，用于创建所述芯片所在的供电网络的等效电路；频域关系计算模块，用于根据所述等效电路，得到所述封装基板凸点与所述芯片之间的第一传递函数，以及，所述球栅阵列与所述封装基板凸点之间的第二传递函数，根据所述第一传递函数和第二传递函数，得到所述球栅阵列与所述芯片之间的频域关系；频域电流计算模块，用于根据所述球栅阵列与所述芯片之间的频域关系，得到频域芯片电流；时域电流计算模块，用于根据所述频域芯片电流得到时域芯片电流。
第三方面，还提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序以实现第一方面所述的方法。
第四方面，还提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行实现第一方面任一项所述的方法。
总的来说，本申请至少存在以下有益效果：
本实施例提供的一种获取芯片电流特征的方法，通过创建芯片所在的供电网络的等效电路，根据等效电路，得到封装基板凸点与芯片之间的第一传递函数，以及，球栅阵列与封装基板凸点之间的第二传递函数，根据第一传递函数和第二传递函数，得到球栅阵列与所述芯片之间的频域关系，根据球栅阵列与芯片之间的频域关系，得到频域芯片电流，再根据频域芯片电流得到时域芯片电流。由于电路板球栅阵列的电压可以测量得到，进而可以通过电路板球栅阵列的电压来间接获取芯片的电流特征。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。
图1示出本申请的一种获取芯片电流特征的方法的步骤流程图；
图2示出根据本申请实施例的一种芯片封装结构的位置关系示意图；
图3示出本实施例的芯片所在的供电网络的等效电路图；
图4示出一种去耦电容的频域阻抗曲线图；
图5示出一种节点等效阻抗的频域阻抗曲线图；
图6示出一种传递函数的频域阻抗曲线图；
图7示出根据本申请实施例的获取芯片电流特征的装置的结构示意图；
图8示出了本申请一实施例所提供的一种电子设备的结构示意图；
图9示出了本申请一实施例所提供的一种存储介质的示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1示出本申请的一种获取芯片电流特征的方法的步骤流程图。由于不能直接从芯片上获取芯片的电流活动，因此，本申请的实施例中，通过电路板焊球处的电压噪声来重建并获取芯片的电流活动。
图2示出本实施例中一种芯片封装结构的位置关系示意图，参考图2，其中，芯片封装结构200包括芯片201、电路板202和封装基板203。芯片201固定在电路板上，芯片201与电路板之202间设置有封装基板203，封装基板203具有封装基板凸点204，电路板102具有球栅阵列205，封装基板203是由基板材料与电子线路或导通孔组成的将较高精密度芯片或器件与印刷电路板连接在一起的基本部件，封装基板凸点204用于实现芯片201与封装基板203之间的电传导，球栅阵列205是应用在集成电路上的一种表面黏着封装技术，可以实现电路板与芯片底部的永久连接。以上结构为封装完成的芯片结构，当为封装完成的芯片结构通电的情况下，可以形成而使芯片、封装基板凸点、球栅阵列的电连接。而当通过电源供电为芯片提供电能时，芯片会因为运作而产生交流噪声，本实施例则通过检测电路板球栅阵列的电压来间接获取芯片的电流特征。
具体地，参考图1，本实施例的一种获取芯片电流特征的方法包括如下步骤S101～S104：
S101、创建芯片所在的供电网络的等效电路。
本实施例中，芯片所在供电网络由与芯片电连接的各元器件以及供电电源组成，则本实施例创建芯片所在的供电网络的等效电路包括：获取供电网络的等效元器件，以及各等效元器件的连接关系，根据等效元器件以及各等效元器件的连接关系创建芯片所在的供电网络的等效电路。
其中，本实施例的等效元器件包括芯片的交流电压AC、芯片的等效电容Cdie、芯片的等效电阻Rdie、封装基板的去耦电容CPKG、封装基板的等效电感LPKG、球栅阵列的去耦电容CPCB、球栅阵列的等效电感LPCB、电路板的去耦电容CBULK以及供电电源DC。可以理解的是，球珊阵列距离芯片较近，也就是说球栅阵列的去耦电容CPCB是电路板上距离芯片较近的端接去耦电容，电路板的去耦电容CBULK为距离芯片较远的电路板远端去耦电容，其中，电路板的远端去耦电容的容值较大。
图3示出芯片所在的供电网络的等效电路图。图3中的节点1、2、3、4分别表征供电电源节点、球栅阵列节点、封装基板节点和芯片节点。
如图3所示，等效电路中，芯片的交流电压AC由整个供电网络产生并抑制，由于芯片的交流电压AC在芯片上产生，因此等效电路中，交流电压AC与芯片的等效电容Cdie的一端、芯片的等效电阻Rdie的一端连接，芯片的等效电容Cdie的另一端接地，芯片的等效电阻Rdie的另一端与封装基板的等效电感LPKG的一端、封装基板的去耦电容CPKG的一端连接，封装基板的去耦电容CPKG的另一端接地，封装基板的等效电感LPKG的另一端与球栅阵列的去耦电容CPCB的一端、球栅阵列的等效电感LPCB的一端连接，球栅阵列的去耦电容CPCB的另一端接地，球栅阵列的等效电感LPCB的另一端连接电路板的去耦电容CBULK的一端，电路板的去耦电容CBULK的另一端接地，电路板的去耦电容CBULK还连接供电电源DC。
可以理解的是，若要通过电路板球栅阵列的电压来间接获取芯片的电流特征，需要计算电路板球栅阵列的电压与芯片上的交流电压的的关系，则进行步骤S102。
S102、根据等效电路，得到封装基板凸点与所述芯片之间的第一传递函数，以及，球栅阵列与封装基板凸点之间的第二传递函数，根据第一传递函数和第二传递函数，得到球栅阵列与芯片之间的频域关系。
本实施例中，根据等效电路，得到封装基板凸点与所述芯片之间的第一传递函数，包括：计算第一阻抗值，第一阻抗值为封装基板凸点到供电网络的供电电源之间的阻抗值；将第一阻抗值与芯片的等效电阻之和作为第二阻抗值，根据第一阻抗值和第二阻抗值的比值，得到第一传递函数。
本实施例中，第一阻抗值Z3(f)为封装基板凸点到供电网络的供电电源之间的阻抗值，即图2中，节点3到节点1之间的阻抗值。第二阻抗值即节点4到节点1之间的阻抗值，第二阻抗值等于第一阻抗值与芯片的等效电阻之和(Z3(f)+Rdie)，第一传递函数即节点3和节点4之间的传递函数，由于节点3和节点4具有串联的电路关系，即电流相同，则第一传递函数H34(f)的公式可以表示为：
本实施例中，Z3(f)＝(jωLPKG+Z2(f))//Z_CPKG(公式2)
其中，jωLPKG表征LPKG的阻抗值随频率变化，Z_CPKG为封装基板的去耦电容CPKG的阻抗值，Z2(f)为节点2到节点1之间的阻抗值。
本实施例中，根据等效电路，得到球栅阵列与封装基板凸点之间的第二传递函数，包括：计算第三阻抗值，第三阻抗值为球栅阵列到供电网络的供电电源之间的阻抗值；将第三阻抗值与封装基板凸点的阻抗值之和作为第四阻抗值，根据第三阻抗值与第四阻抗值的比值得到第二传递函数。
本实施例中，第三阻抗值即Z2(f)：
Z2(f)＝(jωLPCB+Z_CBULK)//Z_CPCB (公式3)
其中，jωLPCB表征LPCB的阻抗值随频率变化，Z_CBULK为CBULK的阻抗值，Z_CPCB为CPCB的阻抗值。
第四阻抗值为第三阻抗值与封装基板凸点的阻抗值之和，即第四阻抗值为(Z2(f)+jωLPKG)，则第二传递函数H23(f)可以表示为：
本实施例中，封装基板的去耦电容CPKG的阻抗值：
其中，ESLPKG表示封装基板的去耦电容CPKG的寄生电感，ESRPKG表示封装基板的去耦电容CPKG的寄生电阻。
球栅阵列的去耦电容CPCB的阻抗值：
其中，ESLPCB表示球栅阵列的去耦电容CPCB的寄生电感，ESRPCB表示球栅阵列的去耦电容CPCB的寄生电阻。
电路板的去耦电容CBULK的阻抗值：
其中，ESLBULK表示电路板的去耦电容CBULK的寄生电感，ESRBULK表示电路板的去耦电容CBULK的寄生电阻。
根据上述公式1至公式7，可得球栅阵列与芯片之间的频域关系：
进而得到芯片的频域电压：
S103、根据球栅阵列与芯片之间的频域关系，得到频域芯片电流。
本实施例中，根据球栅阵列与芯片之间的频域关系，得到频域芯片电流，包括：根据球栅阵列与芯片之间的频域关系，得到芯片的频域电压；获取芯片的频域阻抗，根据芯片的频域阻抗和芯片的频域电压，得到频域芯片电流。
本实施例中，芯片的频域电压V4(f)如公式9所示，芯片位置处的频域阻抗Z44(f)为：
则根据芯片的频域阻抗和芯片的频域电压，得到频域芯片电流：
本实施例中，图4示出一种去耦电容的频域阻抗曲线图，图4中，曲线1为封装基板的去耦电容CPKG的频域阻抗曲线，曲线2为球栅阵列的去耦电容CPCB的频域阻抗曲线，曲线3为电路板的去耦电容CBULK的频域阻抗曲线。
图5示出一种节点等效阻抗的频域阻抗曲线图，图5中，曲线1为Z2(f)的频域阻抗曲线，曲线2为Z3(f)的频域阻抗曲线，曲线3为Z44(f)的频域阻抗曲线。
图6示出一种传递函数的频域阻抗曲线图，图6中，曲线1为第二传递函数H23(f)的频域阻抗曲线，曲线2为第一传递函数H34(f)的频域阻抗曲线，曲线3为球栅阵列与芯片之间频域函数H24(f)的频域阻抗曲线。
由图4、图5和图6可知，本实施例的公式11中的各参数Z44(f)、Rdie、Z3(f)、jωLPKG、Z2(f)均可根据计算得到。当测量得到电路板球栅阵列的时域电压v2(t)后，即可根据公式11计算出频域芯片电流I4(f)。
S104、根据频域芯片电流得到时域芯片电流。
本实施例中，通过对频域芯片电流进行傅里叶逆变换，得到时域芯片电流：
以上为本实施例提供的一种获取芯片电流特征的方法，通过创建芯片所在的供电网络的等效电路，根据等效电路，得到封装基板凸点与芯片之间的第一传递函数，以及，球栅阵列与封装基板凸点之间的第二传递函数，根据第一传递函数和第二传递函数，得到球栅阵列与所述芯片之间的频域关系，根据球栅阵列与芯片之间的频域关系，得到频域芯片电流，再根据频域芯片电流得到时域芯片电流。由于电路板球栅阵列的电压可以测量得到，进而可以通过电路板球栅阵列的电压来间接获取芯片的电流特征。
本实施例还提供一种获取芯片电流特征的装置，用于执行上述实施例所述的获取芯片电流特征的方法，如图7所示，该获取芯片电流特征的装置400包括：
等效电路创建模块401，用于创建所述芯片所在的供电网络的等效电路；
频域关系计算模块402，用于根据所述等效电路，得到所述封装基板凸点与所述芯片之间的第一传递函数，以及，所述球栅阵列与所述封装基板凸点之间的第二传递函数，根据所述第一传递函数和第二传递函数，得到所述球栅阵列与所述芯片之间的频域关系；
频域电流计算模块403，用于根据所述球栅阵列与所述芯片之间的频域关系，得到频域芯片电流；
时域电流计算模块404，用于根据所述频域芯片电流得到时域芯片电流。
本实施例的获取芯片电流特征的装置可以集成在芯片内部，也可以以设置在单独的元器件内，设置有该装饰的元器件与芯片电连接，芯片固定在电路板上，芯片与电路板之间设置有封装基板，封装基板具有封装基板凸点，电路板具有球栅阵列，获取芯片电流特征的装置、芯片、封装基板凸点、球栅阵列电连接，以使获取芯片电流特征的装置能够获取到芯片所在的供电网络的等效电路所需的各种元器件数据。
在一个例子中，等效电路创建模块401还用于获取所述供电网络的等效元器件，以及各等效元器件的连接关系，根据所述等效元器件以及各等效元器件的连接关系创建所述芯片所在的供电网络的等效电路，其中，所述等效元器件包括所述芯片的交流电压、所述芯片的等效电容、所述芯片的等效电阻、所述封装基板的去耦电容、所述封装基板的等效电感、所述球栅阵列的去耦电容、所述球栅阵列的等效电感、所述电路板的去耦电容以及供电电源。
在一个例子中，频域关系计算模块402用于计算第一阻抗值，所述第一阻抗值为所述封装基板凸点到供电网络的供电电源之间的阻抗值；将所述第一阻抗值与所述芯片的等效电阻之和作为第二阻抗值，根据所述第一阻抗值和所述第二阻抗值的比值，得到所述第一传递函数。
在一个例子中，频域关系计算模块402用于计算第三阻抗值，所述第三阻抗值为所述球栅阵列到供电网络的供电电源之间的阻抗值；将所述第三阻抗值与所述封装基板凸点的阻抗值之和作为第四阻抗值，根据所述第三阻抗值与第四阻抗值的比值得到所述第二传递函数。
在一个例子中，频域电流计算模块403用于根据所述球栅阵列与所述芯片之间的频域关系，得到所述芯片的频域电压；获取所述芯片的频域阻抗，根据所述芯片的频域阻抗和所述芯片的频域电压，得到频域芯片电流。
在一个例子中，时域电流计算模块404用于对所述频域芯片电流进行傅里叶逆变换，得到所述时域芯片电流。
本申请的上述实施例提供的获取芯片电流特征的装置与本申请实施例提供的获取芯片电流特征的方法出于相同的发明构思，具有与其存储的应用程序所采用、运行或实现的方法相同的有益效果。
本实施例还提供一种电子设备，电子设备包括图2所示的芯片封装结构200，芯片201固定在电路板上，芯片201与电路板之202间设置有封装基板203，封装基板203具有封装基板凸点204，电路板102具有球栅阵列205，芯片202、封装基板凸点204、球栅阵列205电连接；电子设备还包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器运行计算机程序以实现上述获取芯片电流特征的方法。
请参考图8，其示出了本申请的一些实施方式所提供的一种电子设备的示意图。如图8所示，电子设备50包括：芯片封装结构200，处理器500，存储器501，总线502和通信接口503，芯片封装结构200与处理器500连接，所述处理器500、通信接口503和存储器501通过总线502连接；所述存储器501中存储有可在所述处理器500上运行的计算机程序，所述处理器500运行所述计算机程序时执行本申请前述任一实施方式所提供的获取芯片电流特征的方法。
其中，存储器501可能包含高速随机存取存储器(RAM：Random Access Memory)，也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口503(可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网、广域网、本地网、城域网等。
总线502可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。其中，存储器501用于存储程序，所述处理器500在接收到执行指令后，执行所述程序，前述本申请实施例任一实施方式揭示的所述获取芯片电流特征的方法可以应用于处理器500中，或者由处理器500实现。
处理器500可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器500中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器500可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器201，处理器200读取存储器201中的信息，结合其硬件完成上述方法的步骤。
本申请实施例提供的电子设备与本申请实施例提供的获取芯片电流特征的方法出于相同的发明构思，具有与其采用、运行或实现的方法相同的有益效果。
本申请实施方式还提供一种与前述实施方式所提供的获取芯片电流特征的方法对应的计算机可读存储介质，请参考图9，其示出的计算机可读存储介质为光盘30，其上存储有计算机程序(即程序产品)，所述计算机程序在被处理器运行时，会执行前述任意实施方式所提供的获取芯片电流特征的方法。
需要说明的是，所述计算机可读存储介质的例子还可以包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他光学、磁性存储介质，在此不再一一赘述。
本申请的上述实施例提供的计算机可读存储介质与本申请实施例提供的获取芯片电流特征的方法出于相同的发明构思，具有与其存储的应用程序所采用、运行或实现的方法相同的有益效果。
需要说明的是：
在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备有固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本申请也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本申请的内容，并且上面对特定语言所做的描述是为了披露本申请的最佳实施方式。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本申请并帮助理解各个发明方面中的一个或多个，在上面对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本申请的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本申请实施例的虚拟机的创建系统中的一些或者全部部件的一些或者全部功能。本申请还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者系统程序(例如，计算机程序和计算机程序产品)。这样的实现本申请的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干系统的单元权利要求中，这些系统中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种获取芯片电流特征的方法，其特征在于，所述芯片固定在电路板上，所述芯片与电路板之间设置有封装基板，所述封装基板具有封装基板凸点，所述电路板具有球栅阵列，所述芯片、所述封装基板凸点、所述球栅阵列电连接；
所述获取芯片电流特征的方法包括：
创建所述芯片所在的供电网络的等效电路；
根据所述等效电路，得到所述封装基板凸点与所述芯片之间的第一传递函数，以及，所述球栅阵列与所述封装基板凸点之间的第二传递函数，根据所述第一传递函数和第二传递函数，得到所述球栅阵列与所述芯片之间的频域关系；
根据所述球栅阵列与所述芯片之间的频域关系，得到频域芯片电流；
根据所述频域芯片电流得到时域芯片电流。
2.根据权利要求1所述的获取芯片电流特征的方法，其特征在于，所述创建所述芯片所在的供电网络的等效电路，包括：
获取所述供电网络的等效元器件，以及各等效元器件的连接关系；
根据所述等效元器件以及各等效元器件的连接关系创建所述芯片所在的供电网络的等效电路；
其中，所述等效元器件包括所述芯片的交流电压、所述芯片的等效电容、所述芯片的等效电阻、所述封装基板的去耦电容、所述封装基板的等效电感、所述球栅阵列的去耦电容、所述球栅阵列的等效电感、所述电路板的去耦电容以及供电电源。
3.根据权利要求1所述的获取芯片电流特征的方法，其特征在于，所述根据所述等效电路，得到所述封装基板凸点与所述芯片之间的第一传递函数，包括：
计算第一阻抗值，所述第一阻抗值为所述封装基板凸点到供电网络的供电电源之间的阻抗值；
将所述第一阻抗值与所述芯片的等效电阻之和作为第二阻抗值，根据所述第一阻抗值和所述第二阻抗值的比值，得到所述第一传递函数。
4.根据权利要求1所述的获取芯片电流特征的方法，其特征在于，所述根据所述等效电路，得到所述球栅阵列与所述封装基板凸点之间的第二传递函数，包括：
计算第三阻抗值，所述第三阻抗值为所述球栅阵列到供电网络的供电电源之间的阻抗值；
将所述第三阻抗值与所述封装基板凸点的阻抗值之和作为第四阻抗值，根据所述第三阻抗值与第四阻抗值的比值得到所述第二传递函数。
5.根据权利要求1所述的获取芯片电流特征的方法，其特征在于，所述根据所述球栅阵列与所述芯片之间的频域关系，得到频域芯片电流，包括：
根据所述球栅阵列与所述芯片之间的频域关系，得到所述芯片的频域电压；
获取所述芯片的频域阻抗，根据所述芯片的频域阻抗和所述芯片的频域电压，得到频域芯片电流。
6.根据权利要求1所述的获取芯片电流特征的方法，其特征在于，所述根据所述频域芯片电流得到时域芯片电流，包括：
对所述频域芯片电流进行傅里叶逆变换，得到所述时域芯片电流。
7.一种获取芯片电流特征的装置，其特征在于，所述芯片固定在电路板上，所述芯片与电路板之间设置有封装基板，所述封装基板具有封装基板凸点，所述电路板具有球栅阵列，所述芯片、所述封装基板凸点、所述球栅阵列电连接；
所述获取芯片电流特征的装置包括：
等效电路创建模块，用于创建所述芯片所在的供电网络的等效电路；
频域关系计算模块，用于根据所述等效电路，得到所述封装基板凸点与所述芯片之间的第一传递函数，以及，所述球栅阵列与所述封装基板凸点之间的第二传递函数，根据所述第一传递函数和第二传递函数，得到所述球栅阵列与所述芯片之间的频域关系；
频域电流计算模块，用于根据所述球栅阵列与所述芯片之间的频域关系，得到频域芯片电流；
时域电流计算模块，用于根据所述频域芯片电流得到时域芯片电流。
8.一种电子设备，所述电子设备包括芯片，所述芯片固定在电路板上，所述芯片与电路板之间设置有封装基板，所述封装基板具有封装基板凸点，所述电路板具有球栅阵列，所述芯片、所述封装基板凸点、所述球栅阵列电连接；
所述电子设备还包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序以实现如权利要求1-6任一项所述的方法。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行实现如权利要求1-6中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211708453.0A CN116008632A (zh) | 2022-12-29 | 2022-12-29 | 获取芯片电流特征的方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211708453.0A CN116008632A (zh) | 2022-12-29 | 2022-12-29 | 获取芯片电流特征的方法、装置、电子设备和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116008632A true CN116008632A (zh) | 2023-04-25 |
Family
ID=86034995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211708453.0A Pending CN116008632A (zh) | 2022-12-29 | 2022-12-29 | 获取芯片电流特征的方法、装置、电子设备和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116008632A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117725867A (zh) * | 2024-02-07 | 2024-03-19 | 龙芯中科(北京)信息技术有限公司 | 芯片设计方法、芯片、主板及电子设备 |
-
2022
- 2022-12-29 CN CN202211708453.0A patent/CN116008632A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117725867A (zh) * | 2024-02-07 | 2024-03-19 | 龙芯中科(北京)信息技术有限公司 | 芯片设计方法、芯片、主板及电子设备 |
| CN117725867B (zh) * | 2024-02-07 | 2024-04-26 | 龙芯中科(北京)信息技术有限公司 | 芯片设计方法、芯片、主板及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11715695B2 (en) | Size and efficiency of dies | |
| US20070057380A1 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
| CN116008632A (zh) | 获取芯片电流特征的方法、装置、电子设备和存储介质 | |
| KR20090025296A (ko) | 저인덕턴스 커패시터, 그 조립 방법, 및 이를 포함한 시스템 | |
| US9224442B2 (en) | System and method to dynamically determine a timing parameter of a memory device | |
| US20230335440A1 (en) | Structure and Method for Fabricating a Computing System with an Integrated Voltage Regulator Module | |
| US11024590B2 (en) | And placement of de-coupling capacitors for PDN design | |
| US20200128673A1 (en) | Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates | |
| US8954911B2 (en) | Circuit analysis device and circuit analysis method | |
| Rius | IR-drop in on-chip power distribution networks of ICs with nonuniform power consumption | |
| WO2017052728A1 (en) | Bridge device for interfacing a packaged device with a substrate | |
| JP2001175702A (ja) | 回路設計方法 | |
| CN111949297B (zh) | 一种区块链智能合约升级方法、装置及电子设备 | |
| US20140143746A1 (en) | Direct current circuit analysis based clock network design | |
| Kim et al. | Package embedded decoupling capacitor impact on core power delivery network for ARM SoC application | |
| CN111027716A (zh) | 一种负荷预测的方法及装置 | |
| US20080072194A1 (en) | Method for designing device, system for aiding to design device, and computer program product therefor | |
| US11562954B2 (en) | Frame-array interconnects for integrated-circuit packages | |
| US20190393141A1 (en) | Vertical modular stiffeners for stacked multi-device packages | |
| US20170076027A1 (en) | Information processing device, information processing method, and storage medium wherein information processing program is stored | |
| JP4453433B2 (ja) | バイパスコンデンサ配置情報取得装置及び方法 | |
| US20150106042A1 (en) | Computer-readable medium storing analysis-support program, analysis support method, and analysis supporting device | |
| Ko et al. | Practical approach to power integrity‐driven design process for power‐delivery networks | |
| JP2008225962A (ja) | 電磁障害ノイズ解析方法及び半導体集積回路 | |
| Pan et al. | Diagnosis and optimization of a power distribution network by extracting its parasitic inductances and building a lumped circuit model |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |