CN115996600A - 显示装置 - Google Patents

Abstract

本发明涉及显示装置。显示装置包括设置在基板上的像素电路层以及设置在像素电路层上的显示元件层。显示元件层包括：显示元件，包括像素电极、设置在像素电极上的中间层、以及对电极；像素限定层，具有暴露像素电极的一部分的开口；设置在像素限定层上的间隔件；以及设置在间隔件上的导电图案。

Description

显示装置

相关申请的交叉引用

本申请要求于2021年10月15日在韩国知识产权局提交的韩国专利申请第10-2021-0137822号的优先权和权益，其公开内容通过引用整体并入本文。

技术领域

本公开涉及一种具有提高的显示质量的显示装置以及一种制造该显示装置的方法。

背景技术

在显示装置当中，有机发光显示装置具有宽视角、更优异的对比度和快速响应速度，并且因此，作为下一代显示装置已经引起了关注。

一般而言，有机发光显示装置可以通过在基板上形成薄膜晶体管和有机发光元件并且通过有机发光元件自身发光来操作。这种有机发光显示装置可以用作诸如移动电话的小型产品的显示单元，或用作诸如电视的大型产品的显示单元。

有机发光显示装置通常在每个像素中包括具有中间层的有机发光元件，该中间层包括在像素电极和对电极之间的发射层。一般而言，在这种有机发光显示装置中，每个像素是否发光或每个像素的发射程度可以由电连接到像素电极的薄膜晶体管控制，并且对电极可以与多个像素是一体的。

发明内容

然而，在相关技术的显示装置中，由于在制造工艺期间生成的静电，固定电荷可能被充入一些像素中，从而劣化了显示质量。

一个或多个实施例可以包括通过抑制在制造工艺期间静电的生成来提高显示质量的显示装置以及制造该显示装置的方法。然而，这个目的是示例并且不限制本公开的范围。

附加方面将在下面的描述中部分地陈述，并且将部分地从描述中显而易见，或可以通过本公开的实施例的实践来习得。

根据实施例，显示装置可以包括设置在基板上的像素电路层以及设置在像素电路层上的显示元件层，其中，显示元件层可以包括：显示元件，包括像素电极、设置在像素电极上的中间层、以及对电极；具有暴露像素电极的一部分的开口的像素限定层；设置在像素限定层上的间隔件；以及设置在间隔件上的导电图案。

导电图案可以包括选自由卤族元素、硫族元素及其组合组成的组中的掺杂材料。

掺杂材料可以包括硼(B)、氟(F)、磷(P)或其组合。

掺杂材料的浓度分布可以沿着垂直于基板的上表面的第一方向改变。

显示装置可以进一步包括布置在导电图案和中间层之间的无机层。

显示装置可以进一步包括布置在无机层上的涂层。涂层可以包括选自由卤族元素、硫族元素及其组合组成的组中的至少一种元素。

显示装置可以进一步包括布置在间隔件和无机层之间的涂层。涂层可以包括选自由卤族元素、硫族元素及其组合组成的组中的至少一种元素。

导电图案可以与间隔件的至少部分区域和像素限定层的至少部分区域重叠。

导电图案可以包括金属材料并且可以与间隔件的上表面重叠。

根据实施例，制造显示装置的方法可以包括：在基板上形成像素电路层；在像素电路层上形成像素电极；形成具有暴露像素电极的一部分的开口的像素限定层；在像素电极上形成间隔件；通过掺杂间隔件形成导电图案；以及在间隔件上顺序形成中间层和对电极。

导电图案的形成可以包括将选自由卤族元素、硫族元素及其组合组成的组中的掺杂材料注入到间隔件中。

掺杂材料可以包括硼(B)、氟(F)、磷(P)或其组合。

掺杂材料的浓度分布可以沿着垂直于基板的上表面的第一方向改变。

导电图案的形成可以包括在间隔件的至少部分区域和像素限定层的至少部分区域上形成无机层。

导电图案的形成可以包括通过无机层注入掺杂材料。

导电图案的形成可以包括在形成无机层之前在间隔件上形成涂层，并且涂层可以包括掺杂材料。

导电图案的形成可以包括在无机层上形成涂层，并且涂层可以包括掺杂材料。

导电图案可以与间隔件的至少部分区域和像素限定层的至少部分区域重叠。

根据实施例，制造显示装置的方法可以包括：在基板上形成像素电路层；在像素电路层上形成像素电极；形成具有暴露像素电极的一部分的开口的像素限定层；在像素电极上形成间隔件；形成与间隔件的上表面重叠的导电图案；以及在间隔件上顺序形成中间层和对电极。

导电图案可以包括金属材料。

附图说明

从结合附图的以下描述中，某些实施例的以上和其他方面、特征和优点将更显而易见，在附图中：

图1是示意性地图示根据实施例的显示装置的平面图；

图2是示意性地图示图1中的显示装置的沿着图1中的线A-A'截取的截面的示意性截面图；

图3A和图3B是示意性地图示根据实施例的适用于显示装置的像素的等效示意性电路图；

图4和图5是示意性地图示根据实施例的显示面板的一部分的示意性截面图；

图6A至图6E是图示根据实施例的显示面板的一部分的放大示意图；

图7A至图7D是示意性地图示根据实施例的制造显示装置的方法的示意性截面图；

图8A至图8C是示意性地图示根据实施例的制造显示装置的方法的示意性截面图；

图9A至图9B是示意性地图示根据实施例的制造显示装置的方法的示意性截面图；并且

图10A至图10B是示意性地图示根据实施例的制造显示装置的方法的示意性截面图。

具体实施方式

现在将详细地参考其示例在附图中图示的实施例，其中，在整个本公开中，相同的附图标记指相同的元件。就此而言，本公开的实施例可以具有不同的形式并且不应被解释为限于本文陈述的描述。相应地，下面仅通过参考各图描述实施例，以解释本公开的描述的各方面。如本文中所使用的，术语“和/或”可以包括关联的所列项目中的一个或多个的任何和所有组合。在整个本公开中，表达“a、b和c中的至少一个”可以指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者，a、b和c中的所有或者任何其变型。

然而，本公开可以以许多不同的形式体现并且不应被解释为限于本文陈述的实施例。将参照下面参考附图详细地描述的实施例来阐明本公开的效果和特征以及用于实现其的方法。然而，本公开的实施例可以以各种形式实施，而不限于下面呈现的实施例。

在下文中，将参考附图描述实施例，其中，在整个本公开中，相同的附图标记指相同的元件，并且省略了其冗余描述。

尽管术语“第一”、“第二”等可以用于描述各个元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。

在说明书中，以单数使用的表达可以包含复数的表达，除非其在上下文中具有明显不同的含义。

将理解，如本文中所使用的术语“包括”、“包含”及其变型可以指定所陈述的特征或部件的存在，但是不排除一个或多个其他特征或部件的存在或添加。

将进一步理解，在层、区域或部件被称为在另一层、区域或部件“上”的情况下，它可以直接或间接在另一层、区域或部件上。例如，可以存在居间层、区域或部件。

将理解，在层、区域或元件被称为“连接”的情况下，该层、区域或元件可以直接连接，或者可以通过其间的居间层、区域或元件间接连接。例如，在层、区域或元件电连接的情况下，该层、区域或元件可以直接电连接，或者可以与其间的居间层、区域或元件间接电连接。

在说明书中，“A和/或B”意指A或B，或者A和B。“A和B中的至少一个”意指A、B或者A和B。

在以下实施例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更宽泛的意义解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。

在实施例可以不同地实施的情况下，可以不同于所述顺序而执行特定工艺顺序。例如，连续描述的两个工艺可以基本上同时执行，或者可以以与所述顺序相反的顺序执行。

在附图中，为了便于解释，可能放大或缩小附图中部件的尺寸。换句话说，因为附图中部件的尺寸和厚度是为了便于描述而随意图示的，所以以下实施例可以不限于此。

图1是示意性地图示根据实施例的显示装置1的平面图。

参考图1，显示装置1可以包括显示区域DA和在显示区域DA外面的外围区域NDA。包括显示元件的多个像素PX可以设置在显示区域DA中，并且显示装置1可以使用从设置在显示区域DA中的多个像素PX发射的光来提供图像。外围区域NDA可以包括一种其中未设置显示元件的非显示区域，并且显示区域DA可以被外围区域NDA围绕。

尽管图1示出了具有平坦的显示表面的显示装置1，但是本公开不限于此。在实施例中，显示装置1可以包括三维显示表面或弯曲的显示表面。

在显示装置1包括三维显示表面的情况下，显示装置1可以包括指向不同方向的多个显示区域，并且可以包括例如多边形柱状显示表面。在另一实施例中，在显示装置1包括弯曲的显示表面的情况下，显示装置1可以以诸如柔性的、可折叠的或可卷曲的显示装置的各种形式实施。

作为实施例，图1示出了适用于移动电话终端的显示装置1。尽管未示出，但是安装在主板上的电子模块、相机模块、电源模块等可以与显示装置1一起设置在支架/外壳等上，从而配置移动电话终端。根据一个或多个实施例的显示装置1可以应用于诸如电视和监视器的大型电子装置，以及诸如平板计算机、汽车导航系统、游戏控制台和智能手表的中小型电子装置。

尽管图1示出了其中显示装置1的显示区域DA具有带有圆角四边形的情况，但是在另一实施例中，显示区域DA的形状可以包括圆形、椭圆形或者诸如三角形或五边形的多边形。

在下文中，有机发光显示装置被描述为根据实施例的显示装置1的实施例，但是本公开的显示装置1不限于此。在另一实施例中，本公开的显示装置1可以是无机发光显示装置(或无机电致发光(EL)显示装置)或诸如量子点发光显示装置的显示装置。例如，包括在显示装置1中的显示元件的发射层可以包括有机材料、无机材料、量子点、有机材料和量子点或者无机材料和量子点。

图2是示意性地图示图1中的显示装置1的沿着图1中的线A-A'截取的截面的示意性截面图。

根据实施例的显示装置1可以包括显示层DU、输入感测层TU、抗反射层PU和窗口层WU。显示层DU、输入感测层TU、抗反射层PU和窗口层WU中的至少一些元件可以通过连续工艺来形成，或者至少一些元件可以通过粘合构件彼此联接。在图2中，光学透明粘合构件OCA被示出为作为实施例的粘合构件。下面描述的粘合构件可以包括相关技术的粘合剂。在实施例中，窗口层WU可以用另一配置替代或可以被省略。

在实施例中，输入感测层TU可以直接设置在显示层DU上。在说明书中，“B的配置直接设置在A的配置上”意指在A的配置和B的配置之间未设置单独的粘合层/粘合构件。B的配置可以在形成A的配置之后通过由A的配置提供的基底表面上的连续工艺来形成。

显示面板DP可以包括显示层DU、直接设置在显示层DU上的输入感测层TU和抗反射层PU。光学透明粘合构件OCA可以设置在显示面板DP和窗口层WU之间。

显示层DU可以生成图像，并且输入感测层TU可以获得外部输入(例如，触摸事件)的坐标信息。尽管未单独示出，但是根据实施例的显示面板DP可以包括在显示层DU的下表面上的保护构件。保护构件和显示层DU可以通过粘合构件彼此联接。

在实施例中，显示面板DP可以进一步包括在输入感测层TU上的光学功能层(未示出)。光学功能层可以提高光效率。光学功能层可以提高例如通过显示元件OLED发射的光的正面亮度效率和/或侧面可见度。

抗反射层PU可以减少从窗口层WU的上侧入射的外部光的反射率。例如，抗反射层PU可以吸收入射外部光的至少部分波长区域。

图3A和图3B是示意性地图示根据实施例的适用于显示装置的像素PX的等效示意性电路图。

参考图3A和图3B，像素PX可以包括像素电路PC和电连接到像素电路PC的显示元件(例如，有机发光二极管OLED)。

参考图3A，在实施例中，像素电路PC可以包括驱动薄膜晶体管Td、开关薄膜晶体管Ts和存储电容器Cst。例如，每个像素PX可以通过有机发光二极管OLED发射红光、绿光和蓝光中的一种，或者红光、绿光、蓝光和白光中的一种。

开关薄膜晶体管Ts可以电连接到扫描线SL和数据线DL，并且可以基于经由扫描线SL接收的扫描信号或开关电压将经由数据线DL接收的数据信号或数据电压传输到驱动薄膜晶体管Td。存储电容器Cst可以电连接到开关薄膜晶体管Ts和驱动电源线PL，并且可以存储与从开关薄膜晶体管Ts接收的电压和施加到驱动电压线PL的第一电源电压ELVDD之间的电压差相对应的电压。

驱动薄膜晶体管Td可以电连接到驱动电压线PL和存储电容器Cst，并且可以根据存储在存储电容器Cst中的电压来控制从驱动电压线PL流到有机发光二极管OLED的驱动电流I_d。有机发光二极管OLED可以根据驱动电流I_d发射具有亮度的光。有机发光二极管OLED的对电极(例如，阴极)可以接收第二电源电压ELVSS。

参考图3B，在实施例中，像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6、第二初始化薄膜晶体管T7和存储电容器Cst。

图3B示出了其中针对每个像素电路PC提供第一扫描线SL、前一扫描线SL-1、下一扫描线SL+1、发射控制线EL、数据线DL、初始化电压线VL和驱动电压线PL的情况。然而，在另一实施例中，第一扫描线SL、前一扫描线SL-1、下一扫描线SL+1、发射控制线EL和数据线DL中的至少一条以及初始化电压线VL可以由相邻的像素电路共享。

多个薄膜晶体管中的一些薄膜晶体管可以被提供为n-沟道金属-氧化物-半导体场效应晶体管(MOSFET)(NMOS)，并且其余的薄膜晶体管可以被提供为p-沟道MOSFET(PMOS)。在实施例中，在多个薄膜晶体管当中，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以被提供为NMOS，并且其余的薄膜晶体管可以被提供为PMOS。在另一实施例中，在多个薄膜晶体管当中，补偿薄膜晶体管T3、第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以被提供为NMOS，并且其余的薄膜晶体管可以被提供为PMOS。在一些实施例中，多个薄膜晶体管中的仅一个薄膜晶体管可以被提供为NMOS，并且其余的薄膜晶体管可以被提供为PMOS。在一些实施例中，多个薄膜晶体管中的所有薄膜晶体管可以被提供为NMOS。

信号线可以包括被配置为传送第一扫描信号Sn的第一扫描线SL、被配置为将前一扫描信号Sn-1传送到第一初始化薄膜晶体管T4的前一扫描线SL-1、被配置为将发射控制信号En传送到操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的发射控制线EL、被配置为传送下一扫描信号Sn+1的下一扫描线SL+1以及与第一扫描线SL交叉并且传输数据信号Dm的数据线DL。

驱动电压线PL可以被配置为通过驱动电压线PL传送第一电源电压ELVDD，并且初始化电压线VL可以被配置为传送用于对驱动薄膜晶体管T1和像素电极进行初始化的初始化电压Vint。

驱动薄膜晶体管T1的栅电极可以电连接到存储电容器Cst。驱动薄膜晶体管T1的源电极可以经由操作控制薄膜晶体管T5电连接到驱动电压线PL。驱动薄膜晶体管T1的漏电极可以经由发射控制薄膜晶体管T6电连接到有机发光二极管OLED。驱动薄膜晶体管T1可以根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并且可以将驱动电流供应到有机发光二极管OLED。

开关薄膜晶体管T2的栅电极可以电连接到第一扫描线SL，并且开关薄膜晶体管T2的源电极可以电连接到数据线DL。开关薄膜晶体管T2的漏电极可以经由操作控制薄膜晶体管T5电连接到驱动电压线PL，并且还电连接到驱动薄膜晶体管T1的源电极。开关薄膜晶体管T2可以根据经由第一扫描线SL接收的第一扫描信号Sn而被导通，并且可以执行将经由数据线DL接收的数据信号Dm传送到驱动薄膜晶体管T1的源电极的开关操作。

补偿薄膜晶体管T3的栅电极可以电连接到第一扫描线SL。补偿薄膜晶体管T3的源电极可以电连接到驱动薄膜晶体管T1的漏电极，并且经由发射控制薄膜晶体管T6电连接到有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的漏电极可以与存储电容器Cst的任何一个电极、第一初始化薄膜晶体管T4的源电极和驱动薄膜晶体管T1的栅电极电连接在一起。补偿薄膜晶体管T3可以根据经由第一扫描线SL接收的第一扫描信号Sn而被导通，以将驱动薄膜晶体管T1的栅电极和漏电极彼此连接，从而二极管连接驱动薄膜晶体管T1。

第一初始化薄膜晶体管T4的栅电极可以电连接到前一扫描线SL-1。第一初始化薄膜晶体管T4的漏电极可以电连接到初始化电压线VL。第一初始化薄膜晶体管T4的源电极可以与存储电容器Cst的任何一个电极、补偿薄膜晶体管T3的漏电极和驱动薄膜晶体管T1的栅电极电连接在一起。第一初始化薄膜晶体管T4可以根据经由前一扫描线SL-1接收的前一扫描信号Sn-1而被导通，并且可以通过将初始化电压Vint传送到驱动薄膜晶体管T1的栅电极来执行对驱动薄膜晶体管T1的栅电极的电压进行初始化的初始化操作。

操作控制薄膜晶体管T5的栅电极可以电连接到发射控制线EL。操作控制薄膜晶体管T5的源电极可以电连接到驱动电压线PL。操作控制薄膜晶体管T5的漏电极可以电连接到驱动薄膜晶体管T1的源电极和开关薄膜晶体管T2的漏电极。

发射控制薄膜晶体管T6的栅电极可以电连接到发射控制线EL。发射控制薄膜晶体管T6的源电极可以电连接到驱动薄膜晶体管T1的漏电极和补偿薄膜晶体管T3的源电极。发射控制薄膜晶体管T6的漏电极可以电连接到有机发光二极管OLED的像素电极。操作控制薄膜晶体管T5和发射控制薄膜晶体管T6可以根据经由发射控制线EL接收的发射控制信号En而被同时导通，使得第一电源电压ELVDD可以被传送到有机发光二极管OLED，并且驱动电流可以流过有机发光二极管OLED。

第二初始化薄膜晶体管T7的栅电极可以电连接到下一扫描线SL+1。第二初始化薄膜晶体管T7的源电极可以电连接到有机发光二极管OLED的像素电极。第二初始化薄膜晶体管T7的漏电极可以电连接到初始化电压线VL。第二初始化薄膜晶体管T7可以根据经由下一扫描线SL+1接收的下一扫描信号Sn+1而被导通，以初始化有机发光二极管OLED的像素电极。

在图3B中，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可以分别电连接到前一扫描线SL-1和下一扫描线SL+1。然而，在另一实施例中，第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7两者可以都电连接到要根据前一扫描信号Sn-1驱动的前一扫描线SL-1。

存储电容器Cst的另一电极可以电连接到驱动电压线PL。存储电容器Cst的任何一个电极可以与驱动薄膜晶体管T1的栅电极、补偿薄膜晶体管T3的漏电极和第一初始化薄膜晶体管T4的源电极电连接在一起。

在一些实施例中，像素电路PC可以包括升压电容器(未示出)。升压电容器的任何一个电极可以电连接到开关薄膜晶体管T2的栅电极和第一扫描线SL。升压电容器的另一电极可以电连接到补偿薄膜晶体管T3的源电极。

有机发光二极管OLED的对电极(例如，阴极)可以接收第二电源电压ELVSS。有机发光二极管OLED可以从驱动薄膜晶体管T1接收驱动电流以发光。

像素电路PC中的薄膜晶体管和存储电容器的数量及其电路设计不限于参考图3A和图3B描述的那些，并且其数量及其电路设计可以进行各种改变。

在实施例中，多个薄膜晶体管可以包括包含硅半导体的硅类薄膜晶体管。在另一实施例中，多个薄膜晶体管中的至少一个薄膜晶体管可以包括包含氧化物半导体的氧化物类薄膜晶体管，并且其余的薄膜晶体管可以包括包含硅半导体的硅类薄膜晶体管。

在实施例中，驱动薄膜晶体管T1可以包括硅类薄膜晶体管，该硅类薄膜晶体管包括包含具有高可靠性的多晶硅的硅半导体层，从而实现高分辨率显示装置。

因为氧化物半导体具有高载流子迁移率和低漏电流，所以即使在驱动时间长的情况下，电压降也可以不大。换句话说，因为即使在低频驱动期间图像的根据电压降的颜色变化可能不大，所以低频驱动是可能的。如上所述，因为氧化物半导体具有低漏电流，所以电连接到驱动薄膜晶体管T1的栅电极的补偿薄膜晶体管T3和第一初始化薄膜晶体管T4中的至少一个可以包括氧化物半导体，以防止可能流到驱动薄膜晶体管T1的栅电极的漏电流并且减少功率消耗。

图4和图5是示意性地图示根据实施例的显示面板的一部分的截面图。

在图4和图5中，为了便于解释，省略了输入感测层TU、抗反射层PU和窗口层WU，并且详细地描述了显示层DU。

参考图4，显示层DU可以包括基板100、设置在基板100上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DEL。

基板100可以包括诸如玻璃材料、金属或有机材料的材料。根据实施例，基板100可以包括柔性材料。例如，基板100可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素的聚合物树脂。

基板100可以具有多层结构，该多层结构包括包含聚合物树脂的有机层100a和设置在有机层100a上的阻挡层100b。阻挡层100b可以包括无机材料(诸如硅氧化物、硅氮化物、氮氧化硅和非晶硅)，并且可以进行各种改变。在一些实施例中，基板100可以包括两个有机层和位于有机层之间的无机阻挡层。

缓冲层111可以设置在基板100上。缓冲层111可以防止杂质通过基板100进入设置在基板100上的各个元件。

包括第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和存储电容器Cst的像素电路层PCL可以设置在缓冲层111上。第一薄膜晶体管TFT1可以包括第一半导体层A1、与第一半导体层A1的沟道区重叠的第一栅电极GE1以及分别电连接到第一半导体层A1的源区和漏区的第一源电极SE1和第一漏电极DE1。

栅绝缘层112可以设置在第一半导体层A1和第一栅电极GE1之间，并且第一绝缘层113、第二绝缘层115、第三绝缘层117和第四绝缘层118可以设置在第一栅电极GE1、第一源电极SE1和第一漏电极DE1之间。

第二薄膜晶体管TFT2可以包括第二半导体层A2、与第二半导体层A2的沟道区重叠的第二栅电极GE2以及分别电连接到第二半导体层A2的源区和漏区的第二源电极SE2和第二漏电极DE2。在一些实施例中，第二源电极SE2和第二漏电极DE2中的至少一个可以用不同的配置替代。第三绝缘层117可以设置在第二半导体层A2和第二栅电极GE2之间，并且第四绝缘层118可以设置在第二栅电极GE2与第二源电极SE2和第二漏电极DE2之间。

存储电容器Cst可以设置为与第一薄膜晶体管TFT1重叠。存储电容器Cst可以包括彼此重叠的第一电容器板CE1和第二电容器板CE2。在实施例中，第一薄膜晶体管TFT1的第一栅电极GE1可以与存储电容器Cst的第一电容器板CE1被一体地提供为单体。在一些实施例中，存储电容器Cst可以不与第一薄膜晶体管TFT1重叠，并且第一绝缘层113可以设置在第一电容器板CE1和第二电容器板CE2之间。

第一半导体层A1可以包括沟道区以及掺杂有大量杂质的源区和漏区。在实施例中，第一半导体层A1可以包括硅半导体材料。在实施例中，第一半导体层A1可以包括多晶硅或非晶硅。在实施例中，第一半导体层A1可以包括氧化物半导体材料。

第二半导体层A2可以包括沟道区以及掺杂有大量杂质的源区和漏区。第二半导体层A2可以包括氧化物半导体。例如，第二半导体层A2可以包括锌(Zn)氧化物类材料(诸如氧化锌、氧化铟锌或氧化铟镓锌等)。在一些实施例中，第二半导体层A2可以包括其中诸如铟(In)、镓(Ga)或锡(Sn)的金属包含在氧化锌(ZnO)中的氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)或氧化铟镓锡锌(IGTZO)半导体。在实施例中，第二半导体层A2可以包括硅半导体材料或可以包括有机半导体。

因为氧化物半导体具有高载流子迁移率和低漏电流，所以即使在驱动时间长的情况下，电压降也可以不大。换句话说，因为即使在低频驱动期间图像的根据电压降的颜色变化也不大，所以低频驱动是可能的。如上所述，因为氧化物半导体可以具有低漏电流的优点，所以氧化物半导体可以用于除驱动薄膜晶体管之外的薄膜晶体管中的至少一个中，以防止漏电流并且减少功率消耗。

在实施例中，如图5中所示，第一薄膜晶体管TFT1的第一半导体层A1和第二薄膜晶体管TFT2的第二半导体层A2可以设置在同一层上。例如，第一半导体层A1和第二半导体层A2可以设置在缓冲层111上，并且在一些实施例中，第一半导体层A1和第二半导体层A2可以被一体地提供为单体。例如，第一半导体层A1的源区和漏区可以用作第二半导体层A2的漏区和源区。

在实施例中，第一半导体层A1和/或第二半导体层A2可以包括硅半导体材料。在实施例中，第一半导体层A1和/或第二半导体层A2可以包括多晶硅或非晶硅。在另一实施例中，第一半导体层A1和/或第二半导体层A2可以包括氧化物半导体材料。

栅绝缘层112可以包括诸如硅氧化物(SiO_x)、氮氧化硅(SiON)或硅氮化物(SiN_x)的无机绝缘材料，并且可以具有包括上述材料的单层或多层结构。

第一栅电极GE1和第二栅电极GE2或者第一电容器板CE1可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且可以具有包括上述材料的单层或多层结构。

第一绝缘层113、第二绝缘层115、第三绝缘层117和第四绝缘层118可以包括诸如SiO_x、SiON和SiN_x的无机绝缘材料，并且可以具有包括上述材料的单层或多层结构。

第二电容器板CE2可以包括Al、铬(Cr)、Mo、Ti、钨(W)和/或Cu，并且可以具有包括上述材料的单层或多层结构。

第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2可以包括Al、Mo、Ti、W和/或Cu，并且可以具有包括上述材料的单层或多层结构。例如，第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2中的每一个可以具有Ti层、Al层和另一Ti层的三层结构。如上所述，第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2中的一些可以被省略或被其他配置替代。

平坦化层119可以设置在第四绝缘层118上。平坦化层119可以具有单层或多层结构。平坦化层119可以具有通过化学和/或机械抛光而被平坦化的上表面。

平坦化层119可以包括诸如通用聚合物、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯基醇类聚合物的有机绝缘材料，通用聚合物诸如聚酰亚胺、聚苯乙烯(PS)、聚碳酸酯(PC)、苯并环丁烯(BCB)、六甲基二硅氧烷(HMDSO)和聚(甲基丙烯酸甲酯)(PMMA)。

包括有机发光二极管OLED的显示元件层DEL可以设置在平坦化层119上。

像素电极210可以设置在平坦化层119上。像素电极210可以包括包含银(Ag)、镁(Mg)、Al、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、Cr或其任何化合物的反射层。像素电极210可以包括设置在反射层上面或/和下面的透明导电层。透明导电层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、ZnO、氧化铟(In₂O₃)、氧化铟镓(IGO)或氧化铝锌(AZO)。在实施例中，像素电极210可以具有顺序堆叠的ITO层/Ag层/ITO层的三层结构。

像素限定层121可以覆盖像素电极210的边缘，并且可以包括暴露像素电极210的中心的开口121OP。像素限定层121可以包括诸如BCB、聚酰亚胺或HMDSO的有机绝缘材料。发射区域EA可以由像素限定层121的开口121OP限定，并且红光、绿光或蓝光可以通过发射区域EA发射。发射区域EA的面积或宽度可以限定像素的面积或宽度。

像素限定层121可以被以黑色提供。像素限定层121可以包括遮光材料并且可以被以黑色提供。遮光材料可以包括炭黑、碳纳米管、包含黑色染料的树脂或浆糊、诸如Ni、Al、Mo及其合金的金属颗粒、金属氧化物颗粒(例如，氧化铬)或金属氮化物颗粒(例如，氮化铬)。在像素限定层121包括遮光材料的情况下，可以减少设置在像素限定层121之下的金属结构的外部反射。

可以在像素限定层121上提供间隔件123。间隔件123可以防止在形成中间层220的工艺中掩模对间隔件123之下的层的损坏，这将在下面描述。在实施例中，间隔件123可以与像素限定层121包括相同的材料或可以包括与像素限定层121的材料不同的材料。例如，在间隔件123与像素限定层121包括相同的材料的情况下，间隔件123和像素限定层121可以通过半色调掩模一体地形成为单体。在像素限定层121被以黑色提供的情况下，间隔件123也可以被以黑色提供。

导电图案124可以设置在间隔件123上。在实施例中，导电图案124可以提高包括在间隔件123中的材料的导电性。在实施例中，可以通过将掺杂材料注入到间隔件123的上表面中来修饰间隔件123的一部分，以形成导电图案124。在实施例中，导电图案124可以从间隔件123延伸到像素限定层121的部分区域。

例如，导电图案124可以包括选自包括卤族元素和硫族元素的组中的任何一种或多种掺杂材料。在包括在间隔件123中的有机材料掺杂有选自包括卤族元素和硫族元素的组中的任何一种或多种掺杂材料的情况下，有机材料中的碳键的数量可以增加以提高导电性。在实施例中，掺杂材料可以包括硼(B)、氟(F)和磷(P)中的任何一种或多种元素。

导电图案124的掺杂材料的浓度分布可以沿着垂直于基板100的上表面的第一方向改变。在实施例中，掺杂材料的浓度可以在导电图案124的上表面上最高，并且掺杂材料的浓度可以随着到达像素限定层121的上表面而快速降低。在另一实施例中，在导电图案124中，掺杂材料的浓度可以在具有距间隔件123的上表面一定深度的区域中最高。相应地，通过根据深度调整掺杂材料的浓度，可以最小化导电图案124对有机发光二极管OLED的影响，同时减少制造工艺中静电的生成。

在制造工艺期间使用的精细金属掩模可以与间隔件123或/和像素限定层121接触以生成静电。生成的静电可以在有机发光二极管OLED中积累固定电荷，并且因此，显示装置1(参见图1)的显示质量可能劣化。提供在间隔件123的上表面上的导电图案124可以抑制在制造工艺期间静电的生成，从而提高显示装置1的显示质量。

中间层220可以包括与像素电极210重叠的发射层222。发射层222可以包括有机材料。发射层222可以包括发射彩色光的聚合物有机材料或低分子量有机材料。可以通过使用如上所述的掩模的沉积工艺来提供发射层222。

第一功能层221和第二功能层223可以分别设置在发射层222下面和/或上面。在实施例中，与针对每个像素被图案化的发射层222不同，第一功能层221和第二功能层223可以遍及整个显示区域被一体地提供为单体。

第一功能层221可以包括单层或多层。例如，在第一功能层221包括聚合物材料的情况下，第一功能层221可以包括聚(3,4-亚乙基二羟基噻吩)(PEDOT)或聚苯胺(PANI)作为单层空穴传输层(HTL)。在第一功能层221包括低分子材料的情况下，第一功能层221可以包括空穴注入层(HIL)和HTL。

第一功能层221和/或第二功能层223可以选择性地设置。例如，在第一功能层221和发射层222各自包括聚合物材料的情况下，可以提供第二功能层223。第二功能层223可以包括单层或多层。第二功能层223可以包括电子传输层(ETL)和/或电子注入层(EIL)。

对电极230可以包括具有相对低功函数的导电材料。例如，对电极230可以包括包含Ag、Mg、Al、Ni、Cr、锂(Li)、钙(Ca)或其任何合金的(半)透明层。在一些实施例中，对电极230可以包括在包含上述材料的(半)透明层上包括ITO、IZO、ZnO或In₂O₃的层。在实施例中，对电极230可以包括Ag和Mg。

像素电极210、中间层220和对电极230的顺序堆叠的结构可以构成有机发光二极管OLED。尽管未在附图中示出，但是显示层DU可以包括用于密封显示元件层DEL的封装层。在实施例中，封装层可以具有包括至少一个无机绝缘层和至少一个有机绝缘层的多层结构。在另一实施例中，封装层可以包括通过密封剂或玻璃料结合到基板100的密封基板(例如，玻璃基板等)。

图6A至图6E是图示根据实施例的显示面板的一部分的放大示意图。

图6A至图6E是图示图4的区域B的放大视图，以便于图示设置在间隔件123的上表面上的导电图案的各种实施例。在图6A至图6E中，与图4相同的附图标记或字符表示相同的元件，并且省略了其冗余描述。

参考图6A，无机层125可以设置在导电图案124和中间层220之间。在实施例中，无机层125可以从间隔件123的上部延伸并且设置在像素限定层121的至少部分区域上。在另一实施例中，无机层125可以仅设置在间隔件123的上表面上。无机层125可以具有与像素限定层121的开口121OP重叠的开口。相应地，像素电极210的一部分可以通过无机层125的开口暴露。

无机层125可以包括诸如SiO_x、SiON和SiN_x的无机绝缘材料。无机层125可以减少通过将掺杂材料注入到间隔件123中形成导电图案124而生成的杂质对中间层220的影响。

参考图6B，导电图案124可以包括从间隔件123延伸到像素限定层121的部分区域的延伸图案124'。如上所述，在一些实施例中，像素限定层121和间隔件123可以包括相同的材料，并且可以被一体地提供为单体。导电图案124和延伸图案124'可以被一体地提供为单体。

与导电图案124类似，掺杂材料的浓度可以在延伸图案124'中在垂直于基板100的上表面的第一方向上改变。相应地，可以控制导电图案124对有机发光二极管OLED的影响，同时抑制在精细金属掩模工艺期间静电的生成。

参考图6C，涂层126可以设置在间隔件123上。涂层126可以包括过量的掺杂材料，并且可以是用于通过在扩散工艺中将掺杂材料供应到间隔件123来形成导电图案124的层。例如，涂层126可以包括退化半导体层。在实施例中，涂层126可以包括n+Si层。在一些实施例中，在涂层126设置在无机层125上的情况下，可以设置第二无机层(未示出)，该第二无机层设置在涂层126和中间层220之间以覆盖涂层126。

在图6C中，在无机层125上提供涂层126。然而，如图6D中所示，涂层126可以设置在间隔件123和无机层125之间。

参考图6E，可以通过在间隔件123上堆叠导电材料来提供导电图案127，而不修饰间隔件123的部分区域。导电图案127可以被图案化并且设置为与间隔件123重叠。例如，导电图案127可以仅设置在与间隔件123的上表面重叠的区域中。

在实施例中，导电图案127可以包括金属材料。在实施例中，金属材料可以是Mo、Al和Ag中的任何一种或多种。导电图案127可以具有包括上述金属材料的单层结构或多层结构。在另一实施例中，导电图案127可以包括导电聚合物材料。

图7A至图7D是示意性地图示根据实施例的制造显示装置的方法的示意性截面图。

参考图7A，可以在基板100上提供像素电路层PCL。

基板100可以具有多层结构。例如，基板100可以包括有机层100a和包括设置在有机层100a上的无机材料的阻挡层100b。可以在基板100上提供缓冲层111。缓冲层111可以防止杂质通过基板100进入设置在基板100上的各个元件。

可以在缓冲层111上提供第一半导体层A1和第二半导体层A2。第一半导体层A1和第二半导体层A2可以包括硅半导体材料或氧化物半导体材料。在实施例中，第一半导体层A1和第二半导体层A2可以被一体地提供为单体。在另一实施例中，如图4中所示，第一半导体层A1和第二半导体层A2可以设置在不同的层上。

可以在第一半导体层A1和第二半导体层A2上提供栅绝缘层112。可以在栅绝缘层112上提供第一栅电极GE1和第二栅电极GE2。第一栅电极GE1可以设置为与第一半导体层A1的沟道区重叠，并且第二栅电极GE2可以设置为与第二半导体层A2的沟道区重叠。可以在第一栅电极GE1上提供第一绝缘层113。可以在第一绝缘层113上提供第二栅电极GE2以及与第一栅电极GE1重叠的第二电容器板CE2。第一栅电极GE1可以用作第一电容器板CE1，并且第一电容器板CE1和第二电容器板CE2可以构成存储电容器Cst。可以顺序提供第二绝缘层115和第三绝缘层117以覆盖第二电容器板CE2。可以省略第二绝缘层115和第三绝缘层117中的任何一个。

可以在第三绝缘层117上提供第二源电极SE2和第一漏电极DE1。在图7A中，仅示出了电连接到第一薄膜晶体管TFT1的漏区的第一漏电极DE1和电连接到第二薄膜晶体管TFT2的源区的第二源电极SE2。然而，根据各种设计，可以包括第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2中的所有，或可以省略它们中的至少一个。

可以在第三绝缘层117上提供平坦化层119以覆盖第一漏电极DE1和第二源电极SE2。平坦化层119可以包括有机绝缘材料并且可以具有通过化学和/或机械抛光而被平坦化的上表面。

参考图7B，可以在平坦化层119上提供像素电极210。可以在平坦化层119上提供像素限定层121以覆盖像素电极210的边缘。例如，像素限定层121可以包括暴露像素电极210的中心的开口212OP。

像素限定层121可以包括诸如BCB、聚酰亚胺或HMDSO的有机绝缘材料。发射区域EA可以由像素限定层121的开口121OP限定，并且红光、绿光或蓝光可以通过发射区域EA发射。发射区域EA的面积或宽度可以限定像素的面积或宽度。

可以在像素限定层121上提供间隔件123。间隔件123可以防止在形成中间层220的工艺中掩模对间隔件123之下的层的损坏，并且可以形成为在像素限定层121上突出。

间隔件123可以与像素限定层121包括相同的材料或可以包括与像素限定层121的材料不同的材料。在实施例中，在间隔件123与像素限定层121包括相同的材料的情况下，间隔件123和像素限定层121可以通过半色调掩模一体地形成为单体。

参考图7C，可以在间隔件123上提供导电图案124。在实施例中，可以通过将掺杂材料注入到间隔件123的部分区域中来提供导电图案124，以提高导电性。在实施例中，可以通过离子植入工艺来提供导电图案124。在另一实施例中，可以通过扩散工艺来提供导电图案124。例如，导电图案124可以包括选自由卤族元素和硫族元素组成的组中的任何一种或多种掺杂材料作为形成间隔件123的有机材料。在实施例中，掺杂材料可以包括B、F和P中的任何一种。

导电图案124的掺杂材料的浓度分布可以沿着垂直于基板100的上表面的第一方向改变。例如，掺杂材料的浓度可以在导电图案124的上表面上最高，并且掺杂材料的浓度可以随着到达像素限定层121的上表面而快速降低。在另一实施例中，通过控制在注入掺杂材料的情况下施加的能量，可以根据深度容易地调整掺杂材料的浓度。例如，导电图案124的预设深度处的掺杂材料的浓度可以高于导电图案124的上表面上的掺杂材料的浓度。相应地，可以最小化导电图案124对有机发光二极管OLED的影响，同时减少在制造工艺中静电的生成。

在图7C中，在间隔件123的上表面上提供导电图案124。然而，在一些实施例中，导电图案124可以被提供为延伸到像素限定层121的部分区域。例如，掺杂材料可以被注入到像素限定层121的部分区域中以形成延伸图案。

参考图7D，可以在像素限定层121和间隔件123上提供中间层220。中间层220可以包括第一功能层221、发射层222和第二功能层223。在实施例中，第一功能层221可以遍及多个像素被一体地提供。第一功能层221可以包括单层或多层。例如，在第一功能层221包括聚合物材料的情况下，第一功能层221可以包括PEDOT或PANI作为单层HTL。在第一功能层221包括低分子材料的情况下，第一功能层221可以包括HIL和HTL。

可以在第一功能层221上提供发射层222。可以通过使用精细金属掩模的沉积工艺来提供发射层222，以便于针对每个像素被图案化和设置。导电图案124可以减少由于间隔件123和精细金属掩模之间的接触而生成的静电，并且可以防止发射层222中固定电荷的积累。

可以在发射层222上提供第二功能层223。第二功能层223可以包括单层或多层。第二功能层223可以包括ETL和/或EIL。可以省略形成第一功能层221和/或第二功能层223的步骤。

可以在中间层220上提供对电极230。对电极230可以包括具有相对低功函数的导电材料。例如，对电极230可以包括包含Ag、Mg、Al、Ni、Cr、Li、Ca或其任何合金的(半)透明层。在一些实施例中，对电极230可以包括在包含上述材料的(半)透明层上包括ITO、IZO、ZnO或In₂O₃的层。在实施例中，对电极230可以包括Ag和Mg。

像素电极210、中间层220和对电极230的顺序堆叠结构可以构成有机发光二极管OLED。

图8A至图8C是示意性地图示根据实施例的制造显示装置的方法的示意性截面图。

图8A至图8C是图7B的区域C的放大视图，以解释通过形成无机层125来间接形成导电图案124的方法。

参考图8A，可以在间隔件123上提供无机层125。在实施例中，无机层125可以覆盖间隔件123并且可以设置在像素限定层121的至少部分区域上。例如，无机层125可以从间隔件123的上表面延伸以覆盖像素限定层121的开口121OP的侧表面。

无机层125可以包括诸如SiO_x、SiON和SiN_x的无机绝缘材料。在实施例中，可以使用化学气相沉积来提供无机层125。无机层125可以减少通过将掺杂材料注入到间隔件123和/或像素限定层121的一部分中而生成的杂质对中间层220的影响。

参考图8B，掺杂材料可以通过无机层125被注入到间隔件123的部分区域中。在掺杂材料被注入到间隔件123中的情况下，包括在间隔件123中的有机材料可能生成气体。无机层125可以通过抑制气体的生成来最小化对中间层220的影响，并且在制造工艺期间将腔室的真空度保持在一定范围内。在图8A和图8B中，可以首先提供无机层125并且然后可以掺杂间隔件123，但是在另一实施例中，可以在首先掺杂间隔件123之后提供无机层125。

参考图8C，可以在无机层125上顺序提供中间层220和对电极230。无机层125可以设置在导电图案124和中间层220之间，以防止中间层220被导电图案124中生成的杂质污染。

图9A和图9B是示意性地图示根据实施例的制造显示装置的方法的示意性截面图。

图9A和图9B是图示图7B的区域C的放大视图，以描述在间隔件123上形成涂层126并且通过使用扩散方法将掺杂材料注入到间隔件123中的方法。

参考图9A和图9B，可以在间隔件123上提供无机层125。在实施例中，可以在无机层125上提供涂层126以与间隔件123和/或像素限定层121的部分区域重叠。在另一实施例中，涂层126可以被提供为仅与间隔件123的上表面重叠。

在图9A中，在无机层125上提供涂层126。然而，在一些实施例中，涂层126可以设置在间隔件123和无机层125之间。在一些实施例中，涂层126可以被提供为具有多层结构，其中，在无机层125上提供涂层126并且在涂层126上进一步提供覆盖涂层126的第二无机层。

涂层126可以包括包含过量的掺杂材料的退化半导体层。在实施例中，掺杂材料可以包括选自由卤族元素和硫族元素组成的组中的任何一种或多种材料。在实施例中，涂层126可以包括过掺杂有B、F和P中的任何一个或多个元素的硅层。

可以在涂层126上顺序提供中间层220和对电极230。

图10A至图10B是示意性地图示根据实施例的制造显示装置的方法的示意性截面图。

图10A和图10B是被提供为解释通过在间隔件123上堆叠导电材料而不是掺杂间隔件123来形成导电图案的方法的示意图。

参考图10A，导电图案127可以被图案化以与间隔件123重叠。例如，导电图案127可以仅设置在与间隔件123的上表面重叠的区域中。在实施例中，导电图案127可以设置为仅与间隔件123的上表面的部分区域重叠。

在实施例中，导电图案127可以包括金属材料。在实施例中，金属材料可以是Mo、Al和Ag中的任何一种或多种。导电图案127可以具有包括上述金属材料的单层结构或多层结构。在另一实施例中，导电图案127可以包括导电聚合物材料。

参考图10B，可以在导电图案127上提供中间层220和对电极230。在间隔件123单独形成而不修饰间隔件123的情况下，可以防止中间层220和其他部件受到在掺杂材料被注入到间隔件123中的情况下生成的杂质的影响。

根据本公开的实施例，可以实现通过减少在制造工艺期间生成的静电来提高显示质量的显示装置以及制造该显示装置的方法。然而，本公开的范围不受该效果的限制。

应理解，在本文中描述的实施例应仅以描述性的意义考虑并且不是为了限制的目的。实施例中的每一个内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参考各图描述了一个或多个实施例，但是本领域普通技术人员将理解，可以在形式和细节上对其做出各种改变，而不脱离如由权利要求限定的精神和范围。

Claims (9)

1.一种显示装置，包括：

设置在基板上的像素电路层；以及

设置在所述像素电路层上的显示元件层，其中，

所述显示元件层包括：

显示元件，包括像素电极、设置在所述像素电极上的中间层、以及对电极；

像素限定层，具有暴露所述像素电极的一部分的开口；

设置在所述像素限定层上的间隔件；以及

设置在所述间隔件上的导电图案。

2.根据权利要求1所述的显示装置，其中，所述导电图案包括选自由卤族元素、硫族元素及其组合组成的组中的掺杂材料。

3.根据权利要求2所述的显示装置，其中，所述掺杂材料包括硼、氟、磷或其组合。

4.根据权利要求2所述的显示装置，其中，所述掺杂材料的浓度分布沿着垂直于所述基板的上表面的第一方向改变。

5.根据权利要求1所述的显示装置，进一步包括布置在所述导电图案和所述中间层之间的无机层。

6.根据权利要求5所述的显示装置，进一步包括布置在所述无机层上的涂层，其中，

所述涂层包括选自由卤族元素、硫族元素及其组合组成的组中的至少一种元素。

7.根据权利要求5所述的显示装置，进一步包括布置在所述间隔件和所述无机层之间的涂层，其中，

所述涂层包括选自由卤族元素、硫族元素及其组合组成的组中的至少一种元素。

8.根据权利要求1至7中任一项所述的显示装置，其中，所述导电图案与所述间隔件的至少部分区域和所述像素限定层的至少部分区域重叠。

9.根据权利要求1所述的显示装置，其中，所述导电图案包括金属材料并且与所述间隔件的上表面重叠。

Images