CN115981751A - 一种近存计算系统以及近存计算方法、装置、介质及设备 - Google Patents

Abstract

本说明书公开了一种近存计算系统以及近存计算方法、装置、介质及设备。近存计算系统包括转发模块、数据处理模块及存储器。数据处理模块包括加速器核及非易失性存储介质。其中：转发模块用于接收控制设备发送的第一写入指令，将第一写入指令携带的待处理数据写入存储器，接收控制设备在待处理数据写入存储器后发送的激活指令，并发送至加速器核。该加速器核用于接收激活指令，并从该非易失性存储介质获取待执行程序，以及从该存储器获取待处理数据，并执行该待执行程序以对该待处理数据进行计算得到计算结果。能够基于非易失性存储介质对程序进行存储，系统断电后无需重新加载程序，可避免不必要的性能与能效损耗，提升数据处理效率。

Description

一种近存计算系统以及近存计算方法、装置、介质及设备

技术领域

本说明书涉及数据处理技术领域，尤其涉及一种近存计算系统以及近存计算方法、装置、介质及设备。

背景技术

三维架构近存计算系统可将常规计算芯片与动态随机存取内存（Dynamic RandomAccess Memory，DRAM）芯片进行3维堆叠，并使用硅通孔（Through Silicon Via，TSV）或混合键合（Hybrid Bonding，HB）技术连接上下信号端口，以实现计算芯片与DRAM芯片的数据交互。相比于传统处理器/存储器结构，近存计算系统可极大缩短计算单元与存储单元之间的距离，减少访存延时，同时使用TSV/HB技术可不通过DRAM芯片的系统总线提取数据，极大提高访存带宽。近存计算系统可有效缓解内存墙问题，以提高处理器系统性能，具有极大发展潜力。

然而目前上述近存计算系统通常采用通用型处理器核，则实现功能时需从处理器核缓存或DRAM中读取程序。核缓存即静态随机存取存储器（Static Random-AccessMemory，SRAM）。由于常规设计中SRAM、DRAM均为易失性存储器，近存计算系统断电后易失性存储器存储的内容将丢失，故每次上电时均需从外部重新烧入程序与数据，所需时间较长，可造成不必要的性能与能效损耗。

发明内容

本说明书提供一种近存计算系统以及近存计算方法、装置、介质及设备，以至少部分的解决上述存在的问题。

本说明书采用下述技术方案：

本说明书提供了一种近存计算系统，所述系统包括：转发模块、数据处理模块以及存储器；所述数据处理模块包括加速器核以及非易失性存储介质；其中：

所述转发模块，用于接收控制设备发送的第一写入指令，将所述第一写入指令携带的待处理数据写入所述存储器；接收所述控制设备在所述待处理数据写入所述存储器后发送的激活指令，并发送至所述加速器核；

所述加速器核，用于接收所述激活指令，并从所述非易失性存储介质获取待执行程序，以及从所述存储器获取所述待处理数据，并执行所述待执行程序以对所述待处理数据进行计算，得到计算结果。

可选地，所述近存计算系统还包括：存储控制器；

所述转发模块，具体用于将所述第一写入指令发送至所述存储控制器；

所述存储控制器，用于接收所述第一写入指令，并将所述第一写入指令携带的待处理数据写入所述存储器。

可选地，所述转发模块，具体用于将所述待处理数据的写入结果发送至所述控制设备；接收所述控制设备发送的所述加速器核的状态查询指令，并确定所述加速器核的状态查询结果返回所述控制设备；接收所述控制设备在所述状态查询结果为空闲时发送的激活指令，并发送至所述加速器核。

可选地，所述近存计算系统还包括：状态寄存器；

所述转发模块，具体用于接收所述控制设备发送的所述加速器核的状态查询指令，并转发至所述状态寄存器；接收所述状态寄存器确定的状态查询结果；

所述状态寄存器，用于接收所述转发模块发送的状态查询指令，并向所述转发模块返回状态查询结果。

可选地，所述数据处理模块为多个。

可选地，所述转发模块，具体用于接收所述控制设备在所述待处理数据写入所述存储器后发送的携带加速器核的标识的激活指令，根据所述加速器核的标识从各数据处理模块的加速器核中确定目标加速器核，并将所述激活指令发送至所述目标加速器核。

可选地，所述转发模块，还用于接收所述控制设备发送的携带待执行程序以及目标地址区间的第二写入指令，将所述第二写入指令携带的所述待执行程序写入所述存储器中的所述目标地址区间；

其中，所述第二写入指令为所述控制设备在确定所述非易失性存储介质中未存储所述待执行程序时发送的。

可选地，所述数据处理模块还包括：直接数据访问器；不同加速器核对应所述存储器中的不同地址区间；

所述转发模块，还用于接收所述控制设备在所述待执行程序写入所述存储器后发送的携带目标加速器核的标识的程序更新指令，并转发至所述目标加速器核对应的直接数据访问器；

所述目标加速器核对应的直接数据访问器，用于接收所述程序更新指令，根据所述目标加速器核的标识，从所述存储器的地址区间中，确定目标地址区间，并从所述存储器的所述目标地址区间获取所述待执行程序，并将所述待执行程序存储至所述目标加速器核对应的非易失性存储介质。

本说明书提供了一种近存计算方法，应用于近存计算系统，所述近存计算系统包括非易失性存储介质；所述近存计算方法包括：

接收控制设备发送的第一写入指令，存储所述第一写入指令携带的待处理数据；

接收所述控制设备发送的激活指令；

根据所述激活指令，从所述非易失性存储介质中获取待执行程序；

执行所述待执行程序以对所述待处理数据进行计算，得到计算结果。

可选地，所述第一写入指令为所述控制设备在确定所述非易失性存储介质中已存储所述待执行程序时发送的；

所述方法还包括：

接收所述控制设备发送的第二写入指令；

存储所述第二写入指令携带的待执行程序，并向所述控制设备发送写入结果；

其中，所述第二写入指令为所述控制设备在确定所述非易失性存储介质中未存储所述待执行程序时发送的。

本说明书提供了一种近存计算装置，应用于近存计算系统，所述近存计算系统包括非易失性存储介质；所述近存计算装置包括：

第一接收模块，用于接收控制设备发送的第一写入指令，存储所述第一写入指令携带的待处理数据；

第二接收模块，用于接收所述控制设备发送的激活指令；

获取模块，用于根据所述激活指令，从所述非易失性存储介质中获取待执行程序；

计算模块，用于执行所述待执行程序以对所述待处理数据进行计算，得到计算结果。

本说明书提供了一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述近存计算方法。

本说明书提供了一种电子设备，包括存储器、上述任一项所述的近存计算系统及存储在存储器上并可在所述近存计算系统上运行的计算机程序。

本说明书采用的上述至少一个技术方案能够达到以下有益效果：近存计算系统包括转发模块、数据处理模块及存储器。数据处理模块包括加速器核及非易失性存储介质。其中：转发模块用于接收控制设备发送的第一写入指令，将第一写入指令携带的待处理数据写入存储器，接收控制设备在待处理数据写入存储器后发送的激活指令，并发送至加速器核。该加速器核用于接收激活指令，并从该非易失性存储介质获取待执行程序，以及从该存储器获取待处理数据，并执行该待执行程序以对该待处理数据进行计算得到计算结果。能够基于非易失性存储介质对程序进行存储，系统断电后无需重新加载程序，可避免不必要的性能与能效损耗，提升数据处理效率。

附图说明

此处所说明的附图用来提供对本说明书的进一步理解，构成本说明书的一部分，本说明书的示意性实施例及其说明用于解释本说明书，并不构成对本说明书的不当限定。在附图中：

图1为本说明书中提供的一种近存计算系统的示意图；

图2为本说明书中提供的一种近存计算系统的示意图；

图3为本说明书中提供的一种地址区间的示意图；

图4为本说明书中提供的一种近存计算方法的流程示意图；

图5为本说明书中提供的一种近存计算装置示意图。

具体实施方式

目前的近存计算系统多使用易失性存储介质存储程序与数据。当系统断电后，易失性存储介质中的程序与数据则会丢失。在系统重新上电后，需重新将程序与数据加载到易失性存储介质中，而重新加载程序与数据会引入额外的耗时，导致近存计算系统通过执行程序进行计算的耗时增加，导致计算效率低。

为了至少部分地解决现有的近存计算系统存在的问题，本说明书提供的一种新的近存计算系统。后续本说明书所提及的近存计算系统皆指本说明书所提供的新的近存计算系统。

为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。

以下结合附图，详细说明本说明书各实施例提供的技术方案。

图1为本说明书中一种近存计算系统的示意图。如图1可见，该近存计算系统包括：转发模块、数据处理模块以及存储器。该数据处理模块包括加速器核以及非易失性存储介质。该转发模块分别与存储器以及数据处理模块连接。该数据处理模块也与存储器连接。该数据处理模块包括的加速器核与非易失性存储介质连接。

在本说明书中，将通过执行程序处理的数据作为待处理数据。

由于程序为进行计算的关键，一个程序可用于对不同的待处理数据进行计算，而通常一个待处理数据的处理周期短，且可能不会需要再次计算。一个程序的总体运行时间远大于一个待处理数据的计算时间。因此，该非易失性存储介质可仅用于存储程序。而待处理数据可存储在常规基于易失性介质的存储器中。

在本说明书中，该转发模块，用于接收控制设备发送的第一写入指令，将该第一写入指令携带的待处理数据写入存储器。

该控制设备可在确定待处理数据写入存储器后，向该转发模块发送加速器核的激活指令。

则，该转发模块可用于接收控制设备在待处理数据写入存储器后发送的激活指令，并发送至加速器核。该激活指令，用于指示该加速器核根据待执行程序进行计算。

其中，该控制设备可以是用于向该近存系统发送指令，控制该近存计算系统存储数据与程序或执行程序进行计算的外部设备。

该加速器核，则用于接收该激活指令，并从该非易失性存储介质获取待执行程序，以及从该存储器获取待处理数据，并执行该待执行程序以对该待处理数据进行计算，得到计算结果。

需要说明的是，本说明书中对待执行程序的具体形式不做限制。例如，该待执行程序可以是用于训练机器学习模型的程序、进行目标分类、目标检测或其他可用于计算的程序等等。

在本说明书一个或多个实施例中，该转发模块为外部访问端口。即，用于为该近存计算系统外部的设备访问该近存计算系统的端口。

该控制设备可通过自身系统总线访问该转发模块，以向该近存计算系统发送指令，或接收该近存计算系统反馈的数据。

在本说明书一个或多个实施例中，该数据处理模块与该存储器可采用三维堆叠的方式连接，以缩短数据处理模块与存储器间的距离，减少二者之间传输数据消耗的时间。

在本说明书一个或多个实施例中，该近存计算系统还可包括存储控制器。该转发模块，可具体用于将该第一写入指令发送至存储控制器。

该存储控制器，则用于接收该第一写入指令，并将该第一写入指令携带的待处理数据写入存储器。

即，该转发模块可通过存储控制器将第一写入指令携带的待处理数据写入存储器。

在本说明书一个或多个实施例中，该转发模块还可具体用于将待处理数据的写入结果发送至控制设备。

由于在非易失性存储介质已存储待执行程序的前提下，通过执行待执行程序对待处理数据进行计算需要满足两个条件：待处理数据成功写入存储器、加速器核为空闲状态，能够执行待执行程序。因此，该控制设备可在接收到的该写入结果为成功时，向该转发模块发送加速器核的状态查询指令。以查询加速器核的状态。

该转发模块则还可具体用于接收控制设备发送的加速器核的状态查询指令，并确定加速器核的状态查询结果返回控制设备。

当该控制设备在确定状态查询结果为空闲时，则可确定该加速器核能够执行待执行程序以进行计算，则可向转发模块发送激活指令。其中，该激活指令用于激活加速器核，使加速器核执行待执行程序。

该转发模块则可用于接收控制设备在状态查询结果为空闲时发送的激活指令，并发送至加速器核。

使得加速器核能够从非易失性存储介质获取待执行程序，以及从该存储器获取该待处理数据，以执行该待执行程序对待处理数据进行计算，得到计算结果。

在得到计算结果后，该加速器核可向转发模块发送反馈信号。该转发模块则可将反馈信号发送至控制设备。该反馈信号用于表示该加速器核计算结束。

并且，在本说明书一个或多个实施例中，该加速器核还可在计算得到计算结果后，将计算结果写入存储器。

该控制设备可在接收到该反馈信号之后，向该转发模块发送对计算结果的读取指令。该转发模块则可根据读取指令从存储器读取计算结果并发送至控制设备。

另外，在本说明书一个或多个实施例中，该近存计算系统还可包括：状态寄存器。

该转发模块，还可具体用于接收控制设备发送的加速器核的状态查询指令，并转发至状态寄存器。

该状态寄存器，则用于接收转发模块发送的状态查询指令，并向转发模块返回状态查询结果。

该转发模块则可接收状态寄存器确定的状态查询结果。

在接收到状态查询结果后，该转发模块则可将状态查询结果发送至控制设备。

另外，在本说明书一个或多个实施例中，由于可存在加速器核未存储控制设备所需执行的待执行程序的情况。因此，该控制设备还可确定该近存系统的非易失性存储介质中是否存储待执行程序。

当该控制设备确定该近存系统的非易失性存储介质中未存储待执行程序时，则可向转发模块发送携带该待执行程序第二写入指令，以向该近存系统的非易失性存储介质中写入该待执行程序。

在本说明书一个或多个实施例中，该转发模块，还用于接收控制设备发送的第二写入指令，将第二写入指令携带的待执行程序写入所述存储器。其中，该第二写入指令为控制设备在确定非易失性存储介质中未存储待执行程序时发送的。

具体将第二写入指令携带的待执行程序写入该存储器写入存储器的过程，可参考本说明书中对将第一写入指令携带的待处理数据写入存储器进行的说明，本说明书在此不做赘述。

在本说明书一个或多个实施例中，可将待执行程序写入该存储器的指定地址区间，例如0x80000000。

如上所述，该第二写入指令为该控制设备在确定该非易失性存储介质中未存储该待执行程序时发送的。

在本说明书一个或多个实施例中，该转发模块在将第二写入指令携带的待执行程序写入该存储器后，还可向控制设备发送待执行程序的写入结果。

在本说明书一个或多个实施例中，该述数据处理模块还可包括：直接数据访问器。

该转发模块，还用于接收控制设备在待执行程序写入存储器后发送的程序更新指令，并转发至直接数据访问器。

该直接数据访问器，用于接收程序更新指令，从存储器获取待执行程序，并将待执行程序存储至非易失性存储介质。

在本说明书一个或多个实施例中，该数据处理模块可以为多个。

则，该近存计算系统可包括多个加速器核以及多个非易失性存储介质。

由于该近存计算系统包含的加速器核可以有多个。则该控制设备可从各加速器核中确定出一个加速器核作为目标加速器核执行待执行程序。当然，该目标加速器核为已存储待执行程序的加速器核。

因此，在本说明书一个或多个实施例中，该转发模块，还可具体用于接收该控制设备在待处理数据写入存储器后发送的携带加速器核的标识的激活指令，以根据该加速器核的标识从各数据处理模块的加速器核中确定目标加速器核，并将该激活指令发送至该目标加速器核。

在本说明书一个或多个实施例中，当数据处理模块为多个时，针对每个加速器核，该加速器核对应的非易失性存储介质中可至多存储一个待执行程序。则，当加速器核接收到激活指令时，加速器核需执行哪一程序是一定的。

该目标加速器核则可从该目标加速器对应的非易失性存储介质（即，该目标加速器核所属数据处理模块中的非易失性存储介质）获取待执行程序，以及从该存储器获取该待处理数据，并执行获取到的待执行程序以对获取到的待处理数据进行计算，得到计算结果。

在本说明书一个或多个实施例中，该控制设备在接收到通过执行该待执行程序得到的计算结果后，可判断是否继续执行该待执行程序。若是，则可继续确定待处理数据，并向转发模块发送第一写入指令。

需要说明的是，该控制设备可在近存计算系统上电后发送第一写入指令，或者，也可由其他规则或需求触发发送第一写入指令。近存计算系统上电可以指正常上电，也可以是因为故障导致的意外断电后的上电。

在本说明书一个或多个实施例中，一个加速器核对应的非易失性存储介质中还可存储多个待执行程序。则，激活指令中除了携带加速器核的标识，还可携带待执行程序的标识。则加速器核的标识对应的目标加速器核，可根据待执行程序的标识，从自身对应的非易失性存储介质内存储的各程序中，确定激活指令对应的目标待执行程序。

在本说明书一个或多个实施例中，对待执行程序的标识的形式不做限制。例如，在本说明书一个或多个实施例中，该待执行程序的标识可以是该待执行程序的代码哈希。或者，还可以是按照预设的规则对该待执行程序进行编号后得到的唯一标识该待执行程序的编码等等，本说明书在此不做限制。

在本说明书一个或多个实施例中，该控制设备可根据向转发模块发送第二写入指令的记录，以及接收到的第二写入指令对应的写入结果的记录，判断近存计算系统的非易失性存储介质中是否存储待执行程序。

或者，除该控制设备外，还可存在能够向该近存计算系统写入待执行程序的其他控制设备。则，即使该控制设备未曾向该近存计算系统的非易失性存储介质中存储待执行程序，该近存计算系统的非易失性存储介质中也可能存在该待执行程序。

因此，在本说明书一个或多个实施例中，该控制设备还可向该转发模块发送携带待执行程序的标识的验证指令。

该转发模块则可将该验证指令发送至该近存计算系统的加速器核。

该近存计算系统的加速器核则可根据该验证指令携带的待执行程序的标识，以及该加速器核对应的非易失性存储介质中已存储的待执行程序的标识，判断是否已存储该验证指令携带的标识对应的待执行程序，并根据判断结果，向该转发模块返回验证结果。

该转发模块则可将该验证结果发送至该控制设备。

该控制设备则可根据该验证结果确定该近存计算系统是否已存储该控制设备所需执行的待执行程序。

在本说明书一个或多个实施例中，该转发模块，还用于接收控制设备发送的携带待执行程序以及目标地址区间的第二写入指令，将第二写入指令携带的待执行程序写入存储器中的所述目标地址区间。其中，第二写入指令为控制设备在确定非易失性存储介质中未存储待执行程序时发送的。

在本说明书一个或多个实施例中，该近存计算系统的数据处理模块还可包括：直接数据访问器。不同加速器核可对应存储器中的不同地址区间。

该转发模块，还可用于接收控制设备在待执行程序写入存储器后发送的携带目标加速器核的标识的程序更新指令，并转发至目标加速器核对应的直接数据访问器。

该目标加速器核对应的直接数据访问器，用于接收程序更新指令，根据目标加速器核的标识，从存储器的地址区间中，确定目标地址区间，并从存储器的目标地址区间获取待执行程序，并将待执行程序存储至目标加速器核对应的非易失性存储介质。

需要说明的是，属于同一数据处理模块的加速器核、非易失性存储介质以及直接数据访问器，为具有对应关系的各部件。则当提及加速器核对应的非易失性存储介质或加速器核对应的直接数据访问器时，指的是与该加速器核属于同一数据处理模块的非易失性存储介质或与该加速器核属于同一数据处理模块的直接数据访问器。非易失性存储介质与直接数据访问器同理。

在本说明书一个或多个实施例中，该数据处理模块可通过存储控制器与存储器连接，以实现与存储器的交互。即，加速器核可通过存储控制器从存储器获取待处理数据或待执行程序。

在本说明书一个或多个实施例中，具体的，该转发模块，还用于接收控制设备在待处理数据写入存储器后发送的携带加速器核标识的激活指令，从各加速器核中确定目标加速器核，并转发至该目标加速器核。

该目标加速器核则可将接收到的激活指令转发至该目标加速器核自身对应的直接数据访问器。

该目标加速器核自身对应的直接数据访问器，则可根据该激活指令，向存储控制器发送存储器读取指令。

存储控制器，则可用于接收存储器读取指令，并根据存储器读取指令携带的地址信息，从存储器的地址区间中，该目标加速器核对应的地址区间内获取待处理数据，并发送至该直接数据访问器。其中，该地址信息即该目标加速器核对应的地址区间中存储待处理数据的地址信息。

该目标加速器核自身对应的直接数据访问器，则可将获取到的待处理数据存储至该直接数据访问器自身对应的非易失性存储介质。

该加速器核则可从该加速器核自身对应的非易失性存储介质中获取待处理数据，并执行待执行程序以对待处理数据进行计算，得到计算结果。

在本说明书一个或多个实施例中，第一写入指令也可携带地址区间。

在本说明书一个或多个实施例中，该计算系统中各加速器核的功能可以是固定的，则，即使加速器核对应的非易失性存储介质中未存储待执行程序，该加速器核对应的非易失性存储介质中也仅可用于存储指定的待执行程序。该加速器核也仅可执行指定的待执行程序。

在本说明书一个或多个实施例中，该直接数据访问器，还可用于在接收到转发模块发送的程序更新指令后，向该直接数据访问器所属数据处理模块对应的存储控制器发送对应存储器读取指令。

该直接数据访问器所属数据处理模块对应的存储控制器，则可用于接收存储器读取指令，并根据存储器读取指令携带的地址信息，从存储器获取待执行程序，并发送至该直接数据访问器。

该直接数据访问器则可将接收到的待执行程序存储至该直接数据访问器自身对应的非易失性存储介质。

或者，在本说明书一个或多个实施例中，该计算系统中各加速器核的功能可以是固定的，不限制每个加速器核固定执行哪一待执行程序。

则在本说明书一个或多个实施例中，该直接数据访问器，还可用于在接收到转发模块发送的携带待执行程序的标识的程序更新指令后，向该直接数据访问器所属数据处理模块对应的存储控制器发送对应存储器读取指令。

该直接数据访问器所属数据处理模块对应的存储控制器，则可用于接收存储器读取指令，并根据存储器读取指令携带的地址信息，从存储器获取该标识对应的待执行程序，并发送至该直接数据访问器。

该直接数据访问器则可将接收到的待执行程序存储至该直接数据访问器自身对应的非易失性存储介质。

在本说明书一个或多个实施例中，该直接数据访问器，即直接内存访问（DirectMemory Access，DMA），用于与非易失性存储介质及存储器连接，以在存储器与非易失性存储介质间搬运数据。并且，该直接数据访问器在接收到转发模块发送的程序更新指令时，可根据程序更新指令，从存储器特定地址区间向非易失性存储介质搬运程序，以实现非易失性存储介质存储的程序的更新。

在本说明书一个或多个实施例中，该近存计算系统的存储控制器也可为多个。例如，存储控制器的数量可与数据处理器的数量相同，存储控制器与数据处理器一一对应，数据处理器可通过自身对应的数据处理器与存储器交互，从存储器获取数据。

图2为本说明书提供的一种近存计算系统的示意图。如图，近存计算系统包含转发模块、多个数据处理模块、多个存储控制器以及存储器。不同数据处理模块与不同的存储控制器连接。存储器通过存储控制器与转发模块或数据处理模块交互。图2中的省略号表示省略展示近存计算系统包含的部分数据处理模块以及存储控制器。

在本说明书一个或多个实施例中，不同的指令对应的程序或数据可关联存储器的不同地址区间。如图3所示。

可见，图3中左侧一列为指令，右侧一列为存储器的地址区间。其中，存储器读写指令（读取指令与第一、第二写入指令）对应的地址区间为0x80000000~0x8FFFFFFF。加速器核的激活指令对应的地址区间为0x00002000。程序更新指令对应的地址区间为0x00002004。配置写入指令对应的地址区间为0x00002008~0x00002010。状态查询指令对应的地址区间为0x00002018~0x0000201D。

另外，在本说明书一个或多个实施例中，该近存计算系统的加速器核还可用于在将计算结果发送至转发模块后，向该加速器核自身对应的状态寄存器发送状态更新指令。使得该加速器核自身对应的状态寄存器更新该加速器核的状态。

在本说明书一个或多个实施例中，状态寄存器存储加速器核状态的地址可为0x00002008。可将1表示加速器核为运行状态，0表示加速器核为空闲状态。

状态寄存器还可存储加速器计算结果状态，存储地址可以是0x0000200C。且可以0表示计算结果状态为计算完成，1表示计算结果状态为出错。状态寄存器还可存储加速器运行时间，可以在存储地址0x00002010，记录加速器核中程序执行时间。

综上所述，该转发模块可接收来自外部的控制设备发送的存储器读写、加速器激活、存储器配置写入、加速器状态查询与程序更新等指令。

该转发模块在识别并解析指令后，可将信息及指令分配至对应数据处理模块或存储控制器。另一方面，该转发模块还可将数据处理模块以及存储控制器执行指令的结果反馈至控制设备。

在本说明书一个或多个实施例中，转发模块还用于接收控制设备发送的携带存储器的时序配置信息的配置写入指令，并转发至存储控制器。

在本说明书一个或多个实施例中，该转发模块可由解析模块、指令分配模块以及信号生成模块组成。

其中，该解析模块可用于接收控制设备发出的指令，对指令进行解析与识别，将解析与识别得到的指令指示的信息传输至指令分配模块或信号生成模块。

在本说明书一个或多个实施例中，当控制设备发出的指令为对存储器的读取指令或写入指令时，该解析模块可将该指令发送至指令分配模块。该指令分配模块则可将该指令分配至对应的存储控制器。由存储控制器将该指令携带的待处理数据或待执行程序写入存储器，或从存储器读取待执行程序或待处理数据。

当控制设备发出的指令为状态查询指令时，该解析模块可将该状态查询指令发送至指令分配模块。由该指令分配模块分配至该状态查询指令对应的加速器核所属的数据处理模块。

当控制设备发出的指令为加速器核的激活指令或程序更新指令时，该解析模块可将该激活指令或程序更新指令发送至信号生成模块。该信号生成模块则可根据接收到的指令，生成激活指令对应的启动信号，或程序更新指令对应的启动信号。并将启动信号传输至对应数据处理模块。

该存储控制器还可接收转发模块发送的配置写入指令，并存储其中携带的时序配置信息。

在本说明书一个或多个实施例中，该存储控制器可接收来自转发模块及数据处理模块发送的指令，根据从指令中提取到的信息与内部存储的存储器的时序配置信息，生成访问存储器需要的一系列输入信号至存储器，并接受存储器模块反馈的输入信号对应的数据至转发模块或数据处理模块。该存储控制器也可接收来自转发模块的配置写入指令，初始化或更新存储器的时序配置信息。

在本说明书一个或多个实施例中，控制设备向近存计算系统发送的指令皆可为访存指令的形式。

在本说明书一个或多个实施例中，针对每个存储控制器，该存储控制器包括指令转换模块，访存输入生成模块、时序配置模块、刷新控制模块与数据缓存模块。

该指令转换模块可用于接收来自转发模块或数据处理模块的存储器写入或读取指令，提取指令中的关键信息，如访问地址、指令类型（读指令或写指令）、写入的数据或程序、写入或读取的数据或程序大小等关键信息，并将关键信息传输至访存输入生成模块。

该时序配置模块则用于存储存储器的各项时序配置信息，并可根据来自转发模块的配置写入指令更改存储器的时序配置信息。

该刷新控制模块，用于根据时序配置模块存储的时序配置信息，定期产生刷新信息传输至访存输入生成模块。

该访存输入生成模块，可根据指令转换模块发送的关键信息或刷新控制模块发送的刷新信息及时序配置模块包含时序信息，生成存储器所需的访存输入信号。

该数据缓存模块，则用于接收存储器反馈的数据，并将其传输至数据处理模块或外部访问端口。

在本说明书一个或多个实施例中，该存储器可以是动态随机存取存储器（DynamicRandom Access Memory，DRAM）。

在本说明书一个或多个实施例中，该非易失性存储介质可以是指令存储器（Instruction memory, IMEM)，具体可以是阻变式随机存储器（Resistive Random AccessMemory，RRAM）。RRAM具有非易失、读取数据快、与常规逻辑工艺兼容的特点。RRAM能够用于提升近存计算系统的数据处理模块的数据读取速度，并可在断电时保存已存储的程序，保障存储的程序不会由于断电丢失，重新上电后无需重新加载丢失的程序，能够省去断电又上电后从近存计算系统外部设备加载程序的时间。使得加速器核能够在需要执行待执行数据时，快速及时地从自身对应的RRAM中获取程序，提升获取数据到执行的整体效率，以提升近存计算系统整体的数据处理效率。

当然，该非易失性存储介质还可以是其他形式的非易失性的存储介质，并不限制为RRAM。

需要说明的是，本说明书当提及“存储器”时，仅指与转发模块、数据处理模块构成近存计算系统的存储器，而非构成数据处理模块的非易失性存储介质。

在本说明书一个或多个实施例中，数据处理模块、存储控制器以及存储器间可采用三维键合通路连接。

以上为本说明书提供的近存计算系统。本说明书还该提供了与图1所示的近存计算系统对应的近存计算方法。

图4为本说明书中一种近存计算方法的流程示意图。该近存计算方法应用于近存计算系统，该近存计算系统包括非易失性存储介质。该近存计算方法具体包括以下步骤：

S100：接收控制设备发送的第一写入指令，存储所述第一写入指令携带的待处理数据。

当该控制设备需要通过近存计算系统执行待执行程序以进行近存计算，并在确定该近存计算系统包含的非易失性存储介质已存储该待执行程序时，可向该近存计算系统发送携带待处理数据的第一写入指令。

该近存计算系统则可接收控制设备发送的第一写入指令，并存储该第一写入指令携带的待处理数据。

并且，在存储待处理数据之后，该近存计算系统还可向控制设备返回存储结果。该存储结果即，将该待处理数据写入该近存计算系统的存储器的写入结果。

S102：接收所述控制设备发送的激活指令。

该控制设备在接收到的存储结果为成功时，可向该近存计算系统发送激活指令。该激活指令用于指示该近存计算系统执行该激活指令对应加速器核中的待执行程序。

因此，该近存计算系统可接收该控制设备发送的携带待执行程序的标识的激活指令。

S104：根据所述激活指令，从所述非易失性存储介质中获取待执行程序。

该近存计算系统在接收到该控制设备发送的激活指令后，则可根据该激活指令携带的标识，激活对应加速器核，使对应的加速器核从自身对应的非易失性存储介质中获取待执行程序。

S106：执行所述待执行程序以对所述待处理数据进行计算，得到计算结果。

在获取到待执行程序后，该近存计算系统则可执行获取到的待执行程序，以对自身存储的待处理数据进行计算，得到计算结果。

需要说明的是，步骤S102~S106的具体内容可参考上述对近存计算系统的描述本说明书在此不做赘述。

基于图4所示的方法，通过接收控制设备发送的第一写入指令，存储第一写入指令携带的待处理数据，接收所述控制设备发送的激活指令，从非易失性存储介质中获取待执行程序，并执行待执行程序以对存储的待处理数据进行计算，得到计算结果。能够基于非易失性存储介质对程序进行存储，无需重新从控制设备加载程序，提升基于存储的待执行程序的数据处理效率。

在本说明书一个或多个实施例中，该第一写入指令为控制设备在确定非易失性存储介质中已存储待执行程序时发送的。

在本说明书一个或多个实施例中，该近存计算系统还可以接收控制设备发送的第二写入指令。并存储该第二写入指令携带的待执行程序，并向所述控制设备发送写入结果。其中，该第二写入指令为该控制设备在确定该非易失性存储介质中未存储该待执行程序时发送的。

另外，在本说明书一个或多个实施例中，在步骤S100中接收控制设备发送的激活指令时，具体的，该近存计算系统可接收该控制设备在确定该写入结果为成功时发送的的激活指令。

图5为本说明书提供的一种近存计算装置的示意图。该近存计算装置应用于近存计算系统，该近存计算系统包括：非易失性存储介质，该近存计算装置包括：

第一接收模块200，用于接收控制设备发送的第一写入指令，存储所述第一写入指令携带的待处理数据；

第二接收模块201，用于接收所述控制设备发送的激活指令；

获取模块202，用于根据所述激活指令，从所述非易失性存储介质中获取待执行程序；

计算模块203，用于执行所述待执行程序以对所述待处理数据进行计算，得到计算结果。

可选地，所述第一写入指令为所述控制设备在确定所述非易失性存储介质中已存储所述待执行程序时发送的；

所述装置还包括：

第三接收模块204，用于接收所述控制设备发送的第二写入指令；存储所述第二写入指令携带的待执行程序，并向所述控制设备发送写入结果；其中，所述第二写入指令为所述控制设备在确定所述非易失性存储介质中未存储所述待执行程序时发送的。

本说明书还提供了一种电子设备，该电子设备可包括存储器、近存计算系统及存储在存储器上并可在近存计算系统上运行的计算机程序。当然该电子设备还可能包括其他业务所需要的硬件，本说明书在此不做限制。

该电子设备包含的近存计算系统可从该电子设备包含的存储器中读取对应的计算机程序运行，以实现上述近存计算方法。

需要说明的是，该电子设备包含的近存计算系统可以是本说明书图1或图2所示的近存计算系统。该电子设备包含的存储器并非近存计算系统中包含的存储器。即，与近存计算系统构成电子设备的存储器，并非构成近存计算系统的存储器。

当然，除了软件实现方式之外，本说明书并不排除其他实现方式，比如逻辑器件抑或软硬件结合的方式等等，也就是说以下处理流程的执行主体并不限定于各个逻辑单元，也可以是硬件或逻辑器件。

在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进（例如，对二极管、晶体管、开关等电路结构的改进）还是软件上的改进（对于方法流程的改进）。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件（Programmable Logic Device, PLD）（例如现场可编程门阵列（Field Programmable GateArray，FPGA））就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器（logic compiler）”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言（Hardware Description Language，HDL），而HDL也并非仅有一种，而是有许多种，如ABEL（Advanced Boolean Expression Language）、AHDL（Altera Hardware DescriptionLanguage）、Confluence、CUPL（Cornell University Programming Language）、HDCal、JHDL（Java Hardware Description Language）、Lava、Lola、MyHDL、PALASM、RHDL（RubyHardware Description Language）等，目前最普遍使用的是VHDL（Very-High-SpeedIntegrated Circuit Hardware Description Language）与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。

控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该（微）处理器执行的计算机可读程序代码（例如软件或固件）的计算机可读介质、逻辑门、开关、专用集成电路（Application Specific Integrated Circuit，ASIC）、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20 以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本说明书时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本说明书的实施例可提供为方法、系统或计算机程序产品。因此，本说明书可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本说明书可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本说明书可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本说明书的实施例而已，并不用于限制本说明书。对于本领域技术人员来说，本说明书可以有各种更改和变化。凡在本说明书的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书的权利要求范围之内。

Claims (13)

1.一种近存计算系统，其特征在于，所述系统包括：转发模块、数据处理模块以及存储器；所述数据处理模块包括加速器核以及非易失性存储介质；其中：

所述转发模块，用于接收控制设备发送的第一写入指令，将所述第一写入指令携带的待处理数据写入所述存储器；接收所述控制设备在所述待处理数据写入所述存储器后发送的激活指令，并发送至所述加速器核；

所述加速器核，用于接收所述激活指令，并从所述非易失性存储介质获取待执行程序，以及从所述存储器获取所述待处理数据，并执行所述待执行程序以对所述待处理数据进行计算，得到计算结果。

2.如权利要求1所述的系统，其特征在于，所述近存计算系统还包括：存储控制器；

所述转发模块，具体用于将所述第一写入指令发送至所述存储控制器；

所述存储控制器，用于接收所述第一写入指令，并将所述第一写入指令携带的待处理数据写入所述存储器。

3.如权利要求1所述的系统，其特征在于，所述转发模块，具体用于将所述待处理数据的写入结果发送至所述控制设备；接收所述控制设备发送的所述加速器核的状态查询指令，并确定所述加速器核的状态查询结果返回所述控制设备；接收所述控制设备在所述状态查询结果为空闲时发送的激活指令，并发送至所述加速器核。

4.如权利要求3所述的系统，其特征在于，所述近存计算系统还包括：状态寄存器；

所述转发模块，具体用于接收所述控制设备发送的所述加速器核的状态查询指令，并转发至所述状态寄存器；接收所述状态寄存器确定的状态查询结果；

所述状态寄存器，用于接收所述转发模块发送的状态查询指令，并向所述转发模块返回状态查询结果。

5.如权利要求1所述的系统，其特征在于，所述数据处理模块为多个。

6.如权利要求5所述的系统，其特征在于，所述转发模块，具体用于接收所述控制设备在所述待处理数据写入所述存储器后发送的携带加速器核的标识的激活指令，根据所述加速器核的标识从各数据处理模块的加速器核中确定目标加速器核，并将所述激活指令发送至所述目标加速器核。

7.如权利要求5所述的系统，其特征在于，所述转发模块，还用于接收所述控制设备发送的携带待执行程序以及目标地址区间的第二写入指令，将所述第二写入指令携带的所述待执行程序写入所述存储器中的所述目标地址区间；

其中，所述第二写入指令为所述控制设备在确定所述非易失性存储介质中未存储所述待执行程序时发送的。

8.如权利要求7所述的系统，其特征在于，所述数据处理模块还包括：直接数据访问器；不同加速器核对应所述存储器中的不同地址区间；

所述转发模块，还用于接收所述控制设备在所述待执行程序写入所述存储器后发送的携带目标加速器核的标识的程序更新指令，并转发至所述目标加速器核对应的直接数据访问器；

所述目标加速器核对应的直接数据访问器，用于接收所述程序更新指令，根据所述目标加速器核的标识，从所述存储器的地址区间中，确定目标地址区间，并从所述存储器的所述目标地址区间获取所述待执行程序，并将所述待执行程序存储至所述目标加速器核对应的非易失性存储介质。

9.一种近存计算方法，其特征在于，应用于近存计算系统，所述近存计算系统包括非易失性存储介质；所述近存计算方法包括：

接收控制设备发送的第一写入指令，存储所述第一写入指令携带的待处理数据；

接收所述控制设备发送的激活指令；

根据所述激活指令，从所述非易失性存储介质中获取待执行程序；

执行所述待执行程序以对所述待处理数据进行计算，得到计算结果。

10.如权利要求9所述的方法，其特征在于，所述第一写入指令为所述控制设备在确定所述非易失性存储介质中已存储所述待执行程序时发送的；

所述方法还包括：

接收所述控制设备发送的第二写入指令；

存储所述第二写入指令携带的待执行程序，并向所述控制设备发送写入结果；

其中，所述第二写入指令为所述控制设备在确定所述非易失性存储介质中未存储所述待执行程序时发送的。

11.一种近存计算装置，其特征在于，应用于近存计算系统，所述近存计算系统包括非易失性存储介质；所述近存计算装置包括：

第一接收模块，用于接收控制设备发送的第一写入指令，存储所述第一写入指令携带的待处理数据；

第二接收模块，用于接收所述控制设备发送的激活指令；

获取模块，用于根据所述激活指令，从所述非易失性存储介质中获取待执行程序；

计算模块，用于执行所述待执行程序以对所述待处理数据进行计算，得到计算结果。

12.一种计算机可读存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述权利要求9~10任一项所述的方法。

13.一种电子设备，其特征在于，包括存储器、如权利要求1~8任一项所述的近存计算系统及存储在存储器上并可在所述近存计算系统上运行的计算机程序。

Images