CN1159683A - 代码转换方法 - Google Patents

代码转换方法 Download PDF

Info

Publication number
CN1159683A
CN1159683A CN96123420A CN96123420A CN1159683A CN 1159683 A CN1159683 A CN 1159683A CN 96123420 A CN96123420 A CN 96123420A CN 96123420 A CN96123420 A CN 96123420A CN 1159683 A CN1159683 A CN 1159683A
Authority
CN
China
Prior art keywords
code
codes
bit
converted
bit data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96123420A
Other languages
English (en)
Inventor
锅田将臣
秋山义行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1159683A publication Critical patent/CN1159683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/28—Programmable structures, i.e. where the code converter contains apparatus which is operator-changeable to modify the conversion process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种代码转换方法用于唯一地转换包括能被转换为第一和第二m位数据的代码的n位代码，这里n＞m，它能使转换表减少，以减少电路的尺寸。在步骤S1，产生一状态位指明紧接在被转换的n位代码之后的一n位代码是或不是第一预置代码串；在步骤S2，该n位代码被分裂成包括高k位的第一代码，这里O＜K＜n，以及包括低n-k位的第二代码，在步骤S3，考虑状态位，根据输出与由第一和第二代码结合表示的n位代码相关的m位数据的转换表得到该转换结果。

Description

代码转换方法
本发明涉及用于解调和再现例如被调制的数字音频信号、数字视频信号或数字数据信号这样一些被调信号的一种代码转换方法。特别涉及这样一种代码转换方法，它用于解调由一种信号调制方法调制的信号，此方法应用到一控制装置用于一次写入的只读光盘或重写型光盘记录/再现设备。
当将例如数字语音、视频信号或数据这样一些数字信号记录到一记录介质上时，差错检测和校正代码首先附加到该数字信号，并且该合成信号被提供到一调制电路，以便转换为适合于一记录/再现系统特性的一种代码(通道编码)。
一种光盘，例如CD(compact disc)，是一种广泛用于计算机作为记录介质或用作视频信息信息包介质(package medium)的记录介质。在一种光盘系统中，记录在光盘一反射表面的信号是通过厚度约1.2mm的透光的基层再现的。在该光盘上记录例如数字化的音频信号、视频信号或数字数据。同时，差错检测和校正代码首先被附加到数字信号，而该合成信号被提供到一调制电路，其中，它由所谓的通道编码转换成适合于该记录/再现系统特性的代码。
CD系统的信号格式要点为：
取样频率，44.1KHz；
量化位数，16位(线性的)；
调制系统，EFM；
通道位速率，4.3218Mb/s；
差错校正系统，CIRC；以及
数据传输率，2.034Mb/s
应用的调制系统是一8到14调制系统，就是EFM系统。
该EFM是一种调制系统，其中输入的8位代码被转换成14个通道位代码，14个通道位同步信号和14个通道位子代码被附加到该14个通道位代码，邻近代码由3通道位合并位连接，而合成的代码串由NRZI记录系统记录。
对于该EFM系统，NRZI记录波形(记录波长)的高电平或低电平信号的时间宽度不必小于3T和大于11T(最短记录波长是3T，最长记录波长是11T)，这里T是一通道时钟的一个周期，例如4,3218MHZ是一个周期。上述规则以下称作为EFM的3T-11T规则。
对于普通EFM系统，其中，最小游程长度(run-length)被限制到2，如果只需要满足该游程长度的限制，2的合并位就足够。如果合并位的数量减少到2，数据记录密度由因数17/16改善而不改变记录波长的物理尺寸。
在JP专利公开号HP-A-6-157175中本受让人已经推荐了一种信号调制方法和一种信号调制电路，其中，输入的M位的代码串，例如8位的代码串能直接转换成N个通道位，例如16个通道位，而不使用上述合并位，以便减少对DSV控制的有害影响并起动对低频分量的足够的压缩。
对于该新的调制系统，存在这样一些情况，其中被调制的16位代码和预调制的8位源数据彼此并不按一一对应方式相关，致使为将16位代码转换成8位数据以便解调，除该16位代码现在被转换外，要求1位状态数据，该1位状态数据位由下一个跟随首先陈述的16位代码的16位代码确定。即，在被调制的16位代码中，存在着能被转换成两类8位数据的那些代码。在此情况下，根据该状态位值选择两类源数据中之一种。当从下一个16位代码的MSB计数至少第一和第十三位的一位变成1时该状态位变成1。
此时，对于该新的调制系统，用在一调制器中的转换表由输入的16位和一状态位组成，总共17位，而8位数据被存取并随17位输出作为地址，结果对一ROM要求容量为8×217＝1048576，即1兆位容量。
由于用于解调器的转换表的尺寸和1M位一样大，解调器电路的结构的尺寸要增加，由此提高了成本。
因此本发明的目的在于提供一种代码转换方法，由此用于将n位代码转换成m位代码的转换表可以被减小并减小使用这种转换表的解调电路的尺寸，并由此降低成本。
用于唯一地将n位代码转换成m位代码的一种转换方法，这里n＞m，所说n位代码包括能被转换成第一和第二m位数据的代码，包括：一第一步骤，产生一状态位，指明下一个跟随目前被转换的n位代码的一n位代码是或不是一第一预置代码；—第二步骤，将所说n位代码分成包括高K位的第一代码，这里0＜k＜n，以及包括低n-k位的第二代码；以及第三步骤，根据一转换表产生转换结果，考虑采用所说状态位，所说转换表输出与所说n位数据相关并由所说第一代码和所说第二代码结合表示的m位数据；所说转换表的结构是这样的，即地址被加接到所说第一代码和所说第二代码，以及所说第一m位数据被分配用于组成能被转换成所说两个m位数据的一n位代码的所说第一代码和所说第二代码的结合，所说转换表的结构是这样的，即所说第二m位数据被分配到与所说第一和第二代码结合相关的所说转换表地址中的地址，所说第一和第二代码被所说n位代码的最小游程长度限制所排斥，以便结合组成能转换成所说两个m位数据的一n位代码的所说第一代码和所说第二代码。
按此方式，可有效地使用该转换表，如果使用ina调制器，电路结构可以减缩，由此降低生产成本。
具体地，值n，m和k可以这样设置，即n＝18，m＝8和k＝n-m＝8。对于这种情况，产生一状态位指明下一个跟随目前被转换的16位代码的16位代码是否第一预置代码，以及该16位代码被分成由高8位组成的第一代码和由低8位组成的第二代码。根据输出同该16位数据相关的8位数据的一转换表，考虑采用所说状态位，得到该转换结果，该16位数据是由该第一代码和第二代码的结合表示的。在转换表中，地址被加接到第一代码和第二代码，以及该第一8位数据被分配用于组成能被转换成两个8位数据的一16位代码的第一代码和第二代码的结合。该第二8位数据被分配给属于与该第一和第二代码结合相关的转换表地址的地址，不考虑该第一和第二代码被所说16位代码的最小游程长度限制，以便结合组成能转换成两个8位数据的一16位代码的第一代码和第二代码。
该16位代码和状态位，总共17位被转换成高5位地址位和低5位地址位，总共是10位地址位，然后被转换成8位数据。对于10到8位转换表，只需要使用具有8×210＝8192的存储器容量的ROM，即8千位的容量。
图1是说明本发明一实施例基本结构的流程图；
图2是对图1实施例的一转换表的详细说明；
图3是表示按照本发明的信号解调方法的一种算法的解释性例子的流程图。
图4为表示实施本发明的一种信号解调器的解释性结构的方框图；
图5是用于说明实施本发明的代码转换方法的一个例子的流程图；
图6是表示用于实施本发明的代码转换方法的解释性结构方框图；
图7是表示在图6装置中的一17到10位转换电路20的解释性例子的电路方框图；
图8是一转换表，用于将代码位的高8位和低8位转换成高5位地址AU5和低5位地址AL5；
图9表示一10到8位转换表的基本结构，用于将由高5位地址AU5和低5位地址AL5组成的10位转换成8位。
图10表示一10到8位转换表的解释性结构，用于将由高5位地址AU5和低5位地址AL5组成的10位转换成8位。
图11为一流程图，用于说明17到10位转换的操作，以便将由16位代码和一位状态位组成的代码17位转换成由高5位地址AU5和低5位地址AL5组成的10位。
在说明按照本发明的代码转换方法的最佳实施例之前，先说明一个例子，该例子将一16位代码(代码串)分成为高8位的第一代码和低8位的第二代码，并用各5位总共10位表示这些第一和第二代码，接着使用一转换表。
对于将16位代码分成高8位的第一代码和低8位的第二代码，由于最小游程长(run length)为2，即由于在一记录波形中其转换之间的最小距离不小于3T，所以只存在28个8位模式(pattern)。因此，通过将16位代码的高和低8位转换成各5位，该16位代码可由10位表示。
这10位被附加到从邻接目前16位代码的下一16位代码得到的一状态位，以便给出转换成8位数据的11位信息。理由在于，在表示16位代码的10位信息数据中，存在能被转换成两类(sort)8位数据的那些数据，使得有必要根据状态位值选择两类8位数据的一种。能够按这样一种方式表示，即使用两个10到8位转换表，以及根据状态位值使用两个转换表之一个表。
对于本技术，要求具有8×211＝16384位或16千位容量的ROM作为转换表用于将11位输入转换成8位输出。由于其容量为普通技术中用于将16＋1位转换成8位的转换表的1兆位容量的1/64，电路尺寸可以减缩，从而保证了低的成本。
本发明的代码转换方法在于进一步改善这种技术，以便保证只有一个转换表足以将10位转换成8位。
即，本发明的最佳实施例包含着用于唯一地将16位代码转换成8位数据的一种代码转换方法，该16位代码包括能被转换成两个8位数据，即第一和第二8位数据的代码。按更一般的术语，本发明的最佳实施例包含着用于唯一地将n位代码转换成m位数据的一种代码转换方法，该n位代码包括能被转换成两个m位数据，即第一和第二m位数据的代码，这里n＞m。具体地，本发明的最佳实施例包含着下列三个步骤：
在图1步骤S1，产生一状态位，指定下一个跟随目前被转换的n位代码的n位代码是否为一预置的第一代码串。在下一个步骤S2，将该n位代码分成包括高k位的第一代码，这里0＜k＜n，和包括低(n-k)位的第二代码。在下一个步骤S3，根据一转换表得到转换结果，考虑到采纳所说状态位，所说转换表输出与n位代码相关并由所说第一代码和第二代码结合表示的m位数据。
在该转换表中，地址被配置到第一和第二代码，而所说第一m位代码数据被配置到组成能被转换成两个m位数据的n位代码的第一和第二代码的结合。第二m位数据被配置。
将详细解释n＝16，m＝8和n－k＝8的一具体例子。
在该应用的具体例子中，使用日本专利申请NO-6-157175中推荐的一种调制方法，通过调制原始8位源数据而得到16位代码。为了将使用该调制方法通过调制产生的16位代码解调成原始的8位数据，将应用实施本发明的代码转换方法。
现在说明在日本专利申请NO-6-157175中公开的用于将8位源数据转换成16位代码的调制方法以及相应的解调方法。
一般情况下，信号调制方法包含着将一输入的m位代码串转换成n通道位代码的代码，并直接将该n通道位模式(pattem)与下一个跟随的n通道位模式(pattem)相连接，这里m和n都是整数，并且m＜n。用于将m位通道位源数据转换成n通道位模式的转换表部分是成双的，并且该成双部分的结构是这样的，以致数字和(sum)变化的量或代码的相应置位的数字和(sum)值的符号是相反的，而其绝对值彼此接近。
图2表示这种转换表的例子。
参照图2，转换表是由多个例如4个单元表T1，T2，T3和T4组成，其每个具有成双部分。即，如果在一给定的单元表中与所有输入信号值有关的一组代码表(通道位模式)为Ta，其部分被加倍为表Tb。在图2的解说性例子中，用于输入信号值0到87的88个代码被成双。在本说明书中，表Ta和Tb分别称为前表和后表。
因此，在图2的解说性例子中，转换表每一个由256个16位代码或256个16通道位模式组成共由四类表(前表)T1a，T2a，T3a，T4a以及88个16通道位模式(后表)T1b，T2b，T3b，T4b构成。88个后表T1b，T2b，T3b，T4b的16通道位模式和用于表T1a，T2a，T3a，T4a的输入信号值0到87的88个16通道位一起被成双。
在本发明的该实施例中，是这样来设计转换表的成双部分—用于表T1a，T2a，T3a，T4a的从0到87的输入信号值的16位代码和转换表T1b，T2b，T3b，T4b的16位代码，即数字和(sum)变化的量或代码的相应设置的数字和(sum)值在符号上是相反的，而其绝对值彼此接近。
现在说明使用图2转换表的信号调制方法的解说性例子。
在图2所示的解说性例子中，输入的8位信号被转换成16位代码。在普通的所谓EFM系统中，输入的8位信号被转换成14个信息位，该14个信息位由3个合并位连接到邻接的14个信息位。在本解说性例子中，不使用合并位，并且输入的8位信号直接转换成16位代码。该转换系统称为8到16调制系统。该8到16调制也符合EFM的条件，即在“1”和“1”之间的“0”的数量不少于2并且也不多于10(3T～11T规则)。
对于EFM，只有一个表用于将输入的8位代码转换成14位代码。而对于8到16调制系统，有多个类型的表用于将输入的8位信号转换成16位代码。对于图2的解说性例子，使用四种类型的单元表T1，T2，T3，T4。
现说明用于对单元表分类的“状态值”。应当指出，在本发明上述实施例的解调期间，根据用于代码转换的状态数据或状态位，在意义上与状态值是不同的。
该状态值起标志(index)作用，以便确定哪一个转换表应用来将输入的8位信号转换成16位代码。因此，相同状态值数被用作转换表的单元表的数。具体地，存在四个与四种单元表T1，T2，T3和T4相关的状态值‘1’到‘4’。
每当8位符号被转换成一16位代码，该状态值就被改变，如果该16位代码结尾为“1”或“10”，状态值被改变到‘1’。如果16位代码结尾不少于2个但不多于5个邻接的“0”，状态值被改变到“2”或“3”。如果16位代码结尾不少于6个但不多于9个邻接的“0”，状态值被改变到“4”。
用于将输入的8位信号转换成16位代码的表具有以下特征。
用于状态值‘1’的单元表T1符合条件：在“1”和“1”之间的“0”的数量不少于2个但不多于10个(3T～11T规则)。因此，仅由开始具有最少的两个“0”的16位代码构成。理由是在该状态值前调制的该16位代码结尾变为“1”或“10”。
由于相似的原因，当状态值是‘2’或‘3’时使用的单元表T2或T3仅由开始不具有0到5个邻接“0”的16位代码构成。使用的单元表T2在当状态值为‘2’时由这样的代码构成，其中MSB是第一位情况下，第一和第十三位都是“0”。当状态值为‘3’时使用的单元表T3由这样的代码构成，其中，第一和第十三位之一是“0”或两者都是“1”。
对于状态值‘4’使用的单元表T4仅由开始为“1”或“01”的16位代码构成。
要指出存在一个16位代码，它能共用于两个不同的状态值。例如，开始具有三个连续“0”的16位代码，而其第一和第十三位为“0”，可以和等于‘1’的状态值和等于‘2’的状态值一起使用，对于这样的代码，转换表应当公式化，为避免可能的解码错误，相应的8位输入信号必定具有相同值。
那些紧跟‘2’或‘3’改变状态值的16位代码能被配置用于该输入8位信号的两类完全不同的值。在该情况下，如果仅涉及该代码，不能唯一地执行解码。但是，如以下将讨论的那样，对于该输入的8位信号的一个或另一状态能通过必需设置紧跟‘2’或‘3’改变的值来实现校正解码。
对于所有单元表的各个代码，提供另一表，用于指定在该输入的8位信号被转换成该代码的情况下，下一个状态值被改变到‘1’到‘4’中的哪一个。如果该16位代码结尾不少于2个但不多于5个邻接的“0”，如果仅参照代码特征就不能确定该状态值是否紧跟‘2’或‘3’之后改变。然而下一个状态值能参照该表唯一地确定。其间，在同步模式之后，状态值必定等于‘1’。
在图2例子中，下一个状态值由S表示，以便构成包括表示改变方向的这些状态值S的表。
使用这些表，调制器将输入的8位符号调制到16位代码。调制器将目前状态值储存在它的内部存储器中，并参照这些状态得到一张表。输入的8位信号通过该表被转换成16位代码用于调制。下一状态值由该表寻求并被储存，以便在下一转换时间获得参考表。以下将说明实际硬件结构的例子。
现在说明控制数字和(sum)变化或数字和(sum)值DSV的方式。
首先考查对于每一状态值有多少16位代码满足游程长限制(3T～11T规则)以及哪一个能无缺点地加以使用。为防止出现包括两个相同11T的重复模式的模式作为帧同步模式的模式，那些16位代码包括后面跟随“1”的一列10个“0”，依次在该“1”的后面跟随一列5个“0”。理由在于如果代码是由后面跟随5个连续“0”的列开始的16位代码将产生11T的两个重复的模式。如果，在转换成16位代码之后，状态值改变到“2”或“3”，代码可用在两种方式中，因此这些代码将被计数两次。
计算结果显示，如果状态值为“1”能用344个16位代码，如果状态值为“2”能用345个16位代码，如果状态值为“3”能用344个16位代码，如果状态值为“4”能用411个16位代码。由于输入信号为8位，256个代码足够，因此对每个状态值至少88个代码成为冗余码。这些88个冗余代码用于DSV控制。即，冗余代码被用于分别提供具有88个输入的表，即一张反向制表(back table)。在本实施例中，该反向制表在结构上用于输入8位信号的“0”到“87”的信号值。
解释一基本例子，它接收按上述调制系统调制的信号，以便将接收的信号解调为原始的8位信号。
对于用于EFM的普通的调制系统，14位信息信号和8位输入信号彼此完全一一对应地相关，使由14位信息信号到8位信号的反转换能满意实现。
在上述调制系统的特定例子中，存在将相同的16位代码分配到不同的8位输入信号的需要。因此，解调器不能根据简单地接收16位代码实现反转换。如果当本实施例的解调器接收到16位代码时在一级(stage)不能实现反转换，则它接收一另外的16位代码，并根据该接收到的两个代码执行反转换。图3表示本例解调系统的一种算法。
以下说明图3中所示解调算法的要点。
能共同指派到该输入的8位信号的两个完全不同的值的16位代码专指的是其状态值紧接“2”或“3”之后变化的那些代码。这样的16位代码之一必定转换到下一个状态值“2”，而另一16位代码必定转换到下一个状态值“3”。当状态值是“2”时使用的表在MSB是第一位情况下是由其第一和第十三位都为“0”的代码组成的，而当状态值为“3”时使用的表在MSB是第一位情况下是由第一和第十三位其中之一或者都为“1”的代码组成的。
根据这些条件得出，如果在该16位代码目前被反转换情况下，状态值改变到“2”，下一16位代码是这样的一个代码，其中第一和第十三位为“0”，而如果在该16位代码目前被反转换情况下，状态值改变到“3”，则下一16位代码是这样的一个代码，第一和第十三位其中之一或都为“1”。因此，如果根据接收16位代码的解调器不能实现反转换，则在图3步骤S25，它接收另外一个代码，并在步骤S26校验新接收代码的第一和第十三位。在步骤S27校验其位是否为“0”。如果两位为“0”，被反转换的16位代码是这样一个代码，其状态值紧接“2”之后改变。如果其中之一或该两位为“1”，该被反转换的16位代码是这样一个代码，其状态值紧接“3”之后改变。这样，如步骤S28和S29那样，该16位代码能唯一地被反转换。
这种操作通过取用图2所示转换表作例子说明。
在图2转换表中单元表T1的表T1a(前表)中，具有的该状态值1，用于该8位输入信号“5”和“6”的16位代码都为“0010 0000 0010 0100”。因此，即使它接收一“0010 0000 0010 0100”代码，解码不能执行反转换。在该情况下，解码单元读出一另外的符号。作为一个例子，如果这样读出的该16位为“0010 0000 0000 1001”，由于其第13位为“1”，该16位代码为在状态值为“3”情况下转换的代码。如果一给出的16位代码是相同的“0010 0000 0010 0100”代码，但如果该输入信号值为“5”，状态值被改变到“2”，而如果该输入信号值为“6”，状态值被改变到“3”。这样解调单元能判断输入信号值为具有下一状态值“3”的“6”，因此它能直接解调该信号。
在图3的流程图中，在步骤S21输入一16位代码，并在步骤S22参考表。如果在步骤S23发现解码能唯一地做到，处理转到步骤S24，在此能输出被解码的8位信号。
图4以方框图表示实施本发明的一信号解码器的解释性结构。
在该图中，一16位输入代码输入到一符号延迟电路31以及一AND门34。
该一符号延迟电路将输入的16位代码延迟一个符号。这样被延迟一符号的16位代码送到一解码表ROM32，在那里用于解码的第一表ITa被记录，并送到一解码表ROM33，在那里用于解码的第二表ITb被记录。
在ROM32中用于解码的ITa的第一表已被记录解码的表ROM32接收该16位代码并将其反转换以便输出一8位信号。对于不能根据仅接收相应16位代码唯一地被反转换的代码类型，调制单元首先输出该代码，然后输出其状态值紧接‘2’改变的8位信号。这样输出的该8位信号值被加到判定电路35。
与解码表ROM32相似，其中用于解码ITb的第二表已被记录解码的表ROM33接收该16位代码并将其反转换以便输出一8位信号。然而由该解码表ROM33反转换的并非全是16位代码。根据接收唯一地能被反转换的16位代码，该解码表ROM33不输出什么，或输出指定的数据。根据接收不能由本身反转换类型的16位代码，解码单元输出该代码，并输出其状态改变到“3”的该8位信号值。该输出的8位信号值被加到判定电路35。
AND门34根据输入的16位代码以及来自比较值产生电路36的按十六进制记数法为“8008”的一16位代码“1000 0000 0000 1000”执行AND操作，以便校验输入的16位代码的第一和第十三位的代码。如果该16位“与”(AND)输出的数字值的位的全体都为“0”，AND门34输出“0”。如果不是这样，AND门输出“1”。由于“8008”是这样一个代码，其中，如果从第一位(MSB)计数的第一位和第十三位为“1”而剩余位为“0”，AND门34的输出为“0”和“1”，只要输入的16位代码的第一和第十三位两者为“0”以及只要该输入的16位代码的第一和第十三位其中之一或两者分别为“1”。
判定电路35接收由用于解码的第一表ROM32以及用于解码的第二表ROM33提供的8位信号值和由AND门提供的信号。如果该8位信号值不由用于解码的第二表ROM33提供，或者如果由它传送指定数据，则它将指示输入的16位代码已经被唯一地解码为一8位信号值。这样，判定电路35直接输出由用于解码的第一表ROM32传送的8位信号值作为一输出信号。之后如果一8位信号由用于解码的第二表ROM33提供，它指示该输入的16位代码已不可能被唯一地解码为一8位信号值。由于由用于解码的第一表ROM32以及用于解码的第二表ROM33提供的数据已通过一符号延迟电路31，所以输入AND门34的16位代码为先于一符号读出的代码。因此，如果输入AND门34的16位代码为对于状态值“2”转换的一代码，即如果该AND门34的输出信号为“0”，判定电路35将从用于解码的第一表ROM32接收的8位信号输出作为一输出信号。如果输入AND门34的16位代码为对于状态值“3”转换的一代码，即如果该AND门34的输出信号为“1”，判定电路35将从用于解码的第二表ROM33接收的8位信号输出作为一输出信号。
现在参照附图说明一指定的实施例，其中将按本发明的代码转换方法应用到上述解码器结构，即在代码转换方法中，由附加一状态位到16位代码形成的17位代码先被暂转换成10位，以便之后被转换成8位数据。
图5的流程图表示一指定例子，其中，和图1流程图一样，n＝16，m＝8以及k＝n－k＝18。
在图5中步骤S41判定下一个跟随现在被转换的上述16位代码的16位代码是或不是一预置的第一代码串，即判定该下一个跟随的16位代码的第一和第十三位之至少一位是或不是等于1。如果判断结果为NO，处理转到步骤S43，在那里状态位被设置到0，之后处理转到步骤S44。在步骤S44，被转换的16位代码分成高8位和低8位。在下一步骤S45，高8位和低8位被转换成各5位。在下一步骤S46，各个与上述高和低8位相关的5位，以及一状态位，总共11位被转换成10位。在下一步骤S47，该10位被转换成原始的8位数据。
以上情况可由图6方框图表示。
在该图中，16位代码串行数据加到一输入端11，而时钟被加到一输入端12。这些串行数据和时钟被送到32位寄存器13以及同步检测和定时控制电路14。在储存在该32位移位寄存器13中的两个16位代码中现在被转换的16位代码被储存在16位寄存器15中，而下一个16位代码储存在16位寄存器16中。这些16位寄存器15、16都是由同步检测定时控制电路14控制的。来自16位寄存器15的现在被转换的16位代码的高8位和低8位通过8位移位寄存器17和18各自送到17到10位转换电路20。将紧接目前被转换的16位代码的16位代码送到一状态判断电路19，在那里在送到17到10位转换电路20之前被设置到1或0。该17到10位转换电路20将目前被转换的16位代码的高和低8位以及状态位总共17位转换为10位，然后该10位被送到一10到8位转换电路21转换到原始的8位数据。该10到8位转换电路21的输出送到由同步检测定时控制电路14输出控制的一8位寄存器22。
17到10位转换电路20的结构如图7中所示。用于将高8位转换到5位的转换表51结构如图8A所示，而用于将低8位转换到5位的转换表52结构如图8B所示。在表8A和8B中，8位内容由二进制数表示，而5位内容由十进制数表示。转换表51，52的5位输出分别送到相加器53，54。一个来自端55的上述状态位以及响应目前被转换的16位代码的预置位的值用逻辑计算得到的5位值被送到相加器53，54。
逻辑计算被设计用于按照图9和10中所示的10到8转换表的存储器映象实现转换，以及能通过由图11中所示流程图的软件来实现。
参照图9中所示的10到8转换表的存储器映射，该映射整个表示一存储器空间，其中高5位(0到31)和低5位(0到31)分别由地址AU5和AL5指示，并且其中作为原始源数据的8位数据由10位地址指示。在上述最小游程长限制下，如由图8A表和8B表所示那样，仅有28个模式用于16位代码的每个高8位和低8位，结果在图9的存储器空间只有由粗线围绕的区域R是有效的。虽然高和低8位被表示成单独的代码，这些高和低8位能彼此连接，在该情况下有必要提供二个或多个邻接的“0”。据此推出不存在在表8A中低两位为“01”的部分YC和在表8B中高两位为“10”的部分XC结合，在表8A中低两位为“01”的部分YC和在表8B中高两位为“01”的部分XB结合，或在表8A中低两位为“10”的部分YB和在表8B中高两位为“10”的部分XC结合，由此在图9存储器映象中用断面线表示区域R1，R2或R3成为对转换表不需要的部分。即只有对应小于R1，R2和R3的区域R对10到8转换表是必需的。
在上述调制方法中，如果16位代码的低2位为“00”，则可按两种方式解调。在导致代码分裂的低8位的最低两位成为“00”的地址可以根据图8B表检索。这些地址是由5位值的0到5，13到15以及20到23识别。在图10中，这些地址是打断面线的部分W1，W2，W3和W4。
通过将这些地址区域W1，W2，W3和W4分别移位到除区域RT以外的区域，即如图10中箭头所示那样，通过将区域W1，W2，W3和W4分别移位到区域W10、W20、W30和W40，图9的区域WT的数据能被直接使用，使得考虑状态位的10到8位转换能通过包括按两种方式调制的表部分的专用10到8转换表执行。
当提供两个10-8转换表并依赖状态位转换该表时，储存空间能减缩一半。具体地8×210＝8192或8千位的ROM足够。
现在说明包括按两种方式解调的表部分的专用10到8转换表格式。对于按两种方式由相同的16位代码解调的8位数据被称作为分开的选择的数据。
首先，与图9的区域RT相关的，当状态位为“0”时被解调的数据写入10位地址8位数据转换表中。
与区域W1相关的分开的选择的数据被写入区域W10，对于该W1，一10位地址的低5位的地址AL5是：0≤AL5＜6，相应于图8B表中的区域XA的部分，其中低8位代码的高两位为“00”而低两位为“00”，对此一地址AU5是：0≤AU5＜15，相应于具有高5位地址AU5等于“0”的最高位的部分。到此，它满足于设置存取区域W1的数据的10位地址的高5位的最高位为“0”，即设置用于该高5位的地址为AU5＋16，并附加22到该低5位，即设置用于该低5位的地址为AL5＋22，以便写入该分开选择的数据。
与区域W2相关的分开选择的数据被写入图10区域W20，对于该W2，用于该10位地址的低5位的地址AL5是：0≤AL5＜6，对此，高5位的最高位为“1”，即16≤AU5＜27。到此，它满足于附加4到存取区域W2的数据的该10位地址的高5位，即设置用于该高5位的地址到AU5＋4，并设置该低5位的最高位到“1”，即设置用于该低5位的地址到AL5＋16，以便写入该分开选择的数据。
与区域W3相关的分开选择的数据被写入图10的区域W30，对于该W3，用于该10位地址的低5位的地址AL5是：13≤AL5＜16，对此，如上所说在区域RT中的用于高5位的地址AU5是这样，即：0≤AU5＜19。到此，它满足于附加13到存取区域W3的数据的该10位地址的高5位，即设置用于该高5位的地址到AU5＋4，并设置该低5位的最高位到“1”，即设置用于该低5位的地址到AL5＋16，以便写入该分开选择的数据。
与区域W4相关的分开选择的数据被写入图10的区域W4，对于该W4，用于该10位地址的低5位的地址AL5是：20≤AL5＜24，对此，如上所述在区域RT中的用于高5位的地址AU5是：0≤AU5＜13。到此，它满足于保存存取区域W4未改变的数据的10位地址的高5位，并设置该10位地址的低5位的高两位到“11”，即设置用于低5位的地址到AL5＋8，以便写入该分开选择的数据。
按照以上操作将实现10到8转换表。
参照图11，将说明由作为解码的17位(16代码位加一状态位)到10位的转换。
在图11中第一步骤S71，17位的16位代码的高8位被转换成一高5位地址AU5，而其低8位被转换成一低5位地址AL5。在下一步骤S72，校验该状态位是否为1以及该16位代码的低8位的最低两位是否为“00”。在步骤S81，高和低5位地址AU5、AL5被使用并不改变。这等效于存取图10的转换表的区域RT。
如果在步骤S72判断结果为YES，处理转到步骤S73，在那里判断是否该16位代码的低8位的高两位为00。如果判断结果为YES，处理转到步骤S74，以及如果相反，处理转到步骤S75。
在步骤S74，判断该高5位地址AU5的最高位是否为“0”。如果判断结果为YES，处理转到步骤S82以及，如果相反，处理转到步骤S83。在步骤S82，16被附加到高5位地址AU5，而22被附加到低5位地址AL5，以便将用于区域W1的地址转换成用于图10的区域W10的地址。在步骤S83，4被附加到高5位地址AU5，而16被附加到低5位地址AL5，以便将用于区域W2的地址转换成用于图10的区域区域W20的地址。
在步骤S75，判断低5位地址AL5的高两位是否为“01”。如果结果为YES，处理转到步骤S84以及如果相反，处理转到步骤S85。在步骤S84，13被附加到高5位地址AU5，而16被附加到低5位地址AL5，用于将用于区域W3的地址转成用于图10的区域W30的地址。在步骤S85，高5位地址保存不改变，而8被附加到低5位地址AL5，以便将用于区域W4的地址转换成用于图10区域W40的地址。
图7表示用硬件实现上述操作的结构图。
在图7中，由转换表51，52执行在图11步骤S71上的16位代码的高和低8位转换成高和低5位的地址AU5和AL5。在图7中，一AND门61相应图11的步骤S72。当状态位为“1”以及16位代码的低8位的最低两位为“00”时，该AND门61的输出为“1”。当16位代码的低8位的高两位为“00”“01”“10”时，具有反向输入的AND门57a，57b和57c的输出为“1”。当来自转换表51的高5位地址AU5的最高位为“0”时，具有反向输入的门58的输出为“1”。
在图7中，根据将该值附加到低5位的各地址AU5，地址AL5，AND门62到65送该预置值到相加器53，54。由相加器53，54附加的内容分别相应于步骤S82到S85。相加器53，54的输出被送到图6的10到8位转换电路21，用于存取图10中所示的存储器映象的转换表，以便解调或解码8位源数据。附加输入到相加器53，54的各位为BIT0到BIT4(从最低位查看)。
即，当在图11的步骤S73和S74判断结果为YES时，AND门62输出“1”。这样该AND门62将对相加器53的和输入的用于高5位地址AU5的最高位BIT4设置到“1”，以便设置AU5＋16。此外，AND门62将对相加器54的输入的用于低5位地址AL5的BIT1、BIT2和BIT4设置到“1”，以便设置AL5＋22。在图11中步骤S75的判断结果为NO的条件下，AND门63输出“1”。此外AND门63将对相加器53的附加输入BIT0，BIT2和BIT2设置到“1”，以便设置AL5＋13。AND门63还将对相加器54的附加输入设置到“1”，以便设置AL5＋16。此外，AND门65对相加器54的附加输入BIT3设置到“21”，以便设置AL5＋8。
以上情况可概述如下：
1、如果状态位为“0”，或一16位代码的低8位的最低两位不为“00”，高5位地址AU5和低5位地址AL5被使用而不改变(步骤S81)；
2、如果状态值为“1”，该16位代码的低8位的最低两位为“00”，低5位地址AL5为0≤AL5＜13以及高5位地址AU5的最高位为“0”，高和低5位地址分别设置到AU5＋16和AL5＋22(步骤S82，AND门62)；
3、如果状态位为“1”，该16位代码的低8位的最低两位为“00”，低5位地址AL5为0≤AL5＜13以及高5位地址AU5的最高位为“1”，高和低5位地址分别设置到AU5＋4和AL5＋16(步骤S83，AND门63)；
4、如果状态位为“1”，该16位代码的低8位的最低两位为“00”，以及低5位地址AL5为13≤AL5＜19，高和低5位地址分别设置到AU5＋13和AL5＋16(步骤S84，AND门64)；以及
5、如果状态位为“1”，该16位代码的低8位的最低两位为“00”，以及低5位地址AL5为19≤AL5＜28，高和低5位地址分别设置到AU5和AL5＋8(步骤S85，AND门65)。
现在将说明对于某些解说性16位代码的解码顺序。
假定目前16位代码为“0001 0000 0000 0100”，以及状态位为“1”，至少从下一16位代数的MSB计数的第一和第十三位之一位为“1”。因为据图8A表就高8位而论高5位地址AU5为4(＝“00100”)，而据图8B表就低8位而论低5位地址AL5为1(＝“00001”)。此外，状态位为“21”。因此，为转换成8位数据应当存取图10存储器上的区域W10。在图11的流程图中，低8位的最低两位为“00”以及状态位为“1”，使得在步骤S72的判断结果为“YES”。低8位的高两位为“00”，使得在步骤S73的判断结果为YES。另一方面，由于高5位地址AU5的最高位为“0”，在步骤S74的判断结果为YES并且因此处理转到步骤S82以便解码区域W10。另一方面，在图7的方框电路图中，AND门61的输出变成“1”，而AND门62的输出变成“1”，结果相加器53和54分别输出AU5＋16和AL5＋22，用于存取转换表的区域W10。
下面假定目前的16位代码为“0001 0000 0000 0100”，状态位为“0”，从下一16位代码的MSB计算的第一和第十三位两位为“0”。因为据图8A表高5位地址AU5位4(＝“00100”)，而据图8B表低5位地址AL5为1(＝“00001”)。因此，为转换成8位数据应当存取图10存储器上的区域W1。在图11的流程图中，低8位的最低两位为“00”并且状态位为“0”，结果步骤S72的判断结果为“NO”，使处理转到步骤S81以便解码区域W1。另一方面，在图7的方框电路图中，AND门61的输出变成“0”，而AND门62-65的输出变成“0”，结果AND门62-65的输出变成“0”，而因此相加器53和54分别输出AU5和AL5，用于存取转换表的区域W1。
以下进一步假定目前的16位代码为“0001 0000 0001 0010”，而状态位为“1”，至少从下一16位代码的MSB计数的第一和十三位为“1”，因为据图8A表高5位地址AU5为4(＝“00100”)，而据图8B表低5位地址AL5为10(＝“01010”)。此外，状态位为“1”。但是，该情况相应于图10的存储器映象剖面线以外的部分。因此，为转换成8位数据区域RT应单独地被存取。在图11的流程图中，由于低8位的最低两位为“10”，在步骤S72的判断结果为NO，即使状态位为“1”。处理转到步骤S81，以便分别用保持不变的高和低5位地址AU5和AL5存取区域RT。在图7方框图中，由于AND门61的输出变为“0”，AND门62-65的输出都为“0”，从而相加器53、54分别输出AU5和AL5。
本发明的上述实施例在实际中优先应用于对记录在高密度光盘上的数字语言或数据进行调制和解调。对于这种高密度光盘的信号格式可以包括一类8到14调制系统作为调制系统，通道比特率为24.4314Mbps，一CIRC纠错系统，数据传输率为12.216Mbps。
本发明并不局限于上述实施例，例如，n位代码和m位数据的数字值可任意设置，而并不局限于n＝16或m＝8。

Claims (13)

1、一种用于唯一地将n位代码转换成m位代码的代码转换方法，这里n＞m所说n位代码包括能转换成第一和第二m位数据的代码，包括：
第一步骤，产生状态位指明紧接在目前被转换的n位代码之后的n位代码是或不是一第一预置代码；第二步骤，分裂所说n位代码成由高k位组成的第一代码，这里0＜k＜n；
第二代码由低n-k位组成；以及
第三步骤，考虑采纳所说状态位，从转换表产生该转换结果。所说转换表输出与由所说第一代码和所说第二代码结合表示的所说n位数据相关的m位数据；
所说转换表是这样构成的，即地址被附加到所说第一代码和所说第二代码，并且所说第一m位数据被配置用于所说第一代码和构成能被转换成所说二个m位数据的n位代码的第二代码的结合，所说转换表是这样构成的，即所说第二个m位数据被配置成与所说第一和第二代码结合相关的所说转换表地址之中的地址，而不考虑所说n位代码的最小游程长度的限制，用于所说第一代码和构成能被转换成所说二个m位数据的n位代码的所说第二代码的结合。
2、如权利要求1的代码转换方法，其中，如果所说状态位在所说第三步骤指示所说下一个n位代码不是所说第一预置代码串，所说n位代码被转换成配置到所说地址的一唯一的m位数据。
3、如权利要求1的代码转换方法，其中，如果所说状态位在所说第三步骤指示所说下一个n位代码不是所说第一预置代码串，以及如果目前被转换的n位代码是所说第二预置代码串，所说n位代码被转换成所说第二m位数据。
4、如权利要求1的代码转换方法，其中，如果在所说第三步骤中，目前被转换的n位代码不是所说第二预置代码串，所说n位代码被转换成所说第一m位数据。
5、一种用于唯一地将16位代码转换成8位代码的代码转换方法，所说16位代码包括能转换成第一和第二8位数据的代码，包括：
第一步骤，产生状态位指明紧接在目前被转换的该16位代码之后的一16位代码是或不是一第一预置代码；
第二步骤，分裂所说16位代码为由高8位组成的一第一代码以及由低8位组成的一第二代码；以及
第三步骤，考虑采纳所说状态位，从一转换表产生该转换结果，所说转换表输出与由所说第一代码和所说第二代码结合表示的所说16位数据相关的8位数据；
所说转换表是这样构成的，即地址被附加到所说第一代码和所说第二代码，并且所说第一8位数据被配置用于所说第一代码和构成能被转换成所说二个8位数据的16位代码的第二代码的结合，所说转换表是这样构成的，即所说第二个8位数据被配置到与所说第一和第二代码结合相关的所说转换表地址之中的地址，而不考虑所说16位代码的最小游程长度的限制，用于所说第一代码和构成能被转换成所说二个8位数据的16位代码的所说第二代码的结合。
6、如权利要求5的代码转换方法，其中，如果所说状态位在所说第三步骤指示所说下一16位代码不是所说第一预置代码串，所说16位代码被转换成唯一的不配置到所说地址的8位数据。
7、如权利要求5的代码转换方法，其中，如果所说状态位在所说第三步骤指示所说下一16位代码不是所说第一预置代码串，以及如果目前被转换的n位代码是所说第二预置代码串，所说16位代码被转换成所说第二8位数据。
8、如权利要求5的代码转换方法，其中，如果在所说第三步骤中，目前被转换的16位代码不是所说第二预置代码串，所说16位代码被转换成所说第一8位数据。
9、如权利要求6的代码转换方法，其中，在产生所说状态位的时间所说第一预置代码串的状态为从MSB计数的第一位和第十三位两者为“1”或其中之一为“1”。
10、如权利要求7的代码转换方法，其中，在产生所说状态位的时间所说第一预置代码串的状态为从MSB计数的第一位和第十三位两者为“1”，或其中之一为“1”以及其中所说第二预置代码串的状态为该16位代码的低两位其为“00”。
11、如权利要求5的代码转换方法，其中，所说最小游程长度为2。
12、如权利要求11的代码转换方法，其中，所说16位代码的最大游程长度为10。
13、一种用于唯一地将n位代码转换成m位代码的代码转换方法，这里n＞m，所说n位代码包括能被转换成第一和第二m位数据的代码，包括：
第一步骤，产生状态位指明紧接在目前被转换的该n位代码之后的一n位代码是或不是一第一预置代码；
第二步骤，分裂所说n位代码为由高k位组成的第一代码；
第三步骤，将所说第一代码和所说代码转换成每个由5位组成的第三和第四代码；以及
第四步骤，考虑采纳所说状态位，从一转换表产生该转换结果，所说转换表输出与所说第三代码和所说第四代码结合相关的8位数据；所说转换表的结构是这样的，即所说8位数据被配置到所说第三和所说第四代码的结合，而所说第一8位数据被配置到能转换成所说二个8位数据的第三和第四代码的结合，所说的转换表的结构是这样的，即所说二个8位数据被配置到与所说第一和第二代码结合相关的第三和第四代码位置，而不考虑所说16位代码的最小游程长度的限制。
CN96123420A 1995-11-08 1996-11-08 代码转换方法 Pending CN1159683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7289931A JPH09135172A (ja) 1995-11-08 1995-11-08 符号変換方法
JP289931/95 1995-11-08

Publications (1)

Publication Number Publication Date
CN1159683A true CN1159683A (zh) 1997-09-17

Family

ID=17749611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96123420A Pending CN1159683A (zh) 1995-11-08 1996-11-08 代码转换方法

Country Status (4)

Country Link
US (1) US5764170A (zh)
JP (1) JPH09135172A (zh)
KR (1) KR970031375A (zh)
CN (1) CN1159683A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365939C (zh) * 2004-02-11 2008-01-30 中国科学院空间科学与应用研究中心 十二位计数压缩电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW362305B (en) * 1996-10-18 1999-06-21 Koninkl Philips Electronics Nv Apparatus and method for converting a sequence of m-bit information words into a modulated signal
US5992745A (en) * 1997-04-30 1999-11-30 Uniform Code Council, Inc. N, k structure bar code character value determination method and system
US6097320A (en) * 1998-01-20 2000-08-01 Silicon Systems, Inc. Encoder/decoder system with suppressed error propagation
KR100669623B1 (ko) * 2001-03-12 2007-01-15 엘지전자 주식회사 디지털 데이터 변환방법
EP1388054B1 (en) * 2001-05-11 2010-08-04 Computer Associates Think, Inc. Method and system for transforming legacy software applications into modern object-oriented systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488142A (en) * 1981-12-31 1984-12-11 International Business Machines Corporation Apparatus for encoding unconstrained data onto a (1,7) format with rate 2/3
US4644545A (en) * 1983-05-16 1987-02-17 Data General Corporation Digital encoding and decoding apparatus
NL8603164A (nl) * 1986-12-12 1988-07-01 Optical Storage Int Werkwijze voor het overdragen van n-bit informatiewoorden, informatieoverdrachtsysteem voor het uitvoeren van de werkwijze, alsmede een kodeerinrichting en dekodeerinrichting voor toepassing in het informatieoverdrachtsysteem.
DE69026904T2 (de) * 1989-10-31 1997-01-02 Sony Corp Schaltung zur digitalen Modulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100365939C (zh) * 2004-02-11 2008-01-30 中国科学院空间科学与应用研究中心 十二位计数压缩电路

Also Published As

Publication number Publication date
JPH09135172A (ja) 1997-05-20
US5764170A (en) 1998-06-09
KR970031375A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
CN1156087C (zh) 单个归并位直流压缩运行长度受限编码
CN1114273C (zh) 调制装置与方法、解调装置与方法
CN1183541C (zh) 产生游程长度受限代码的方法和该代码的调制/解调方法
CN1152217A (zh) 用于数字数据信道编码和信道解码的设备和方法
CN1310248C (zh) 信号调制方法、信号调制装置、信号解调方法和信号解调装置
CN1082227C (zh) 数字信号编码方法及装置、数字信号记录媒体、数字信号译码方法及装置
CN1098836A (zh) 调制方法和解调设备
CN1227661C (zh) 用于调制和解调数据的方法和装置
CN1190901C (zh) 用于将n－比特源字编码/解码为对应的m－比特信道字的设备以及将m－比特信道字编码/解码为n－比特源字的设备
CN1191569C (zh) 变换光盘通道位的方法和解调方法
CN1159683A (zh) 代码转换方法
CN1515007A (zh) 数据记录介质、数据记录方法及其装置
CN1256810C (zh) 代码产生和分配方法
CN1148879C (zh) 调制方法与装置,解调方法与装置,传输方法与传输装置
CN1157852C (zh) 数字调制方法、数字调制电路、数字解调电路和数字解调方法
US6188336B1 (en) 7/13 channel coding and decoding method using RLL(2,25) code
CN1306711C (zh) 可变长度代码译码装置以及译码方法
CN1510840A (zh) 数据调制、解调方法和设备、及代码排列方法
CN1534873A (zh) 数据转换装置和数据转换方法
CN1647196A (zh) 随机的dc控制
CN1482743A (zh) 数据编码/解码方法及使用该方法的系统与装置
JP2002269923A (ja) デジタルデータ変換方法
CN1560857A (zh) 运用于光驱系统8-14调制的数据译码的方法与装置
CN1554150A (zh) 编码方法和设备
CN1831998A (zh) 应用于光盘片的调变编码方法与装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication