CN115967252A - 供电方法、供电装置、电子设备及存储介质 - Google Patents

供电方法、供电装置、电子设备及存储介质 Download PDF

Info

Publication number
CN115967252A
CN115967252A CN202111189865.3A CN202111189865A CN115967252A CN 115967252 A CN115967252 A CN 115967252A CN 202111189865 A CN202111189865 A CN 202111189865A CN 115967252 A CN115967252 A CN 115967252A
Authority
CN
China
Prior art keywords
power supply
cores
switching
processor
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111189865.3A
Other languages
English (en)
Inventor
史岩松
陈社彪
杜威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN202111189865.3A priority Critical patent/CN115967252A/zh
Publication of CN115967252A publication Critical patent/CN115967252A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Abstract

提供了一种供电方法、供电装置、电子设备及存储介质,该方法包括:确定为所述处理器的多个内核供电的供电电压,所述供电电压与所述处理器的工作频率对应,其中,采用开关电源为所述处理器的多个内核供电;在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率。上述方法能够在降低处理器工作时的损耗的同时,保证开关电源的工作效率。

Description

供电方法、供电装置、电子设备及存储介质
技术领域
本申请涉及供电技术领域,更为具体的,涉及一种供电方法、供电装置、电子设备及存储介质。
背景技术
目前,电子设备的处理器的供电方式大多是基于开关电源的方式。为防止因处理器负载增大而导致系统宕机,处理器的实际供电电压往往都会高于理论最低工作电压,但是较高的供电电压会增加处理器的损耗。
减小处理器损耗的一种方式是提高开关电源的瞬态响应。为了提高开关电源的瞬态响应,通常会为开关电源中的开关元件设置一个较高的开关频率。然而,开关频率越高,开关元件的开关损耗越大,会导致开关电源的工作效率降低。
发明内容
本申请提供一种供电方法、供电装置、电子设备及存储介质,以解决上述问题。
第一方面,提供一种供电方法,用于为处理器供电,包括:确定为所述处理器的多个内核供电的供电电压,所述供电电压与所述处理器的工作频率对应,其中,采用开关电源为所述处理器的多个内核供电;在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率。
第二方面,提供一种供电装置,用于为处理器供电,包括:开关电源,用于为所述处理器的多个内核供电;控制模块,用于确定为所述处理器的多个内核供电的供电电压,所述供电电压与所述处理器的工作频率对应;所述控制模块还用于,在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率。
第三方面,提供一种电子设备,包括处理器、为所述处理器的多个内核供电的开关电源以及控制模块,所述控制模块用于确定为所述处理器的多个内核供电的供电电压,所述供电电压与所述处理器的工作频率对应;所述控制模块还用于,在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率。
第四方面,提供一种计算机可读存储介质,所述计算机存储介质存储有计算机程序,所述计算机程序被执行时实现如第一方面所述的方法。
本申请实施例根据处理器的多个内核中处于工作状态的内核数量,动态调整开关电源的开关频率,而不是使用固定的开关频率。能够在降低处理器工作时的损耗的同时,保证开关电源的工作效率。
附图说明
图1是处理器的供电系统的结构示意图。
图2是负载突然增大引起供电电压跌落的示意图。
图3是在不同开关频率下,负载突然增大引起供电电压跌落的示意图。
图4是本申请实施例提供的处理器的供电方案的示意图。
图5是本申请实施例提供的供电方法的示意性流程图。
图6是本申请实施例提供的根据同时工作的内核数量调整开关频率的方法的示意性流程图。
图7是本申请实施例提供的供电装置的结构示意图。
图8是本申请实施例提供的电子设备的结构示意图。
具体实施方式
首先结合图1,对处理器的供电方案进行介绍。
图1所示为一供电系统。该供电系统可以应用于电子设备,用于给电子设备的处理器供电。处理器可以为中央处理单元(central processing unit,CPU)。
上述电子设备可以为移动或便携式并执行无线通信的各种类型的计算机系统设备中的任何一种。例如,电子设备可以为移动电话或智能电话(例如可以是基于iPhoneTM的电话,或基于Android TM的电话),便携式游戏设备(例如Nintendo DS TM,PlayStationPortable TM,Gameboy Advance TM,iPhone TM)、膝上型电脑、个人数字助理(personal digital assistant,PDA)、便携式互联网设备、音乐播放器以及数据存储设备,其他手持设备以及诸如手表、入耳式耳机、吊坠、头戴式耳机等。电子设备还可以为其他的可穿戴设备(例如,诸如电子眼镜、电子衣服、电子手镯、电子项链、电子纹身、电子设备、智能手表或头戴式显示器(head mount display,HMD))。
继续参见图1,该供电系统包括开关电源1以及电子设备中的处理器3,开关电源1用于为电子设备提供供电电压。开关电源1包括电压转换模块11,电压转换模块11用于将输入电压转换成输出电压,以为处理器供电。该输入电压可以通过输入电源2提供,输入电源2例如可以是电池。电压转换模块11的输入端可以与输入电源2相连,电压转换模块11将输入电源2的输出电压转换为处理器所需要的电压。电压转换模块11可以为Buck电路。
电压转换模块11包括多个开关元件、电感和电容。以图1为例,多个开关元件包括第一开关元件111和第二开关元件112。其中,第一开关元件111的第一端与输入电源2连接,第一开关元件111的第二端分别与第二开关元件112的第一端和电感113的第一端连接;第二开关元件112的第二端接地;电感113的第二端与电容114的第一端以及处理器3连接,电容114的第二端接地。
在电压转换模块11中,当第一开关元件111闭合,第二开关元件112断开时,输入电源2给电感113储能,流经电感113的电流线性增加,给处理器3供电,同时给电容114充电;当第一开关元件111断开,第二开关元件112闭合时,电感113向处理器3放电,电感113的电流线性降低,同时电容114向处理器放电以维持处理器3的输入电流。
开关电源1还包括控制模块12,控制模块12与处理器3和电压转换模块11相连。控制模块12可以与处理器3进行通信,并根据处理器3的工作需求,调整电压转换模块11的输出电压。控制模块12例如可以为电源管理集成电路(power management IC,PMIC)。
如图1所示,控制模块12可与第一开关元件111和第二开关元件112的控制端相连。控制模块12输出脉宽调制(pulse width modulation,PWM)信号,控制第一开关元件111和第二开关元件112,以调整电压转换模块11的输出电压。具体地,控制模块12可以通过调整脉宽调制信号,来调整电感113和电容114的充放电时间,从而实现调整输出给处理器的供电电压,保证处理器正常工作。
以电子设备是手机为例,对开关电源1的调压过程进行说明。其中,输入电源2为手机的电池,其输出的电压,例如为5V。通过控制控制模块12输出的PWM信号的占空比,即控制第一开关元件111和第二开关元件112的导通和断开的时间比例,可以实现对输出到处理器3的电压的调节。例如,将控制信号的占空比设置为50%时,输出到处理器3的电压的有效值为2.5V。又例如,当占空比设置为25%时,输出到处理器3的电压的有效值为1.25V。因此,可以根据处理器3的工作需求,设置不同的PWM信号,以调节输入到处理器3的电压。
处理器可以具有不同的工作频率。在不同的工作频率下,处理器都对应一个最低工作电压。不同的工作频率对应的最低工作电压不同。该最低的供电电压是为了保证处理器工作在对应频率下不会宕机。但是,在实际使用的过程中,处理器的实际供电电压往往都会高于最低工作电压,以为处理器的供电电压留出一定的裕量。处理器在工作的过程中,会出现负载的突然增大。负载突然增大时,会导致开关电源的供电电压产生突然的跌落(drop)。如果将实际供电电压设置为最低工作电压,当负载突然增大时,会导致开关电源的供电电压低于最低工作电压,引起处理器宕机的风险。因此,需要为处理器的供电电压设置一定裕量。
图2示出的是在某一工作频率下,负载突然增大时,开关电源的供电电压的变化情况的示意图。图2中横轴为时间,纵轴为当前供电电压的值。从图2中可以看出,在t1~t2时刻,供电电压为1V;在t2时刻,处理器负载发生突变,负载电流突然增大,使电容114中的能量瞬间被抽走,导致供电电压跌落至约0.92V。也就是说,因负载突变,供电电压出现了8%的跌落。
基于上述分析,为了保证处理器的正常工作,在设置实际供电电压时,还需要将供电电压的跌落计算在内。还以图2中示出的工况为例,当供电电压设置为最低工作电压的108%以上时,即使负载发生突变,供电电压也不会降低到最低工作电压以下。因此,为了保险起见,处理器的实际供电电压通常设置为最低工作电压的108%以上。
处理器包括上亿个晶体管,处理器工作时的损耗与供电电压的平方成正比。也就是说,供电电压越大,处理器的损耗也越高。处理器运行时的额外损耗会转化为热能导致处理器发热,从而导致处理器不能持续稳定的输出,影响处理器的性能和可靠性。并且,受制于当前的工艺水平,较高的供电电压会导致电压波纹偏大,这会使处理器的损耗进一步增大。
上文描述的提高供电电压的方法虽然能够在一定程度上避免电压跌落导致设备异常的问题。但是,如果将供电电压的跌落值计算在内,会使供电电压较大,处理器工作时的损耗增大。处理器损耗的增大将会转化为热能导致处理器发热,影响处理器的性能以及工作可靠性。
为了降低处理器工作时的损耗,一种可行的方式是提高供电系统的瞬态响应,使得供电系统在负载变化时能够快速响应,保持稳定的输出,避免供电电压出现大幅跌落。例如,如果瞬态响应速度快,开关电源就能在较短的时间内将输出电压调整到处理器所需的电压,减小输出电压的跌落值。
提高供电系统的瞬态响应的方法可以有很多种。例如,当电压转换模块11中的电容114大小一定时,可以通过提高开关元件的开关频率以改善开关电源的瞬态响应。在本申请实施例中,上述开关元件可以是电压转换模块11中的第一开关元件111和第二开关元件112。
下面结合图3,对开关频率的大小对输出电压的瞬态响应能力的影响进行详细的描述。图3示出了开关电源在不同的开关频率下供电电压的变化。其中实线部分为当前主流的开关频率为3MHz的开关电源的输出电压变化,虚线部分为改善后的开关频率为10MHz的开关电源的输出电压的变化。
从图3可以清楚的看出,在t1~t2时刻,改善前后的供电电压均为1V;而在t2时刻,处理器负载发生突变,其中虚线部分所示的开关频率为3MHz的开关电源的供电电压由1V跌落至0.92V,电压降为8%。而虚线部分所示的开关频率为10MHz的开关电源的供电电压跌落至0.96V,电压降为4%。
由上述分析可知,提高开关电源的开关频率,可以有效提高输出电压的瞬态响应能力,即可以降低处理器在每一频率所需的供电电压值,减少处理器的损耗,提高工作的稳定性。
上述开关元件一般是场效应管。示例性地,开关元件是金属氧化物半导体场效应管(metal oxide semiconductor field effect transistor,MOSFET)。由于场效应管的导通和断开并不是瞬间完成的,电压和电流存在重叠区。因此,当场效应管以较高的频率不断的导通和断开时,会存在较大的开关损耗,影响电源的工作效率。也就是说,开关频率越高,开关元件的开关损耗越大。开关元件的开关损耗增大,也会降低电源的工作效率。
另一方面,如果开关元件长期以较高的频率运行,会导致开关元件的寿命降低,进而降低供电系统的可靠性和工作效率。
因此,如何在降低处理器工作时的损耗的同时,保证电源的工作效率,成为亟需解决的问题。
处理器一般具有多组内核,一组内核中包括多个内核。不同的内核组可以由不同的开关电源进行供电。以图4为例,图4示出了一种处理器的供电方案,图4中的处理器包括内核1-内核8。根据各内核的处理能力以及功耗的不同,可以将上述多个内核分为大核和小核。以上述处理器是基于ARM(Advanced RISC Machine,进阶精简指令集机器)架构的处理器为例,其中大核可以是具有较强的处理能力的内核,例如Cortex-A76内核;小核可以是频率较低且功耗较低的内核,例如Cortex-A55内核。在处理器工作时,大核与小核协同工作,处理器负载较大时利用处理能力较强的大以提高效率,而当任务量较小时利用小核以降低功耗。
因此,可以将多个内核分为大核组和小核组。对不同的内核组可以采用不同的开关电源进行供电。图4中的大核组包括内核1-内核4,由第一开关电源41进行供电。小核组包括内核5-内核8,由第二开关电源42进行供电。下面以大核组为例进行描述。可以理解的是,下文描述的内容对小核组也同样适用。
处理器在运行的过程中,可以根据任务量的变化,确定处于工作状态的内核数量。每个内核可以用于执行不同的进程,当任务量较小时,可以控制其中的一部分内核工作;当任务量较大时,可以控制全部的内核工作。
当负载发生突变时,处于工作状态的内核数量不同,供电电压的跌落值也会不同。进一步地,处于工作状态的内核数量越多,供电电压的跌落值越大;而处于工作状态的内核数量越少,供电电压的跌落值越小。
举例说明,以图4中的大核组为例,当处理器中的4个内核全部运行时,此时对应着最大的工作电流变化率。每一个内核在当前频率下的最大负载电流是2A,则此时处理器的工作电流变化值最大为8A。当负载从0突变到8A时,开关电源41的输出电压产生的跌落值时最大。而如果处理器中只有1个内核工作,当负载发生变化时,处理器的工作电流最多是从0变化到2A,此时开关电源41的输出电压产生的跌落值没有0-8A跳变时的大。因此,供电电压的跌落值根据处理器中处于工作状态的内核数量的不同而不同。
基于此,本申请实施例提供一种供电方法,能够根据多个内核中处于工作状态的内核的数量,调整开关电源的开关频率,从而能够兼顾处理器的损耗和开关电源的开关损耗。下面结合图5,对本申请实施例的供电方法进行详细描述。图5所示的方法包括步骤S51~步骤S52。
图5所示的方法可用于为处理器中的多个内核进行供电。该多个内核可以采用开关电源进行供电,开关电源可以为上文描述的任一种开关电源。例如,开关电源可以为图1中的开关电源1。该多个内核可以为处理器中的任意一组内核,如可以为图4中的大核组,或者也可以为图4中的小核组。以图4为例,如果该一组内核为大核组时,上述开关电源为开关电源41。
可以理解的是,处理器的内核一般具有一基准频率(又称主频或默认频率),在处理器开始工作时,可以根据该基准频率确定处理器的初始供电电压,将开关电源41的输出电压设置为该初始供电电压,对处理器进行供电。在处理器工作过程中,可以根据处理器中处于工作状态的内核数量或负载的变化对开关电源进行实时的调整。
在步骤S51,确定为处理器的多个内核供电的供电电压。采用开关电源为处理器的多个内核供电。
可以理解的是,处理器的供电电压是与处理器的工作频率相对应的,在不同的工作频率下所需要的供电电压不同。因此,需要先确定处理器的工作频率,并根据该工作频率确定处理器运行所需要的供电电压,利用开关电源对处理器的多个内核进行供电。
处理器的工作频率可以是上述多个内核在当前时刻的工作频率。
确定处理器的工作频率的方法可以有很多种,本申请实施例对此不做限定。例如,处理器可以通过运算单元的工作负荷情况以及总线的利用率来判定当前所需要的工作频率。又例如,还可以根据当前处理的进程的历史工作频率来确定当前所需要的工作频率。
处理器的多个内核的工作频率可以相同,也可以不同,本申请实施例对此不做限定。例如,在一些实施方式中,当多个内核的工作频率相同时,确定所述处理器的工作频率为所述多个内核的工作频率;当所述多个内核的工作频率不同时,确定所述处理器的工作频率为所述多个内核中工作频率中最高的内核的工作频率。
确定处理器在一工作频率下的供电电压的方法可以有很多种,本申请实施例对此不做限定。例如,可以根据处理器中预先存储的工作频率与供电电压的对应表,选择与该工作频率相对应的供电电压。又例如,可以根据工作电压与工作频率之间的比例关系,确定该工作频率对应的工作电压。
以图1所示的供电系统为例,处理器根据工作负荷情况以及总线的利用率,或根据历史工作频率确定当前工作频率,并向控制模块12发送指令。
控制模块12接收处理器的指令,根据当前工作频率调节开关元件的脉宽调制信号,使开关电源11的输出电压等于当前工作频率对应的供电电压。
在步骤S52,在开关电源采用所述供电电压为多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整开关电源的开关频率。
以图1所示的供电系统为例,处理器通过运算单元的工作负荷情况以及总线的利用率来判定当前需要工作的内核的数量,向控制模块12发送指令。
控制模块12接收处理器的指令,根据上述处于工作状态的内核的数量,调整第一开关元件111和第二开关元件112的开关频率。
可以理解的是,处理器的多个内核中处于工作状态的内核数量不同时,供电电压的跌落值不同。例如,当多个内核中所有的内核均处于工作状态时,供电电压的跌落值最大,此时可以将开关电源的开关频率调整为最大开关频率,以提高供电电源对电压变化的响应速度;又例如,当多个内核中只有一个内核处于工作状态时,供电电压的跌落值最小,可以将开关电源的开关频率调整为最小开关频率,以降低开关损耗。
本申请实施例根据处理器的多个内核中处于工作状态的内核数量,动态调整开关电源的开关频率,而不是使用固定的开关频率。能够在降低处理器工作时的损耗的同时,保证开关电源的工作效率。
在一些实施方式中,步骤S52中根据多个内核中的处于工作状态的内核的数量,调整开关电源的开关频率可以是:根据处于工作状态的内核数量的减少或增加,相应的降低或提升开关电源的开关频率。
也就是说,当多个内核中的处于工作状态的内核的数量减少时,降低开关电源的开关频率;当多个内核中的处于工作状态的内核的数量增加时,提升开关电源的开关频率。
下面结合图6,以图4中所示的处理器的大核组使用同一个开关电源41供电为例,对上述方法进行举例说明,其中,f0>f1>f2>f3
假设处理器在一工作频率下工作时,每个内核的最大负载电流是2A。当处理器有2个内核处于工作状态时,处理器的最大工作电流变化为4A。此时应将开关频率设置为f2,以使在该频率f2下,输出电压不会跌落至最低工作电压以下。
当处理器的任务量增加时,需要有3个内核处于工作状态。与上述情况相同,每个内核的最大负载电流是2A,则此时处理器的最大工作电流为6A。当负载从0突变到6A时,开关电源输出电压产生的跌落值增大。此时应将开关频率由f2提高到f1,以使开关电源能够快速响应于输出电压的变化,保证处理器能够稳定的工作。
而当处理器的任务量减小到只需要1个内核工作时,此时即使负载发生突变,也只是从0变化到2A,对应的开关电源的电压跌落值小于2个内核同时运行的电压跌落值。所以此时可以将开关频率由f2降低至f3,即可保证开关电源能够快速响应于输出电压的变化,避免处理器宕机。
可选地,在一些实施方式中,步骤S52中根据多个内核中的处于工作状态的内核的数量,调整开关电源的开关频率还可以是:当多个内核均处于工作状态时,将开关电源的开关频率设置为开关电源的最高开关频率。
继续参阅图6,当处理器中的4个内核全部工作时,此时对应着最大的工作电流变化率。每一个内核的最大负载电流是2A,则此时处理器的最大工作电流变化为8A。当负载从0突变到8A时,开关电源输出电压产生的跌落值最大。此时应将开关频率设置为最高开关频率f0,以使开关电源能够快速响应与输出电压的变化,确保处理器能够稳定的工作。
在一些实施例中,本申请提供的供电方法还包括:响应于处理器的工作频率从第一工作频率变为第二工作频率,将开关电源的供电电压设置为第二工作频率对应的供电电压,并将开关电源的开关频率设置为开关电源的最高开关频率。
处理器在工作过程中会根据不同的工作场景以及任务量,估计下一时刻的任务量和对应的第二工作频率。开关电源中的电源管理集成电路会根据工作频率的变化调整输出的PWM信号的占空比,将输出电压由调整为第二工作频率对应的供电电压。
上述第二工作频率以及第二工作频率对应的供电电压是由处理器根据当前的工作场景和任务量估计得到的。在一些情况下,处理器实际任务量可能会大于预估的任务量。此时可能会出现因负载突然增大而导致电压跌落值达到最大。因此,为了避免这种情况的发生,可以在工作频率变化时将开关频率设置为最高开关频率,以使开关电源能够快速响应输出电压的变化,确保处理器能够稳定的工作。
在一些实施方式中,还可以基于供电电压的大小调整开关电源的开关频率。例如,在处于工作状态的内核数量相同的情况下,供电电压不同,则对应的开关电源的开关频率可以设置为相同,也可以不同。
在一些实施方式中,本申请实施例提供的供电方法还包括,当处于工作状态的内核的数量变化时,在调整开关频率的同时,对供电电压进行调整。
仍以图6为例进行举例说明。当处理器有2个内核处于工作状态时,处理器的最大工作电流变化为4A,此时的开关频率为f2。而当处理有3个内核处于工作状态时,处理器的最大工作电流增加,此时将开关频率由f2提高到f1,能够提高开关电源的响应。在3个内核工作时,开关电源输出电压产生的跌落值大于2个内核工作时的电压跌落值。也就是说,处于工作状态的内核数量越多,开关电源输出电压产生的跌落值越大。
因此,为进一步保证处理器的工作性能,可以根据处于工作状态的内核数量,调整供电电压。即当多个内核中的处于工作状态的内核的数量减少或增加时,降低或提升供电电压。
进一步地,所述调整供电电压可以是指调整供电电压的裕量,即当处于工作状态的内核数量增加时,提高供电电压的裕量;当处于工作状态的内核数量减少时,降低供电电压的裕量。这样可以进一步避免在负载变化时供电电压跌落到最低工作电压以下,提高处理器运行的稳定性。
上文结合图1-图6,详细描述了本申请的方法实施例。下面结合图7-图8描述本申请的装置实施例。应理解,装置实施例的描述与方法实施例的描述相互对应,因此,未详细描述的部分可以参见前面方法实施例。
图7所示为本申请实施例提供的供电装置70的示意性结构图,该供电装置70可用于为处理器供电。图7的装置70包括:开关电源71和控制模块72。
开关电源71,用于为所述处理器的多个内核供电。
控制模块72,用于确定为所述处理器的多个内核供电的供电电压,所述供电电压与所述处理器的工作频率对应;
控制模块72还用于,在所述开关电源71采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源71的开关频率。
可选地,所述控制模块72还用于:当所述多个内核中的处于工作状态的内核的数量减少时,降低所述开关电源71的开关频率;当所述多个内核中的处于工作状态的内核的数量增加时,提升所述开关电源71的开关频率。
可选地,所述控制模块72用于:当所述多个内核均处于工作状态时,将所述开关电源71的开关频率设置为所述开关电源71的最高开关频率。
可选地,所述控制模块72还用于:响应于所述处理器的工作频率从第一工作频率变为第二工作频率,将所述开关电源71的供电电压设置为所述第二工作频率对应的供电电压,并将所述开关电源71的开关频率设置为所述开关电源71的最高开关频率。
可选地,所述控制模块72还用于:当所述多个内核的工作频率相同时,确定所述处理器的工作频率为所述多个内核的工作频率;当所述多个内核的工作频率不同时,确定所述处理器的工作频率为所述多个内核中工作频率中最高的内核的工作频率。
可选地,所述控制模块72还用于:在所述开关电源71采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述供电电压。
可选地,所述控制模块72还用于:当所述多个内核中的处于工作状态的内核的数量减少时,降低所述供电电压;当所述多个内核中的处于工作状态的内核的数量增加时,提升所述供电电压。
本申请实施例还提供了一种电子设备,图8是本申请实施例提供的电子设备的示意性结构图。图8的装置80包括处理器81、为处理器81供电的开关电源82以及控制模块83,其中所述控制模块83可以为上文描述的任一种控制模块。
所述控制模块83用于确定为所述处理器81的多个内核供电的供电电压,所述供电电压与所述处理器81的工作频率对应。
所述控制模块83还用于在所述开关电源82采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源82的开关频率。
可选地,所述开关电源82包括电压转换模块,包括多个开关元件,所述多个开关元件用于将输入电压转换成输出电压,以为所述多个内核供电。
可选地,所述电压转换模块为Buck电路。
本申请实施例还提供了一种计算机可读存储介质,该计算机存储介质存储有计算机程序,所述计算机程序被执行时,实现前述方法步骤。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line,DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够读取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,数字通用光盘(digital video disc,DVD))或者半导体介质(例如,固态硬盘(solid state disk,SSD))等。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种供电方法,用于为处理器供电,其特征在于,所述方法包括:
确定为所述处理器的多个内核供电的供电电压,所述供电电压与所述处理器的工作频率对应,其中,采用开关电源为所述处理器的多个内核供电;
在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率。
2.根据权利要求1所述的供电方法,其特征在于,所述根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率,包括:
当所述多个内核中的处于工作状态的内核的数量减少时,降低所述开关电源的开关频率;
当所述多个内核中的处于工作状态的内核的数量增加时,提升所述开关电源的开关频率。
3.根据权利要求1所述的供电方法,其特征在于,所述根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率,包括:
当所述多个内核均处于工作状态时,将所述开关电源的开关频率设置为所述开关电源的最高开关频率。
4.根据权利要求1所述的供电方法,其特征在于,所述方法还包括:
响应于所述处理器的工作频率从第一工作频率变为第二工作频率,将所述开关电源的供电电压设置为所述第二工作频率对应的供电电压,并将所述开关电源的开关频率设置为所述开关电源的最高开关频率。
5.根据权利要求1所述的供电方法,其特征在于,所述方法还包括:
当所述多个内核的工作频率相同时,确定所述处理器的工作频率为所述多个内核的工作频率;
当所述多个内核的工作频率不同时,确定所述处理器的工作频率为所述多个内核中工作频率中最高的内核的工作频率。
6.根据权利要求1所述的供电方法,其特征在于,所述方法还包括:
在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述供电电压。
7.根据权利要求6所述的供电方法,其特征在于,所述根据所述多个内核中的处于工作状态的内核的数量,调整所述供电电压,包括:
当所述多个内核中的处于工作状态的内核的数量减少时,降低所述供电电压;
当所述多个内核中的处于工作状态的内核的数量增加时,提升所述供电电压。
8.一种供电装置,用于为处理器供电,其特征在于,所述供电装置包括:
开关电源,用于为所述处理器的多个内核供电;
控制模块,用于确定为所述处理器的多个内核供电的供电电压,所述供电电压与所述处理器的工作频率对应;
所述控制模块还用于,在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率。
9.根据权利要求8所述的供电装置,其特征在于,所述控制模块用于:
当所述多个内核中的处于工作状态的内核的数量减少时,降低所述开关电源的开关频率;
当所述多个内核中的处于工作状态的内核的数量增加时,提升所述开关电源的开关频率。
10.根据权利要求8所述的供电装置,其特征在于,所述控制模块用于:
当所述多个内核均处于工作状态时,将所述开关电源的开关频率设置为所述开关电源的最高开关频率。
11.根据权利要求8所述的供电装置,其特征在于,所述控制模块还用于:
响应于所述处理器的工作频率从第一工作频率变为第二工作频率,将所述开关电源的供电电压设置为所述第二工作频率对应的供电电压,并将所述开关电源的开关频率设置为所述开关电源的最高开关频率。
12.根据权利要求8所述的供电装置,其特征在于,所述控制模块还用于:
当所述多个内核的工作频率相同时,确定所述处理器的工作频率为所述多个内核的工作频率;
当所述多个内核的工作频率不同时,确定所述处理器的工作频率为所述多个内核中工作频率中最高的内核的工作频率。
13.根据权利要求8所述的供电装置,其特征在于,所述控制模块还用于:
在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述供电电压。
14.根据权利要求13所述的供电装置,其特征在于,所述控制模块还用于:
当所述多个内核中的处于工作状态的内核的数量减少时,降低所述供电电压;
当所述多个内核中的处于工作状态的内核的数量增加时,提升所述供电电压。
15.一种电子设备,其特征在于,包括处理器、为所述处理器的多个内核供电的开关电源以及控制模块,所述控制模块用于确定为所述处理器的多个内核供电的供电电压,所述供电电压与所述处理器的工作频率对应;
所述控制模块还用于,在所述开关电源采用所述供电电压为所述多个内核供电的过程中,根据所述多个内核中的处于工作状态的内核的数量,调整所述开关电源的开关频率。
16.根据权利要求15所述的电子设备,其特征在于,所述开关电源包括:
电压转换模块,包括多个开关元件,所述多个开关元件用于将输入电压转换成输出电压,以为所述多个内核供电。
17.根据权利要求15所述的电子设备,其特征在于,所述电压转换模块为Buck电路。
18.一种计算机可读存储介质,其特征在于,
所述计算机存储介质存储有计算机程序,所述计算机程序被执行时实现如权利要求1-7中任一项所述的方法。
CN202111189865.3A 2021-10-12 2021-10-12 供电方法、供电装置、电子设备及存储介质 Pending CN115967252A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111189865.3A CN115967252A (zh) 2021-10-12 2021-10-12 供电方法、供电装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111189865.3A CN115967252A (zh) 2021-10-12 2021-10-12 供电方法、供电装置、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN115967252A true CN115967252A (zh) 2023-04-14

Family

ID=87357494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111189865.3A Pending CN115967252A (zh) 2021-10-12 2021-10-12 供电方法、供电装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN115967252A (zh)

Similar Documents

Publication Publication Date Title
US10261572B2 (en) Technologies for managing power during an activation cycle
US9917440B2 (en) Reconfigurable multiple-output power-delivery system
US9651961B2 (en) Multi-mode voltage regulation with feedback
US8245069B2 (en) Multiple power supplies providing enhanced power efficiency
US10056754B2 (en) Systems and methods for managing a voltage regulator
EP4031955A1 (en) Clock frequency adjustment for workload changes in integrated circuit devices
US10707753B2 (en) Power regulation with charge pumps
US20140100706A1 (en) Power system utilizing processor core performance state control
US20140375127A1 (en) Power supply apparatus
WO2020205154A1 (en) Input voltage protection
EP4235434A1 (en) Power consumption control apparatus, processor, and power consumption control method
US20140223219A1 (en) Clock frequency controller for a processor and method of operation thereof
US11791729B2 (en) Power supply unit with auxiliary boost control in bootloader mode
WO2017176341A1 (en) Dynamic voltage regulator sensing and reference voltage setting techniques for multiple gated loads
CN109074145B (zh) 供电电路及供电方法
WO2019032207A1 (en) REGULATION OF LOAD LINE BY TIGHTENING VOLTAGE
CN113872416A (zh) Dvfs电源系统和dvfs电源控制方法
CN115967252A (zh) 供电方法、供电装置、电子设备及存储介质
US20180188799A1 (en) Computing system charging
CN116795193A (zh) 供电方法及装置、电子设备
KR20220107048A (ko) 칩 프로세스 변화 인식 전력 효율 최적화
JP2006340438A (ja) 電源装置、情報処理装置、および電源制御方法
WO2023087781A1 (zh) 供电电路及方法、电子设备以及计算机可读存储介质
CN117234744B (zh) 一种多芯片系统性能优化方法、系统、电子设备及介质
CN116800052A (zh) 供电装置、供电方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination