CN115964229B - 多处理器设备的协同工作方法、设备及存储介质 - Google Patents
多处理器设备的协同工作方法、设备及存储介质 Download PDFInfo
- Publication number
- CN115964229B CN115964229B CN202310250465.1A CN202310250465A CN115964229B CN 115964229 B CN115964229 B CN 115964229B CN 202310250465 A CN202310250465 A CN 202310250465A CN 115964229 B CN115964229 B CN 115964229B
- Authority
- CN
- China
- Prior art keywords
- processor
- message
- spi
- slave
- slave processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种多处理器设备的协同工作方法、设备及存储介质，涉及数据处理领域，包括在多处理器设备启动时，获取处理器的PHY地址，确定主处理器和从处理器；利用主处理器获取从处理器的SPI接口地址，并主处理器和从处理器的SPI的接口地址通过内存映射到用户空间；利用主处理器监控从处理器的工作状态，当从处理器的工作状态为异常时，则利用主处理器对从处理器的消息处理线程进行复位重置。本发明解决了现有技术中多处理器设备的SPI消息收发不稳定的问题，实现了从处理器的工作状态异常时，或者说消息处理线程异常时，复位从处理器的SPI消息处理逻辑，保证SPI消息收发的正常，和主处理器和从处理器的协同工作。
Description
技术领域
本发明涉及数据处理技术领域，尤其涉及一种多处理器设备的协同工作方法、设备及存储介质。
背景技术
在SPI总线的应用中，处理器一般作为主模式使用，其他外围设备作为从来响应控制处理器的读写。在多处理器设备中，需要一个处理器作为主控制器，其他三片处理器作为从控制器来实现整机设备的业务配置可用。
在操作系统中，虚拟内存通常会被分成用户空间（又称使用者空间），与核心空间这两个区块，将SPI映射到用户空间，使得多处理器设备可以在用户空间实现SPI消息的收发。但是在用户空间实现SPI消息的收发，需要将内核空间获取SPI消息，处理步骤易出现时序问题，从而导致SPI消息收发不稳定。
发明内容
本发明的主要目的在于：提供一种多处理器设备的协同工作方法、设备及存储介质，旨在解决现有技术中多处理器设备的SPI消息收发不稳定的技术问题。
为实现上述目的，本发明采用如下技术方案：
第一方面，本发明提供了一种多处理器设备的协同工作方法，应用于多处理器设备，所述多处理器设备包括至少两片处理器，所述处理器之间通过SPI连接，所述方法包括：
在所述多处理器设备启动时，获取所述处理器的PHY地址，确定所述主处理器和从处理器；
利用所述主处理器获取所述从处理器的SPI接口地址，并所述主处理器和从处理器的SPI的接口地址通过内存映射到用户空间，以在用户空间实现所述主处理器和所述从处理器之间的SPI消息处理；
利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的消息处理线程进行复位重置。
可选地，上述多处理器设备的协同工作方法中，所述获取所述处理器的PHY地址的步骤包括：读取所述处理器的PHY寄存器，以根据所述PHY寄存器的地址，确定所述主处理器和从处理器。
可选地，上述多处理器设备的协同工作方法中，所述在所述多处理器设备启动时，获取所述处理器的PHY地址，确定所述主处理器和从处理器的步骤之后，所述方法还包括：将所述主处理器的SPI工作模式初始化为主工作模式，并将所述从处理器的SPI工作模式初始化为从工作模式。
可选地，上述多处理器设备的协同工作方法中，所述主处理器和所述从处理器之间的SPI消息处理，包括：利用所述从处理器的消息接收线程读取SPI的中断状态寄存器；
当所述中断状态寄存器有中断消息时，判断接收队列是否有通信消息；
当所述接收队列有通信消息时，将所述通信消息发送至消息处理线程，以通过消息处理线程对所述通信消息进行处理。
可选地，上述多处理器设备的协同工作方法中，所述通过消息处理线程对所述通信消息进行处理的步骤，包括：判断所述通信消息的类型和消息地址；若所述通信消息为SPI读消息，根据所述消息地址，确定目标数据，利用所述从处理器将目标数据发送至缓存数组，并将所述缓存数组发送至所述主处理器；
可选地，上述多处理器设备的协同工作方法中，所述通过消息处理线程对所述通信消息进行处理的步骤，还包括：若所述通信消息为SPI写消息，根据SPI写消息和消息地址，调用预设的相应函数处理所述SPI写消息。
可选地，上述多处理器设备的协同工作方法中，所述利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的SPI处理线程进行复位重置的步骤包括：
根据所述缓存数组的数据，确定所述从处理器的工作状态；
当所述从处理器的工作状态为异常时，利用所述主处理器发送预设的SPI写命令至从处理器，以使所述从处理器的消息处理线程进行复位重置。
可选地，上述多处理器设备的协同工作方法中，所述方法还包括：
利用所述主处理器周期性的获取从处理器的SERDES接口状态；当所述从处理器的SERDES接口状态异常时，利用所述主处理器发送预设的复位消息至从处理器，以使所述从处理器进行复位重置。
第二方面，本发明提供了多处理器设备，所述多处理器设备包括至少两片处理器和存储器，所述存储器上存储有协同工作程序，所述协同工作程序被所述处理器执行时，实现上述的多处理器设备的协同工作方法。
第三方面，本发明提供了一种计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被一个或多个处理器执行时，实现如上述的多处理器设备的协同工作方法。
本发明提供的上述一个或多个技术方案，可以具有如下优点或至少实现了如下技术效果：
本发明提出的一种多处理器设备的协同工作方法、设备及存储介质，通过在所述多处理器设备启动时，获取所述处理器的PHY地址，确定所述主处理器和从处理器，完成处理器的功能区分；利用所述主处理器获取所述从处理器的SPI接口地址，并所述主处理器和从处理器的SPI的接口地址通过内存映射到用户空间，以在用户空间实现所述主处理器和所述从处理器之间的SPI消息处理，以实现主处理器和从处理器的通信；利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的消息处理线程进行复位重置，以实现从处理器的工作状态异常时，或者说消息处理线程异常时，复位从处理器的SPI消息处理逻辑，保证SPI消息收发的正常，和主处理器和从处理器的协同工作。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的这些附图获得其他的附图。
图1为本发明多处理器设备的协同工作方法第一实施例的流程示意图；
图2为本发明多处理器设备的协同工作方法第二实施例的流程示意图；
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，在本发明中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连；可以是两个元件内部的连通，也可以是两个元件的相互作用关系。
对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。另外，各个实施例的技术方案可以相互结合，但是，是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时，应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
实施例一
参照图1的流程示意图，提出本发明多处理器设备的协同工作方法的第一实施例，方法应用于多处理器设备，所述多处理器设备包括至少两片处理器，所述处理器之间通过SPI连接，包括以下步骤：
步骤S10：在所述多处理器设备启动时，获取所述处理器的PHY地址，确定所述主处理器和从处理器。
具体的，PHY（英语：Port Physical Layer），中文可称之为端口物理层，是一个对OSI模型物理层的共同简称，PHY地址可以存储于PHY寄存器中，其中，每一片处理器均连接有PHY寄存器，且每个PHY寄存器的PHY地址不同，以实现通过PHY地址确定主处理器和从处理器。
在一种示例中，可通过读取处理器的PHY寄存器，以根据PHY寄存器的地址，确定主处理器和从处理器。
步骤S30：利用所述主处理器获取所述从处理器的SPI接口地址，并所述主处理器和从处理器的SPI的接口地址通过内存映射到用户空间，以在用户空间实现所述主处理器和所述从处理器之间的SPI消息处理。
具体的，SPI 是一种全双工同步串行总线，是微处理控制单元(MCU)和外围设备之间进行通信的同步串行端口；通过将主处理器的SPI接口地址映射到用户空间，以在用户空间实现主处理器和操作系统之间的SPI消息收发，利用主处理器获取所述从处理器的SPI接口地址，并将从处理器的主处理器获取所述从处理器的SPI接口地址，以在用户空间实现所述主处理器和所述从处理器之间的SPI消息处理，其中，主处理器和操作系统之间的SPI消息收发，和所述主处理器和所述从处理器之间的SPI消息收发遵照预设的消息收发处理逻辑，SPI消息包括SPI读消息和SPI写消息。
步骤S40：利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的消息处理线程进行复位重置。
具体的，主处理器可通过监控线程监控所述从处理器的工作状态，从处理器的工作状态为主处理器和从处理器的SPI消息收发的通信状态，其中，从处理器的工作状态异常包括主处理器无法正常获取到从处理器返回的数据和返回的数据错误。当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的消息处理线程进行复位重置，完成复位操作，以使主处理器和从处理器可以继续正常进行SPI消息收发。
本实施例提供的多处理器设备的协同工作方法，通过在所述多处理器设备启动时，获取所述处理器的PHY地址，确定所述主处理器和从处理器，完成处理器的功能区分；利用所述主处理器获取所述从处理器的SPI接口地址，并所述主处理器和从处理器的SPI的接口地址通过内存映射到用户空间，以在用户空间实现所述主处理器和所述从处理器之间的SPI消息处理，以实现主处理器和从处理器的通信；利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的消息处理线程进行复位重置，以实现从处理器的工作状态异常，或者说消息处理线程异常时，复位从处理器的SPI消息处理逻辑，保证SPI消息收发的正常，和主处理器和从处理器的协同工作。
实施例二
基于同一发明构思，参照图2，提出本发明多处理器设备的协同工作方法的第二实施例，该多处理器设备的协同工作方法应用于设备。
下面结合图2所示的流程示意图，对本实施例的多处理器设备的协同工作方法进行详细描述。方法可以包括以下步骤：
步骤S10：在所述多处理器设备启动时，获取所述处理器的PHY地址，确定所述主处理器和从处理器。
步骤S20：将所述主处理器的SPI工作模式初始化为主工作模式，并将所述从处理器的SPI工作模式初始化为从工作模式。
步骤S30：利用所述主处理器获取所述从处理器的SPI接口地址，并所述主处理器和从处理器的SPI的接口地址通过内存映射到用户空间，以在用户空间实现所述主处理器和所述从处理器之间的SPI消息处理。
步骤S40：利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的消息处理线程进行复位重置。
步骤S50：利用所述主处理器周期性的获取从处理器的SERDES接口状态；当所述从处理器的SERDES接口状态异常时，利用所述主处理器发送预设的复位消息至从处理器，以使所述从处理器进行复位重置。
具体的，SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。主处理器和从处理器在运行时都需要保证SERDES接口的正常工作，而SERDES接口的异常由主处理器进行处理，避免从处理器单独处理，出现处理异常。其中，利用主处理器通过SPI周期性读取主处理器和从处理器的SERDES接口的状态，其中，周期性为预设，当所述从处理器的SERDES接口状态异常时，利用所述主处理器发送预设的复位消息至从处理器，以使所述从处理器进行复位重置，保证SERDES接口的正常工作。
进一步地，步骤S30可以包括：
步骤S31：利用所述从处理器的消息接收线程读取SPI的中断状态寄存器；当所述中断状态寄存器有中断消息时，判断接收队列是否有通信消息；当所述接收队列有通信消息时，将所述通信消息发送至消息处理线程，以通过消息处理线程对所述通信消息进行处理。
具体的，消息接收线程读取SPI的中断状态寄存器为周期性读取，其中周期可以为10ms，若所述中断状态寄存器有中断消息，则继续监听。
步骤S32：判断所述通信消息的类型和消息地址；若所述通信消息为SPI读消息，根据所述消息地址，确定目标数据，利用所述从处理器将目标数据发送至缓存数组，并将所述缓存数组发送至所述主处理器。
具体的，SPI能接收的最大数据长度为128字节，除四个控制字节外，可供使用的数据长度为124字节。四个控制字节分别为：command字段标识读写动作，define字段用于自定义消息，以及两个addr字节标识访问的寄存器地址，消息处理线程根据四个控制字节判断消息的类型和消息地址，其中，消息的类型包括SPI写消息和SPI读消息。
在一种示例中，主处理器发送SPI读消息时，填入四个控制字节后，将要发送的数据发送两次，第一次发送目的是通知从处理器的消息接收线程有消息到达，需要准备好相应的数据通过SPI_TXD将数据返回，第二次间隔100ms发出，是主处理器将从处理器应答的数据从SPI队列中取出。
步骤S33：若所述通信消息为SPI写消息，根据SPI写消息和消息地址，调用预设的相应函数处理所述SPI写消息。
进一步地，步骤S60可以包括：
步骤S41：根据所述缓存数组的数据，确定所述从处理器的工作状态；当所述从处理器的工作状态为异常时，利用所述主处理器发送预设的SPI写命令至从处理器，以使所述从处理器的消息处理线程进行复位重置。
具体的，主处理器周期性的读取从处理器的数据，如果连续至少两个周期读取到的数据均为0或F，则确定从处理器的工作状态为异常，比如，以1秒为周期，读取从处理器返回的数据，若连续三个周期，即3秒内读取到的数据均为0或者F，则从处理器的工作状态为异常，利用所述主处理器发送预设的SPI写命令至从处理器，以使所述从处理器的消息处理线程进行复位重置，通过缓存数组的数据，确定从处理器的工作状态，具有效率高和精准性强的优点。
本实施例提供的多处理器设备的协同工作方法，通过在所述多处理器设备启动时，获取所述处理器的PHY地址，确定所述主处理器和从处理器，完成处理器的功能区分；利用所述主处理器获取所述从处理器的SPI接口地址，并所述主处理器和从处理器的SPI的接口地址通过内存映射到用户空间，以在用户空间实现所述主处理器和所述从处理器之间的SPI消息处理，以实现主处理器和从处理器的通信；利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的消息处理线程进行复位重置，以实现从处理器的工作状态异常，或者说消息处理线程异常时，复位从处理器的SPI消息处理逻辑，保证SPI消息收发的正常，和主处理器和从处理器的协同工作；另外，利用主处理器通过SPI周期性读取主处理器和从处理器的SERDES接口的状态，当所述从处理器的SERDES接口状态异常时，利用所述主处理器发送预设的复位消息至从处理器，以使所述从处理器进行复位重置，保证SERDES接口的正常工作；值得注意的是，本发明通过缓存数组的数据，确定从处理器的工作状态，具有效率高和精准性强的优点。
实施例三
基于同一发明构思，提出本发明多处理器设备的第一实施例。
多处理器设备可以包括：至少两片处理器和存储器，所述存储器上存储有协同工作程序，所述协同工作程序被所述处理器执行时，实现本发明多处理器设备的协同工作方法各个实施例的全部或部分步骤。
具体的，存储器用于存储各种类型的数据，这些数据例如可以包括该设备中任何应用程序或方法的指令，以及应用程序相关的数据。存储器可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，例如静态随机存取存储器（Static Random AccessMemory，简称SRAM），随机存取存储器（Random Access Memory，简称RAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read-Only Memory，简称EPROM），可编程只读存储器（Programmable Read-Only Memory，简称PROM），只读存储器（Read-OnlyMemory，简称ROM），磁存储器，快闪存储器，磁盘或光盘，可选的，存储器还可以是独立于处理器的存储装置。
处理器用于调用存储器中存储的协同工作程序，并执行如上述的多处理器设备的协同工作方法，处理器可以是专用集成电路（Application Specific IntegratedCircuit，简称ASIC）、数字信号处理器（Digital Signal Processor，简称DSP）、数字信号处理设备（Digital Signal Processing Device，简称DSPD）、可编程逻辑器件（ProgrammableLogic Device，简称PLD）、现场可编程门阵列（Field Programmable Gate Array，简称FPGA）、控制器、微控制器、微处理器或其他电子元件，用于执行如上述多处理器设备的协同工作方法各个实施例的全部或部分步骤。
在一种示例中，所述处理器为四片，其中一片主处理为主处理器，而其他三片处理器为从处理器，三片从处理器和主处理器之间通过SPI连接，协同工作程序被主处理器和从处理器执行时，实现本发明多处理器设备的协同工作方法各个实施例的全部或部分步骤。
实施例四
基于同一发明构思，本实施例提供了一种计算机可读存储介质，如闪存、硬盘、多媒体卡、卡型存储器（例如，SD或DX存储器等）、随机访问存储器（RAM）、静态随机访问存储器（SRAM）、只读存储器（ROM）、可编程只读存储器（PROM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁性存储器、磁盘、光盘、服务器等等，该存储介质上存储有计算机程序，该计算机程序可被一个或多个处理器执行，该计算机程序被处理器执行时可以实现本发明多处理器设备的协同工作方法各个实施例的全部或部分步骤。
需要说明，上述本发明实施例序号仅为了描述，不代表实施例的优劣。以上实施例仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均包括在本发明的专利保护范围内。
Claims (9)
1.一种多处理器设备的协同工作方法，其特征在于，应用于多处理器设备，所述多处理器设备包括至少两片处理器，所述处理器之间通过SPI连接，所述方法包括：
在所述多处理器设备启动时，获取所述处理器的PHY地址，确定主处理器和从处理器；
利用所述主处理器获取所述从处理器的SPI接口地址，并所述主处理器和从处理器的SPI的接口地址通过内存映射到用户空间，以在用户空间实现所述主处理器和所述从处理器之间的SPI消息处理，及主处理器和操作系统之间的SPI消息收发；
利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的消息处理线程进行复位重置；
所述获取所述处理器的PHY地址的步骤包括：
读取所述处理器的PHY寄存器，以根据所述PHY寄存器的地址，确定所述主处理器和从处理器。
2.如权利要求1所述的多处理器设备的协同工作方法，其特征在于，所述在所述多处理器设备启动时，获取所述处理器的PHY地址，确定所述主处理器和从处理器的步骤之后，所述方法还包括：
将所述主处理器的SPI工作模式初始化为主工作模式，并将所述从处理器的SPI工作模式初始化为从工作模式。
3.如权利要求2所述的多处理器设备的协同工作方法，其特征在于，所述主处理器和所述从处理器之间的SPI消息处理，包括：
利用所述从处理器的消息接收线程读取SPI的中断状态寄存器；
当所述中断状态寄存器有中断消息时，判断接收队列是否有通信消息；
当所述接收队列有通信消息时，将所述通信消息发送至消息处理线程，以通过消息处理线程对所述通信消息进行处理。
4.如权利要求3所述的多处理器设备的协同工作方法，其特征在于，所述通过消息处理线程对所述通信消息进行处理的步骤，包括：
判断所述通信消息的类型和消息地址；
若所述通信消息为SPI读消息，根据所述消息地址，确定目标数据，利用所述从处理器将目标数据发送至缓存数组，并将所述缓存数组发送至所述主处理器。
5.如权利要求4所述的多处理器设备的协同工作方法，其特征在于，所述通过消息处理线程对所述通信消息进行处理的步骤，还包括：
若所述通信消息为SPI写消息，根据SPI写消息和消息地址，调用预设的相应函数处理所述SPI写消息。
6.如权利要求5所述的多处理器设备的协同工作方法，其特征在于，所述利用所述主处理器监控所述从处理器的工作状态，当所述从处理器的工作状态为异常时，则利用所述主处理器对所述从处理器的SPI处理线程进行复位重置的步骤包括：
根据所述缓存数组的数据，确定所述从处理器的工作状态；
当所述从处理器的工作状态为异常时，利用所述主处理器发送预设的SPI写命令至从处理器，以使所述从处理器的消息处理线程进行复位重置。
7.如权利要求1所述的多处理器设备的协同工作方法，其特征在于，所述方法还包括：
利用所述主处理器周期性的获取从处理器的SERDES接口状态；
当所述从处理器的SERDES接口状态异常时，利用所述主处理器发送预设的复位消息至从处理器，以使所述从处理器进行复位重置。
8.多处理器设备，其特征在于，所述多处理器设备包括至少两片处理器和存储器，所述存储器上存储有协同工作程序，所述协同工作程序被所述处理器执行时，实现如权利要求1至7中任一项所述的多处理器设备的协同工作方法。
9.一种计算机可读存储介质，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被一个或多个处理器执行时，实现如权利要求1至7中任一项所述的多处理器设备的协同工作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310250465.1A CN115964229B (zh) | 2023-03-16 | 2023-03-16 | 多处理器设备的协同工作方法、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310250465.1A CN115964229B (zh) | 2023-03-16 | 2023-03-16 | 多处理器设备的协同工作方法、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115964229A CN115964229A (zh) | 2023-04-14 |
| CN115964229B true CN115964229B (zh) | 2023-06-30 |
Family
ID=85894766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310250465.1A Active CN115964229B (zh) | 2023-03-16 | 2023-03-16 | 多处理器设备的协同工作方法、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115964229B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090240874A1 (en) * | 2008-02-29 | 2009-09-24 | Fong Pong | Framework for user-level packet processing |
| CN103488607A (zh) * | 2013-09-07 | 2014-01-01 | 安徽华东光电技术研究所 | 嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、方法 |
| WO2016033718A1 (zh) * | 2014-09-01 | 2016-03-10 | 华为技术有限公司 | 访问文件的方法、装置和存储系统 |
| US10846224B2 (en) * | 2018-08-24 | 2020-11-24 | Apple Inc. | Methods and apparatus for control of a jointly shared memory-mapped region |
| US10983926B2 (en) * | 2018-08-29 | 2021-04-20 | Red Hat, Inc. | Efficient userspace driver isolation for virtual machines |
| CN113806006A (zh) * | 2020-06-12 | 2021-12-17 | 华为技术有限公司 | 一种异构指令集架构下异常或中断的处理方法、装置 |
| CN114265800B (zh) * | 2022-03-02 | 2022-06-07 | 山东云海国创云计算装备产业创新中心有限公司 | 中断消息处理方法、装置、电子设备及可读存储介质 |
-
2023
- 2023-03-16 CN CN202310250465.1A patent/CN115964229B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115964229A (zh) | 2023-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10997093B2 (en) | NVME data processing method and NVME device | |
| US10169268B2 (en) | Providing state storage in a processor for system management mode | |
| CN114020655A (zh) | 一种内存扩展方法、装置、设备及存储介质 | |
| TWI568217B (zh) | 伺服器連線狀態偵測及通知的方法及系統 | |
| KR20150005854A (ko) | 컴퓨터 시스템, pci 익스프레스 엔드포인트 디바이스에 액세스하는 방법 및 장치 | |
| CN109324991B (zh) | 一种pcie设备的热插拔装置、方法、介质及系统 | |
| EP2423826A2 (en) | Computer system, i/o device control method, and i/o drawer | |
| CN111913822B (zh) | 一种基于amp架构的核间通信方式 | |
| CN111190749A (zh) | 服务器以及bmc和bios之间数据交换的方法 | |
| CN114936173B (zh) | 一种eMMC器件的读写方法、装置、设备和存储介质 | |
| CN115203101A (zh) | PCIe装置及其操作方法 | |
| CN112015352B (zh) | 存储块设备识别装置、系统和存储块设备读写方法 | |
| CN115964229B (zh) | 多处理器设备的协同工作方法、设备及存储介质 | |
| JP2008158710A (ja) | 計算機システム | |
| KR910001788B1 (ko) | 다중 프로세서 시스템용 메세지 전송 인터럽팅 장치 및 이의 실행방법 | |
| CN111813596A (zh) | 芯片重启方法、装置及计算设备 | |
| CN114020344B (zh) | 一种总线资源预留方法、装置、设备及存储介质 | |
| CN108985402B (zh) | 一种raid卡信息获取方法及相关装置 | |
| CN113220608B (zh) | 一种NVMe命令处理器及其处理方法 | |
| US8938588B2 (en) | Ensuring forward progress of token-required cache operations in a shared cache | |
| CN112445737B (zh) | 通过非透明桥设备传输信息的系统、方法和该设备 | |
| CN116601616A (zh) | 一种数据处理装置、方法及相关设备 | |
| CN116501450B (zh) | 翻译控制方法、二进制翻译方法、指令执行方法及装置 | |
| US20220137998A1 (en) | Storage virtualization device supporting virtual machine, operation method thereof, and operation method of system having the same | |
| CN110941569B (zh) | 数据处理方法、装置及处理器芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |