CN115964215A - 包括用于误差校正电路的响应管理器的存储器架构 - Google Patents

包括用于误差校正电路的响应管理器的存储器架构 Download PDF

Info

Publication number
CN115964215A
CN115964215A CN202310039589.5A CN202310039589A CN115964215A CN 115964215 A CN115964215 A CN 115964215A CN 202310039589 A CN202310039589 A CN 202310039589A CN 115964215 A CN115964215 A CN 115964215A
Authority
CN
China
Prior art keywords
memory
mode
data packet
error
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310039589.5A
Other languages
English (en)
Inventor
O·兰简
R·格梅利
A·古普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMICROELECTRONICS INTERNATIONAL NV
STMicroelectronics SRL
Original Assignee
STMICROELECTRONICS INTERNATIONAL NV
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMICROELECTRONICS INTERNATIONAL NV, STMicroelectronics SRL filed Critical STMICROELECTRONICS INTERNATIONAL NV
Publication of CN115964215A publication Critical patent/CN115964215A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data
    • H04L1/0082—Formats for control data fields explicitly indicating existence of error in data being transmitted, e.g. so that downstream stations can avoid decoding erroneous packet; relays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本公开涉及包括用于误差校正电路的响应管理器的存储器架构。存储器包括接收数据分组的误差校正电路系统，输出指示在数据分组中存在或不存在可校正误差的可校正误差标志，并输出指示在数据分组中存在或不存在不可校正误差的不可校正误差标志。若可校正误差标志指示可校正误差存在，可用性模式中操作的响应管理器生成指示可校正误差存在的输出，且若不可校正误差标志指示不可校正误差存在，生成指示不可校正误差存在的输出。覆盖模式中，若可校正误差标志指示可校正误差存在，响应管理器生成指示可校正误差潜在地存在、但是应当被当作不可校正误差来处置的输出，且如果若不可校正误差标志指示不可校正误差存在，生成指示不可校正误差存在的输出。

Description

包括用于误差校正电路的响应管理器的存储器架构
相关申请引用
本申请是中国国家申请号为201811277573.3、申请日为2018年10月30日、发明名称为“包括用于误差校正电路的响应管理器的存储器架构”的发明专利申请的分案申请。
技术领域
本公开涉及数据通信中的误差校正的领域，并且具体地涉及用于相比现有误差校正电路系统增加对大于两位的误差的覆盖范围的电路系统。
背景技术
在数字通信中，有时可能在数据传输期间发生位误差。例如，预期位序列可以以有线或无线方式被传输，但是当被接收时，位中的一个或多个位可能未被正确地接收到(例如，作为0被传输的位被接收为1)。由于这明显是不期望的情形，所以已经开发了各种误差检测和校正码。
简单的已知的误差校正技术被称为奇偶校验。奇偶校验将指示分组的之前的数据中一的数目(具有值为一的位位置)是偶数还是奇数的单个位添加到分组。如果奇数数目的位在传输中被改变，则消息将改变奇偶校验并且因此在此时检测到误差；然而，一个缺点在于被改变的位可能已经是奇偶校验位本身。对于使用奇偶校验的最常见惯例是奇偶校验值为一指示在数据中存在奇数数目个一，并且奇偶校验值为零指示在数据中存在偶数数目个一。如果被改变的位的数目是偶数，则校验位将是有效的并且将检测不到误差。
然而，奇偶校验不指示哪个位包含误差，甚至当奇偶校验能够检测到误差时。一旦使用奇偶校验检测到误差，然后数据就必须被整体丢弃并且从头重新传输。在有噪声的传输介质上，成功的重新传输可能花费不期望的很长时间，或者可能实际上决不会发生。因此，奇偶校验本身的总体质量和有用性是差的。然而，尽管奇偶校验的质量差，但是由于其仅使用单个位，所以该方法导致最小开销，易于实现，并且自然地好于没有误差校验。
另一已知的误差检测技术被已知为五中取二码。五中取二码是使用五个位(三个零和两个一)的编码方案。这提供十种可能的组合，足以表示数字0–9。该方案因此可以检测全部单个位误差，全部奇数数目位误差以及一些偶数数目位误差(例如两个1位的翻转)。然而，尽管该误差检测技术可以比简单的奇偶校验检测到更多的误差，但是其不能校正其检测到的误差中的任何误差。
已知的误差检测和误差校正技术是模块化冗余。在模块化冗余的情况下，每个数据位被重复多次以便确保其被正确地发送。例如，如果要发送的数据位为1，则n＝3重复码将发送111。如果接收到的三个位不相同，则在传输期间发生误差。如果传输信道或介质足够干净，则大多数时候仅一个位将在每个三元组中改变。因此，001、010和100每个对应于0位，而110、101和011对应于1位，就好像这些位计数朝向期望位是什么而“投票”。由于该码具有在存在误差的情况下重建原始消息的能力，所以其被称为误差校正码。
然而，这样的码不能够正确地修复所有误差。例如，如果信道将两个位翻转并且接收器接收到001，则系统将检测到误差，但是推断原始位为0，这是不正确的。如果每个位被复制的次数被增加到四次，则全部两位误差都可以被检测到，但是不可能校正，因为投票为“平局”。在针对每个位的五次重复时，全部两位误差都可以被检测到，但不是全部三位误差都可以被检测到。因此，可以看到，模块化重复码极其低效，吞吐量降低的次数与使用的重复次数相等，并且效率急剧下降。这增加了每个位被复制的次数以便检测并且校正更多误差。
因此，需要开发用于检测大百分比的误差同时维持校正至少可接受百分比的误差的能力的技术，其不使用大的开销，并且不会过度低效。
发明内容
本文公开了一种存储器架构，包括误差校正电路系统，误差校正电路系统被配置为：接收数据分组，并且确定在数据分组中是否存在可校正误差，并且输出指示在数据分组中存在或不存在可校正误差的可校正误差标志。误差校正电路系统还被配置为确定在数据分组中是否存在不可校正误差，并且输出指示在数据分组中存在或不存在不可校正误差的不可校正误差标志。存储器架构还包括响应管理器电路。响应管理器电路具有或门，或门将可校正误差标志和不可校正误差标志作为输入接收，并且生成输出。与门将可校正误差标志和模式选择信号作为输入接收，并且生成第一输出。多路复用器将不可校正误差标志和或门的输出作为输入接收，并且响应于模式选择信号而生成第二输出。
当模式选择信号指示响应管理器电路要在可用性模式中操作时，如果可校正误差标志指示在数据分组中存在可校正误差，则第一输出指示在数据分组中存在可校正误差，并且如果不可校正误差标志指示在数据分组中存在不可校正误差，则第二输出指示在数据分组中存在不可校正误差。
当模式选择信号指示响应管理器电路要在覆盖模式中操作时，如果可校正误差标志指示在数据分组中存在可校正误差，则第一输出指示在数据分组中潜在地存在可校正误差、但是可校正误差应当被当作不可校正误差来处置，并且如果不可校正误差标志指示在数据分组中存在不可校正误差，则第二输出指示在数据分组中存在不可校正误差。
响应管理器电路可以根据电路的至少一个接收到的操作条件来确定是进入可用性模式还是覆盖模式。
响应管理器电路可以根据接收到的配置简档来确定是进入可用性模式还是覆盖模式。
存储器架构可以包括具有第一存储器类型的第一存储器、具有与第一存储器类型不同的第二存储器类型的第二存储器、以及将第一存储器和第二存储器耦合到误差校正电路系统的物理接口电路系统。响应管理器电路基于数据分组是从第一存储器还是第二存储器接收到的来确定是进入可用性模式还是覆盖模式。
第一存储器类型可以是比第二存储器类型可靠性更低的存储器类型，使得来自第一存储器的数据的传输中的误差比来自第二存储器的数据的传输中的误差更有可能。
第一存储器类型可以是双数据速率同步动态随机存取存储器。
误差校正电路系统可以是汉明误差校正电路系统。
本文还公开了一种存储器架构，包括误差校正电路系统，误差校正电路系统被配置为：接收数据分组，确定在数据分组中是否存在可校正误差，并且输出指示在数据分组中存在或不存在可校正误差的可校正误差标志，并且确定在数据分组中是否存在不可校正误差，并且输出指示在数据分组中存在或不存在不可校正误差的不可校正误差标志。响应管理器电路被配置为接收可校正误差标志和不可校正误差标志，并且在可用性模式中，如果可校正误差标志指示在数据分组中存在可校正误差，则生成指示在数据分组中存在可校正误差的输出，并且如果不可校正误差标志指示在数据分组中存在不可校正误差，则生成指示在数据分组中存在不可校正误差的输出。在覆盖模式中，响应管理器电路被配置为如果可校正误差标志指示在数据分组中存在可校正误差，则生成指示在数据分组中潜在地存在可校正误差、但是可校正误差应当被当作不可校正误差来处置的输出，并且如果不可校正误差标志指示在数据分组中存在不可校正误差，则生成指示在数据分组中存在不可校正误差的输出。
本文还公开了一种方法方面。该方法是一种操作电子设备的方法，并且包括：接收数据分组，确定在数据分组中是否存在可校正误差，确定在数据分组中是否存在不可校正误差，并且确定是进入覆盖模式还是可用性模式。在可用性模式中，方法包括指示在数据分组中存在可校正误差，并且如果不可校正误差在数据分组中，则生成指示在数据分组中存在不可校正误差的输出。在覆盖模式中，方法包括指示在数据分组中潜在地存在可校正误差、但是可校正误差应当被当作不可校正误差来处置，并且如果数据分组中存在不可校正误差，则生成指示在数据分组中存在不可校正误差的输出。
附图说明
图1是根据本公开的包括误差校正的存储器电路的第一实施例的框图。
图2是根据本公开的包括误差校正的存储器电路的第二实施例的框图。
具体实施方式
下面将描述本公开的一个或多个实施例。这些描述的实施例仅仅是当前公开的技术的示例。附加地，为了提供简洁的描述，在本说明书中可以不描述实际实现的所有特征。
当介绍本公开的各种实施例的元件时，词语“一(a)”、“一(an)”和“所述(the)”旨在意指存在一个或多个元件。术语“包括(comprising)”、“包括(including)”和“具有(having)”旨在为包括性的并且意指可以存在除了列出的元件之外的附加元件。附加地，应当理解，对本公开的“一个实施例”或“实施例”的提及不旨在被解读为排除还包含记载的特征的附加实施例的存在。附图中的相同的附图标记在其中指代相同的元件，并且点撇符号用于指示不同实施例中的类似结构。
现在参考图1描述包括误差校正的存储器架构50的第一实施例。存储器架构50包括第一和第二双数据速率(DDR)同步动态随机存取存储器(SDRAM)，其被指定为DDR0 52和DDR1 54并且各自耦合到物理接口(PHY)56。物理接口56耦合到具有并入到其中或者与其相关联的误差校正电路的存储器控制器58。物理接口56是双数据速率同步动态随机存取存储器接口，以便使能与DDR0 52和DDR154的适当的通信，并且执行的误差校验是具有附加奇偶校验位的汉明类型的，其被称为SECDED(即，单误差校正、双误差监测)。
该SECDED误差校正的最小距离为四，也就是说任何两个不同码字相差的位置的最小数目为四。这允许误差校正在给定分组中的单个位误差和两位误差之间进行区分。因此，单个误差可以在检测(但是不校正)双误差的同时被检测到并且校正。SECDED检测是本领域技术人员已知的，并且因此其细节不需要在本文中进行描述。
物理接口56将包括数据位和校验位51的数据分组发送到存储器控制器58，存储器控制器58执行上述误差校正。存储器控制器58确定在接收到的数据分组中是否存在可校正误差(单个位误差)，并且将指示这种情况的SEC Int信号55作为输出而生成。存储器控制器58还确定在接收到的数据分组中是否存在不可校正误差(两位误差)，并且将指示这种情况的DED Int信号57作为输出而生成。如果检测到可校正误差，则包含经校正位53的新分组被生成、并且由存储器控制器58输出。
响应管理器60接收SEC Int信号55和DED Int信号57。如果存储器架构50的操作条件使得在提供的SECDED误差校正的可靠操作限制内、在数据分组中存在错误的发生(即，存在仅一位或两位误差的可能性)的情况下，则响应管理器60在可用性模式中操作，允许校正一位误差并且检测两位误差，并且分别将SEC Int信号55和DED Int信号57发送为SEC Ext信号59和DED Ext信号63作为输出。该可用性模式如此命名是因为仅一位误差和两位误差的误差校正和可能性导致存储器架构50的高可用性。
然而，如果存储器架构的操作条件使得存在大量噪声，并且可能的错误条件包括比由SECDED提供的校正和检测的限制更多的位错误(例如，三位或更多位误差)，则响应管理器60在覆盖模式中操作，在覆盖模式中可校正错误指示被当作不可校正误差来处置，因为不可校正的三位或更大的误差可以被SECDED检测为单个位可校正误差。因此，在覆盖模式中，如果SEC Int信号55指示潜在地存在单个位可校正误差(潜在是因为这可能实际上是不正确的并且相反表示存在三位或更高的不可校正误差)，或者如果DED Int信号57指示存在双位不可校正误差，则DED Ext信号63被断言(asserted)为指示潜在存在不可校正误差，而SEC Ext信号59不被断言。覆盖模式如此命名是因为该操作降低系统的可用性，但是可靠地检测错误的存在，因此增强由系统提供的错误检测覆盖范围。
在可用性模式与覆盖模式之间的选择可以由响应管理器60或由外部实体做出。该选择可以基于关于存储器架构50的操作条件的信息来做出，操作条件可以从诸如传感器的外部源，或者从与这样的传感器通信的微处理器或片上系统来接收。操作条件可以包括温度、背景电磁辐射或者任何其他关注的操作条件。该选择可以附加地或备选地基于由诸如微处理器或片上系统的外部实体提供的配置来做出，或者在设备制造期间被提供。
更进一步地，该选择可以附加地或备选地基于哪个特定存储器发送数据分组、在逐个分组的基础上做出。例如，存储器架构50可以包括DDR存储器和非DDR存储器，并且覆盖模式可以当数据要从DDR存储器接收时被激活，而可用性模式可以当数据要从非DDR存储器接收时被激活。这样的实施例被图示在图2中，其中DDR存储器DDR0 52和DDR1 54以及非DDRRAM 49被耦合到物理接口56。
如以上所解释的，包括响应管理器的存储器架构50的优势是当在实际上存在三位或更大的误差时，SECDED可以指示存在单个位可校正误差并且不存在双位不可校正误差，但是现在SECDED可以被使用在覆盖模式中以可靠地检测三位或更大的误差。这在采用DDRRAM的应用中特别有用，因为DDR RAM易于发生高的错误率(例如三位或更大的误差)。此外，三位或更大的误差的精确误差检测允许将DDR RAM(以及其高吞吐率)的使用扩展到其传统上未被使用于其中的应用(诸如安全和汽车应用)中。
现在参考图2描述用于响应管理器60’的一个特定架构。此处，响应管理器60’包括或门62，或门62接收SEC Int信号55和DED Int信号57，并且基于其来生成输出65。多路复用器64从或门62接收输出65作为输入，以及接收DED Int信号57。多路复用器64由指示要使用可用性模式还是覆盖模式的接收到的模式选择信号61来控制。多路复用器64生成DED Ext信号63。与门66接收SEC Int信号55作为输入，以及接收模式选择信号61。与门66生成SECInt信号59。
然而，应当认识到，其他架构可以用于响应管理器60’。还应当认识到，虽然本文中的存储器架构已经关于使用SECDED的误差校正进行了描述，但是本文的原理可以被应用于使用不同种类的误差校正的架构。
虽然本公开已经关于有限数量的实施例进行了描述，但是受益于本公开的本领域技术人员将认识到可以设想不脱离如本文公开的本公开的范围的其他实施例。因此，本公开的范围应仅由随附的权利要求限制。

Claims (18)

1.一种电路，包括：
第一存储器，具有第一存储器类型；
第二存储器，具有与所述第一存储器类型不同的第二存储器类型；
存储器控制器；
物理接口电路系统，将所述第一存储器和所述第二存储器耦合到所述存储器控制器，并且所述物理接口电路系统被配置为从所述第一存储器或所述第二存储器向所述存储器控制器提供数据分组；
其中所述存储器控制器被配置为确定在所述数据分组中是否存在可校正误差，并且断言可校正误差标志作为响应；
其中所述存储器控制器被配置为确定在所述数据分组中是否存在不可校正误差，并且断言不可校正误差标志作为响应；以及
响应管理器，被配置为响应模式选择信号，并且：
当所述模式选择信号指示可用性模式时，如果所述可校正误差标志被断言，则生成指示在所述数据分组中存在可校正误差的第一输出，并且如果所述不可校正误差标志指示被断言，则生成指示在所述数据分组中存在不可校正误差的第二输出；以及
当所述模式选择信号指示覆盖模式时，如果所述可校正误差标志被断言，则生成指示在所述数据分组中潜在地存在可校正误差、但是所述可校正误差应当被当作不可校正误差来处置的所述第一输出，并且如果所述不可校正误差标志被断言，则生成指示在所述数据分组中存在不可校正误差的所述第二输出。
2.根据权利要求1所述的电路，其中所述响应管理器被配置为确定是进入可用性模式还是覆盖模式，并且基于所述确定生成所述模式选择信号。
3.根据权利要求1所述的电路，其中所述响应管理器根据所述电路的至少一个接收到的操作条件来确定是进入可用性模式还是覆盖模式。
4.根据权利要求1所述的电路，其中所述响应管理器被配置为根据接收到的配置简档来确定是进入可用性模式还是覆盖模式。
5.根据权利要求1所述的电路，其中所述第一存储器包括双数据速率存储器，并且所述第二存储器包括非双数据速率存储器；其中当所述数据分组从所述第一存储器被提供时，所述响应管理器确定进入覆盖模式，并且当所述数据分组从所述第二存储器被提供时，所述响应管理器确定进入可用性模式。
6.根据权利要求5所述的电路，其中所述非双数据速率存储器是随机存取存储器。
7.根据权利要求1所述的电路，其中所述存储器控制器执行汉明误差校正。
8.一种电路，包括：
第一存储器，具有第一存储器类型；
第二存储器，具有与所述第一存储器类型不同的第二存储器类型；
存储器控制器；
物理接口电路系统，将所述第一存储器和所述第二存储器耦合到所述存储器控制器，并且所述物理接口电路系统被配置为从所述第一存储器或所述第二存储器向所述存储器控制器提供数据分组；
其中所述存储器控制器被配置为确定在所述数据分组中是否存在可校正误差，并且断言可校正误差标志作为响应；
其中所述存储器控制器被配置为确定在所述数据分组中是否存在不可校正误差，并且断言不可校正误差标志作为响应；以及
响应管理器，包括：
或门，将所述可校正误差标志和所述不可校正误差标志作为输入接收，并且生成输出；
与门，将所述可校正误差标志和模式选择信号作为输入接收，并且生成第一输出；以及
多路复用器，将所述不可校正误差标志和所述或门的所述输出作为输入接收，并且响应于所述模式选择信号而生成第二输出。
9.根据权利要求8所述的电路，其中所述响应管理器被配置为确定是进入可用性模式还是覆盖模式，并且基于所述确定生成所述模式选择信号。
10.根据权利要求8所述的电路，其中所述第一存储器类型是比所述第二存储器类型可靠性更低的存储器类型，使得来自所述第一存储器的数据的传输中的误差比来自所述第二存储器的数据的传输中的误差更有可能；并且其中所述响应管理器被配置为确定是进入可用性模式还是覆盖模式，并且基于所述数据分组是从所述第一存储器还是所述第二存储器被提供来生成所述模式选择信号。
11.根据权利要求10所述的电路，其中所述第一存储器类型是双数据速率同步动态随机存取存储器。
12.根据权利要求8所述的电路，其中所述响应管理器被配置为确定是进入可用性模式还是覆盖模式，并且根据所述电路的至少一个接收到的操作条件来生成所述模式选择信号。
13.根据权利要求8所述的电路，其中所述响应管理器被配置为确定是进入可用性模式还是覆盖模式，并且根据接收到的配置简档来生成所述模式选择信号。
14.一种操作电子设备的方法，包括：
(a)从第一存储器或第二存储器接收数据分组，第一存储器具有第一存储器类型，第二存储器具有第二存储器类型；
(b)确定在所述数据分组中是否存在可校正误差；
(c)确定在所述数据分组中是否存在不可校正误差；
(d)基于所述数据分组是从所述第一存储器还是所述第二存储器被接收到来确定是进入覆盖模式还是可用性模式；
(e)在所述可用性模式中，如果确定不可校正误差在所述数据分组中，则指示在所述数据分组中存在所述不可校正误差；并且
(f)在所述覆盖模式中，如果确定所述数据分组中存在可校正误差，则指示：在所述数据分组中存在所述可校正误差、但是所述可校正误差应当被当作不可校正误差来处置。
15.根据权利要求14所述的方法，其中所述第一存储器类型是比所述第二存储器类型可靠性更低的存储器类型，使得来自所述第一存储器的数据的传输中的误差比来自所述第二存储器的数据的传输中的误差更有可能；并且其中如果所述数据分组是从所述第二存储器接收到的，则进入覆盖模式，并且如果所述数据分组是从所述第一存储器接收到的，则进入可用性模式。
16.根据权利要求14所述的方法，其中使用汉明误差校正来执行(a)、(b)和(c)。
17.根据权利要求14所述的方法，其中根据所述电子设备的至少一个接收到的操作条件来确定是进入可用性模式还是覆盖模式。
18.根据权利要求14所述的方法，其中根据配置简档来确定是进入可用性模式还是覆盖模式。
CN202310039589.5A 2017-10-31 2018-10-30 包括用于误差校正电路的响应管理器的存储器架构 Pending CN115964215A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/798,916 2017-10-31
US15/798,916 US10379937B2 (en) 2017-10-31 2017-10-31 Memory architecture including response manager for error correction circuit
CN201811277573.3A CN109726030B (zh) 2017-10-31 2018-10-30 包括用于误差校正电路的响应管理器的存储器架构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201811277573.3A Division CN109726030B (zh) 2017-10-31 2018-10-30 包括用于误差校正电路的响应管理器的存储器架构

Publications (1)

Publication Number Publication Date
CN115964215A true CN115964215A (zh) 2023-04-14

Family

ID=63965250

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201821770591.0U Withdrawn - After Issue CN209105195U (zh) 2017-10-31 2018-10-30 电路
CN201811277573.3A Active CN109726030B (zh) 2017-10-31 2018-10-30 包括用于误差校正电路的响应管理器的存储器架构
CN202310039589.5A Pending CN115964215A (zh) 2017-10-31 2018-10-30 包括用于误差校正电路的响应管理器的存储器架构

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201821770591.0U Withdrawn - After Issue CN209105195U (zh) 2017-10-31 2018-10-30 电路
CN201811277573.3A Active CN109726030B (zh) 2017-10-31 2018-10-30 包括用于误差校正电路的响应管理器的存储器架构

Country Status (3)

Country Link
US (2) US10379937B2 (zh)
EP (1) EP3477478B1 (zh)
CN (3) CN209105195U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379937B2 (en) * 2017-10-31 2019-08-13 Stmicroelectronics International N.V. Memory architecture including response manager for error correction circuit
US11341052B2 (en) * 2018-10-15 2022-05-24 Texas Instruments Incorporated Multi-processor, multi-domain, multi-protocol, cache coherent, speculation aware shared memory and interconnect

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247523A (en) * 1989-07-12 1993-09-21 Hitachi, Ltd. Code error correction apparatus
US5978953A (en) * 1996-12-19 1999-11-02 Compaq Computer Corporation error detection and correction
US6216247B1 (en) * 1998-05-29 2001-04-10 Intel Corporation 32-bit mode for a 64-bit ECC capable memory subsystem
US7587658B1 (en) * 2005-01-03 2009-09-08 Sun Microsystems, Inc. ECC encoding for uncorrectable errors
US7502986B2 (en) * 2005-02-09 2009-03-10 International Business Machines Corporation Method and apparatus for collecting failure information on error correction code (ECC) protected data
EP2256634A1 (en) 2009-05-27 2010-12-01 Robert Bosch Gmbh A data processing device and a method for error detection and error correction
US8812898B1 (en) * 2012-09-27 2014-08-19 Cadence Design Systems, Inc. System and method for transfer of data between memory with dynamic error recovery
US9262270B2 (en) 2012-12-28 2016-02-16 Intel Corporation Live error recovery
US9344219B2 (en) 2013-06-25 2016-05-17 Intel Corporation Increasing communication safety by preventing false packet acceptance in high-speed links
JP6275427B2 (ja) * 2013-09-06 2018-02-07 株式会社東芝 メモリ制御回路およびキャッシュメモリ
KR102435181B1 (ko) * 2015-11-16 2022-08-23 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10379937B2 (en) * 2017-10-31 2019-08-13 Stmicroelectronics International N.V. Memory architecture including response manager for error correction circuit

Also Published As

Publication number Publication date
CN209105195U (zh) 2019-07-12
US20190317851A1 (en) 2019-10-17
CN109726030B (zh) 2023-02-10
US10860415B2 (en) 2020-12-08
US10379937B2 (en) 2019-08-13
EP3477478B1 (en) 2022-11-30
US20190129790A1 (en) 2019-05-02
EP3477478A1 (en) 2019-05-01
CN109726030A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
US6799287B1 (en) Method and apparatus for verifying error correcting codes
US9979416B2 (en) Memory controller and method of data bus inversion using an error detection correction code
US7073117B1 (en) Method and apparatus for generating bit errors in a forward error correction (FEC) system to estimate power dissipation characteristics of the system
US7137057B2 (en) Method and apparatus for performing error correction code (ECC) conversion
US3646518A (en) Feedback error control system
CN111143107B (zh) 一种fpga单粒子反转校验电路和方法
WO2020055616A1 (en) Memory system with error detection
CN109726030B (zh) 包括用于误差校正电路的响应管理器的存储器架构
CN106372026B (zh) 一种链路检测方法和接收设备
US6981200B2 (en) Interconnect system with error correction
US8910009B1 (en) Method and apparatus for enhancing error detection in data transmission
US20040098654A1 (en) FIFO memory with ECC function
US20050066258A1 (en) Error decoding circuit, data bus control method and data bus system
CN116527062A (zh) 一种验证rs编解码电路功能的测试装置和方法
US5541939A (en) Error correction code decoder and a method thereof
KR100292788B1 (ko) 에러검출 및 정정회로
Faraj ’Design Error Detection and Correction System based on Reed_Muller Matrix for Memory Protection’
US7096414B2 (en) In-line wire error correction
US7596742B1 (en) Error detection in a communication link
JP4213814B2 (ja) エラー訂正回路のチェック方法およびチェック機能付きエラー訂正回路
JP6552776B1 (ja) 誤り訂正復号装置および誤り訂正復号方法
US11055423B2 (en) Signal pattern checksum
CN116954981A (zh) 存储数据的方法、读取数据的方法和相关设备
Krishna et al. Manifold Error Recognition and Modification
JPH05260021A (ja) 通信制御方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination