CN115955199A - 射频功率放大器和用于制作多赫帝功率放大器的方法 - Google Patents

射频功率放大器和用于制作多赫帝功率放大器的方法 Download PDF

Info

Publication number
CN115955199A
CN115955199A CN202211208616.9A CN202211208616A CN115955199A CN 115955199 A CN115955199 A CN 115955199A CN 202211208616 A CN202211208616 A CN 202211208616A CN 115955199 A CN115955199 A CN 115955199A
Authority
CN
China
Prior art keywords
circuit
impedance
power amplifier
quarter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211208616.9A
Other languages
English (en)
Inventor
拉麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN115955199A publication Critical patent/CN115955199A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出一种射频功率放大器和用于制作多赫蒂功率放大器的方法。所述射频功率放大器包括至少一电晶体、谐波消除电路以及阻抗逆变器。所述谐波消除电路的一端直接连接所述电晶体的汲极并且在基频的二次谐波及/或三次谐波的频率下作为所述电晶体的谐波匹配网路的一部分。所述阻抗逆变器用以在不受到谐波消除电路影响的前提下，于基频下对静态阻抗或调变阻抗进行阻抗逆变操作。

Description

射频功率放大器和用于制作多赫帝功率放大器的方法
技术领域
本发明实施例关于一种射频电路设计及其制造方法，尤其是一种射频功率放大器和用于制作多赫蒂功率放大器(如正向或反向多赫蒂功率放大器)的方法及其相关改进。
背景技术
在即将到来的5G MIMO应用中，对高效率的功率放大器的需求不断地在增加。此外，高频宽是在微波通讯应用下对于5G和其他标准中为了实现高速数据传输所不可或缺的需求。传统的开关式多赫蒂(Doherty)功率放大器因为可以采用谐波负载消除架构(例如F类、F-1类等)以提供较佳的回退效率而被广泛的采用，但其在于频宽方面会受到必须使用窄频的四分之一波长传输线，而具有较严重的限制。
为了解决所述的频宽限制问题，有很多的解决方案被提出。然而，始终没有可行的方案可在整合谐波消除架构的前提下同时实现高效率。因此，目前在产业中所使用的多赫蒂功率放大器中，因需要使用寄生补偿技术，因此通常需要在高效率和高频宽之间做出取舍。如先前所解释，由于谐波网路设计的困难和规模的复杂性，即使一些器件寄生效应可用于提供较佳的频宽，但也无法同时用于消除谐波以实现高效率设计。类似地，若器件寄生效应被用作于谐波负载消除的设计以提供较佳的效率，则器件寄生效应则会造成频宽的限制，另外因为这样的设计必须使用额外的四分之一波长传输线和偏移线的配置，此配置也会进一步造成频宽的缩减，同时也会造成电路体积庞大，无法实现微小化和集成化的目的。
因此，在现有采用开关式功率放大器架构作为谐波匹配网路的多赫蒂功率放大器中，通常仅能实现高效率但是具有低频宽(窄频宽设计)并且电路设计复杂而具有庞大的尺寸。如此的设计不适于应用在单片微波集成电路(Monol ithic Microwave IntegratedCircuits，MMIC)、混合IC或其他类型的分散式射频电路应用中。
发明内容
本发明的实施例通过使用阻抗逆变网路取代基本匹配网路来解决射频功率放大器的频宽过窄问题，同时还消除负载谐波的寄生效应。
本发明的实施例还实现了使开关式射频放大器的电路设计有效地微小化的功效。
本发明的实施例更解决了现今应用于产业中的多赫蒂功率放大器的主要问题，像是频宽和效率之间的取舍。本发明的实施例还解决了效率跟尺寸最小化之间的取舍问题，使得根据本发明的实施例设计的功率放大器可不只提供高回退效率的特性，还可同时实现尺寸最小化和高频宽的效果。
本发明实施例还解决了在设计可控制二次谐波和三次谐波的开关式多赫蒂功率放大器时所遭遇的设计过于复杂和尺寸过大的问题。
本发明提出一种射频功率放大器，其适于操作在基频并用以电性连接一负载，所述射频功率放大器包括至少一电晶体以及混成匹配电路。所述混成匹配电路电性连接于所述至少一电晶体的汲极和所述负载之间，其中所述混成匹配电路包括：一第一电路，其第一端电性连接所述至少一电晶体的所述汲极，且其第二端电性连接所述负载；以及一第二电路，电性连接于所述至少一电晶体的所述汲极和一射频接地端之间，其中所述第一电路和所述至少一电晶体的一输出寄生元件在所述基频下作为所述射频功率放大器的一阻抗逆变器工作，并且所述第二电路在所述基频下提供相对于所述射频接地端的一高阻抗路径，以及其中所述第二电路用以在所述基频的一第一目标谐波的频率下，提供相对于所述射频接地端的一阻抗，使从所述至少一电晶体的本质平面(intrins ic plane)观察到的阻抗为一高阻抗和一低阻抗其中之一，以消除所述第一目标谐波。所述第二电路可用以在所述基频的一第二目标谐波的频率下，提供相对于所述射频接地端的一阻抗，使从所述至少一电晶体的所述本质平面观察到的阻抗为一高阻抗和一低阻抗其中之另一，以消除所述第二目标谐波。
其中，当所述至少一电晶体为单一电晶体时，所述单一电晶体的谐波匹配网路是至少基于所述单一电晶体的至少一输出寄生元件、所述第一电路以及所述第二电路形成；以及当所述至少一电晶体为多个电晶体时，所述多个电晶体其中之一的谐波匹配网路是至少基于所述多个电晶体其中之一的输出寄生元件、所述第一电路以及所述第二电路形成。
其中，所述第一目标谐波的频率为所述基频的二次谐波频率，以及所述第二目标谐波的频率为所述基频的三次谐波频率。
其中，在所述基频的第二谐波频率下，从所述至少一电晶体的本质平面观察到的阻抗为所述低阻抗；并且在所述基频的第三谐波频率下，从所述至少一电晶体的本质平面观察到的阻抗为所述低阻抗。
其中，所述第一电路包括：
一传输电路，电性连接于所述第一端和所述第二端之间；
一第一电抗元件，电性连接于所述第一端和所述第二端其中之一与所述射频接地端之间；以及
一第二电抗元件，电性连接于所述第一端和所述第二端其中之另一与所述射频接地端之间。
其中，所述传输电路包括一电感和一传输线中的至少一者。
其中，所述第二电路包括一电容性元件以及二电感性元件，所述电容性元件与所述二电感性元件其中之一并联，并且所述电容性元件与所述二电感性元件其中之另一串联。
其中，所述电容性元件和所述电感性元件包括：
一第一电容性元件；
一第一电感性元件，与所述第一电容性元件串联，并且介于所述至少一电晶体的汲极与所述射频接地端之间；以及
一第二电感性元件，其一端电性连接所述至少一电晶体的汲极和所述第一端，其另一端电性连接所述射频接地端。
其中，所述第一电容性元件和所述第一电感性元件的尺寸被设计为在所述基频的所述第一目标谐波的频率下，提供连接至所述射频接地端的一低阻抗路径。
其中，所述第二电感性元件的尺寸被设计为在所述基频下，使所述第一电容性元件、所述第一电感性元件以及所述第二电感性元件等效为相对于所述射频接地端的开路。
其中，所述第一电容性元件以一电容实施，所述第一电感性元件和第二电感性元件各自以电感和传输线中的至少一者作为一部分或整体来实施，所述电容、所述电感以及所述传输线的尺寸符合以下公式：
Figure BDA0003873723190000041
Figure BDA0003873723190000042
Z21tan(θ21)＝ω0L21；
Z22tan(θ22)＝ω0L22；
Z21′tan(θ21′)+ω0L21′＝ω0L21；
Z22′tan(θ22′)+ω0L22′＝ω0L21；
其中C21为所述电容的电容值，L21为用以实施所述第一电感性元件的电感的电感值，L22为用以实施所述第二电感性元件的电感的电感值，Z21为用以实施电感值为L21的所述第一电感性元件的传输线的特征阻抗，Z22为用以实施电感值为L22的所述第二电感性元件的传输线的特征阻抗，ωo为所述基频，n为谐波次数指标，θ21为用以实施电感值为L21的所述第一电感性元件的传输线的电角度，θ22为用以实施电感值为L22的所述第二电感性元件的传输线的电角度，Z21′和θ21′为用以搭配电感L21'来实施电感值为L21的所述第一电感性元件的传输线的特征阻抗和电角度，以及Z22′和θ22′为用以搭配电感L22'来实施电感值L22的所述第二电感性元件的传输线的特征阻抗和电角度。
其中，所述阻抗逆变器包括以下架构中的至少一者：n级低通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器以及准集总式低通四分之一波长步阶阻抗四分之一波长转换器。
其中，所述电容性元件和所述电感性元件包括：
一第一电感性元件；以及
一电感电容谐振回路，与所述第一电感性元件串联，并且电性连接于所述至少一电晶体的汲极与所述射频接地端之间，其中：
所述电感电容谐振回路包括相互并联的一第二电感性元件以及一第一电容性元件，
其中所述第一电感性元件和所述第二电感性元件用以在连接所述第二电路的所述电晶体的本质平面提供第二谐波高阻抗、第二谐波低阻抗以及第三谐波低阻抗中的至少一者，
其中所述第二电感性元件和所述第一电容性元件用以在基频下基于以下公式提供相对于所述射频接地端的高阻抗路径：
Figure BDA0003873723190000061
其中LCH为所述第二电感性元件的电感值，CCH为所述第一电容性元件的电容值，以及ωo为基频。
本发明提出一种制造多赫蒂功率放大器的方法，包括以下步骤：提供操作在一基频的至少一主放大器；提供与所述至少一主放大器并联且共享一共同负载或一负载的至少一峰值放大器；以一第一混成匹配电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中连接所述第一混成匹配电路包括：以一第一电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述第一混成匹配电路的一阻抗逆变网路的一部分。
其中，连接所述第一混成匹配电路还包括：
以一第二电路连接于所述至少一主放大器的输出端和一射频接地端之间；
以一第三电路连接于所述至少一峰值放大器的输出端和所述射频接地端之间；
决定包含于所述第一电路的元件类型和尺寸，借以在所述基频下利用所述主放大器和所述峰值放大器其中之一的一输出寄生元件构成一阻抗逆变网路；
决定包含于所述第二电路和所述第三电路的元件尺寸，借以使所述第二电路和所述第三电路在所述基频下提供相对于所述射频接地端的一高阻抗，令所述阻抗逆变网路的功能不受影响；以及
决定包含于所述第二电路和所述第三电路的元件尺寸，借以利用至少所述第一电路、所述第二电路以及所述第三电路提供的阻抗，使从所述主放大器和所述峰值放大器的本质平面观察到的阻抗为一高阻抗和一低阻抗其中之一，以消除所述基频的二次谐波和三次谐波其中之一。
其中，连接所述第一混成匹配电路更包括：
决定包含于所述第二电路和所述第三电路的元件尺寸，借以利用至少所述第一电路、所述第二电路以及所述第三电路提供的阻抗，使从所述主放大器和所述峰值放大器的本质平面观察到的阻抗为一高阻抗和一低阻抗其中之一，以消除所述基频的二次谐波和三次谐波其中之另一。
其中，所述第一混成匹配电路的所述阻抗逆变网路包括以下架构中的至少一者：n级低通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器以及准集总式低通四分之一波长步阶阻抗四分之一波长转换器。
其中，提供所述至少一峰值放大器包括提供至少两个峰值放大器，且所述方法还包括：
以至少一额外混成匹配电路连接于所述至少两个峰值放大器的输出端之间，使所述至少两个峰值放大器中的任意两个都与至少一混成匹配电路关联，其中所述第一混成匹配电路及所述一额外混成匹配电路被电性连接且共享所述共同负载，其中连接所述至少一额外混成匹配电路包括：
以一第一电路连接于所述至少一主放大器的输出端和所述至少两个峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述至少一额外混成匹配电路的一阻抗逆变网路的一部分。
本发明提出另一种制造多赫蒂功率放大器的方法，包括以下步骤：提供操作在一基频的至少一主放大器；提供与所述至少一主放大器并联且共享一共同负载或一负载的至少一峰值放大器；以一第一混成匹配电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中连接所述第一混成匹配电路包括：以一第一电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述第一混成匹配电路的一阻抗逆变网路的一部分；以一第二混成匹配电路或一额外阻抗逆变网路和一寄生消除分流网路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中所述第一混成匹配电路及所述第二混成匹配电路，或所述第一混成匹配电路、所述至少一额外混成匹配电路和一寄生消除分流网路被所述阻抗逆变网路连接在一起且共享所述共同负载，其中连接所述第二混成匹配电路包括：以一第一电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中所述第二混成匹配电路的所述第一电路作为所述多赫蒂功率放大器的所述第二混成匹配电路的一阻抗逆变网路的一部分。
其中，连接所述第一混成匹配电路和所述第二混成匹配电路的所述阻抗逆变网路包括以下架构中的至少一者：四分之一波长转换器、n阶高通四分之一波长转换器、n阶低通四分之一波长转换器、n级低通集总式四分之一波长变换器、n级高通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶高通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器、准集总式低通四分之一波长步阶阻抗四分之一波长转换器、准集总式n阶高通四分之一波长转换器、准集总式高通柴比雪夫转换器、准集总式高通柴比雪夫四分之一波长转换器、准集总式高通四分之一波长步阶阻抗转换器、准集总式高通四分之一波长步阶阻抗四分之一波长转换器，以及低通和高通集总式或分散式四分之一波长转换器的组合。
其中，所述第二混成匹配电路的所述阻抗逆变网路包括以下架构中的至少一者：n级低通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器以及准集总式低通四分之一波长步阶阻抗四分之一波长转换器。
其中，提供所述至少一峰值放大器包括提供至少两个峰值放大器，且所述方法还包括：
以至少一额外混成匹配电路连接于所述至少两个峰值放大器的输出端之间，使所述至少两个峰值放大器中的任意两个都与一混成匹配电路关联，其中所述第一混成匹配电路、所述第二混成匹配电路及所述至少一额外混成匹配电路被所述阻抗逆变网路连接在一起且共享所述共同负载，其中连接所述至少一额外混成匹配电路包括：
以一第一电路连接于所述至少两个峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述至少一额外混成匹配电路的一阻抗逆变网路的一部分。
本发明提出一种操作在一基频的射频功率放大器，所述射频功率放大器用以电性连接一负载，并且包括：至少一电晶体；谐波消除电路，其一端直接连接所述至少一电晶体的汲极，且其另一端电性连接射频接地端，其中谐波消除电路在所述基频的二次谐波频率和三次谐波频率其中之一作为所述至少一电晶体的谐波匹配网路的一部分；以及阻抗逆变器，具有第一端电性连接所述至少一电晶体的汲极，并且具有第二端电性连接所述负载，所述阻抗逆变器用以在不影响谐波消除电路的前提下，进行对静态阻抗的阻抗逆变，或对在基频的调变阻抗的阻抗逆变。
本发明通过使用称之为“混成匹配网路”的新型的连接网路来设计新的多赫蒂功率放大器，其可被整合在产业应用中的任何射频应用。虽然本发明的说明集中在于多赫蒂功率放大器的混成匹配网路的应用，但其也可以用于各类开关式或连续式放大器架构中，像是F类、F-1类、J类、E类、连续F类、连续F-1类、连续J类、连续E类等放大器架构。
附图说明
为了更清楚地说明本申请实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域中技术人员而言，在不付出进步性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A：根据本发明一些实施例的射频功率放大器的示意图；
图1B：根据图1A的一些实施例的射频功率放大器的等效电路图；
图2A：根据本发明一些实施例的具有多个电晶体的功率放大器的射频功率放大器的示意图；
图2B：根据图2A的一些实施例的射频功率放大器的等效电路图；
图3A至图3C：根据图1B的一些实施例的具有混成匹配网路的射频功率放大器的电路示意图；
图4A和图4B：根据图2B的一些实施例的具有全混成匹配网路的射频功率放大器的电路示意图；
图4C和图4D：根据图2B的一些实施例的具有单边混成匹配网路的射频功率放大器的电路示意图；
图5A：传统的多赫蒂功率放大器和本发明实施例的具有混成匹配网路的多赫蒂功率放大器的特性比较示意图；
图5B：本发明实施例的具有混成匹配网路的正向多赫蒂功率放大器和反向多赫蒂功率放大器的特性比较示意图；
图6：根据本发明实施例的制造多赫蒂功率放大器的方法的步骤流程图；
图7：根据本发明实施例的制造多赫蒂功率放大器的另一方法的步骤流程图；
图8A至图8E：根据本发明一些实施例的多赫蒂功率放大器的示意图；
图9A至图9E：根据图8A至图8E的一些实施例的多赫蒂功率放大器的电路示意图；
图10A和图10B：根据本发明一些实施例的N路多赫蒂功率放大器的示意图。
附图标记说明
100,200,200’,200”:射频功率放大器
110,210_1,210_2:放大器
120,220,220’,220”:混成匹配电路
121,221,121_1,121_2:第一电路
121a～121d,221a～221d:阻抗逆变器的配置
122,222,222_1,222_2:第二电路
122a～122j:谐波消除电路的配置
123,224,225:补偿电路
130,230_1,230_2:输入匹配电路
223:第三电路
226,227:寄生消除电路
240:功率分配器
250,250’,300,300’:阻抗逆变网路
C1,C2,C11,C12,C21,CCH:电容
Cb:直流阻却电容
CGD,CGS,CDS,CGD1,CGS1,CDS1,CGD2,CGS2,CDS2:寄生电容
CS1:电流源
GND:射频接地端
ITP:本质平面
L0,L11,L12,L21,L22,L22',LCH:电感
Lpar,Lpar1,Lpar2:寄生电感
PAE_n,PAE_o,PAE_DPA,PAE_IDPA:效率曲线
Pout_n,Pout_o,Pout_DPA,Pout_IDPA:输出功率曲线
RFin:射频输入信号
ROPT,Rom,ROp:输出阻抗
RFout:射频输出信号
S110～S130,S210～S240:制造多赫蒂功率放大器的步骤TC:传输电路
Td,Td1,Td2:汲极
TL0,TL21,TL21',TL22',TLCH:传输线
TR1,TR2,TR1-Main,TR2-Peak:电晶体
Xi,Xj,XCF:电抗元件
ZL,ZLOAD,ZLm,ZLp:负载。
具体实施方式
本发明提出一种新型的射频放大器及制造多赫蒂功率放大器(包括例如正向和反向多赫蒂功率放大器)的方法。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。下列本发明各实施例的叙述仅是为了说明而为例示，并不表示为本发明的全部实施例或将本发明限制于特定实施例。另外需先说明的是，本文为了明确说明本发明的各个发明特点而以多个实施例的方式分就各实施例说明如下。但并非是指各个实施例仅能单独实施。本领域中技术人员可依据需求自行将可行的实施范例搭配在一起设计，或是将不同实施例中可代换的组件/模块依设计需求自行代换。换言之，本发明所教示的实施方式不仅限于下列实施例所述的方案，更包含有在可行的情况下，各个实施例/组件/模块之间的代换与排列组合，于此合先叙明。
为了更清楚的呈现，本发明中的附图与例示通常不是按比例绘制的，且非旨在与实际的相对尺寸相对应。另外，相同的元件编号可用以代表相同、相应或近似的元件，并非仅限定于代表相同的元件。
本发明的用语仅是用来描述特定实施例，并非用以限定本发明。此外，本发明全文所记载的元件及构件使用“一”或“一个”的量词，仅是为了方便使用且提供本发明范围的通常意义；于本发明中应被解读为包括一个或至少一个，且单一的概念也包括复数的情况，除非其明显意指其他意思。此外，用语“及/或”包含所列事项的任意组合，并且也可以表示为“/”。
本发明的说明书及上述附图中的用语“第一”、“第二”和“第三”等是用于区别不同物件、区域、阶层或步骤，而非用于描述特定顺序(权利要求有明确要求者，不在此限)。因此，在说明书段落中描述的第一组件/元件/电路可以是权利要求中所描述的第二组件/元件/电路。此外，在一些特定的范例中，即使说明书中并未以“第一”、“第二”等用语描述，但仍可是对应至权利要求所述的“第一”、“第二”等相关用语描述。
用语“包括”以及它们任何变形，在本说明书中意图在于覆盖不排他的包含指出的特性、区域、整数、步骤、操作及元素存在，但不排除额外的特性、区域、整数、步骤、操作及元素存在。
本发明所提及的“连接”或“耦接”等用语并非限定物件之间不能有任何间隔物件。亦即，两物件之间相互连接或耦接可表示两物件相互直接连接/耦接，或是通过其他物件相互连接/耦接。相对地，若物件被描述为“直接连接”或“直接耦接”，则表示两物件之间不存在有任何间隔物件。“电性连接”、“电性耦接”及其他类似的描述连接关系的用语(例如“位于…之间”相对于“直接位于…之间”，“相邻”相对于〝直接相邻”，其他以此类推)应以上述类似方式解释。
物件之间被描述为“电性连接”是指电子信号可以至少在某些情形下可从一个物件传递到另一个物件。因此，被动导电元件(例如走线、焊垫、内连接线等)物理连接一被动绝缘元件(例如印刷电路板的胶片、连接两个装置的电绝缘黏合剂、电绝缘填充剂或注模层等)不算是两元件间的电性连接。
本文所用的用语“网路”和“电路”是可以互换的用语，其中用语“电路”更多是用以从物理和电子连接的角度描述元件间的连接和排列，用语“网路”更多是用以描述输入埠和输出埠之间的等效架构。
除非有特别指明，所有在本文中使用的用语(包含技术和科学用语)的涵义与本领域技术人员的通常理解相同。在此应注意的是，本文的用语，像是在辞典中广泛定义的用语，应被解释为通常意义，并且与前后文的解释一致。除非有特别指明，本文的用语不会被以过于理想化或正式的方式狭义解释。
本发明实施例可以利用功能方块、单元及/或模组等搭配附图进行描述。本领域技术人员可以了解所述功能方块、单元及/或模组可以是利用以半导体工艺技术或其他工艺技术制作的电子电路，例如逻辑电路、分立元件、类比电路、硬体电路、存储器元件、线路连接等，来物理性实现。每一功能方块、单元及/或模组可以是两个或多个实体上可区隔的分立模块组成。更进一步地说，在不同实施例中所述的功能方块、单元及/或模组也可以实体上结合在一起形成一个较为复杂的功能方块、单元及/或模组。
图1A为根据本发明一些实施例的射频功率放大器的示意图。请参照图1A，射频功率放大器100可以是一个设计工作在基频的开关式射频功率放大器，所述基频可例如是从0.3GHz到3000GHz。射频功率放大器100可配置为电性连接负载ZLOAD以提供放大的射频信号来驱动负载ZLOAD。在一些实施例中，基频可以是在4G或5G的MIMO应用中使用的频率，或是在其他应用中使用的任何其他频率(例如X频带、Ka频带、Ku频带等)，本发明不以此为限。
射频功率放大器100包括以电晶体为基础的放大器110以及混成(hybridintegrated)匹配电路120，其中放大器110包括电晶体TR1。电晶体TR1被偏压以放大从其闸极接收的射频输入信号RFin，并且经由汲极输出放大后的信号。在本实施例中，图1A绘示的放大器110是以单级放大器为例，因此电晶体TR1的闸极可以视为是放大器110的输入端，并且电晶体110的汲极可视为是放大器110的输出端，但本发明不以此为限。在一些实施例中，放大器110也可以是包含两个或多个电晶体的多级放大器，在本发明的后续实施例中会进一步说明此类架构。
混成匹配电路120电性连接在电晶体TR1的汲极和负载ZLOAD之间，并且用以将电晶体TR1的输出阻抗转换为在基频和谐波频率下与负载ZLOAD匹配的阻抗，所述谐波频率例如为二次谐波频率及/或三次谐波频率。
请进一步参照图1A和图1B，其中图1B为根据图1A的一些实施例的射频功率放大器的等效电路图。在本实施例中，电晶体TR1被绘示为包含有电流源CS1和位于电极间的多个寄生元件的等效模型，所述寄生元件例如是寄生电容CGD、CGS和CDS以及寄生电感Lpar。
混成匹配电路120包括第一电路121和第二电路122。第一电路121具有电性连接电晶体TR1汲极的第一端以及电性连接负载ZLOAD的第二端。第二电路122电性连接于电晶体TR1汲极与射频接地端GND之间。
第一电路121以及输出寄生元件CDS和Lpar作为射频功率放大器100的阻抗逆变器工作，其可在基频下提供阻抗逆变网路；与此同时，第二电路122会在基频下提供相对于射频接地端GND的高阻抗路径。
第二电路122用以提供相对于射频接地端GND的阻抗，使得在所述基频的第一目标谐波的频率下，从电晶体TR1的本质平面ITP观察到的输出阻抗R-O为高阻抗或低阻抗，借以消除第一目标谐波。在本实施例中，所述第一目标谐波的频率可以是二次谐波频率、三次谐波频率或其他谐波频率，本发明不以此为限。
具体而言，混成匹配电路120利用第一电路121搭配电晶体TR1的寄生元件CDS和Lpar，在基频下形成阻抗逆变网路；而由于第二电路122此时会提供相对于射频接地端GND的高阻抗，使得第二电路122此时可视为开路或与射频功率放大器100电性隔离。混成匹配电路120还会在第一目标谐波的频率下利用电晶体TR1的寄生元件CDS和Lpar、第一电路121以及第二电路122形成谐波匹配网路。
换言之，第一电路121以及电晶体TR1的寄生元件CDS和Lpar作为阻抗逆变网路和谐波匹配网路的一部分。第二电路122主要是被用作为谐波消除电路而在目标谐波频率下成为谐波匹配网路的一部分。也就是说，阻抗逆变网路和谐波匹配网路会共用寄生元件CDS和Lpar以及第一电路121作为其一部分，而混成匹配电路120中的个别电路，不论是第一电路121或第二电路122，皆无法单独构成阻抗逆变网路或谐波匹配网路。由于输出寄生电容CDS、输出寄生电感Lpar、第一电路121以及第二电路122在不同频率下合并成为阻抗逆变网路和谐波匹配网路的一部分，因此阻抗逆变网路和谐波匹配网路可视为是被混合集成/混成(hybrid integrated)在一起。
从另一角度来看，混成匹配电路可指使用电晶体的输出寄生电容和寄生电感来完成阻抗逆变并且同时可抑制一阶谐波负载或两阶谐波负载(例如二次谐波负载及三次谐波负载)的输出匹配网路。此配置创造出一种混成架构，使电晶体寄生元件、阻抗逆变网路以及谐波匹配网路可以全部整合在一起，进而实现了射频功率放大器100的微小化设计。
此外，因为第二电路122会在基频下被等效为开路，使得阻抗逆变网路不会受到影响。换言之，在基频下，输出阻抗RO实质上与第二电路122所提供的相对于射频接地端GND的阻抗无关。
在一些实施例中，第二电路122还可用以提供相对于射频接地端GND的一阻抗，使得输出阻抗RO在第二目标谐波的频率下为高阻抗或低阻抗，借以消除第二目标谐波。类似地，所述第二目标谐波的频率可为二次谐波频率、三次谐波频率或其他阶数的谐波频率，本发明不以此为限。
更具体地说，第二电路122可被设计为用以调变多个不同谐振频率下的谐振负载(或可说是消除谐波影响)，以实现高效率的开关式功率放大器架构，例如F类放大器、F-1类放大器、J类放大器、S类放大器等。举例来说，第二电路122可被设计为使输出阻抗RO在二次谐波频率下为高阻抗并且在三次谐波频率下为低阻抗，借以令电晶体TR1可工作在F类模式。在其他例子中，第二电路122也可被设计为使输出阻抗RO在二次谐波频率下为高阻抗，但同时不对三次谐波进行调变，借以令电晶体TR1可工作在F-1类模式。
在一些实施例中，混成匹配电路120提供的阻抗逆变网路可以是任何具有至少一并联电抗的低通阻抗逆变转换器。举例来说，通过选择适当的第一电路121架构，阻抗逆变网路可以是n级低通集总式四分之一波长变换器(low pass nth stage lumped quarterwave transformer)、四分之一波长短截传输线(low pass nth stage reduced lengthquarter wave transmission line)、准集总式n阶低通滤波器(quasi-lumped nth orderlow pass filter)、准集总式n阶低通四分之一波长转换器(quasi-lumped nth order lowpass quarter wave transformer)、准集总式低通柴比雪夫转换器(quasi-lumped lowpass Chebyshev transformer)、准集总式低通柴比雪夫四分之一波长转换器(quasi-lumped low pass Chebyshev quarter wave transformer)、准集总式低通四分之一波长步阶阻抗转换器(quasi-lumped low pass quarter wave stepped impedancetransformer)或准集总式低通四分之一波长步阶阻抗四分之一波长转换器(quasi-lumpedlow pass quarter wave stepped impedance quarter wave transformer)。
应注意的是，由于寄生电容CDS/寄生电感Lpar被用作为阻抗逆变网路的一部分，因此阻抗逆变网路不需要是实体地且完整地呈现在电路板上。换言之，即便一射频功率放大器的硬体配置中没有肉眼可见的阻抗逆变电路/网路，也并不代表所述射频功率放大器不落入本发明的权利要求范围中。只要是权利要求中的元件存在于射频功率放大器的等效电路中，所述射频功率放大器仍落入本发明的权利要求所涵盖的范围。
在一些实施例中，第二电路122可配置为与电晶体TR1的汲极相邻并且直接连接汲极，也即相较于混成匹配电路120中的其他元件，第二电路122中的至少一元件实体上配置在最靠近电晶体TR1汲极的位置并且直接和汲极连接。
在一些实施例中，射频功率放大器100还包括输入匹配电路130。输入匹配电路130电性连接放大器110的输入端，并用以传输从电源接收到的射频输入信号RFin至放大器110的输入端。从另一角度来看，输入匹配电路130电性连接电晶体TR1的闸极并且将射频输入信号RFin传输至电晶体TR1的闸极。
在一些实施例中，射频功率放大器100还包括直流阻却电容Cb，所述直流阻却电容Cb电性连接于混成匹配电路120和负载ZLOAD，并且用以防止直流信号输入负载ZLOAD。
在一些实施例中，混成匹配电路120还包括补偿电路123。所述补偿电路123电性连接于第一电路121和第二电路122之间，并且用以补偿谐波匹配网路。
在一些实施例中，补偿电路123可利用电感电容共振器(或称LC共振器)来实施。所述LC共振器用以在基频共振，并且校正偏移的谐波负载。补偿电路123可用于任何具有一阶或二阶谐波消除配置的射频功率放大器。
在一些实施例中，混成匹配电路120可用于三五族半导体(例如砷化镓(GaAs)、磷化铟(InP)或氮化镓(GaN))、硅半导体、绝缘层上硅(Silicon On Insulator，SOI)、互补式金属氧化物半导体(CMOS)、硅锗半导体(SiGe)及其他类型的半导体工艺技术，借以制作相应的射频集成电路(RFIC)、射频混合集成电路(RF Hybrid IC)或射频分立应用(RFdiscrete applications)。
在一些实施例中，电晶体TR1可以利用在本质平面具有相对大的基础阻抗的半导体材料来实现。举例来说，氮化镓材料。
在一些实施例中，包含于混成匹配电路120中的部分被动元件可以利用单片微波集成电路(MMIC)来制作，另一部分被动元件则可利用分立基板，例如PCB或层板等，来实现。
在一些实施例中，混成匹配电路120还可用于纯分立式射频开关功率放大器和多赫蒂功率放大器。
具有多个电晶体的射频功率放大器的实施范例如图2A和图2B所示，其中图2A为根据本发明一些实施例的具有多个电晶体的功率放大器的射频功率放大器的示意图，并且图2B为根据图2A的一些实施例的射频功率放大器的等效电路图。
请参照图2A，射频功率放大器200包括以电晶体为基础的两级放大器(放大器210_1和放大器210_2)以及混成匹配电路220。放大器210_1和放大器210_2类似于如图1A和图1B实施例所述的放大器110，其分别包括第一电晶体TR1和第二电晶体TR2。第二电晶体TR2和第一电晶体TR1通过混成匹配电路220并联，其中负载ZLOAD是由第一电晶体TR1和第二电晶体TR2所共享。从混成匹配电路220的角度来看，混成匹配电路220的一端电性连接第一电晶体TR1，且混成匹配电路220的另一端同时电性连接第二电晶体TR2和负载ZLOAD。从等效电路的角度来看，第一电晶体TR1和第二电晶体TR2可视为是共享一共同负载ZL，其中所述共同负载ZL可以具有与负载ZLOAD不同的阻抗。在此负载ZLOAD是指静态负载，一般可例如为50欧姆。在本文后续实施例的叙述中，负载ZLOAD和共同负载ZL皆会以“负载”表示。
在一些实施例中，射频功率放大器200可以是多赫蒂功率放大器(后续以“多赫蒂功率放大器200”表示)，其中放大器210_1可视为是多赫蒂功率放大器200的主放大器(后续以“主放大器210_1”表示)，放大器210_2可视为是多赫蒂功率放大器200的峰值放大器(后续以“峰值放大器210_2”表示)。从电晶体层级的角度来看，第一电晶体TR1可视为是主电晶体(后续以“主电晶体TR1”表示)，并且第二电晶体TR2可视为是峰值电晶体(后续以“峰值电晶体TR2”表示)。为了清楚说明元件之间的连接关系，后续实施例会都以电晶体的角度来描述。本领域技术人员可以根据以下实施例的描述理解电晶体和放大器之间的相对关系。
混成匹配电路220用以转换主电晶体TR1和峰值电晶体TR2的输出阻抗ROm和输出阻抗ROp，以在基频和谐振频率下分别匹配调变负载ZLm和负载ZLp的阻抗。在此，主电晶体TR1的输出阻抗是指从主电晶体TR1的本质平面ITPm观察到的阻抗，并且峰值电晶体TR2的输出阻抗ROp是指从峰值电晶体TR2的本质平面ITPp观察到的阻抗。此外，混成匹配电路220还用以对电晶体TR1的输出信号相移，例如是约90度的相移。应注意的是，在本领域技术人员可以理解所述90度的相移不代表其相位变化需要精确地为90度，实际上略微超前或落后皆有可能。
多赫蒂功率放大器200还可包括输入匹配电路230_1和输入匹配电路230_2、功率分配器240以及阻抗逆变网路250。输入匹配电路230_1和输入匹配电路230_2分别连接主电晶体TR1和峰值电晶体TR2的闸极。输入匹配电路230_1和输入匹配电路230_2的功能和运作类似前述图1A实施例所述的输入匹配电路，于此不再赘述。
应注意的是，输入匹配电路230_1和230_2也可用以在输入信号S1和S2之间提供约90度的相位偏移，借以补偿混成匹配电路220在电晶体TR1和电晶体TR2的输出信号之间所造成的相移，但本发明不仅限于此。
功率分配器240电性连接输入匹配电路230_1和输入匹配电路230_2的输入端，并且用以将射频输入信号RFin转换为两个具有相位差的信号S1和S2，以补偿混成匹配电路220造成的相移。举例来说，信号S2可例如具有落后于信号S1约90度的相位，信号S1具有与输入射频信号RFin相同的相位。在一些实施例中，功率分配器240可以是90度混合分配器、威尔金森功率分配器(Wilkinson power splitter)或简易的直接输入功率分配器等，但本发明不仅限于此。
在一些实施例中，功率分配器240可以采用平均输入功率分配或非平均输入功率分配来实施。所述非平均输入功率分配可通过在负载调变时将较多的能量传递给峰值电晶体TR2，并且在峰值电晶体TR2为开路或空载时传递较少能量给峰值电晶体TR2的方式来实现。所述非平均输入功率分配可以在主电晶体TR1和峰值电晶体TR2的尺寸被设计为对称式多赫蒂功率放大器时使用。另一方面，所述平均输入功率分配可用于在主电晶体TR1和峰值电晶体TR2的尺寸被设计为差异很大(一般而言峰值电晶体TR2的尺寸可以是主电晶体TR1的两倍)，且用于非对称式多赫蒂功率放大器时使用，但本发明不以此为限。
阻抗逆变网路250的一端电性连接峰值电晶体TR2和混成匹配电路220，且阻抗逆变网路250的另一端电性连接负载ZLOAD。阻抗逆变网路250用以将负载ZLOAD(一般而言为50欧姆)转换为负载ZL，所述负载ZL的阻抗为主电晶体TR1的基本阻抗的一半。在一些实施例中，阻抗逆变网路250可例如是单纯的电感电容网路或分散式四分之一波长传输线，或是集总式或短截线式且特征阻抗为
Figure BDA0003873723190000241
的四分之一波长传输线。
请再参照图2A和图2B，主电晶体TR1和峰值电晶体TR2具有类似于图1B的电晶体TR1的等效电路模型。主电晶体TR1包括电流源CS1、寄生电容CGD1、寄生电容CGS1及寄生电容CDS1以及寄生电感Lpar1。峰值电晶体TR2包括电流源CS2、寄生电容CGD2、寄生电容CGS2及寄生电容CDS2以及寄生电感Lpar2。此外，负载ZL可视为是主电晶体TR1和峰值电晶体TR2的共同负载。
在本实施例中，混成匹配电路220根据其所选用的架构，其可包括第一电路221、至少一第二电路222以及第三电路223。具体而言，混成匹配电路220还可分为全混成架构以及单边混成架构。全混成匹配电路220是指主电晶体TR1和峰值电晶体TR2两者的寄生元件皆用以作为阻抗逆变网路的一部分，相关的细节会在后续图4A和图4B实施例中具体描述。单边混成匹配电路220是指仅有主电晶体TR1和峰值电晶体TR2其中之一的寄生元件备用于作为阻抗逆变网路的一部分，而主电晶体TR1和峰值电晶体TR2其中未被用作为阻抗逆变网路的其中之另一的寄生元件会被其他电路抵销，相关的细节会在另一些实施例中具体描述。
若采用全混成架构，全混成匹配电路220包括第一电路221、第二电路222以及第三电路223。第一电路221的第一端电性连接主电晶体TR1的汲极，并且第一电路221的第二端电性连接峰值电晶体TR2的汲极和负载ZL。第一电路221的第一端和第二端更分别连接第二电路222和第三电路223。第二电路222电性连接于主电晶体TR1的汲极和射频接地端GND之间。第三电路223电性连接于峰值电晶体TR2的汲极和射频接地端GND之间。
第一电路221、主电晶体TR1的输出寄生元件CDS1和Lpar1以及峰值电晶体TR2的输出寄生元件CDS2和Lpar2作为多赫蒂功率放大器的阻抗逆变器工作，借以在基频提供阻抗逆变网路；而第二电路222和第三电路223在基频下分别提供相对于射频接地端GND的高阻抗路径。
第二电路222提供相对于射频接地端GND的一阻抗，以使主电晶体TR1的输出阻抗ROm在基频的第一目标谐波的频率下为高阻抗或低阻抗，从而消除第一目标谐波。
第三电路223类似于第二电路222，其提供相对于射频接地端GND的一阻抗，以使峰值电晶体TR2的输出阻抗ROp在基频的第一目标谐波的频率下为高阻抗或低阻抗，从而消除第一目标谐波。
此外，在一些实施例中，第二电路222和第三电路223还可分别提供相对于射频接地端GND的一阻抗，以使输出阻抗ROm和ROp在基频的第二目标谐波的频率下为高阻抗或低阻抗，从而消除第二目标谐波。
具体而言，全混成匹配电路220利用第一电路121搭配主电晶体TR1的寄生元件CDS1和Lpar1以及峰值电晶体TR2的寄生元件CDS2和Lpar2在基频下形成阻抗逆变网路，而第二电路222和第三电路223此时因为是呈现为相对于射频接地端GND的高阻抗，因此可被视为开路而与射频功率放大器200电性隔离。
全混成匹配电路220还可利用主电晶体TR1的寄生元件CDS1和Lpar1、峰值电晶体TR2的寄生元件CDS2和Lpar2、第二电路222以及第三电路223在第一目标谐波的频率下形成谐波匹配网路。换言之，主电晶体TR1的谐波匹配网路可以是通过至少是主电晶体TR1的寄生元件CDS1/Lpar1、第一电路221以及第二电路222和第三电路223其中之一所形成；而峰值电晶体TR2的谐波匹配网路可以是通过至少是峰值电晶体TR2的寄生元件CDS2和Lpar2、第一电路221以及第二电路222和第三电路223其中之一所形成。
相较于图1A和图1B所示的混成匹配电路120，本实施例的全混成匹配电路220更使用了来自额外电晶体(即，峰值电晶体TR2)的寄生元件作为基频下的阻抗逆变网路的一部分，以及作为一或多个谐波频率下的谐波匹配网路的一部分。
在一些实施例中，第二电路222和第三电路223包括相同的电路架构。
若采用单边混成架构，单边混成匹配电路220可包括第一电路221、第二电路222以及第三电路223，并且还包括寄生消除电路226和寄生消除电路227其中的一个。单边混成匹配电路220的类似部分可参考上述全混成匹配电路220实施例所述，于此不再重复赘述。
在采用单边混成架构的实施例中，第二电路222电性连接于主电晶体TR1和峰值电晶体TR2其中之一的汲极与射频接地端GND之间。第三电路223电性连接于主电晶体TR1和峰值电晶体TR2其中之另一的汲极与射频接地端GND之间。寄生消除电路226/227电性连接主电晶体TR1或峰值电晶体TR2的汲极。
举例来说，若主电晶体TR1的寄生元件被用作为阻抗逆变网路的一部分，则寄生消除电路227会被采用并电性连接于峰值电晶体TR2的汲极与射频接地端GND之间。因此，第一电路221的架构跟尺寸可被设计为搭配主电晶体TR1的寄生电容CDS1和寄生电感Lpar1来形成阻抗逆变网路。由于寄生电容CDS2和寄生电感Lpar2可等效为被寄生消除电路227所抵销，因此寄生电容CDS2和寄生电感Lpar2可从阻抗逆变网路中等效为被省略/消除掉。本范例的阻抗逆变网路可视为是图1A和图1B实施例的阻抗逆变网路。
在另一些实施范例中，若峰值电晶体TR2的寄生元件被用作为阻抗逆变网路的一部分，则寄生消除电路226会被采用并电性连接于峰值电晶体TR1的汲极与射频接地端GND之间。因此，第一电路221的架构跟尺寸可被设计为搭配峰值电晶体TR2的寄生电容CDS2和寄生电感Lpar2来形成阻抗逆变网路。由于寄生电容CDS1和寄生电感Lpar1可等效为被寄生消除电路226所抵销，因此寄生电容CDS1和寄生电感Lpar1可视为是从阻抗逆变网路中被省略/消除掉。
对于单边混成匹配电路220的实施例而言，除了主电晶体TR1/峰值电晶体TR2的寄生元件之外，第一电路221、第二电路222以及寄生消除电路226/227也会作为谐波匹配网路的一部分。
应注意的是，图2B实施例所示的第二电路222和第三电路223是以分别电性连接至主电晶体TR1和峰值电晶体TR2为例，但本发明不以此为限。在其他实施例中，第二电路222也可电性连接峰值电晶体TR2的汲极，并且第三电路223可以是连接主电晶体TR1的汲极。在另一些实施例中，第二电路222和第三电路223其中一者可被省略，使得谐波匹配网路仅是针对主电晶体TR1和峰值电晶体TR2其中之一来配置。
在一些实施例中，混成匹配电路220还包括补偿电路224/225。如图2B所示，补偿电路224电性连接于第一电路221的第一端与第二电路222之间，并且补偿电路225电性连接于第一电路221的第二端与第三电路223之间。补偿电路224/225的功能和运作可参照前述图1B实施例所述，于此不再重复赘述。
综上所述，混成匹配电路120/220通过利用电晶体的寄生效应来设计出阻抗逆变网路并同时提供了多阶谐波消除(例如二阶谐波消除和三阶谐波消除)的效果，进而在宽频带中实现负载调变。如此使得高效率的开关式或连续式放大器架构，像是F类、F-1类、J类等放大器架构可以被应用于主放大器或峰值放大器中。此外，由于负载ZL是被设置为电晶体TR1的基础阻抗的一半，这有助于本发明所述的全混成匹配网路不需要有额外的基础匹配网路(若采用基础匹配网路通常会造成频宽的限制)。本实施例所述的全混成匹配网路架构也有助于实现多赫蒂功率放大器的输出匹配端的整体设计微小化的效果。
因此，本发明所述的射频功率放大器100/200具有可以同时提供高频宽和高效率的特点，进而解决了传统多赫蒂功率放大器因为元件输出寄生电容及电感所造成的频宽受限的问题。此外，相较于使用复杂且庞大的谐波匹配网路设计而言，本发明所述的射频功率放大器100/200也同时实现了利用小型化的谐波匹配网路来达成高效率的效果。再者，通过使用电晶体的输出寄生电容和电感来设计阻抗逆变网路，基础匹配网路或偏移线(offsetline)等配置被省略，因此解决了频宽受限的问题。
更进一步地说，通过将作为谐波消除电路的第二电路/第三电路配置在最靠近主电晶体/峰值电晶体的汲极并且直接与所述汲极连接，输出特性可进一步的被改善。
另外，采用本发明实施例可以大幅地缩小整体放大器架构的尺寸。本发明不仅限于采用单级的主电晶体TR1和峰值电晶体TR2，也可合并级联(cascade)的多个主放大器和峰值放大器来实现高增益应用，相关实施例会在后续进一步描述。此外，混成匹配网路并不仅限于本发明实施例所绘示的设计，只要是任何可以满足本发明主要概念，也即使用电晶体的寄生效应来同时实现负载调变和至少一阶谐波消除的配置，任何可行的混成匹配网路架构皆可使用。
应注意的是，混成匹配电路120/220提供的谐波匹配网路不限于仅包括上述元件。实际的谐波匹配网路可以包括其他未提及的元件。举例来说，负载ZLm和负载ZLp也可视为是主放大器和峰值放大器的谐波匹配网路的一部分，但是因负载ZLm和ZLp微弱耦合，负载ZLm和ZLp对于谐波匹配网路的重要性较低。
由于本发明实施例的混成匹配网路具有结构配置紧凑和尺寸小的特点，因此可轻易地集成于射频多输入多输出应用(Multi-Input and Multi-Output，MIMO)等场合。在本发明的其他实施例中，谐波匹配网路的被动元件可以在器件内部匹配，使谐波匹配网路在基频下成为等效开路，进而实现使整体电路设计紧密且易于集成化的效果。
在本发明的多赫蒂功率放大器连接网路设计中，全混成匹配电路可包括三种不同的类型，而单边混成匹配电路可包括四种不同的类型。所述类型的选择取决于器件的输出寄生电容CDS是否高于或低于作为阻抗逆变网路的低通π型集总式或短截线式四分之一波长传输线的等效并联电容CO或COT。
由于第一电路121/221在基频主要支配了阻抗逆变网路的组成，因此为了使电路的主要功能可以被清楚地描述，在后续描述中是将第一电路121/221描述为阻抗逆变器121/221；由于第二电路122/222和第三电路223会在目标谐波的频率下主要作为谐波消除网路的组成，因此在后续描述中是将第二电路122/222和第三电路223描述为谐波消除电路。换言之，在此应注意的是，用语“第一电路”和“阻抗逆变器”在本文中是可互换的用语，而“第二电路/第三电路”和“谐波消除电路”在本文中是可互换的用语。然而，这并不表示第一电路/阻抗逆变器会单独提供作为阻抗逆变网路。如前所述，第一电路是作为阻抗逆变网路和谐波匹配网路的一部分。
图3A至图3C为根据图1B的一些实施例的具有混成匹配网路的射频功率放大器的电路示意图。
请参照图3A，其中图3A绘示阻抗逆变器121和谐波消除电路122的示意架构。阻抗逆变器121包括传输电路TC和两电抗元件Xi和Xj。传输电路TC电性连接于第一端T1与第二端T2之间。电抗元件Xi电性连接于第一端T1与射频接地端GND之间。电抗元件Xj电性连接于第二端T2与射频接地端GND之间。基于器件寄生电容CDS和使用的阻抗逆变网路的并联电容值之间的关系，电抗元件Xi和Xj可以是电容性元件或电感性元件。
谐波消除电路122包括一电容性元件和两电感性元件，其中所述电容性元件与所述两电感性元件其中之一并联，并且与所述两电感性元件其中之另一串联。
在一些实施例中，根据使用的阻抗逆变网路的选择类型，传输电路TC可包括电感和传输线中的至少一者。
在一些实施例中，所述电容性元件和两电感性元件中的至少一者可被设置为直接连接电晶体TR1的汲极。
在一些实施例中，所述电容性元件和两电感性元件中其中之一在线路布局中被配置为最靠近电晶体TR1的汲极。
接着请参照图3B，其中图3B绘示图3A实施例中的阻抗逆变器121的多个不同实施范例。
根据电晶体TR1的工艺、材料以及尺寸等影响电晶体TR1的输出寄生电容的因素，阻抗逆变器121可以选择以阻抗逆变器121a至121d等不同架构来实施，其中每个架构都会包含对应的阻抗逆变网路IIN，所述各阻抗逆变网路IIN皆是搭配电晶体TR1的输出寄生电容CDS所形成。
在本实施例中，阻抗逆变器121a至121d是以单级低通π型四分之一波长转换器/滤波器为例，其中传输电路TC是通过电感L0或传输线TL0来实施，并且电性连接至第二端T2的电抗元件Xj是以电容C12来实施。根据输出寄生电容CDS是否大于单级低通π型四分之一波长转换器/滤波器的电容C12的电容值，电性连接至第一端T1的电抗元件Xi可是以电容C11(见阻抗逆变器121a和121c)或电感L11(见阻抗逆变器121b和121d)来实施。更具体地说，单级低通集总式π型四分之一波长转换器/滤波器可由两并联电容CO和一串联电感LO所组成，而单级低通短截线式π型四分之一波长转换器/滤波器可由两变联电容COT和一串联传输线TL0所组成。
为了使阻抗逆变网路IIN等于具有90度相位延迟的单级低通集总式或短截线式π型四分之一波长传输线，电感L0或传输线TL0可以基于以下公式来设计尺寸：
Figure BDA0003873723190000321
Figure BDA0003873723190000322
θO＝cos-1(ω0*COT*ROPT)；
其中公式中的ROP表示基础阻抗，ωo表示基频频率，COT表示单级低通短截线式π型四分之一波长传输线的并联电容的电容值，Z0表示传输线TL0的特征阻抗，以及θ0表示传输线TL0的电角度。
电容C12的尺寸可被设计具有电容值CO，所述电容值CO是基于电晶体TR1的基础阻抗所计算出并符合以下公式：
Figure BDA0003873723190000331
类似地，电容C12的尺寸也可被设计具有电容值COT，所述电容值COT是基于电晶体TR1的基础阻抗所计算出，且与上述CO的计算公式不同。
当输出寄生电容CDS的电容值小于电容C12的电容值时，电抗元件Xi可以被选择以电容C11来实现，使得C11和CDS两者的等效电容Ceq可以等于电容C12的电容值。因此，为了满足上述要求，电容C11的尺寸可以被设计为符合以下公式：
C11＝C12-CDS；
其中公式中的C11表示第一电容C11的电容值。
当输出寄生电容CDS的电容值大于电容C12的电容值时，电抗元件Xi可以被选择以电感L11来实现，使得L11和CDS两者的等效电容Ceq可以等于电容C12的电容值。
Figure BDA0003873723190000332
其中L11表示第一电感L11的电感值。
简言之，一双埠阻抗逆变网路被用于混成匹配电路220的设计中，其包括位于接近电晶体的一侧的至少一并联电容(例如C11)或并联电感(例如L11)，并且所述并联电容或并联电感会与传输电路TC串接。所述并联电容/电感是用以吸收电晶体的寄生电容和电感。图示中绘示了四种典型配置。在配置121a中，两连接端T1和T2分别连接并联电容C11和C12。在配置121b中，只有连接端T2连接至并联电容C12，而连接端T1则连接至并联电感(例如L11)。配置121c类似于121a，并且配置121d类似于121b，其差异在于在配置121a/121b中所示的电感L0会在配置121c/121d中以传输线TL0取代，并且配置121a/121b所示的电容值CO会在配置121c/121d中以电容值COT取代。
在一些实施例中，阻抗逆变网路IIN可通过四分之一波长传输线来实施，所述四分之一波长传输线的等效电路架构等同于图3B所示的单级低通π型滤波器。所述的四分之一波长传输线的尺寸可以根据以下公式设计：
Figure BDA0003873723190000341
其中公式中的ZT表示四分之一波长传输线的特征阻抗，以及ZLOAD表示负载的阻抗。
应注意的是，虽然图3A和图3B实施例是绘示单级低通π型四分之一波长滤波器作为范例，但本发明不仅限于此。举例来说，阻抗逆变网路可以是n级低通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器及准集总式低通四分之一波长步阶阻抗四分之一波长转换器等，只要阻抗逆变网路是使用具有并联电容架构的低通网路以吸收器件寄生效应，并且传输电路TC是如图3B所示位于中间，则皆可属于是本发明涵盖的架构范围。
请再参照图3C，其中图3C绘示谐波消除电路122的多个不同实施例。
谐波消除电路122可以选择性地以谐波消除电路122a至122j来实施，其中谐波消除电路122a至122f可用以在二次谐波频率下提供低阻抗并且在三次谐波频率下提供高阻抗，并且谐波消除电路122g至122j可用以在二次谐波频率提供高阻抗、在二次谐波频率提供低阻抗或是在三次谐波频率提供低阻抗。
对于谐波消除电路122a至122f而言，谐波消除电路包括第一电容性元件(例如电容C21)、第一电感性元件(例如电感L21或传输线TL21)以及第二电感性元件(例如电感L22或传输线TL22)。第一电感性元件与第一电容性元件串联，并且位于电晶体TR1的汲极Td与射频接地端GND之间。第二电感性元件的一端电性连接电晶体TR1的汲极Td和第一端T1，并且第二电感性元件的另一端电性连接射频接地端GND。
第一电容性元件和第一电感性元件的尺寸被设计为在基频的第一目标谐波的频率下提供一连接至射频接地端GND的低阻抗路径。第二电感性元件的尺寸被设计为使第一电容性元件、第一电感性元件以及第二电感性元件可在基频下被等效为相对射频接地端GND的开路。
具体而言，在谐波消除电路122a中，电容性元件可利用电容C21来实现，第一电感性元件可利用电感L21来实现，并且第二电感性元件可利用电感L22来实现。谐波消除网路包括并联电感电容网路，所述并联电感电容网路是由串联的电感L21和电容C21所组成。
电容C21以及电感L21和L22的尺寸可按照以下公式设计：
Figure BDA0003873723190000351
Figure BDA0003873723190000361
其中公式中的C21表示电容C21的电容值，L21表示电感L21的电感值，L22表示电感L22的电感值，以及n表示谐波次数。
通过采用上述设定，电容C21和电感L21的串联电路提供至第一端T1的阻抗可在基频下被电感L22所抵销，使得谐波消除电路122a可视为是相对于射频接地端GND的开路。借此，在基频下谐波消除电路122a不会影响到阻抗逆变网路的功能。
电容C21和电感L21的串联电路还会在二次谐波频率下建立了一个低阻抗路径，使得从电晶体TR1的本质平面观察到的等效电路可视为是短路，亦即电晶体TR1的输出阻抗RO为低阻抗。上述公式可在二次谐波频率下简化为：
Figure BDA0003873723190000362
L22＝3L21。
电感L21的电感值可利用F类放大器的设计边界条件方程式计算出，使得电容C21以及电感L21和L22可提供一个相对于射频接地端GND的阻抗，以令在三次谐波频率下从电晶体TR1的本质平面观察到的等效电路可被视为是开路，也即电晶体TR1的输出阻抗RO在三次谐波频率下为高阻抗。因此，F类放大器的工作模式，即二次谐波短路和三次谐波开路操作，可被实现。
谐波消除电路122b至122d与谐波消除电路122a类似，其主要差异在于谐波消除电路122a中的电感L21/L22会在其他实施例中以传输线TL21/TL22取代，所述传输线TL21/TL22可视为与电感L21/L22等效。换言之，并联电感L21可利用特征阻抗Z21和电角度θ21的并联传输线TL21来取代，以及并联电感L22可利用特征阻抗Z22和电角度θ22的并联传输线TL22来取代。其他相关的部分可参照上述谐波消除电路122a实施例的相关描述，在此不再重复赘述。
具体而言，在谐波消除电路122b中，第一电感性元件可利用传输线TL21来实施，其中传输线TL21的尺寸可基于以下公式设计：
Z21tan(θ21)＝ω0L21；
其中公式中的Z21代表传输线TL21的特征阻抗，并且θ21代表传输线TL21的电角度。
在谐波消除电路122c中，第二电感性元件可利用传输线TL22来实施，其中传输线TL22的尺寸可基于以下公式设计：
Z22tan(θ22)＝ω0L22；
其中公式中的Z22代表传输线TL22的特征阻抗，并且θ22代表传输线TL22的电角度。
在谐波消除电路122d中，第一电感性元件和第二电感性元件可分别利用传输线TL21和TL22来实施。有关于传输线TL21和TL22的设计基准可参照上述说明，于此不再重复赘述。
谐波消除电路122e类似于谐波消除电路122a，其差异在于在谐波消除电路122e中的第一电感性元件是以电感L21'和传输线TL21'的组合来实施，其中电感L21'和传输线TL21'的等效阻抗等于被取代的电感L21的阻抗。因此，电感L21'和传输线TL21'的尺寸可以依照以下公式设计：
Z21′tan(θ21′)+ω0L21′＝ω0L21；
其中公式中的Z21'代表传输线TL21'的特征阻抗，θ21′代表传输线TL21'的电角度，并且L21'代表电感L21'的电感值。
谐波消除电路122f类似于谐波消除电路122e，其差异在于在谐波消除电路122f中的第二电感性元件是以电感L22'和传输线TL22'的组合来实施，其中电感L22'和传输线TL22'的等效阻抗等于被取代的电感L22的阻抗。因此，电感L22'和传输线TL22'的尺寸可以依照以下公式设计：
Z22′tan(θ22′)+ω0L22′＝ω0L22；
其中公式中的Z22'代表传输线TL22'的特征阻抗，θ22′代表传输线TL22'的电角度，并且L22'代表电感L22'的电感值。
对于谐波消除电路122g至122j而言，谐波消除电路包括第一电感性元件(例如电感L21或传输线TL21)以及电感电容谐振回路(例如电容CCH搭配电感LCH/传输线TLCH)。电感电容谐振回路(以下称为LC谐振回路)与第一电感性元件串联，并且位于电晶体TR1的汲极Td与射频接地端GND之间。所述LC谐振回路包括相互并联的第二电感性元件(例如电感LCH/传输线TLCH)和第一电容性元件(例如电容CCH)。
第一电感性元件和第二电感性元件用以在电晶体TR1的本质平面提供第二谐波高阻抗、第二谐波低阻抗或是第三谐波低阻抗。
换言之，第一电感性元件的电感值会被配置为在与谐波消除网路相连的晶体管的本质平面上呈现消除二次谐波所需的高阻抗。
具体而言，在谐波消除电路122g中，第一电感性元件可以利用电感L21来实施，第二电感性元件可利用电感LCH来实施，并且第一电容性元件可利用电容CCH来实施。
在本实施例中，电感LCH和电容CCH组成LC谐振回路并且在基频共振，使得整个谐波消除网路在基频下呈现相对于射频接地端GND的高阻抗，进而不影响阻抗逆变网路的功能。为使谐波消除网路可呈现高阻抗，电感LCH和电容CCH的尺寸可依照以下公式设计：
Figure BDA0003873723190000391
其中公式中的LCH代表电感LCH的电感值，并且CCH代表电容CCH的电容值。
阻抗消除电路122h至122j类似于前述的阻抗消除电路122g，其差异在于在阻抗消除电路122g中所示的电感L21/LCH会在其他实施例中以传输线TL21/TLCH取代，其中传输线TL21/TLCH可等效为电感L21/L22。
在一些实施例中，包含于阻抗逆变器121和谐波消除电路122的电容元件可利用静态电容或可变电容来实施，但本发明不仅限于此。
图4A和图4B为根据图2B的一些实施例的具有全混成匹配网路的射频功率放大器的电路示意图。
请参照图4A，其中图4A绘示全混成匹配电路220中的阻抗逆变器221以及谐波消除电路222和谐波消除电路223。阻抗逆变器221包括一传输电路TC和两电抗元件Xi和Xj。传输电路TC的一端经由第一端T1电性连接主电晶体TR1的汲极Td1，并且传输电路TC的另一端经由第二端T2电性连接峰值电晶体TR2的汲极Td2。换言之，传输电路TC电性连接于第一端T1与第二端T2，并且也位于主电晶体TR1与峰值电晶体TR2之间。电抗元件Xi电性连接于第一端T1与射频接地端GND之间。电抗元件Xj电性连接于第二端T2与射频接地端之间GND。
谐波消除电路222和谐波消除电路223分别包括一电容性元件和两电感性元件，其中所述电容性元件与所述两电感性元件其中之一并联，并且与所述两电感性元件其中之另一串联。
在一些实施例中，在谐波消除电路222中的电容性元件和两电感性元件的其中之一可用以配置为与电晶体TR1的汲极直接连接。类似地，在谐波消除电路223中的电容性元件和两电感性元件的其中之一可用以配置为与电晶体TR2的汲极直接连接。
在一些实施例中，在谐波消除电路222中的电容性元件和两电感性元件的其中之一可在线路布局中被配置为最靠近电晶体TR1的汲极Td1。类似地，在谐波消除电路223中的电容性元件和两电感性元件的其中之一可在线路布局中被配置为最靠近电晶体TR2的汲极Td2。
请再参照图4B，其中图4B为图4A实施例所示的阻抗逆变器221的多个不同实施范例。
根据电晶体TR1和TR2的工艺、材料以及尺寸等影响电晶体TR1和TR2的输出寄生电容的因素，阻抗逆变器121可以选择以阻抗逆变器221a至221d等不同架构来实施，其中每个架构都会包含对应的阻抗逆变网路IIN，所述各阻抗逆变网路IIN皆是搭配电晶体TR1和TR2的输出寄生电容CDS1和寄生电容CDS2所形成。
在本实施例中，阻抗逆变器221a至221d是以单级低通π型四分之一波长转换器/滤波器为例，其中在此范例下，传输电路TC可以是通过图3B实施例所述的类型来实现。
根据输出寄生电容CDS1是否大于电容C1的电容值(可能为CO或COT)，电性连接第一端T1的电抗元件Xi可利用电容C11(见阻抗逆变器221a和221c)或电感L11(见阻抗逆变器221b和221d)来实施。类似地，根据输出寄生电容CDS2是否大于电容C2的电容值(可能为CO或COT)，电性连接第二端T2的电抗元件Xj可利用电容C12(见阻抗逆变器221b和221a)或电感L12(见阻抗逆变器221d和221c)来实施。
有关于本实施例的设计基准与前述图3B实施例类似，其中电容C11和C12的尺寸可按照以下公式设计：
C11＝C1-CDS1；
C12＝C2-CDS2；
其中公式中每一元素的定义可参照前述实施例的定义，且在此C1可以等于C2。
此外，电感L11和L12的尺寸可按照以下公式设计：
Figure BDA0003873723190000411
Figure BDA0003873723190000412
简言之，阻抗逆变器221在靠近连接电晶体TR1/TR2的一端还包括并联电容(例如C11/C12)和并联电感(例如L11/L12)中的至少一者，且其还与传输电路TC串联。所述并联电容/电感是用以吸收电晶体的寄生电容和电感。图示中绘示了四种典型配置。在配置121a中，两连接端T1和T2分别连接并联电容C11和C12。在配置221b中，只有连接端T2连接至并联电容C12，而连接端T1则连接至并联电感L11。在配置221c中，只有连接端T1连接至并联电容C11，而连接端T2则连接至并联电感L12。在配置221d中，两连接端T1和T2分别连接并联电感L11和L12。应注意的是，在此电感(例如L11/L12)仅是用于描述阻抗逆变器221的实施例架构，但本发明不仅限于此。所述电感可以利用前述图3B实施例所述的传输线来取代。
在一些实施例中，阻抗逆变网路IIN可以利用四分之一波长传输线来实施。在基频下，负载ZL的阻抗可选择设置为电晶体TR1本质平面观察到的基础阻抗的一半，而四分之一波长传输线的尺寸可被设置为具有等于所述基础阻抗的特征阻抗。
有关于谐波消除电路222和223的设计基准可参照上述说明图3C实施例的说明，于此不再重复赘述。
对于本发明实施例的多赫蒂功率放大器(例如射频功率放大器200)而言，主电晶体TR1和峰值电晶体TR2两者皆不需要使用基础匹配网路，使得微小化的电路设计可以被实现，同时也可以解决因为用于主电晶体TR1和峰值电晶体TR2的复杂基础匹配网路所造成的频宽限制问题。
全混成匹配网路使用了主电晶体和峰值电晶体两者的输出寄生电容和输出寄生电感来设计阻抗逆变负载调变网路，并且同时提供了谐波负载消除，例如是二次谐波消除和三次谐波消除，其中所述寄生电容可包括汲极至源极的电容CDS、位于汲极和源极之间的米勒电容(Miller capacitance)。因此，开关式或连续式放大器架构，像是F类、F-1类、J类等放大器架构可以被应用于开关式功率放大器的主放大器或峰值放大器中。
上述所有实施例皆提供了一种特别的全混成匹配电路220，其不仅提供了负载调变的功能，同时还可在宽频带上令使用所述全混成匹配电路220的开关式功率放大器提供非常高的效率。由于不需要使用额外的基础匹配网路或偏移线，全混成匹配网路可以实现紧凑的电路布局并有利于电路微小化，此特性对于射频集成电路(Radio FrequencyIntegrated Circuits，RFIC)至关重要。
图4C和图4D是根据图2B的一些实施例的具有单边混成匹配网路的射频功率放大器的电路示意图。
所述单边混成匹配网路使用主电晶体或峰值电晶体中的一者，但非二者皆使用，输出寄生电容(汲极-源极电容CDS，元件的汲极和源极之间的米勒电容)和输出寄生电感(串联汲极电感Lpar)作为阻抗逆变负载调变网路，并为作为开关式功率放大器的主及/或峰值元件提供例如第二和第三谐波的谐波负载消除(如F类、F-1类、J类或连续F类、连续F-1类、连续J类)。
请参照图4C，所述多赫蒂功率放大器200’包括所述主电晶体TR1、所述峰值电晶体TR2，及所述单边混成匹配电路220’，其中所述单边混成匹配电路220’包括所述阻抗逆变器221、所述谐波消除电路222，及所述寄生消除电路227。
本实施例类似于图4A所示的实施例，因此类似的部分不再赘述。其与图4A的差异在于只有所述主电晶体寄生元件CDS1及Lpar1被用于设计所述阻抗逆变网路，且所述寄生消除电路被引入以消除峰值侧的输出寄生效应。
具体而言，所述阻抗逆变网路只使用主电晶体输出寄生元件CDS1及Lpar1及电抗元件Xi、Xj和串联传输电路TC。根据所述主元件寄生电容CDS1及用于低通阻抗逆变网路的等效电容值的关系，电抗元件Xi可以是电容性元件或电感性元件。
寄生消除电路227连接于所述峰值电晶体TR2的汲极和射频接地端GND之间，并用以消除寄生元件CDS2及Lpar2在所述峰值电晶体TR2的汲极电极的效应，且其中所述寄生消除电路227为一电感式元件。
例如，寄生消除电路227包括一电抗元件XCF连接至所述峰值电晶体TR2的汲极电极以消除峰值电晶体寄生元件CDS2及Lpar2在基频的效应。
因为所述峰值电晶体TR2的输出寄生已经被XCF消除，只使用一主电晶体输出寄生的阻抗逆变网路可以被视为与图3B中的阻抗逆变网路相同，且电容C12具有与峰值电晶体输出寄生无关的电容值。
在本实施例中，如果峰值电晶体被图3C的谐波消除网路消除，则寄生消除电路227可作为峰值电晶体TR2的谐波匹配网路的一部分。
请参照图4D，多赫蒂功率放大器200”包括所述主电晶体TR1、所述峰值电晶体TR2，及所述单边混成匹配电路220”，其中所述单边混成匹配电路220”包括所述阻抗逆变器221、所述谐波消除电路223，及所述寄生消除电路226。
本实施例类似于图4C所示的实施例，因此类似的部分不再赘述。其与图4C的差异在于所述峰值电晶体寄生元件CDS2及Lpar2被用于设计所述阻抗逆变网路，且所述寄生消除电路被改为消除主侧的输出寄生效应。
具体而言，所述阻抗逆变网路只使用峰值电晶体输出寄生元件CDS2及Lpar2及电抗元件Xi、Xj和串联传输电路TC。根据所述峰值元件寄生电容CDS2及用于低通阻抗逆变网路的等效电容值的关系，电抗元件Xj可以是电容性元件或电感性元件。
寄生消除电路226连接于所述主电晶体TR1的汲极和射频接地端GND之间，并用以消除寄生元件CDS1及Lpar1在所述主电晶体TR1的汲极电极的效应，且其中所述寄生消除电路226为一电感式元件。
因为所述主电晶体TR1的输出寄生已经被XCF消除，只使用一峰值电晶体输出寄生的阻抗逆变网路可以被视为与图3B中的阻抗逆变网路相同，只是互换端子T1和T2的定义。
在本实施例中，如果主电晶体被图3C的谐波消除网路消除，则寄生消除电路226可作为主电晶体TR1的谐波匹配网路的一部分。
图5A为传统的多赫蒂功率放大器和本发明实施例的具有混成匹配网路的多赫蒂功率放大器的特性比较示意图，图5B为本发明实施例之具有混成匹配网路的正向和反向多赫蒂功率放大器的特性比较示意图。
请参照图5A，其中图5A绘示采用如本发明图2A实施例的混成匹配网路的多赫蒂功率放大器和传统的多赫蒂功率放大器，在此采用混成匹配网路的多赫蒂功率放大器和传统的多赫蒂功率放大器都是以二次和三次谐波负载消除的F类谐波消除架构为例。本实施例对于6dB功率回退(6dB back off)的大信号进行了模拟，其结果清楚地表明，与传统的功率放大器相比，本发明实施例的多赫蒂功率放大器在于频宽上有明显的提高。此外，本发明实施例的多赫蒂功率放大器与传统的多赫蒂功率放大器的峰值功率则大致维持一致。上述模拟结果所示的特性改善也可以在本发明其他实施例的模拟结果观察到。
尽管本发明实施例的多赫蒂功率放大器和传统的多赫蒂功率放大器在5.8GHz的工作频率下所显示的输出功率(约33.4dBm)显示了两者都具有较高的6dB功率回退电源转换效率(约66～68％)，但相较于传统电路仅能提供7～8％的分数频宽(fractionalbandwidth，FBW)而言，本发明实施例的电路可提供18～20％的分数频宽。在此模拟测试结果是使用氮化镓制程的元件作为范例来模拟测试本发明实施例的特性改善，但在三五族半导体(例如砷化镓(GaAs)、磷化铟(InP)或氮化镓(GaN))、硅半导体、互补式金属氧化物半导体(CMOS)、绝缘层上硅(Silicon On Insulator，SOI)、硅锗半导体(SiGe)及其他类型的用于单片微波集成电路、混合IC或其他类型的分散式射频电路应用的半导体工艺技术中也可以获得类似的特性改善。本发明实施例的多赫蒂功率放大器的6dB功率回退的效率曲线PAE_n和传统的多赫蒂功率放大器的6dB功率回退的效率曲线PAE_o在扫频结果下呈现了显著的差异。另外本发明实施例的多赫蒂功率放大器的6dB功率回退的输出功率Pout_n和传统的多赫蒂功率放大器的6dB功率回退的输出功率曲线Pout_o同样也呈现了显著的差异。
此外，与输入功率回退相对应，本发明实施例也为负载调变提供完美的6dB输出功率回退，电源转换效率(Power Added Efficiency，PAE)的最大值可达到68.343％。输出功率在峰值时为38.933dBm，且从峰值回退6dB的功率为32.881dBm。功率增益在峰值时为7.31dB，且从峰值回退6dB的功率增益为9.294dB。
主电晶体的本质汲极电压达到峰值时为55.618V(几乎为F类设计的汲极偏压的两倍)，并且几乎呈方波形状；而主电晶体的本质汲极电流达到峰值时为0.24A，并且在多赫蒂功率放大器的6dB回退操作下几乎呈现弦波状。主电晶体动态负载线与直流负载线的对比显示了传统的F类负载线是以28V偏压在AB类模式下。当峰值电晶体的汲极电流峰值达到0.038A时，峰值电晶体即将导通，并且动态负载线会在被偏压为28V的C类模式下即将转换为上升状态。
主电晶体的本质汲极电压的峰值为57.87V(几乎为F类设计的汲极偏压的两倍)，并且几乎呈方波形状；而主电晶体的本质汲极电流的峰值为0.55A，并且呈半弦波状，其中在多赫蒂功率放大器在峰值功率运行时，多赫蒂功率放大器会因为增益压缩而出现一些谐波。与直流负载线对应的主电晶体动态负载线显示了多赫蒂功率放大器在峰值操作时是以28V偏压在AB类模式下。峰值电晶体的本质汲极电压具有大63.032V的峰值(几乎为F类设计的汲极偏压的两倍)，并且几乎呈方波形状；而峰值电晶体的本质汲极电流达到0.5A，并且呈半弦波状，其中在多赫蒂功率放大器在峰值功率运行时，多赫蒂功率放大器会因为增益压缩而出现一些谐波。峰值电晶体动态负载线与直流负载线的对比显示了传统的F类负载线是以28V偏压在C类模式下。
请参照图5B，其中图5B绘示采用如本发明图2A实施例的单边混成匹配网路的正向多赫蒂功率放大器200和如本发明图9A实施例的单边混成匹配网路的反向多赫蒂功率放大器的特性比较示意图，二者皆采用利用二次和三次谐波负载进行谐波负载消除(在此为F类谐波消除)。其大信号模拟结果的6dB功率回退(6dB back off)清楚地表明，本发明实施例的正向和反向多赫蒂功率放大器在于频宽上皆有20％左右的提高。然而，在操作频率下，反向多赫蒂功率放大器的6dB功率回退的效率曲线PAE_IDPA约为68.5％，而正向多赫蒂功率放大器的6dB功率回退的效率曲线PAE_DPA约为66.5％。所述效率的微幅增加是因为在反向多赫蒂功率放大器的回退操作中，从主放大器往峰值放大器的漏电流低。反向多赫蒂功率放大器的Pout_IDPA和正向多赫蒂功率放大器Pout_DPA显示类似的3dB分数频宽。值得注意的是，这些结果可能会因为适当的元件设计而改变，且在使用本发明的混成匹配电路的反向多赫蒂功率放大器和正向多赫蒂功率放大器之间的比较上，不作为通用的结论。
图6为根据本发明实施例的制造多赫蒂功率放大器的方法的步骤流程图。
请参照图6，制造多赫蒂功率放大器的方法可用以制造本发明上述实施例所述的多赫蒂功率放大器。所述方法包括以下步骤：提供操作在一基频的至少一主放大器(步骤S110)；提供与所述至少一主放大器并联且共享一共同负载或一负载的至少一峰值放大器(步骤S120)；以一第一混成匹配电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间(步骤S130)。
在连接所述第一混成匹配电路(步骤S130)中，一第一电路可以被连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间。所述第一电路作为所述多赫蒂功率放大器的所述第一混成匹配电路的一阻抗逆变网路的一部分。
详言之，在连接所述第一混成匹配电路(步骤S130)中，可以进行以下步骤：以一第二电路连接于所述至少一主放大器的输出端和一射频接地端之间；以一第三电路连接于所述至少一峰值放大器的输出端和所述射频接地端之间；决定包含于所述第一电路的元件类型和尺寸，借以在所述基频下利用所述主放大器和所述峰值放大器其中之一的一输出寄生元件构成一阻抗逆变网路；以及决定包含于所述第二电路和所述第三电路的元件尺寸，借以利用至少所述第一电路、所述第二电路以及所述第三电路提供的阻抗，使从所述主放大器和所述峰值放大器的本质平面观察到的阻抗为一高阻抗和一低阻抗其中之一，以消除所述基频的二次谐波和三次谐波的至少其中之一。
此外，在提供至少一峰值放大器(步骤S120)中，可以提供至少二峰值放大器。本方法还可以包括：以至少一额外混成匹配电路连接于所述至少两个峰值放大器的输出端之间，使所述至少两个峰值放大器中的任意两个个都与至少一混成匹配电路关联，其中所述第一混成匹配电路及所述第一额外混成匹配电路被电性连接且共享所述共同负载。所述连接至少一额外混成匹配电路的步骤中，包括以一第一电路连接于所述至少一主放大器的输出端和所述至少两个峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述至少一额外混成匹配电路的一阻抗逆变网路的一部分。因此，本方法也可以被用来制造如图10A所示的一N路多赫蒂功率放大器。
请参照图7，制造多赫蒂功率放大器的方法可用以制造本发明上述实施例所述的多赫蒂功率放大器，特别是本发明上述实施例所述的反向多赫蒂功率放大器。所述方法包括以下步骤：提供操作在一基频的至少一主放大器(步骤S210)；提供与所述至少一主放大器并联且共享一共同负载或一负载的至少一峰值放大器(步骤S220)；以一第一混成匹配电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间(步骤S230)；以一第二混成匹配电路或一额外阻抗逆变网路和一寄生消除电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间(步骤S240)。在本方法中，所述第一混成匹配电路及所述第二混成匹配电路，或所述第一混成匹配电路、所述至少一额外混成匹配电路和所述寄生消除电路被所述阻抗逆变网路连接在一起且共享所述共同负载。
在本方法中，所述第一混成匹配电路和所述第二混成匹配电路通过一阻抗逆变网路连接在一起并且共享所述共同负载。所述阻抗逆变网路防止当所述二电晶体中的一者关闭时，信号从所述二电晶体间泄漏。所述阻抗逆变网路可以为以下架构中的至少一者：四分之一波长转换器、n阶高通四分之一波长转换器、n阶低通四分之一波长转换器、n级低通集总式四分之一波长变换器、n级高通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶高通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器、准集总式低通四分之一波长步阶阻抗四分之一波长转换器、准集总式n阶高通四分之一波长转换器、准集总式高通柴比雪夫转换器、准集总式高通柴比雪夫四分之一波长转换器、准集总式高通四分之一波长步阶阻抗转换器、准集总式高通四分之一波长步阶阻抗四分之一波长转换器，以及低通和高通集总式或分散式四分之一波长转换器的组合。
在连接第一混成匹配电路(步骤S230)中，一第一电路可以被连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间。所述第一电路作为所述多赫蒂功率放大器的所述第一混成匹配电路的一阻抗逆变网路的一部分。在连接一第二混成匹配电路(步骤S240)中，一第一电路也可以被连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间。所述第二混成匹配电路的所述第一电路作为所述多赫蒂功率放大器的所述第二混成匹配电路的一阻抗逆变网路的一部分
根据图7所示的方法，可以制造图8A至图8E的所述多赫蒂功率放大器(即反向多赫蒂功率放大器)。所述阻抗逆变网路300的细节已经详述如前，因此在图7中不再赘述。当所述混成匹配电路未被用于所述主放大器或峰值放大器中的至少一者，额外阻抗逆变网路300’可作为所述主放大器或峰值放大器中的至少一者的输出匹配。用于设计额外阻抗逆变网路300’的架构与阻抗逆变网路300类似，因此不再赘述。此外，如果所述额外阻抗逆变网路利用了元件寄生，则其会成为如图8D及图8E所示的混成匹配电路的一部分。图9A至图9E分别显示图8A至图8E的细部组成。与前述实施例中具有类似编号的元件提供类似的功能，在此不做赘述。
此外，在提供至少一峰值放大器(步骤S220)中，可以提供至少二峰值放大器。本方法还可以包括：以至少一额外混成匹配电路连接于所述至少两个峰值放大器的输出端之间，使所述至少两个峰值放大器中的任意两个都与一混成匹配电路关联，其中所述第一混成匹配电路、所述第二混成匹配电路及所述至少一额外混成匹配电路被所述阻抗逆变网路连接在一起且共享所述共同负载。所述连接至少一额外混成匹配电路的步骤中，包括以一第一电路连接于所述至少两个峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述至少一额外混成匹配电路的一阻抗逆变网路的一部分。因此，本方法也可以被用来制造如图10B所示的一N路多赫蒂功率放大器。
在上述两方法中，连接所述至少一额外混成匹配电路包括以一第二电路连接于所述至少两个峰值放大器的输出端之间。所述第二电路用以在一基频下，提供相对于一射频接地端的一阻抗，以消除所述基频的一第二目标谐波和一第三目标谐波中的至少一者。
虽然本发明已利用上述较佳实施例公开，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围之内，相对上述实施例进行各种更动与修改仍属本发明所保护的技术范畴，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (23)

1.一种射频功率放大器，其特征在于，适于操作在基频并用以电性连接一负载，所述射频功率放大器包括：
至少一电晶体；以及
至少一混成匹配电路，电性连接于所述至少一电晶体的汲极和所述负载之间，其中所述混成匹配电路包括：
一第一电路，其第一端电性连接所述至少一电晶体的所述汲极，且其第二端电性连接所述负载；以及
一第二电路，电性连接于所述至少一电晶体的所述汲极和一射频接地端之间，
其中所述第一电路和所述至少一电晶体的一输出寄生元件在所述基频下作为所述射频功率放大器的一阻抗逆变器工作，并且所述第二电路在所述基频下提供相对于所述射频接地端的一高阻抗路径，以及
其中所述第二电路用以在所述基频的一第一目标谐波的频率下，提供相对于所述射频接地端的一阻抗，使从所述至少一电晶体的本质平面观察到的阻抗为一高阻抗和一低阻抗其中之一，以消除所述第一目标谐波。
2.如权利要求1所述的射频功率放大器，其特征在于，所述第二电路还用以在所述基频的一第二目标谐波的频率下，提供相对所述射频接地端的一阻抗，使从所述至少一电晶体的本质平面观察到的阻抗为所述高阻抗和所述低阻抗其中之另一，以消除所述第二目标谐波。
3.如权利要求2所述的射频功率放大器，其特征在于，当所述至少一电晶体为单一电晶体时，所述单一电晶体的谐波匹配网路是至少基于所述单一电晶体的至少一输出寄生元件、所述第一电路以及所述第二电路形成；以及当所述至少一电晶体为多个电晶体时，所述多个电晶体其中之一的谐波匹配网路是至少基于所述多个电晶体其中之一的输出寄生元件、所述第一电路以及所述第二电路形成。
4.如权利要求2所述的射频功率放大器，其特征在于，所述第一目标谐波的频率为所述基频的二次谐波频率，以及所述第二目标谐波的频率为所述基频的三次谐波频率。
5.如权利要求4所述的射频功率放大器，其特征在于，在所述基频的第二谐波频率下，从所述至少一电晶体的本质平面观察到的阻抗为所述低阻抗；并且在所述基频的第三谐波频率下，从所述至少一电晶体的本质平面观察到的阻抗为所述低阻抗。
6.如权利要求1所述的射频功率放大器，其特征在于，所述第一电路包括：
一传输电路，电性连接于所述第一端和所述第二端之间；
一第一电抗元件，电性连接于所述第一端和所述第二端其中之一与所述射频接地端之间；以及
一第二电抗元件，电性连接于所述第一端和所述第二端其中之另一与所述射频接地端之间。
7.如权利要求6的所述的射频功率放大器，其特征在于，所述传输电路包括一电感和一传输线中的至少一者。
8.如权利要求6所述的射频功率放大器，其特征在于，所述第二电路包括一电容性元件以及二电感性元件，所述电容性元件与所述二电感性元件其中之一并联，并且所述电容性元件与所述二电感性元件其中之另一串联。
9.如权利要求8所述的射频功率放大器，其特征在于，所述电容性元件和所述电感性元件包括：
一第一电容性元件；
一第一电感性元件，与所述第一电容性元件串联，并且介于所述至少一电晶体的汲极与所述射频接地端之间；以及
一第二电感性元件，其一端电性连接所述至少一电晶体的汲极和所述第一端，其另一端电性连接所述射频接地端。
10.如权利要求9所述的射频功率放大器，其特征在于，所述第一电容性元件和所述第一电感性元件的尺寸被设计为在所述基频的所述第一目标谐波的频率下，提供连接至所述射频接地端的一低阻抗路径。
11.如权利要求10所述的射频功率放大器，其特征在于，所述第二电感性元件的尺寸被设计为在所述基频下，使所述第一电容性元件、所述第一电感性元件以及所述第二电感性元件等效为相对于所述射频接地端的开路。
12.如权利要求11所述的射频功率放大器，其特征在于，所述第一电容性元件以一电容实施，所述第一电感性元件和第二电感性元件各自以电感和传输线中的至少一者作为一部分或整体来实施，所述电容、所述电感以及所述传输线的尺寸符合以下公式：
Figure FDA0003873723180000031
Figure FDA0003873723180000032
Z21tan(θ21)＝ω0L21；
Z22tan(θ22)＝ω0L22；
Z21′tan(θ21′)+ω0L21′＝ω0L21；
Z22′tan(θ22′)+ω0L22′＝ω0L21；
其中C21为所述电容的电容值，L21为用以实施所述第一电感性元件的电感的电感值，L22为用以实施所述第二电感性元件的电感的电感值，Z21为用以实施电感值为L21的所述第一电感性元件的传输线的特征阻抗，Z22为用以实施电感值为L22的所述第二电感性元件的传输线的特征阻抗，ωo为所述基频，n为谐波次数指标，θ21为用以实施电感值为L21的所述第一电感性元件的传输线的电角度，θ22为用以实施电感值为L22的所述第二电感性元件的传输线的电角度，Z21′和θ21′为用以搭配电感L21'来实施电感值为L21的所述第一电感性元件的传输线的特征阻抗和电角度，以及Z22′和θ22′为用以搭配电感L22'来实施电感值L22的所述第二电感性元件的传输线的特征阻抗和电角度。
13.如权利要求1所述的射频功率放大器，其特征在于，所述阻抗逆变器包括以下架构中的至少一者：n级低通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器以及准集总式低通四分之一波长步阶阻抗四分之一波长转换器。
14.如权利要求8所述的射频功率放大器，其特征在于，所述电容性元件和所述电感性元件包括：
一第一电感性元件；以及
一电感电容谐振回路，与所述第一电感性元件串联，并且电性连接于所述至少一电晶体的汲极与所述射频接地端之间，其中：
所述电感电容谐振回路包括相互并联的一第二电感性元件以及一第一电容性元件，
其中所述第一电感性元件和所述第二电感性元件用以在连接所述第二电路的所述电晶体的本质平面提供第二谐波高阻抗、第二谐波低阻抗以及第三谐波低阻抗中的至少一者，
其中所述第二电感性元件和所述第一电容性元件用以在基频下基于以下公式提供相对于所述射频接地端的高阻抗路径：
Figure FDA0003873723180000051
其中LCH为所述第二电感性元件的电感值，CCH为所述第一电容性元件的电容值，以及ωo为基频。
15.一种制造多赫蒂功率放大器的方法，其特征在于，包括：
提供操作在一基频的至少一主放大器；
提供与所述至少一主放大器并联且共享一共同负载或一负载的至少一峰值放大器；
以一第一混成匹配电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中连接所述第一混成匹配电路包括：
以一第一电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述第一混成匹配电路的一阻抗逆变网路的一部分。
16.如权利要求15所述的制造多赫蒂功率放大器的方法，其特征在于，连接所述第一混成匹配电路还包括：
以一第二电路连接于所述至少一主放大器的输出端和一射频接地端之间；
以一第三电路连接于所述至少一峰值放大器的输出端和所述射频接地端之间；
决定包含于所述第一电路的元件类型和尺寸，借以在所述基频下利用所述主放大器和所述峰值放大器其中之一的一输出寄生元件构成一阻抗逆变网路；
决定包含于所述第二电路和所述第三电路的元件尺寸，借以使所述第二电路和所述第三电路在所述基频下提供相对于所述射频接地端的一高阻抗，令所述阻抗逆变网路的功能不受影响；以及
决定包含于所述第二电路和所述第三电路的元件尺寸，借以利用至少所述第一电路、所述第二电路以及所述第三电路提供的阻抗，使从所述主放大器和所述峰值放大器的本质平面观察到的阻抗为一高阻抗和一低阻抗其中之一，以消除所述基频的二次谐波和三次谐波其中之一。
17.如权利要求16所述的制造多赫蒂功率放大器的方法，其特征在于，连接所述第一混成匹配电路更包括：
决定包含于所述第二电路和所述第三电路的元件尺寸，借以利用至少所述第一电路、所述第二电路以及所述第三电路提供的阻抗，使从所述主放大器和所述峰值放大器的本质平面观察到的阻抗为一高阻抗和一低阻抗其中之一，以消除所述基频的二次谐波和三次谐波其中之另一。
18.如权利要求15所述的制造多赫蒂功率放大器的方法，其特征在于，所述第一混成匹配电路的所述阻抗逆变网路包括以下架构中的至少一者：n级低通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器以及准集总式低通四分之一波长步阶阻抗四分之一波长转换器。
19.如权利要求16所述的制造多赫蒂功率放大器的方法，其特征在于，提供所述至少一峰值放大器包括提供至少两个峰值放大器，且所述方法还包括：
以至少一额外混成匹配电路连接于所述至少两个峰值放大器的输出端之间，使所述至少两个峰值放大器中的任意两个都与至少一混成匹配电路关联，其中所述第一混成匹配电路及所述一额外混成匹配电路被电性连接且共享所述共同负载，其中连接所述至少一额外混成匹配电路包括：
以一第一电路连接于所述至少一主放大器的输出端和所述至少两个峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述至少一额外混成匹配电路的一阻抗逆变网路的一部分。
20.一种制造多赫蒂功率放大器的方法，其特征在于，包括：
提供操作在一基频的至少一主放大器；
提供与所述至少一主放大器并联且共享一共同负载或一负载的至少一峰值放大器；
以一第一混成匹配电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中连接所述第一混成匹配电路包括：
以一第一电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述第一混成匹配电路的一阻抗逆变网路的一部分；
以一第二混成匹配电路或一额外阻抗逆变网路和一寄生消除分流网路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中所述第一混成匹配电路及所述第二混成匹配电路，或所述第一混成匹配电路、所述至少一额外混成匹配电路和所述寄生消除分流网路被所述阻抗逆变网路连接在一起且共享所述共同负载，其中连接所述第二混成匹配电路包括：
以一第一电路连接于所述至少一主放大器的输出端和所述至少一峰值放大器的输出端之间，其中所述第二混成匹配电路的所述第一电路作为所述多赫蒂功率放大器的所述第二混成匹配电路的一阻抗逆变网路的一部分。
21.如权利要求20所述的制造多赫蒂功率放大器的方法，其特征在于，连接所述第一混成匹配电路和所述第二混成匹配电路的所述阻抗逆变网路包括以下架构中的至少一者：四分之一波长转换器、n阶高通四分之一波长转换器、n阶低通四分之一波长转换器、n级低通集总式四分之一波长变换器、n级高通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶高通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器、准集总式低通四分之一波长步阶阻抗四分之一波长转换器、准集总式n阶高通四分之一波长转换器、准集总式高通柴比雪夫转换器、准集总式高通柴比雪夫四分之一波长转换器、准集总式高通四分之一波长步阶阻抗转换器、准集总式高通四分之一波长步阶阻抗四分之一波长转换器，以及低通和高通集总式或分散式四分之一波长转换器的组合。
22.如权利要求20所述的制造多赫蒂功率放大器的方法，其特征在于，所述第二混成匹配电路的所述阻抗逆变网路包括以下架构中的至少一者：n级低通集总式四分之一波长变换器、四分之一波长短截传输线、准集总式n阶低通滤波器、准集总式n阶低通四分之一波长转换器、准集总式低通柴比雪夫转换器、准集总式低通柴比雪夫四分之一波长转换器、准集总式低通四分之一波长步阶阻抗转换器以及准集总式低通四分之一波长步阶阻抗四分之一波长转换器。
23.如权利要求20所述的制造多赫蒂功率放大器的方法，其特征在于，提供所述至少一峰值放大器包括提供至少两个峰值放大器，且所述方法还包括：
以至少一额外混成匹配电路连接于所述至少两个峰值放大器的输出端之间，使所述至少两个峰值放大器中的任意两个都与一混成匹配电路关联，其中所述第一混成匹配电路、所述第二混成匹配电路及所述至少一额外混成匹配电路被所述阻抗逆变网路连接在一起且共享所述共同负载，其中连接所述至少一额外混成匹配电路包括：
以一第一电路连接于所述至少两个峰值放大器的输出端之间，其中所述第一电路作为所述多赫蒂功率放大器的所述至少一额外混成匹配电路的一阻抗逆变网路的一部分。
CN202211208616.9A 2021-10-08 2022-09-30 射频功率放大器和用于制作多赫帝功率放大器的方法 Pending CN115955199A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/496,929 US20230116432A1 (en) 2021-10-08 2021-10-08 Radio frequency power amplifier and method for manufacturing doherty power amplifier
US17/496,929 2021-10-08

Publications (1)

Publication Number Publication Date
CN115955199A true CN115955199A (zh) 2023-04-11

Family

ID=85798387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211208616.9A Pending CN115955199A (zh) 2021-10-08 2022-09-30 射频功率放大器和用于制作多赫帝功率放大器的方法

Country Status (2)

Country Link
US (1) US20230116432A1 (zh)
CN (1) CN115955199A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0127457D0 (en) * 2001-11-15 2002-01-09 Filtronic Plc Amplifier efficiency
JP5085179B2 (ja) * 2007-04-12 2012-11-28 株式会社東芝 Ｆ級増幅回路
WO2013066466A2 (en) * 2011-08-12 2013-05-10 Bae Systems Integration And Electronic Systems Integration Inc. Low voltage high efficiency gallium arsenide power amplifier
US9673766B1 (en) * 2016-05-18 2017-06-06 Nxp Usa, Inc. Class F amplifiers using resonant circuits in an output matching network
US10784822B2 (en) * 2018-12-19 2020-09-22 Nxp Usa, Inc. High power radio frequency amplifiers and methods of manufacture thereof

Also Published As

Publication number Publication date
US20230116432A1 (en) 2023-04-13
TW202316788A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
CN102480272B (zh) 射频放大器
Guo et al. Bandpass class-F power amplifier based on multifunction hybrid cavity–microstrip filter
US8581665B2 (en) Doherty amplifier
US6201445B1 (en) High frequency power amplifier
CN107332518B (zh) 一种宽带多赫蒂功率放大器
US9071211B1 (en) Compact doherty combiner
US20100164645A1 (en) Tunable Impedance Matching Circuit
US7471156B2 (en) Amplifier containing programmable impedance for harmonic termination
EP3474443B1 (en) Amplifier power combiner with slotline impedance transformer
US20130293309A1 (en) Doherty amplifier
US10868500B1 (en) Doherty amplifier with complex combining load matching circuit
CN112106294A (zh) 具有谐波控制电路的射频功率放大器及其制造方法
CN110808716A (zh) 一种Doherty射频功率放大器及其输出匹配网络结构
Xie et al. A high-efficiency 28 GHz/39 GHz dual-band power amplifier MMIC for 5G communication
US10320335B1 (en) Compact doherty power amplifier using non-uniform phase match devices
CN105811899A (zh) 一种功率放大器输出级模块及射频前端模块
Ledezma Doherty power amplifier with lumped non-foster impedance inverter
CN110417357B (zh) 一种紧凑型集成多赫蒂放大器
CN115955199A (zh) 射频功率放大器和用于制作多赫帝功率放大器的方法
TWI839873B (zh) 射頻功率放大器和用於製作多赫帝功率放大器的方法
US20220123698A1 (en) Power amplifier circuit
US20230253925A1 (en) Methods for manufacturing doherty power amplifier
Dilshad et al. An Ultra-Broadband K/Ka-Band (17–40 GHz) LNA MMIC in $0.15\mu\mathrm {m} $ GaAs pHEMT
CN108768323B (zh) 一种高功率高效率高增益逆f类堆叠功率放大器
CN112737520A (zh) 一种使用片外传输线路的cmos射频功率放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40092132

Country of ref document: HK