CN115951746A - 低压差线性稳压电路及其芯片、电子设备 - Google Patents

Abstract

本申请公开了一种低压差线性稳压电路及其芯片、电子设备，低压差线性稳压电路包括：功率管和采样电阻，串联连接在电源电压与接地端之间，功率管和采样电阻之间的连接节点输出输出电压；第一误差放大器，第一输入端接收输出电压，第二输入端接收第一基准电压，输出端与功率管的控制端连接；补偿模块，用于当低压差线性稳压电路所处的环境温度高于第一阈值时产生指数电流以补偿功率管产生的漏电流，补偿模块在环境温度低于第一阈值时关断。本申请采用补偿模块在环境温度高于第一阈值时产生指数电流以释放掉漏电流，在环境温度低于第一阈值时关断，使得低压差线性稳压电路既能正常工作又能满足低静态功耗的要求。

Description

低压差线性稳压电路及其芯片、电子设备

技术领域

本发明涉及电子技术领域，特别涉及一种低压差线性稳压电路及其芯片、电子设备。

背景技术

低压差线性稳压器是一种集成电路稳压器，具有过流保护、过温保护、精密基准源、差分放大器、延迟器等功能。且通常具有极低的自有噪声和较高的电源抑制比。

低压差线性稳压器一般包括由功率管和误差放大器组成的反馈环路，以提供与目标电压相等的输出电压。目前功率管的尺寸都比较大，尤其当功率管属于f工艺角范畴内的PMOS管时，在达到一定温度时功率管的源极到漏极之间会产生较大的漏电流。漏电流过高时会使得输出电压被拉高，进而反馈环路中误差放大器输出误差电压以控制功率管关闭，然而漏电流的存在仍会将低压差线性稳压器的输出电压抬高，进而使得低压差线性稳压器不能正常工作。

传统处理方式一般通过在低压差线性稳压器的输出端连接一恒定大电流源以吸收掉漏电流。然而上述方式在不存在漏电流或者漏电流对输出端不影响时仍会提供一个恒定大电流，导致低压差线性稳压器的静态功耗增大。

因此，期待一种改进的低压差线性稳压电路及其芯片、电子设备。

发明内容

鉴于上述问题，本发明的目的在于提供一种既能正常工作又能满足低静态功耗的要求的低压差线性稳压电路及其芯片、电子设备。

根据本发明的一方面，提供一种低压差线性稳压电路，包括：

功率管和采样电阻，串联连接在电源电压与接地端之间，功率管和采样电阻之间的连接节点输出输出电压；

第一误差放大器，第一输入端接收输出电压，第二输入端接收第一基准电压，输出端与功率管的控制端连接；以及

补偿模块，与功率管和采样电阻之间的连接节点连接，用于当低压差线性稳压电路所处的环境温度高于第一阈值时产生指数电流以补偿所述功率管产生的漏电流，

其中，所述补偿模块在环境温度低于第一阈值时关断。

可选地，所述补偿模块包括：

第一晶体管，漏极与栅极连接并与接地端连接；以及

补偿控制单元，与所述第一晶体管的源级连接提供第二基准电压，以及与所述第一晶体管的衬底端连接提供具有负温度系数的基准电压，使得所述第一晶体管在环境温度低于第一阈值时工作在截止区，在环境温度高于第一阈值时工作在亚阈值区以在功率管和采样电阻之间的连接节点与接地端之间产生所述指数电流。

可选地，所述补偿控制单元包括：

负反馈单元，与所述第一晶体管的源极连接以提供第二基准电压；以及

偏置单元，与所述第一晶体管的衬底端连接以提供偏置电压，所述偏置电压随环境温度升高而降低，

其中，所述第一晶体管与所述功率管为采用相同工艺制造得到的PMOS管，且所述第一晶体管的沟道尺寸小于所述功率管的沟道尺寸。

可选地，所述第一基准电压和所述第二基准电压为带隙基准电压的分压电压。

可选地，所述偏置单元包括：

电流源；以及

三极管，集电极经由所述电流源与电源电压连接，基极与集电极连接并与所述第一晶体管的衬底端连接，发射极与接地端连接。

可选地，所述负反馈单元包括：

第二误差放大器，第一输入端与第一晶体管的源极连接，第二输入端接收所述第二基准电压；以及

第二晶体管，连接在功率管和采样电阻之间的连接节点与所述第一晶体管的源极之间，并根据所述第二误差放大器的输出端的电压调节以将所述第二基准电压提供至所述第一晶体管的源极，

其中，所述第二晶体管为NMOS管。

可选地，所述第一阈值的大小与所述第二基准电压的大小负相关，或者所述第一阈值的大小与所述三极管的沟道尺寸负相关。

根据本发明的另一方面，提供一种芯片，其中，包括如上所述的低压差线性稳压电路。

根据本发明的又一方面，提供一种电子设备，其中，包括如上所述的芯片。

本申请实施例提供的低压差线性稳压电路及其芯片、电子设备，通过在功率管和采样电阻之间的连接节点处增设补偿模块，在环境温度高于第一阈值时产生指数电流以释放掉漏电流，在环境温度低于第一阈值时关断，使得低压差线性稳压电路既能正常工作又能满足低静态功耗的要求。

进一步地，本申请的补偿模块包括第一晶体管和补偿控制单元。第一晶体管与功率管的制造工艺一致，且第一晶体管的沟道尺寸小于功率管的沟道尺寸。补偿控制单元与第一晶体管的源级连接提供第二基准电压，以及与第一晶体管的衬底端连接提供具有负温度系数的基准电压，使得第一晶体管在环境温度低于第一阈值时工作在截止区，在环境温度高于第一阈值时工作在亚阈值区并产生指数电流。即本申请通过上述结构简单的补偿模块即可提升低压差线性稳压电路的性能，降低了制造成本。

进一步地，第一阈值的大小与补偿控制单元提供的第二基准电压的大小负相关，或者第一阈值的大小与补偿控制单元中三极管的沟道尺寸负相关。即本申请可以通过调整第二基准电压的大小或者三极管的沟道尺寸，更灵活地保证低压差线性稳压电路能正常工作。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本发明实施例提供的低压差线性稳压电路的示意图；

图2示出了根据本发明实施例提供的低压差线性稳压电路中补偿模块的波形示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接”另一元件或称元件或电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的，或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

同时，在本专利说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应当可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本专利说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。

此外，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1示出了根据本发明实施例提供的低压差线性稳压电路的示意图。图2示出了根据本发明实施例提供的低压差线性稳压电路中补偿模块的波形示意图。

如图1所示，低压差线性稳压电路100包括功率管Mpwr、采样电阻R、第一误差放大器EA1、补偿模块110。

功率管Mpwr和采样电阻R串联连接在电源电压VCC与接地端之间，功率管Mpwr和采样电阻R之间的连接节点(例如为输出端out)输出输出电压。第一误差放大器EA1的第一输入端接收输出电压，第一误差放大器EA1的第二输入端接收第一基准电压Vref1，第一误差放大器EA1的输出端与功率管Mpwr的控制端连接。进一步地，第一误差放大器EA1根据输出电压与第一基准电压Vref1和输出电压产生误差放大电压，功率管Mpwr根据误差放大电压调节以产生输出电压。其中，当功率管Mpwr的漏电流较大时(即漏电流比采样电压R上的电流Ifb大，电流Ifb＝Vref1/R)，第一误差放大器EA1产生的误差放大电压控制功率管Mpwr关断。然而，由于较大的漏电流仍会将低压差线性稳压器的输出电压抬高，进而使得低压差线性稳压器不能正常工作。当功率管Mpwr的漏电流不存在或者较小时(即漏电流小于采样电压R上的电流Ifb，电流Ifb＝Vref1/R)，低压差线性稳压器的输出电压等于第一基准电压Vref1，低压差线性稳压器正常工作。例如当功率管Mpwr为属于f工艺角范畴内的PMOS管时，在低压差线性稳压电路100所处的环境温度高于第一阈值时，功率管Mpwr会产生较大漏电流(漏电流比采样电压R上的电流Ifb大)，进而使得低压差线性稳压器不能正常工作。

补偿模块110与功率管Mpwr和采样电阻R之间的连接节点连接，用于当环境温度高于第一阈值时产生指数电流以补偿漏电流。进一步地，在环境温度低于第一阈值时补偿模块110关断。即补偿模块110在功率管Mpwr产生漏电流时产生指数电流以将漏电流释放，以及在功率管Mpwr不产生漏电流或者产生的漏电流不影响输出电压时补偿模块110关断，使得低压差线性稳压电路100既能正常工作又能满足低静态功耗的要求。

进一步地，补偿模块110包括第一晶体管M1和补偿控制单元111。第一晶体管M1的漏极与栅极连接并与接地端连接。补偿控制单元111与第一晶体管M1的衬底端连接提供具有负温度系数的偏置电压，以及与第一晶体管M1的源极连接提供第二基准电压，以使得第一晶体管M1在环境温度低于第一阈值时工作在截止区，在环境温度高于第一阈值时工作在亚阈值区以在功率管Mpwr和采样电阻R之间的连接节点与接地端之间产生指数电流。进一步地，第一晶体管M1与功率管Mpwr为采用相同工艺制造得到的PMOS管，且第一晶体管M1的沟道尺寸小于功率管Mpwr的沟道尺寸。即，第一晶体管M1与功率管Mpwr的工艺角相同。进一步地，第一晶体管M1与功率管Mpwr例如为属于f工艺角范畴内的PMOS管。在环境温度低于第一阈值时，功率管Mpwr不产生漏电流或者产生的漏电流不会对低压差线性稳压电路100的输出电压造成影响，第一晶体管M1衬底端接收的偏置电压不会随环境温度降低，使得其工作在截止区进而使补偿模块110关断。在环境温度高于第一阈值时，功率管Mpwr产生较大的漏电流并会对低压差线性稳压电路100的输出电压拉高时，随着环境温度升高，第一晶体管M1的阈值电压相对于环境温度低于第一阈值时降低，以使第一晶体管M1其工作在亚阈值区以在功率管Mpwr和采样电阻R之间的连接节点与接地端之间产生指数电流，达到补偿漏电流的效果，进而使得低压差线性稳压电路100的输出电压等于第一基准电压Vref1，以保证低压差线性稳压电路100能正常工作。且上述补偿方式通过在环境温度高于第一阈值时提供随具有负温度系数(随环境温度升高而降低)的偏置电压(B点电压)，用来进一步降低第一晶体管M1的阈值电压，可以使得较小沟道尺寸(相对于功率管的沟道尺寸)的第一晶体管M1产生大于漏电流的指数电流，避免补偿模块110的电路面积太大。

进一步地，补偿控制单元111包括负反馈单元113和偏置单元113。负反馈单元113与第一晶体管M1的源极(节点A)连接以提供第二基准电压Vref2。偏置单元112与第一晶体管M1的衬底端(节点B)连接以提供具有负温度系数的偏置电压，即偏置电压随环境温度升高而降低。进一步地，第一基准电压Vref1和第二基准电压Vref2为带隙基准电压的分压电压，其中，带隙基准电压为随工艺角变化极小的基准电压，因此第一基准电压Vref1和第二基准电压Vref2随工艺角变化也极小。即第一基准电压Vref1和第二基准电压Vref2的大小基本不受器件工艺的影响。需要说明，第一晶体管M1的源极接收的第二基准电压Vref2不随工艺角和环境温度影响，第一晶体管M1的栅极接地，即第一晶体管M1的栅源电压是几乎不随工艺角和环境温度变化的。当随着环境温度升高、B点电压降低，会使第一晶体管M1的阈值电压降低，进而使得第一晶体管M1由截止区进入亚阈值区。否则第一晶体管M1保持在截止区。

进一步地，偏置单元112包括电流源I1和三极管Q。三极管Q的集电极经由电流源I1与电源电压VCC连接，三极管Q的基极与集电极连接并与第一晶体管M1的衬底端连接，三极管Q的发射极与接地端连接。即，第一晶体管M1的衬底端(节点B)接收的具有负温度系数的偏置电压为三极管Q的电压Vbe。三极管Q的电压Vbe基本不受工艺角的影响。进一步地，负反馈单元113包括第二误差放大器EA2和第二晶体管M2。第二误差放大器EA2的第一输入端与第一晶体管M1的源极连接，第二误差放大器EA2的第二输入端接收第二基准电压Vref2。第二晶体管M2连接在功率管Mpwr和采样电阻R之间的连接节点与第一晶体管M1的源极之间，并根据第二误差放大器EA2的输出端的电压调节以将第二基准电压Vref2提供至第一晶体管M1的源极。

示例性地，结合图2所示，第二晶体管M2为NMOS管，第二晶体管M2的源极与第一晶体管M1的源极连接，第二晶体管M2的漏端与功率管Mpwr和采样电阻R之间的连接节点连接，第二晶体管M2的栅极与第二误差放大器EA2的输出端连接。具体地，三极管Q例如为PNP型三极管。第一误差放大器EA1和第二误差放大器EA2的第一输入端为正向输入端，第二输入端为负向输入端。即，偏置单元112中的三极管Q提供至第一晶体管M1的衬底端(节点B)的偏置电压为具有负温度系数的电压，跟随环境温度升高而降低。负反馈单元113提供的第二基准电压Vref2基本不受工艺的影响。且由于第一晶体管M1的栅极固定，背栅(衬底)等效栅极来调整第一晶体管M1产生的电流。在环境温度低于第一阈值T1时，补偿控制单元111提供的偏置电压和第二基准电压Vref使其第一晶体管M1工作在截止区，此阶段第一晶体管M1产生的电流Ihot近似为0。在环境温度高于第一阈值T1时，第一晶体管M1的阈值电压降低，补偿控制单元111提供的偏置电压相对于环境温度低于第一阈值时降低，进而结合第二基准电压Vref使其第一晶体管M1工作在亚阈值区，此阶段第一晶体管M1产生的电流Ihot为指数电流。

进一步地，第一阈值的大小与第二基准电压Vref2的大小负相关，或者第一阈值的大小与三极管Q的沟道尺寸负相关。即，当降低第一阈值为T1时设置的第二基准电压Vref2的值时，在环境温度比第一阈值高一定温度时第一晶体管M1产生指数电流，以及当升高第一阈值为T1时设置的第二基准电压Vref2的值时，在环境温度比第一阈值低一定温度时第一晶体管M1产生指数电流。或者当减小第一阈值为T1时选取的三极管Q的沟道尺寸时，在环境温度比第一阈值高一定温度时第一晶体管M1产生指数电流，以及当增大第一阈值为T1时选取的三极管Q的沟道尺寸时，在环境温度比第一阈值低一定温度时第一晶体管M1产生指数电流。

本申请实施例还提供了一种芯片，包括如上所述的低压差线性稳压电路100。进一步地，上述芯片例如可以是低压差线性稳压器。

本申请实施例还提供了一种电子设备，包括如上所述的芯片。

本申请提供的芯片和电子设备，基于低压差线性稳压电路100提升了芯片、电子设备的性能。

应当说明，本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求及其等效物所界定的范围为准。

Claims (9)

1.一种低压差线性稳压电路，其中，包括：

功率管和采样电阻，串联连接在电源电压与接地端之间，功率管和采样电阻之间的连接节点输出输出电压；

第一误差放大器，第一输入端接收输出电压，第二输入端接收第一基准电压，输出端与功率管的控制端连接；以及

补偿模块，与功率管和采样电阻之间的连接节点连接，用于当低压差线性稳压电路所处的环境温度高于第一阈值时产生指数电流以补偿所述功率管产生的漏电流，

其中，所述补偿模块在环境温度低于第一阈值时关断。

2.根据权利要求1所述的低压差线性稳压电路，其中，所述补偿模块包括：

第一晶体管，漏极与栅极连接并与接地端连接；以及

补偿控制单元，与所述第一晶体管的源级连接提供第二基准电压，以及与所述第一晶体管的衬底端连接提供具有负温度系数的基准电压，使得所述第一晶体管在环境温度低于第一阈值时工作在截止区，在环境温度高于第一阈值时工作在亚阈值区以在功率管和采样电阻之间的连接节点与接地端之间产生所述指数电流。

3.根据权利要求2所述的低压差线性稳压电路，其中，所述补偿控制单元包括：

负反馈单元，与所述第一晶体管的源极连接以提供第二基准电压；以及

偏置单元，与所述第一晶体管的衬底端连接以提供偏置电压，所述偏置电压随环境温度升高而降低，

其中，所述第一晶体管与所述功率管为采用相同工艺制造得到的PMOS管，且所述第一晶体管的沟道尺寸小于所述功率管的沟道尺寸。

4.根据权利要求3所述的低压差线性稳压电路，其中，所述第一基准电压和所述第二基准电压为带隙基准电压的分压电压。

5.根据权利要求3或4所述的低压差线性稳压电路，其中，所述偏IA22000575

置单元包括：

电流源；以及

三极管，集电极经由所述电流源与电源电压连接，基极与集电极连接并与所述第一晶体管的衬底端连接，发射极与接地端连接。

6.根据权利要求4所述的低压差线性稳压电路，其中，所述负反馈单元包括：

第二误差放大器，第一输入端与第一晶体管的源极连接，第二输入端接收所述第二基准电压；以及

第二晶体管，连接在功率管和采样电阻之间的连接节点与所述第一晶体管的源极之间，并根据所述第二误差放大器的输出端的电压调节以将所述第二基准电压提供至所述第一晶体管的源极，

其中，所述第二晶体管为NMOS管。

7.根据权利要求5所述的低压差线性稳压电路，其中，所述第一阈值的大小与所述第二基准电压的大小负相关，或者所述第一阈值的大小与所述三极管的沟道尺寸负相关。

8.一种芯片，其中，包括权利要求1-7任一项所述的低压差线性稳压电路。

9.一种电子设备，其中，包括权利要求8所述的芯片。

Images