CN115941381A - 一种数据传输设备及其方法 - Google Patents

Abstract

一种数据传输设备及其方法，包括：处理模块、FPGA芯片；处理模块用于，接收来自发送方的目标数据并获取发送方信息，根据目标数据的发送方信息以及配置信息，对经过FPGA芯片处理的目标数据进行格式转换处理并确定目标数据的接收方信息；根据接收方信息将经过FPGA芯片处理的目标数据发送至对应的接收方；其中，发送方和接收方中的一方是第一总线网络中的节点，另一方是ARINC 429总线网络中的设备，配置信息包括：第一总线网络中节点与ARINC 429总线网络中设备之间的数据传输对应关系以及数据格式转换处理规则；FPGA芯片，用于对来自发送方的目标数据以及经过处理模块处理的目标数据进行传输转换处理。本公开实施例能够实现ARINC429总线网络和第一总线网络之间的数据传输。

Description

一种数据传输设备及其方法

技术领域

本公开实施例涉及数据通信技术领域，尤其涉及一种数据传输设备及其方法。

背景技术

随着技术的发展，ARINC 429总线网络越来越无法满足当前多网络节点组网、大数据传输、远距离传输以及低重量、低成本数据传输的需求，但由于不少设备或者部件仍采用了ARINC 429总线网络，为了能在采用第一总线网络(第一总线网络是指基于光纤通信的新型总线网络)，例如光纤以太网络、光纤RS422网络等，的新系统中使用旧的ARINC 429设备，需要实现第一总线网络与ARINC 429总线网络的融合。

发明内容

本公开实施例提供了一种数据传输设备及其方法，能够实现ARINC 429总线网络和第一总线网络之间的数据传输。

一方面，本公开实施例提供了一种数据传输设备，包括：处理模块、现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)芯片；

其中，所述处理模块用于，接收来自发送方的目标数据并获取发送方信息，根据目标数据的发送方信息以及配置信息，对经过所述FPGA芯片处理的目标数据进行格式转换处理并确定目标数据的接收方信息；根据接收方信息将经过所述FPGA芯片处理的目标数据发送至对应的接收方；其中，所述发送方和所述接收方中的一方是第一总线网络中的节点，另一方是ARINC429总线网络中的设备，所述配置信息包括：所述第一总线网络中节点与所述ARINC 429总线网络中设备之间的数据传输对应关系以及数据格式转换处理规则；

所述FPGA芯片，用于对来自所述发送方的目标数据以及经过所述处理模块处理的目标数据进行传输转换处理。

另一方面，本公开实施例还提供了一种数据传输方法，包括：

接收来自发送方的目标数据并获取发送方信息；

根据配置信息、获得的发送方信息对所述目标数据进行格式转换处理，并确定目标数据的接收方信息；其中，所述发送方和所述接收方中的一方是所述第一总线网络中的节点，另一方是所述ARINC 429总线网络中的设备，所述配置信息包括：所述第一总线网络中节点与所述ARINC 429总线网络中设备之间的数据传输对应关系以及数据格式转换处理规则；

根据接收方信息将经过格式转换处理的目标数据发送至接收方。

与相关技术相比，本公开实施例提供的数据传输设备，通过其中接收目标数据、对接收的目标数据进行格式转换处理并确定目标数据接收方信息、根据确定的接收方信息发送处理过的目标数据的处理模块，以及将接收的目标数据和待发送的目标数据实现传输转换处理的FPGA芯片实现了ARINC429总线网络与第一总线网络之间数据的传输。

本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为本公开实施例一种数据传输设备的结构示意图；

图2为本公开实施例另一种数据传输设备的结构示意图；

图3为本公开实施例一种数据传输方法的流程示意图；

图4为本公开实施例一种数据传输设备的结构示意图；

图5为本公开实施例一种配置信息的内容示意图；

图6为本公开实施例一种数据传输方法的流程示意图。

具体实施方式

本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本公开已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的方案。任何实施例的任何特征或元件也可以与来自其它方案的特征或元件组合，以形成另一个由权利要求限定的独特的方案。因此，应当理解，在本公开中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。

本公开实施例提供了一种数据传输设备，如图1所示，包括：处理模块11、FPGA芯片12；

其中，所述处理模块11用于，接收来自发送方的目标数据并获取发送方信息，根据目标数据的发送方信息以及配置信息，对经过所述FPGA芯片处理的目标数据进行格式转换处理并确定目标数据的接收方信息；根据接收方信息将经过所述FPGA芯片处理的目标数据发送至对应的接收方；其中，所述发送方和所述接收方中的一方是第一总线网络中的节点，另一方是ARINC429总线网络中的设备，所述配置信息包括：所述第一总线网络中节点与所述ARINC 429总线网络中设备之间的数据传输对应关系以及数据格式转换处理规则；

所述FPGA芯片12，用于对来自所述发送方的目标数据以及经过所述处理模块处理的目标数据进行传输转换处理。

其中，ARINC 429总线是一种单向数据传输总线标准。其一般采用一对一或一对多广播发送，采用异步通信工作方式。由于其非集中控制、传输可靠、错误隔离性好使其性能稳定、抗干扰能力强。ARINC 429总线网络中的设备分为发送器，接收器。其中发送器用于发起总线广播消息；接收器一般是具体的带有传感器的相关设备，可以接收发送器发送指定的消息。ARINC429总线协议的传输介质为差分屏蔽双绞线，一般采用低速12.5Kbps波特率与高速100Kbps波特率，其速率较低，而且同一条总线上支持的接收节点的数量也比较有限，最多为20个。ARINC 429总线网络中每个消息可传输最多32位的字，对于连续的大批量数据传输并不友好。此外，ARINC 429总线网络无法支持太远距离的数据传输，总线理论物理长度为91米，短截线长度为6.1米，大多数使用场景下，还需要使用差分屏蔽双绞线来保证数据传输的稳定性。对比当前主流的新型总线设备传输，在传输距离、传输介质的重量、成本等方面均处于劣势。

第一总线网络是国内完全自主知识产权的新一代航电总线，具有高可靠性、高带宽、组网规模大、通信距离远等优点，具体具有如下功能性能特点：支持基于时间触发的高可靠控制命令传输和基于事件触发的高带宽任务数据传输；支持双余度以及多余度，实时重构；可以使用双绞线和新型总线组成异构冗余网络；支持光纤通道(Fibre Channel，FC)和第一总线物理层，线缆、接插件均采用货架产品，低成本；支持消息的确认和重传，亚微秒的响应延时，允许免确认及免重传；支持周期消息、非周期消息以及多级优先级控制；实现带内时间同步，时间同步误差不超过0.1us；通信带宽：100Mbps-10Gbps；传输距离：≥100m，支持远距离通信；系统安全性：全网通信错误率＜10-10/小时；可与其他传统总线网络互联互通；支持简单网络管理协议(Simple Network Management Protocol，SNMP)网络管理。

在一种示例性实例中，传输转换处理过程详细描述如下：

接收目标数据时，把第一总线网络和ARINC 429总线网络中的固定时序(0101标识符)转换成可读寄存器，当发送目标数据时，再把寄存器转换成固定的时序发送到第一总线网络或ARINC 429总线网络中。

在一种示例性实例中，处理模块具体可以是中央处理器(central processingunit，CPU)，也可以是系统级芯片(System on Chip，SOC)、数字信号处理(Digital SignalProcess，DSP)等。

本公开实施例提供的数据传输设备，通过其中接收目标数据、对接收的目标数据进行格式转换处理并确定目标数据接收方信息、根据确定的接收方信息发送处理过的目标数据的处理模块，以及将接收的目标数据和待发送的目标数据实现传输转换处理的FPGA芯片实现了ARINC 429总线网络与第一总线网络之间数据的传输。

示例性的，所述数据传输对应关系是预先按照数据类型建立的第一总线网络中节点的地址信息与所述ARINC 429总线网络中设备的标识信息之间的数据传输对应关系。

在一种示例性实例中，假设数据是整型，并假设第一总线网络中收发该类型数据的节点的地址信息为地址1，ARINC 429总线网络中收发该类型数据的设备的标识信息为标识008；假设数据类型是浮点型，并假设第一总线网络中收发该类型数据的节点的地址信息为地址3，ARINC 429总线网络中收发该类型数据的设备的标识信息为标识006，那么地址1与标识008、地址3与标识006之间就形成了数据传输对应关系。

在一种示例性实例中，数据传输设备在第一总线网络中相当于一个节点，其他节点均知晓数据传输设备的地址信息，数据传输设备在ARINC 429总线网络中相当于一个设备，其他设备均知晓数据传输设备的标识信息。

在一种示例性实例中，节点的地址信息具体可以是IP地址+端口号，设备的标识信息具体可以是ID号。

示例性的，所述处理模块具体用于：

根据所述配置信息中的所述数据传输对应关系以所述第一总线网络中节点的地址信息为key值建立第一哈希表，并以所述ARINC 429总线网络中设备的标识信息为key值建立第二哈希表。

在一种示例性实例中，以所述第一总线网络中节点的地址信息为key值，对第一总线网络中节点的地址信息进行哈希得到value值，建立第一哈希表；以所述ARINC 429总线网络中设备的标识信息为key值，对ARINC 429总线网络中设备的标识信息进行哈希得到value值，建立第二哈希表。

示例性的，所述处理模块具体还用于：

当所述目标数据的发送方是所述第一总线网络中的节点，根据目标数据的发送节点的地址信息、所述第一哈希表、所述数据传输对应关系确定目标数据的接收方信息；并根据所述数据格式转换处理规则将经过所述FPGA芯片处理的目标数据的格式转换为符合所述ARINC 429总线网络要求的格式；

当所述目标数据的发送方是所述ARINC 429总线网络中的设备，根据目标数据的发送设备的标识信息、所述第二哈希表、所述数据传输对应关系确定目标数据的接收方信息；并根据所述数据格式转换处理规则将经过所述FPGA芯片处理的目标数据的格式转换为符合所述第一总线网络要求的格式。

在一种示例性实例中，哈希表能够实现快速检索，在通常情况下，节点的地址信息可能是一长串非整型数据，这样直接查找数据传输对应关系时需要比对一长串非整型数据，比较困难，因此以地址信息为key值，然后对地址信息进行哈希得到短位数的value值，且所得到的是value值是便于比较的int型，key-value形成哈希表；在具体操作的时候，只要对发送节点的地址信息进行哈希，得到哈希值，在第一哈希表中查到这个哈希值，就能得到该哈希值所指向的数据传输对应关系中第一总线网络中节点的地址信息，从而得到对应的ARINC 429总线网络中接收设备的标识信息。同样，设备的标识信息可能是一长串非整型数据，这样直接查找数据传输对应关系时需要比对一长串非整型数据，比较困难，因此以标识信息为key值，然后对标识信息进行哈希得到短位数的value值，且所得到的是value值是偏于比较的int型，key-value形成哈希表；在具体操作的时候，只要对发送设备的标识信息进行哈希，得到哈希值，在第二哈希表中查到这个哈希值，就能得到该哈希值所指向的数据传输对应关系中ARINC 429总线网络中设备的标识信息，从而得到对应的第一总线网络中接收节点的地址信息。从而大大提高了接收设备的标识信息或接收节点的地址信息的获取速度

示例性的，所述处理模块，还用于存储所述FPGA芯片的启动程序；

所述FPGA芯片，还用于根据所述硬件处理存储的启动程序进行启动。

示例性的，所述FPGA芯片集成有第一总线IP核的和429IP核，

其中，所述第一总线IP核用于对来自第一总线网络的目标数据以及经过所述CPU芯片处理后的待发送至第一总线网络的目标数据进行传输转换处理，所述429IP核用于对来自ARINC 429总线网络的目标数据以及和经过所述CPU芯片处理后的待发送至ARINC 429总线网络的目标数据进行传输转换处理。

示例性的，所述处理模块，还用于根据所述配置信息调用FPGA芯片提供的接口实现第一总线IP核和429IP核的初始化。

示例性的，所述处理模块，还用于在实现第一总线IP核和429IP核的初始化之前，按照预设频率检测FPGA芯片是否已正常启动，直到检测到所述FPGA正常启动。

示例性的，如图2所示，本公开实施例提供的数据传输设备还包括：Flash13、双倍速率同步动态随机存储器(Double Data Rate，DDR)14、光模块15、429连接器16；

其中，所述Flash 13，用于存储所述FPGA芯片12的启动程序和配置信息；

所述光模块15，用于接收来自所述第一总线网络中节点的目标数据并获取目标数据发送节点的地址信息，存储于所述DDR 14中；根据所述DDR 14中存储的接收节点的地址信息将经过所述处理模块11和所述FPGA芯片12处理的目标数据发送至所述第一总线网络中的对应节点；

所述429连接器16，用于接收来自ARINC 429总线网络中设备的目标数据并获取所述目标数据发送设备的标识信息，存储于所述DDR 14中；根据所述DDR 14中存储的接收设备的标识信息将经过所述处理模块11和所述FPGA芯片12处理的目标数据发送至所述ARINC429总线网络中的对应设备；

所述DDR 14，用于存储所述光模块接收的目标数据和获取的目标数据发送节点的地址信息，以及所述429连接器16接收的目标数据和获取的目标数据发送设备的标识信息，还用于存储经过所述处理模块11和所述FPGA芯片12处理的目标数据，以及所述处理模块11确定的接收节点的地址信息和接收设备的标识信息。

本公开实施例还提供了一种数据传输方法，如图3所示，该方法包括：

S201、接收来自发送方的目标数据并获取发送方信息；

S202、根据配置信息、获得的发送方信息对所述目标数据进行格式转换处理，并确定目标数据的接收方信息；其中，所述发送方和所述接收方中的一方是所述第一总线网络中的节点，另一方是所述ARINC 429总线网络中的设备，所述配置信息包括：所述第一总线网络中节点与所述ARINC 429总线网络中设备之间的数据传输对应关系以及数据格式转换处理规则；

S203、根据接收方信息将经过格式转换处理的目标数据发送至接收方。

本公开实施例提供的数据传输方法，通过接收目标数据、对接收的目标数据进行格式转换处理并确定目标数据接收方信息、根据确定的接收方信息发送处理过的目标数据并发送出去，实现了ARINC 429总线网络与第一总线网络之间数据的传输。

示例性的，所述数据传输对应关系是预先按照数据类型建立的第一总线网络中节点的地址信息与所述ARINC 429总线网络中设备的标识信息之间的数据传输对应关系。

示例性的，所述配置信息还包括：根据所述数据传输对应关系以所述第一总线网络中节点的地址信息为key值建立的第一哈希表，以所述ARINC 429总线网络中设备的标识信息为key值建立的第二哈希表。

示例性的，所述根据配置信息、获得的发送方信息对所述目标数据进行格式转换处理，并确定目标数据的接收方信息，包括：

当所述目标数据的发送方是所述第一总线网络中的节点，根据目标数据的发送节点的地址信息、所述第一哈希表、所述数据传输对应关系确定目标数据的接收方信息；并根据所述数据格式转换处理规则将目标数据的格式转换为符合所述ARINC 429总线网络要求的格式；

当所述目标数据的发送方是所述ARINC 429总线网络中的设备，根据目标数据的发送设备的标识信息、所述第二哈希表、所述数据传输对应关系确定目标数据的接收方信息；并根据所述数据格式转换处理规则将经过所述FPGA芯片处理的目标数据的格式转换为符合所述第一总线网络要求的格式。

本公开实施例提供的数据传输方法可以应用于上述实施例的数据传输设备中。

本公开实施例还提供了一种数据传输设备，如图4所示，包括：硬件模块31、FPGA芯片32和软件模块33，其中，硬件模块31包括：Flash 311、CPU 312、DDR 313、光模块314、429连接器315；FPGA芯片集成有第一总线IP核、429IP核。

Flash 311负责存储FPGA程序、数据接收转发控制程序和配置信息的存储；光模块314和429连接器315受FPGA芯片32中的IP核控制，实现物理层通信；FPGA芯片32中的IP核实现第一总线通信和ARINC 429总线通信的链路层传输控制、协议栈等的实现(即上述实施例中的传输转换处理)，并通过提供接口(第一总线通信接口和429通信接口)供上层软件访问控制；CPU中运行的数据接收转发控制程序启动后从Flash 311中读取配置信息，随后按照配置信息调用FPGA提供的接口实现第一总线设备和429远程终端设备的初始化，完成初始化后，进入数据接收转发控制循环，将接收到的数据进行转发。

本发明通过存储于Flash中的配置信息确定数据的转发映射关系和存储策略，配置信息中包括了自身在第一总线网络中的节点地址、自身在429网络中的接收端标号(由于429的特性，可广播发送给所有的接收设备)、第一总线的端口号与429设备ID的映射关系、429设备ID接收数据的转发的目标第一总线节点地址和端口、429设备ID的数据存储、接收、处理等信息。通过这些信息，可确定启动时如何进行初始化操作，启动后如何进行数据转发操作。

FPGA和CPU上电后会自动从对应的Flash中读取自身的程序数据并自动运行，启动后即可自动完成初始化并自动开始工作，全程无需额外操作。运行过程中，当接收到第一总线某端口的数据，根据配置信息确定对应的429设备ID，将接收到的数据根据该429设备ID的数据存储策略进行存储。同样的，在429的某个终端地址下的子地址接收到数据后，可根据配置信息中的映射关系将数据转发到的第一总线网络中指定节点下的指定端口。

设备启动后，FPGA芯片从对应的Flash读取FPGA程序并运行。FPGA程序采用成熟的IP核实现第一总线通信控制和429远程终端通信控制。FPGA提供特定的交互接口与软件交互，对于429，可采用寄存器读写的方式进行数据交互，对于第一总线通信，由于数据量较大，一般采用DMA的方式实现数据传输。

FPGA芯片启动时，CPU也开始工作，CPU启动后，首先从存储软件和配置信息的Flash中先读取数据接收转发控制程序并控制该程序启动运行。数据接收转发控制程序启动后首先通过Flash读取配置信息，并在内存中建立记录和索引。配置信息的数据内容和数据关系如图5所示。

FPGA程序和数据接收转发控制程序启动后，按照参照图6中的关键流程进行工作：

S401、FPGA程序和数据接收转发控制程序软件(下文简称软件)均已从Flash中读取并加载；

S402、软件从Flash中读取配置信息，配置信息中记录了如图2所示的信息和各信息之间的对应关系。读取完配置信息后以第一总线端口为Key码，建立第一总线哈希表，以便能按照接收的第一总线数据快速确定对应的429信息；同样的，以429的远程终端地址和子地址为Key码，建立429哈希表，以便能按照接收的429数据快速确定数据转发目标；

S403、软件调用FPGA的接口之前，需确认FPGA是否已正常启动，FPGA正常启动之前不允许进行操作，否则会导致操作无效甚至整个设备运行混乱。此处可以采用常用的检查办法判断FPGA程序是否已启动，例如读取判断GPIO引脚的电平或者读写特定寄存器进行寄存器回读数值比较判断的办法；

S404、如果FPGA程序启动较慢，那么软件需间隔一段时间再次检查，直到确定FPGA程序已正常工作；

S405、软件通过遍历第一总线哈希表和429哈希表，按照表中的记录，调用FPGA程序的接口，实现第一总线IP核的初始化和429终端设备IP核的初始化；

S406、完成FPGA程序底层的初始化工作以后，即可正常收发第一总线数据和429中各子地址的数据了，此时程序进入循环检查和转发工作阶段；程序首先检查第一总线是否有接收数据，如果有，则查询第一总线哈希表以便获取信息并根据信息完成数据转发工作，如果没有，则直接跳转到S410检查429是否有接收数据；

S407、如果第一总线中接收到数据，则根据接收数据的第一总线端口作为Key码查找第一总线哈希表；

S408、如果第一总线哈希中有对应的记录，那么即可按照记录中的信息，将接收到的第一总线数据填入429的指定远程终端的指定子地址的数据发送缓存中，如果第一总线哈希表中没有对应的记录，则认为当前接收到的第一总线数据为无效数据，直接丢弃处理；

S409、确定接收到的第一总线数据为有效数据且获取到了数据对应的记录信息，则按照记录信息的数据存储策略，将接收到的第一总线数据写入429子地址的数据缓存中；

S410、完成第一总线数据的接收检查和转发以后，开始检查429是否接收到新的数据，如果接收到新的数据，则查询429哈希表以便进行下一步操作，如果没有接收到新的数据，则程序继续执行，根据运行标记判断是否退出还是继续循环再次检查第一总线数据；

S411、如果收到429数据，则根据接收数据的设备ID做为Key码查找429哈希表；

S412、如果在429哈希表中没有查询到记录，则认为当前接收的429数据为无效数据，直接丢弃处理，如果查询到了记录，则根据记录信息进一步执行动作；

S413、如果在429哈希表中查询到了记录，则将接收的429数据发送给记录中的目标第一总线节点和端口；

S414、完成了本轮第一总线数据和429数据的接收检查和转发，则判断软件运行标记是否为真，如果为真，则继续循环，回到S406再次开始检查，如果为假，则退出程序；

S415、如果无需继续执行数据转发工作，则程序退出，释放对应资源。

应理解，处理器可以是中央处理单元(Central Processing Unit，简称为“CPU”)，处理器还可以是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。例如，存储器还可以存储设备类型的信息。

在实现过程中，终端设备所执行的处理可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。即本公开实施例所公开的方法的步骤可以体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。

本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。

Claims (13)

1.一种数据传输设备，其特征在于，包括：处理模块、现场可编程逻辑门阵列FPGA芯片；

其中，所述处理模块用于，接收来自发送方的目标数据并获取发送方信息，根据目标数据的发送方信息以及配置信息，对经过所述FPGA芯片处理的目标数据进行格式转换处理并确定目标数据的接收方信息；根据接收方信息将经过所述FPGA芯片处理的目标数据发送至对应的接收方；其中，所述发送方和所述接收方中的一方是第一总线网络中的节点，另一方是ARINC429总线网络中的设备，所述配置信息包括：所述第一总线网络中节点与所述ARINC429总线网络中设备之间的数据传输对应关系以及数据格式转换处理规则；

所述FPGA芯片，用于对来自所述发送方的目标数据以及经过所述处理模块处理的目标数据进行传输转换处理。

2.根据权利要求1所述的设备，其特征在于，所述数据传输对应关系是预先按照数据类型建立的第一总线网络中节点的地址信息与所述ARINC 429总线网络中设备的标识信息之间的数据传输对应关系。

3.根据权利要求2所述的设备，其特征在于，所述处理模块具体用于：

根据所述配置信息中的所述数据传输对应关系以所述第一总线网络中节点的地址信息为key值建立第一哈希表，并以所述ARINC 429总线网络中设备的标识信息为key值建立第二哈希表。

4.根据权利要求3所述的设备，其特征在于，所述处理模块具体还用于：

当所述目标数据的发送方是所述第一总线网络中的节点，根据目标数据的发送节点的地址信息、所述第一哈希表、所述数据传输对应关系确定目标数据的接收方信息；并根据所述数据格式转换处理规则将经过所述FPGA芯片处理的目标数据的格式转换为符合所述ARINC 429总线网络要求的格式；

当所述目标数据的发送方是所述ARINC 429总线网络中的设备，根据目标数据的发送设备的标识信息、所述第二哈希表、所述数据传输对应关系确定目标数据的接收方信息；并根据所述数据格式转换处理规则将经过所述FPGA芯片处理的目标数据的格式转换为符合所述第一总线网络要求的格式。

5.根据权利要求2所述的设备，其特征在于，所述处理模块，还用于存储所述FPGA芯片的启动程序；

所述FPGA芯片，还用于根据所述硬件处理存储的启动程序进行启动。

6.根据权利要求1所述的设备，其特征在于，所述FPGA芯片集成有第一总线IP核的和429IP核，

其中，所述第一总线IP核用于对来自第一总线网络的目标数据以及经过所述CPU芯片处理后的待发送至第一总线网络的目标数据进行传输转换处理，所述429IP核用于对来自ARINC 429总线网络的目标数据以及和经过所述CPU芯片处理后的待发送至ARINC 429总线网络的目标数据进行传输转换处理。

7.根据权利要求6所述的设备，其特征在于，所述处理模块，还用于根据所述配置信息调用FPGA芯片提供的接口实现第一总线IP核和429IP核的初始化。

8.根据权利要求7所述的设备，其特征在于，所述处理模块，还用于在实现第一总线IP核和429IP核的初始化之前，按照预设频率检测FPGA芯片是否已正常启动，直到检测到所述FPGA正常启动。

9.根据权利要求5所述的设备，其特征在于，还包括：缓存Flash、双倍速率同步动态随机存储器DDR、光模块、429连接器；

其中，所述Flash，用于存储所述FPGA芯片的启动程序和配置信息；

所述光模块，用于接收来自所述第一总线网络中节点的目标数据并获取目标数据发送节点的地址信息，存储于所述DDR中；根据所述DDR中存储的接收节点的地址信息将经过所述处理模块和所述FPGA芯片处理的目标数据发送至所述第一总线网络中的对应节点；

所述429连接器，用于接收来自ARINC 429总线网络中设备的目标数据并获取所述目标数据发送设备的标识信息，存储于所述DDR中；根据所述DDR中存储的接收设备的标识信息将经过所述处理模块和所述FPGA芯片处理的目标数据发送至所述ARINC 429总线网络中的对应设备；

所述DDR，用于存储所述光模块接收的目标数据和获取的目标数据发送节点的地址信息，以及所述429连接器接收的目标数据和获取的目标数据发送设备的标识信息，还用于存储经过所述处理模块和所述FPGA芯片处理的目标数据，以及所述处理模块确定的接收节点的地址信息和接收设备的标识信息。

10.一种数据传输方法，其特征在于，所述方法包括：

接收来自发送方的目标数据并获取发送方信息；

根据配置信息、获得的发送方信息对所述目标数据进行格式转换处理，并确定目标数据的接收方信息；其中，所述发送方和所述接收方中的一方是所述第一总线网络中的节点，另一方是所述ARINC 429总线网络中的设备，所述配置信息包括：所述第一总线网络中节点与所述ARINC 429总线网络中设备之间的数据传输对应关系以及数据格式转换处理规则；

根据接收方信息将经过格式转换处理的目标数据发送至接收方。

11.根据权利要求10所述的方法，其特征在于，所述数据传输对应关系是预先按照数据类型建立的第一总线网络中节点的地址信息与所述ARINC429总线网络中设备的标识信息之间的数据传输对应关系。

12.根据权利要求11所述的方法，其特征在于，所述配置信息还包括：根据所述数据传输对应关系以所述第一总线网络中节点的地址信息为key值建立的第一哈希表，以所述ARINC 429总线网络中设备的标识信息为key值建立的第二哈希表。

13.根据权利要求12所述的方法，其特征在于，所述根据配置信息、获得的发送方信息对所述目标数据进行格式转换处理，并确定目标数据的接收方信息，包括：

当所述目标数据的发送方是所述第一总线网络中的节点，根据目标数据的发送节点的地址信息、所述第一哈希表、所述数据传输对应关系确定目标数据的接收方信息；并根据所述数据格式转换处理规则将目标数据的格式转换为符合所述ARINC 429总线网络要求的格式；

当所述目标数据的发送方是所述ARINC 429总线网络中的设备，根据目标数据的发送设备的标识信息、所述第二哈希表、所述数据传输对应关系确定目标数据的接收方信息；并根据所述数据格式转换处理规则将经过所述FPGA芯片处理的目标数据的格式转换为符合所述第一总线网络要求的格式。

Images