CN115913178A - 高精度时钟电路结构 - Google Patents
高精度时钟电路结构 Download PDFInfo
- Publication number
- CN115913178A CN115913178A CN202110917210.7A CN202110917210A CN115913178A CN 115913178 A CN115913178 A CN 115913178A CN 202110917210 A CN202110917210 A CN 202110917210A CN 115913178 A CN115913178 A CN 115913178A
- Authority
- CN
- China
- Prior art keywords
- circuit
- comparator
- gate
- generating circuit
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Dc-Dc Converters (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种高精度时钟电路结构，包括充放电电流产生电路、线性稳压电路、斜坡产生电路、比较器电路和触发电路，所述的线性稳压电路与充放电电流产生电路相连接，所述的斜坡产生电路与充放电电流产生电路相连接，所述的比较器电路与斜坡产生电路相连接，所述的触发电路与比较器电路相连接。采用了本发明的高精度时钟电路结构，时钟频率的温漂和频率绝对值可分别独立校准，以获得极低的温度系数和较高的精度。时钟核心振荡部分采用内部线性稳压器供电，防止电源VDD的波动对振荡频率的影响，以获得极低的电压系数。斜坡产生电路，采用同一电流源通过不同开关切换对相同的电容充电，以获得50％占空比的方波。
Description
技术领域
本发明涉及集成电路领域，具体是指一种高精度时钟电路结构。
背景技术
SOC芯片具有功能强大、应用灵活、通用性强等特点，在消防、安防与物联网系统当中得到了广泛应用。为了降低整机功耗，SOC电路至少需要两个时钟，一个高速时钟，一般16M，还需要一个用于睡眠模式唤醒的低频时钟，如100kHz。
在传统的应用场合中，对振荡器频率精度要求较高时往往采用片外分立的晶振作为时钟源，但是晶振价格高，功耗大，应用成本高。有些应用场合不仅对时钟的精度有较高的要求，而且不适宜集成外接的晶振，所以使用内部集成的高精度振荡器成为其必然的选择。
现有技术中大多数采用电阻电容充放电方式或恒流充放电方式的振荡结构，但由于电阻电容工艺偏差较大，振荡器的输出频率常常受工艺、电源电压和温度的影响，输出时钟频率变化达到30％左右，甚至有时50％，这给电路设计带来很大的困扰。
一种传统的时钟电路结构如图1所示，主要由四个模块构成：充放电电流产生电路，斜波产生电路，比较器和触发电路。VBG为接近零温漂的带隙基准电压，通过充放电流产生电路生成两个电流源I1用于电容充电和I2用于电容放电，电容C1通过I1和I2充放电产生斜坡电压，到达比较器阈值时比较器输出会翻转，再通过触发器产生数字信号并经过反馈调整对电容充放电的极性，同时在输出端产生方波信号。电路稳定后就可以得到频率固定的时钟信号。
现有振荡器电路存在下列问题：
1.电阻R1和电容C1受工艺影响波动较大，导致时钟频率有30％左右波动，且电阻电容存在温度系数，时钟频率随温度改变而改变。由于芯片间的差异较大且无法校准温漂，导致产品一致性很差。
2.时钟振荡部分和整个芯片共用一个电压源VDD，当芯片上某个模块出现电流激增等问题时很可能导致VDD电压突变，会使时钟输出频率发生改变。
3.充电电流和放电电流大小不一致时，会使输出时钟信号占空比偏离50％。
发明内容
本发明的目的是克服了上述现有技术的缺点，提供了一种满足输出频率绝对值和温漂可校准、低功耗的高精度时钟电路结构。
为了实现上述目的，本发明的高精度时钟电路结构如下：
该高精度时钟电路结构，其主要特点是，所述的电路结构包括充放电电流产生电路、线性稳压电路、斜坡产生电路、比较器电路和触发电路，所述的线性稳压电路与充放电电流产生电路相连接，所述的斜坡产生电路与充放电电流产生电路相连接，所述的比较器电路与斜坡产生电路相连接，所述的触发电路与比较器电路相连接，所述的充放电电流产生电路产生可修调温度系数和大小值的电流源，所述的线性稳压电路输出电压给比较器和触发电路提供内部电源，所述的斜坡产生电路产生两个斜坡电压，所述的比较器电路比较斜坡电压和阈值电压的大小，所述的触发电路将比较器的输出转化为方波信号，并将输出反馈给斜坡产生电路，控制充放电开关改变电容的充放电极性。
较佳地，所述的充放电电流产生电路包括电阻修调电路、电流修调电路、放大器电路，所述的电阻修调电路的一端与放大器电路相连接，另一端接地，所述的放大器电路通过对称电路与电流修调电路相连接，所述的电流修调电路的另一端与斜坡产生电路相连接。
较佳地，所述的电阻修调电路由多个正温度系数电阻和负温度系数电阻组成，所述的正温度系数电阻和负温度系数电阻的个数与修调位数相同，所述的多个正温度系数电阻和负温度系数电阻依次连接在电压和地之间。
较佳地，所述的斜坡产生电路包括第五充电开关管、第六充电开关管、第二放电开关、第三放电开关、第一电容、第二电容，所述的第五充电开关管的漏极与充放电电流产生电路的电流修调电路相连接，所述的第五充电开关管的源极与第二放电开关的漏极相连，所述的第六充电开关管的漏极与充放电电流产生电路的电流修调电路相连接，所述的第六充电开关管的源极与第三放电开关的漏极相连，第二放电开关的源极和第三放电开关的源极接地，所述的第一电容接在第二放电开关的漏极和源极之间，所述的第二电容接在第三放电开关的漏极和源极之间，所述的第一电容和第二电容的电容值相同，所述的第五充电开关管的栅极和第二放电开关的栅极相连且与触发电路相连，所述的第六充电开关管的栅极和第三放电开关的栅极相连且与触发电路相连。
较佳地，所述的比较器电路包括第一比较器和第二比较器，所述的第一比较器的同相输入端与第二放电开关的栅极相连，所述的第二比较器的同相输入端与第三放电开关的栅极相连，所述的第一比较器的反相输入端与第二比较器的反相输入端相连，所述的第一比较器和第二比较器的输出端均与触发电路相连。
较佳地，所述的触发电路包括电平转换电路、第一或非门、第二或非门、第一反相器和第二反相器，所述的第一或非门的第一比较器的输出端相连，所述的第二或非门的第二比较器的输出端相连，所述的第二或非门的输出端与第一或非门的输入端相连，所述的第一或非门的输出端与第二或非门的输入端相连，所述的第一反相器和第二反相器依次相连，且连接在第一或非门的输出端和电平转换电路之间，所述的电平转换电路输出的高电平即为电源电压。
采用了本发明的高精度时钟电路结构，时钟频率的温漂和频率绝对值可分别独立校准，以获得极低的温度系数和较高的精度。时钟核心振荡部分采用内部线性稳压器供电，防止电源VDD的波动对振荡频率的影响，以获得极低的电压系数。斜坡产生电路，采用同一电流源通过不同开关切换对相同的电容充电，以获得50％占空比的方波。本发明设计了一款输出频率绝对值和温漂可校准，且通过使用内部LDO为时钟提供独立的电源，降低芯片电源电压对输出频率的影响，同时具有较低的功耗。
附图说明
图1为现有技术的时钟电路结构示意图。
图2为本发明的高精度时钟电路结构的示意图。
图3为本发明的高精度时钟电路结构的电阻修调电路。
图4为本发明的高精度时钟电路结构的充放电电流产生模块生成的电流在不同R_TRIM<3:1>值下随温度的变化曲线示意图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
本发明设计了一种温漂和输出频率绝对值可分别校准的高精度时钟电路，通过使用内部LDO为时钟提供独立的电源，降低芯片电源电压对输出频率的影响，通过改进的斜坡产生电路，优化输出信号占空比，同时具有较低的功耗。
本发明的该高精度时钟电路结构，如图2所示，其中包括充放电电流产生电路、线性稳压电路、斜坡产生电路、比较器电路和触发电路，所述的线性稳压电路与充放电电流产生电路相连接，所述的斜坡产生电路与充放电电流产生电路相连接，所述的比较器电路与斜坡产生电路相连接，所述的触发电路与比较器电路相连接，所述的充放电电流产生电路产生可修调温度系数和大小值的电流源，所述的线性稳压电路输出电压给比较器和触发电路提供内部电源，所述的斜坡产生电路产生两个斜坡电压，所述的比较器电路比较斜坡电压和阈值电压的大小，所述的触发电路将比较器的输出转化为方波信号，并将输出反馈给斜坡产生电路，控制充放电开关改变电容的充放电极性。
作为本发明的优选实施方式，所述的充放电电流产生电路包括电阻修调电路、电流修调电路、放大器电路，所述的电阻修调电路的一端与放大器电路相连接，另一端接地，所述的放大器电路通过对称电路与电流修调电路相连接，所述的电流修调电路的另一端与斜坡产生电路相连接。
充放电电流产生电路用于产生一个可修调温度系数和大小值的精确电流源。充放电电流产生电路中的一种电阻修调电路如图3所示，图中以修调位数n＝3为例，RP*为正温度系数电阻，RN*为负温度系数电阻，RN1_1和RP1_1电阻阻值相同，RN1_2＝2×RN1_1，RN1_3＝22×RN1_1，RP1_2＝2×RP1_1，RP1_3＝22×RP1_1。
充放电电流产生模块生成的流过电阻的电流在不同R_TRIM<3:1>值下随温度的变化曲线如图4所示，R_TRIM<3:1>＝000时，电流正温度系数最大，R_TRIM<3:1>＝111时，电流负温度系数最大。在不同TRIM值下，电流在常温下输出电流相同。
由于图2所示电路结构为高速时钟，为了降低功耗，充放电电容极小，为fF级，通过修调电容来修调输出频率不可取，故而通过电流修调电路来修调输出频率。
作为本发明的优选实施方式，所述的电阻修调电路由多个正温度系数电阻和负温度系数电阻组成，所述的正温度系数电阻和负温度系数电阻的个数与修调位数相同，所述的多个正温度系数电阻和负温度系数电阻依次连接在电压和地之间。
线性稳压电路输出电压V_POW给比较器和触发电路提供内部电源，降低VDD的变化对输出频率的影响。
作为本发明的优选实施方式，所述的斜坡产生电路包括第五充电开关管、第六充电开关管、第二放电开关、第三放电开关、第一电容、第二电容，所述的第五充电开关管的漏极与充放电电流产生电路的电流修调电路相连接，所述的第五充电开关管的源极与第二放电开关的漏极相连，所述的第六充电开关管的漏极与充放电电流产生电路的电流修调电路相连接，所述的第六充电开关管的源极与第三放电开关的漏极相连，第二放电开关的源极和第三放电开关的源极接地，所述的第一电容接在第二放电开关的漏极和源极之间，所述的第二电容接在第三放电开关的漏极和源极之间，所述的第一电容和第二电容的电容值相同，所述的第五充电开关管的栅极和第二放电开关的栅极相连且与触发电路相连，所述的第六充电开关管的栅极和第三放电开关的栅极相连且与触发电路相连。
斜坡产生电路用于产生两个斜坡电压，其中电容C1＝C2，充电开关管MP5和MP6接相同的恒定充电电流源，放电开关MN2和MN3均接地，用于将电容上电压迅速强下拉为0V。电容C1充电时，C2用于放电，当C1上的电压达到VBG时，第一比较器输出翻转，C1开始放电，C2开始充电，如此反复。由于充电电流共用一个电流源，充电电容相等，所以电路输出频率为50％。
作为本发明的优选实施方式，所述的比较器电路包括第一比较器和第二比较器，所述的第一比较器的同相输入端与第二放电开关的栅极相连，所述的第二比较器的同相输入端与第三放电开关的栅极相连，所述的第一比较器的反相输入端与第二比较器的反相输入端相连，所述的第一比较器和第二比较器的输出端均与触发电路相连。
比较器用于比较电容上的斜坡电压和阈值电压VBG的大小，为了降低电源VDD对比较器延迟时间，失调电压等的影响，比较器的电源为内部线性稳压电路输出电压V_POW。
作为本发明的优选实施方式，所述的触发电路包括电平转换电路、第一或非门、第二或非门、第一反相器和第二反相器，所述的第一或非门的第一比较器的输出端相连，所述的第二或非门的第二比较器的输出端相连，所述的第二或非门的输出端与第一或非门的输入端相连，所述的第一或非门的输出端与第二或非门的输入端相连，所述的第一反相器和第二反相器依次相连，且连接在第一或非门的输出端和电平转换电路之间，所述的电平转换电路输出的高电平即为电源电压。
触发电路用于将比较器的输出转化为方波信号，并将输出反馈给斜坡产生电路，控制充放电开关改变电容的充放电极性。其中NOR1、NOR2、INV1和INV2的电源为内部线性稳压电路输出电压V_POW，所以增加电平转换电路，最终OSC_OUT的高电平为电源电压VDD。
本发明的具体实施方式中，低速时钟充电电流较小，电容较大，所以对时钟频率绝对值的校准通过对充放电电容校准得到，图2中电容C1和C2替换为可校准的电容阵列。电流修调电路用作对频率绝对值进行粗调，防止时钟频率因为工艺偏差，超出电容值的可修调范围。
时钟频率的温漂和频率绝对值可分别独立校准，校准时钟温漂时，时钟的输出频率近似于不变，校准频率绝对值时，温漂不变。
用于校准时钟温漂的电阻修调电路中，由同一互补开关控制的正负温度系数电阻阻值相同，改变输入校准信号可以得到温度系数逐渐变化的电流源。
时钟核心振荡部分采用内部线性稳压器供电，防止电源VDD的波动对振荡频率的影响。
斜坡产生电路，采用同一电流源通过不同开关切换对相同的电容充电，保证输出信号占空比接近50％。
采用了本发明的高精度时钟电路结构，时钟频率的温漂和频率绝对值可分别独立校准，以获得极低的温度系数和较高的精度。时钟核心振荡部分采用内部线性稳压器供电，防止电源VDD的波动对振荡频率的影响，以获得极低的电压系数。斜坡产生电路，采用同一电流源通过不同开关切换对相同的电容充电，以获得50％占空比的方波。本发明设计了一款输出频率绝对值和温漂可校准，且通过使用内部LDO为时钟提供独立的电源，降低芯片电源电压对输出频率的影响，同时具有较低的功耗。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (6)
1.一种高精度时钟电路结构，其特征在于，所述的电路结构包括充放电电流产生电路、线性稳压电路、斜坡产生电路、比较器电路和触发电路，所述的线性稳压电路与充放电电流产生电路相连接，所述的斜坡产生电路与充放电电流产生电路相连接，所述的比较器电路与斜坡产生电路相连接，所述的触发电路与比较器电路相连接，所述的充放电电流产生电路产生可修调温度系数和大小值的电流源，所述的线性稳压电路输出电压给比较器和触发电路提供内部电源，所述的斜坡产生电路产生两个斜坡电压，所述的比较器电路比较斜坡电压和阈值电压的大小，所述的触发电路将比较器的输出转化为方波信号，并将输出反馈给斜坡产生电路，控制充放电开关改变电容的充放电极性。
2.根据权利要求1所述的高精度时钟电路结构，其特征在于，所述的充放电电流产生电路包括电阻修调电路、电流修调电路、放大器电路，所述的电阻修调电路的一端与放大器电路相连接，另一端接地，所述的放大器电路通过对称电路与电流修调电路相连接，所述的电流修调电路的另一端与斜坡产生电路相连接。
3.根据权利要求2所述的高精度时钟电路结构，其特征在于，所述的电阻修调电路由多个正温度系数电阻和负温度系数电阻组成，所述的正温度系数电阻和负温度系数电阻的个数与修调位数相同，所述的多个正温度系数电阻和负温度系数电阻依次连接在电压和地之间。
4.根据权利要求1所述的高精度时钟电路结构，其特征在于，所述的斜坡产生电路包括第五充电开关管、第六充电开关管、第二放电开关、第三放电开关、第一电容、第二电容，所述的第五充电开关管的漏极与充放电电流产生电路的电流修调电路相连接，所述的第五充电开关管的源极与第二放电开关的漏极相连，所述的第六充电开关管的漏极与充放电电流产生电路的电流修调电路相连接，所述的第六充电开关管的源极与第三放电开关的漏极相连，第二放电开关的源极和第三放电开关的源极接地，所述的第一电容接在第二放电开关的漏极和源极之间，所述的第二电容接在第三放电开关的漏极和源极之间，所述的第一电容和第二电容的电容值相同，所述的第五充电开关管的栅极和第二放电开关的栅极相连且与触发电路相连，所述的第六充电开关管的栅极和第三放电开关的栅极相连且与触发电路相连。
5.根据权利要求4所述的高精度时钟电路结构，其特征在于，所述的比较器电路包括第一比较器和第二比较器，所述的第一比较器的同相输入端与第二放电开关的栅极相连，所述的第二比较器的同相输入端与第三放电开关的栅极相连，所述的第一比较器的反相输入端与第二比较器的反相输入端相连，所述的第一比较器和第二比较器的输出端均与触发电路相连。
6.根据权利要求1所述的高精度时钟电路结构，其特征在于，所述的触发电路包括电平转换电路、第一或非门、第二或非门、第一反相器和第二反相器，所述的第一或非门的第一比较器的输出端相连，所述的第二或非门的第二比较器的输出端相连，所述的第二或非门的输出端与第一或非门的输入端相连，所述的第一或非门的输出端与第二或非门的输入端相连，所述的第一反相器和第二反相器依次相连，且连接在第一或非门的输出端和电平转换电路之间，所述的电平转换电路输出的高电平即为电源电压。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110917210.7A CN115913178A (zh) | 2021-08-11 | 2021-08-11 | 高精度时钟电路结构 |
| PCT/CN2022/098674 WO2023016080A1 (zh) | 2021-08-11 | 2022-06-14 | 高精度时钟电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110917210.7A CN115913178A (zh) | 2021-08-11 | 2021-08-11 | 高精度时钟电路结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115913178A true CN115913178A (zh) | 2023-04-04 |
Family
ID=85199802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110917210.7A Pending CN115913178A (zh) | 2021-08-11 | 2021-08-11 | 高精度时钟电路结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115913178A (zh) |
| WO (1) | WO2023016080A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103580649B (zh) * | 2012-07-31 | 2016-08-03 | 成都锐成芯微科技有限责任公司 | 低失调低温漂高电源抑制比的rc振荡器电路 |
| CN104143968B (zh) * | 2014-07-30 | 2017-08-22 | 深圳市芯海科技有限公司 | 消除控制逻辑延时的片上振荡器电路 |
| CN108123699B (zh) * | 2018-01-25 | 2021-04-09 | 上海芯旺微电子技术有限公司 | 一种低温漂振荡器及获得低温漂时钟频率的方法 |
| CN110224675A (zh) * | 2019-05-10 | 2019-09-10 | 上海胤祺集成电路有限公司 | Rc振荡电路 |
| US10924013B1 (en) * | 2019-11-06 | 2021-02-16 | Alpha And Omega Semiconductor (Cayman) Ltd. | Voltage-controlled oscillator for current mode hysteretic modulator |
-
2021
- 2021-08-11 CN CN202110917210.7A patent/CN115913178A/zh active Pending
-
2022
- 2022-06-14 WO PCT/CN2022/098674 patent/WO2023016080A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023016080A1 (zh) | 2023-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112290889B (zh) | 一种片内rc振荡器、芯片及通信终端 | |
| US7595686B2 (en) | Digital controller for high-frequency switching power supplies | |
| US8659362B2 (en) | Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation | |
| CN111697947B (zh) | 一种对温度不敏感的高精度宽范围张弛振荡器 | |
| CN110504920B (zh) | 振荡器 | |
| CN109643139B (zh) | 一种阻抗调整电路、芯片及参考电压产生电路 | |
| CN111404484B (zh) | Rc振荡器及电设备 | |
| CN108123699B (zh) | 一种低温漂振荡器及获得低温漂时钟频率的方法 | |
| CN108508958B (zh) | 一种伪数字低压差线性稳压器及电源管理芯片 | |
| CN109690948B (zh) | 用于低功率张弛振荡器的方法和装置 | |
| CN103051286A (zh) | 一种可修调的高精度弛张振荡器 | |
| CN210405226U (zh) | Rc振荡电路 | |
| CN115913178A (zh) | 高精度时钟电路结构 | |
| CN111092609A (zh) | 一种无参考电压的rc张弛振荡器 | |
| CN114157275B (zh) | 宽范围低抖动高精度时钟信号占比稳定器电路及调节方法 | |
| CN114726315A (zh) | Rc张弛振荡电路及rc张弛振荡器 | |
| CN112953523B (zh) | 适用于模数转化器中环形压控振荡器的pvt数字校准方法 | |
| US6686862B1 (en) | Apparatus and method for duty cycle conversion | |
| CN113014229A (zh) | 一种时钟占空比校准方法和系统 | |
| CN107346960B (zh) | 一种基于调节有源负载的低失调运算放大器 | |
| CN112104361A (zh) | 一种基于张弛振荡器的时钟产生电路 | |
| CN108649901B (zh) | 一种对于pvt不敏感的高精度振荡器 | |
| CN113131868A (zh) | 数字调节振荡器 | |
| CN203675094U (zh) | 有源rc滤波器校准电路 | |
| CN108649900B (zh) | 一种振荡器链路延时校正电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |