CN115911104A - 硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法 - Google Patents
硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN115911104A CN115911104A CN202211240509.4A CN202211240509A CN115911104A CN 115911104 A CN115911104 A CN 115911104A CN 202211240509 A CN202211240509 A CN 202211240509A CN 115911104 A CN115911104 A CN 115911104A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film
- film transistor
- doping
- sulfur
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法,利用水溶液法制备了不同S掺杂量的In‑S‑O薄膜。随着S掺杂量的增加,In‑S‑O薄膜的结构未发生明显改变,所得In‑S‑O薄膜的晶格常数下降,晶粒尺寸减小;而且In‑S‑O薄膜表面均非常光滑,不会对表面粗糙度有明显影响,结晶性良好,原子排列规整,薄膜的质量良好,且薄膜内OV浓度下降。S掺杂能够形成更加稳定的In‑O‑S‑O‑In金属网络,能够有效降低In2O3薄膜内OV浓度。最终,通过S的掺杂能够有效抑制In‑S‑O薄膜氧空位(OV),从而有效调控In‑S‑O薄膜中载流子浓度,提升了In‑S‑O薄膜晶体管器件性能。
Description
技术领域
本发明涉及功率半导体技术以及半导体制造领域,尤其涉及一种硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法。
背景技术
随着移动设备的普及,人们对于便携、超高分辨率、高刷新率、透明柔性的显示面板的需求越发强烈。有源矩阵有机发光二极管显示器(AMOLED)和有源矩阵液晶显示器(AMLCD)的出现,使得TFT作为平板显示器(FPD)中的像素点开关和驱动元件受到研究者们广泛的关注。以硅为基础的薄膜晶体管(Thin-film transistor,TTF)制造已经是非常成熟的工艺,并且广泛用于平板显示器中。然而,这类器件存在一定的限制,诸如光敏性,低迁移率(小于1cm2/V·s)等,于是越来越多的人把注意力集中到金属氧化合物半导体中。金属氧化物TFT具有高的载流子迁移率(10-100cm2/Vs),较好的大面积均匀性和相当低的制造成本,同时保持良好的透明性和较好的电学稳定性,使其成为最匹配OLED的TFT技术。
In2O3具有高迁移率(>50cm2/Vs)以及宽带隙(Eg~3.5eV),被认为是制备TFT材料中最具有潜力的金属氧化物。在实际应用中,TFT需要具备较大的开关比(Ion/Ioff)和稳定的电学性能,而In2O3薄膜中的过量OV,使得In2O3TFT产生关态电流较高(Ioff=10-6A)以及器件偏压稳定性较差等问题。因此必须将In2O3 TFT进行合适的优化,降低In2O3薄膜中OV的浓度,改善其电学性能,才能实现工业生产推广。
研究表明可以通过添加合适的掺杂剂抑制OV产生,从而提高In2O3 TFT性能。掺杂剂要求SEP低于In(-0.34V),电负性低于In(1.78),掺杂剂-氧键能高于In-O(320kJ/mol)。低SEP被认为是评价掺杂剂与氧结合能力的主要参数。掺杂剂与氧之间的电负性差异大,这有助于形成稳定的金属-氧键。掺杂剂-氧键的键能大小定义为破键反应的标准焓变,被认为是有助于提升TFT稳定性。研究者尝试了添加多种掺杂剂,但大多数都会急剧恶化TFT的载流子迁移率。
现有的制备In2O3薄膜主要是通过真空技术制备的,包括:化学气相沉积法(CVD),原子层沉积法(ALD)脉冲激光沉积法(PLD)磁控溅射法(RF)等。但现有真空In2O3晶体薄膜工艺,存在沉积参数难控、需要使用昂贵的真空系统,容易形成大量氧缺陷,载流子浓度难于控制,而且均匀性、重复性也差等缺点。虽然,相比真空技术,溶液法能够通过低成本、便捷的方式设计制备新型多组分金属氧化物薄膜,但是如何选择合适的掺杂剂减少缺陷和提高电学稳定性,同时使器件保持较高的迁移率一直是溶液法TFT面临的迫切挑战。
因此,现有技术还有待改进。
发明内容
鉴于上述现有技术的不足,本发明的目的在于提供一种硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法,通过硫(S)掺杂利用溶液旋涂法制备了In-S-O薄膜,旨在改善目前In2O3晶体薄膜器件稳定性差,添加掺杂剂易使TFT迁移率急剧恶化,容易形成大量氧缺陷,载流子浓度难于控制,而且均匀性、重复性差的缺点。
本发明的技术方案如下:
一种硫掺杂的氧化铟半导体薄膜,其中,所述氧化铟半导体薄膜中掺杂有硫。
所述的硫掺杂的氧化铟半导体薄膜,其中,所述氧化铟半导体薄膜中硫的摩尔含量为0-2%。
一种硫掺杂的氧化铟半导体薄膜的应用,其中,将如上任一所述的硫掺杂的氧化铟半导体薄膜应用于薄膜晶体管中。
一种薄膜晶体管的制备方法,其中,包括步骤:
按照预定比例称量In(NO3)3·xH2O和H2SO4并混合到水中,室温搅拌至溶液呈透明状,得到预定浓度的前驱体溶液;
提供衬底,并在衬底上生长SiO2栅介电层,得到SiO2栅介电层/衬底;
将所述预定浓度的前驱体溶液旋涂在SiO2栅介电层/衬底的SiO2栅介电层上,随后进行退火处理,形成In-S-O薄膜/SiO2栅介电层/衬底;
将金属掩模版覆盖在所述In-S-O薄膜/SiO2栅介电层/衬底的In-S-O薄膜上,并通过热蒸镀将源电极、漏电极蒸镀在所述In-S-O薄膜上,制备得到所述薄膜晶体管。
所述的薄膜晶体管的制备方法,其中,所述预定浓度的前驱体溶液中,H2SO4的摩尔比为0-2%。
所述的薄膜晶体管的制备方法,其中,所述衬底包括硅片。
所述的薄膜晶体管的制备方法,其中,所述旋涂的参数为3000~4500rpm旋涂20~30s。
所述的薄膜晶体管的制备方法,其中,在旋涂之前还包括步骤:将生长了SiO2栅介电层的衬底依次用丙酮、乙醇、去离子水进行超声清洗,用氮气吹干之后,再用氧等离子清洗。
所述的薄膜晶体管的制备方法,其中,所述退火处理的条件为250~400℃下退火1~2h。
一种薄膜晶体管,其中,采用如上任一所述的薄膜晶体管的制备方法制备得到。
有益效果:本发明提供了一种硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法,利用水溶液法,采取去离子水作为溶剂,通过溶液旋涂法制备了不同S掺杂量的In-S-O薄膜。随着S掺杂量的增加,In-S-O薄膜的结构未发生明显改变,所得In-S-O薄膜的晶格常数下降,晶粒尺寸减小。这归因于S6+ 相比In3+ 具有更小离子半径。而且随着S掺杂量增加,In-S-O薄膜样品表面均非常光滑,不会对表面粗糙度有明显影响,样品的结晶性良好,原子排列规整,薄膜的质量良好。随着S掺杂量的增加,In-S-O薄膜内OV浓度下降。S掺杂能够形成更加稳定的In-O-S-O-In金属网络,能够有效降低In2O3薄膜内OV浓度。最终,本发明提供的硫掺杂的氧化铟半导体薄膜,通过S的掺杂能够有效抑制In-S-O薄膜氧空位(OV),从而有效调控In-S-O薄膜中载流子浓度,提升了In-S-O薄膜晶体管器件性能。
附图说明
图1为本发明实施例提供的S掺杂形成In-S-O金属网络示意图,(a)掺杂前;(b)掺杂后。
图2为本发明实施例提供的金属掩膜版示意图(a)以及In-S-O TFT器件示意图(b)。
图3为本发明实施例提供的不同S掺杂量In-S-O的GIXRD衍射花样示意图。
图4为本发明实施例提供的不同S掺杂量In-S-O薄膜的AFM:(a)0%;(b)0.5%;(c)1%;(d)2%。
图5为本发明实施例提供的S掺杂量为1%的In-S-O薄膜的TEM图(a)以及高分辨率TEM图(b)。
图6为本发明实施例提供的不同S掺杂量In-S-O薄膜的XRR图。
图7为本发明实施例提供的不同S掺杂量的In-S-O薄膜的透过光谱(a)以及不同S掺杂量的In-S-O薄膜的带隙图(b)。
图8为本发明实施例提供的不同S掺杂量的In-S-O薄膜PL光谱。
图9为本发明实施例提供的不同S掺杂量的In-S-O薄膜的XPS,(a)O1s;(b)In 3d;(c)S 2p。
图10为本发明实施例提供的不同S掺杂量的In-S-O TFT转移特性曲线(a);以及不同S掺杂量的In-S-O TFT的输出特性曲线(b)-(e)。
图11为本发明实施例提供的不同S掺杂量的In-S-O TFT电学性能统计直方图,(a)迁移率;(b)亚阈值摆幅;(c)阈值电压。
图12为本发明实施例提供的不同S掺杂量的In-S-O TFT的偏压稳定性特性曲线:(a)0%;(b)0.5%;(c)1%;(d)2%。
具体实施方式
本发明提供一种硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法,为使本发明的目的、技术方案及效果更加清楚、明确,以下对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例提供一种硫掺杂的氧化铟半导体薄膜,所述氧化铟半导体薄膜中掺杂有硫。
硫(S)的SEP为-0.93V,电负性为-2.48,S-O键强度为522kJ/mol,是一种合适的掺杂剂。本发明实施例通过S的掺入,得到In-S-O薄膜,提高了氧化铟(In2O3)半导体薄膜的性能。适当的S掺杂能够有效抑制薄膜的氧空位(OV),从而有效调控In-S-O薄膜中载流子浓度,提升In-S-O薄膜晶体管(TFT)器件性能。此外,In-S-O(1%)TFT表现出优异的性能,μsat=22.1cm2/Vs,Ion/Ioff=1.2×107,VTH=0.5V,SS=0.43V/dec以及良好的偏压稳定性。
在一些实施方式中,所述氧化铟半导体薄膜中硫的摩尔含量为0-2%。在制备过程中,设置前驱体溶液中H2SO4的摩尔比为0-2%,则得到的氧化铟半导体薄膜中硫的摩尔比为0-2%,即所述氧化铟半导体薄膜中硫的掺杂量为0-2%。优选的,硫的掺杂量为1%。
本发明实施例通过在氧化铟半导体薄膜中掺入硫,得到In-S-O薄膜。通过对不同S掺杂量的In-S-O薄膜进行了GIXRD衍射分析发现,In-S-O薄膜均表现出(222)为主峰的多晶结构,为方铁锰矿相,也就是In2O3相(JCPD#060416)。随着S掺杂量从0%增加到2%时,立方晶体In-S-O薄膜的晶格常数分别为:10.079、10.075、10.072、未掺杂In2O3薄膜的晶格常数与理论值非常接近;In-S-O薄膜的晶粒尺寸,分别为11.52、11.40、11.30、11.10nm。随着S掺杂量的增加,薄膜的晶粒尺寸以及晶格常数均减小。这是因为S6+ 相比于In3+ 具有更小离子半径。
通过AFM观察In-S-O薄膜的表面形貌,结果表明,0、0.5、1、2%掺杂量的In-S-O薄膜所对应的均方根粗糙度(RMS)分别为0.218、0.228、0.248、0.295nm,粗糙度略有增加,但是表面都非常光滑。高质量表面是实现高迁移率的TFT一个重要因素,它能够有效减小电子散射,有助于实现高性能TFT。
本发明实施例还提供一种硫掺杂的氧化铟半导体薄膜的应用,将上述的硫掺杂的氧化铟半导体薄膜应用于薄膜晶体管中。
本发明实施例还提供一种薄膜晶体管的制备方法,包括步骤:
S10、按照预定比例称量In(NO3)3·xH2O和H2SO4并混合到水中,室温搅拌至溶液呈透明状,得到预定浓度的前驱体溶液;
S20、提供衬底,并在衬底上生长SiO2栅介电层,得到SiO2栅介电层/衬底;
S30、将所述预定浓度的前驱体溶液旋涂在SiO2栅介电层/衬底的SiO2栅介电层上,随后进行退火处理,形成In-S-O薄膜/SiO2栅介电层/衬底;
S40、将金属掩模版覆盖在所述In-S-O薄膜/SiO2栅介电层/衬底的In-S-O薄膜上,并通过热蒸镀将源电极、漏电极蒸镀在所述In-S-O薄膜上,制备得到所述薄膜晶体管。
在一些实施方式中,用天平称量配置溶液所需的硝酸铟([In(NO3)3·xH2O])和浓硫酸(H2SO4)的总质量,分别加入去离子水,放置在室温的环境下搅拌4h,使溶液呈均匀透明状,即得到前驱体溶液。
具体的,所述前驱体溶液中,硝酸铟([In(NO3)3·xH2O])和浓硫酸(H2SO4)的浓度分别为0.1mol/L。
在一些实施方式中,所述前驱体溶液中,H2SO4的摩尔比为0-2%。具体的,摩尔比分别为0、0.5、1、2%。前驱体溶液中H2SO4的摩尔比为0-2%,则得到的氧化铟半导体薄膜中硫的摩尔比为0-2%,即所述氧化铟半导体薄膜中硫的掺杂量为0-2%。
在一些实施方式中,所述衬底包括硅片。具体的,所述硅片为P++-Si晶圆。
在一些实施方式中,步骤S20中,在硅片上热生长100nm SiO2栅介电层。
在一些实施方式中,在旋涂之前还包括步骤:将生长了SiO2栅介电层的衬底依次用丙酮、乙醇、去离子水进行超声清洗,用氮气吹干之后,再用氧等离子清洗。
具体的,将热生长了100nm的SiO2栅介电层的硅片依次用丙酮、乙醇、去离子水超声清洗15min,再用氮气吹干。旋涂之前,为了使衬底和溶液的涂覆性更好,需要用氧等离子清洗硅片10min,紧接着将处理好的硅片放在旋涂仪托盘中央,用注射器取配置好的前驱体溶液通过0.22μm的滤头滴在处理好的衬底上,准备旋涂。
在一些实施方式中,所述旋涂的参数为3000~4500rpm旋涂20~30s。优选的,旋涂的参数为4500rpm旋涂30s。
在一些实施方式中,所述退火处理的条件为250~400℃下退火1~2h。优选的,退火处理的条件为350℃下退火2h。
在一些实施方式中,硫掺杂氧化铟半导体薄膜In-S-O薄膜的厚度为3-4nm。优选的,厚度为3.2-3.3nm。
通过TEM测试可以得知,In-S-O薄膜展现了非常整齐原子排布,厚度约为3-4nm,In-S-O薄膜与SiO2界面清晰,这种高质量的界面接触能够大大减少界面缺陷,有助于形成良好的导电沟道。通过XRR测试进一步确认不同S掺杂量的In-S-O薄膜厚度,通过计算得出,0、0.5、1和2%S掺杂量的In-S-O薄膜厚度分别为3.21、3.27、3.28、3.30nm。因此,XRR结果与截面TEM结果相符,确认了In-S-O薄膜的厚度。
在一些实施方式中,硫掺杂氧化铟半导体薄膜In-S-O薄膜的光学带隙为3.42eV-3.35eV。
本发明实施例还透过光谱测试了不同In-S-O薄膜光学带隙,In-S-O薄膜的透过率在可见光波段400nm至800nm之间都超过85%,表明In-S-O薄膜在可见光范围内透光率好,在未来的透明电子产品中具有广阔的应用前景。同时,In-S-O薄膜的光学带隙图表明,0、0.5、1、2%掺杂量的In-S-O薄膜所对应的光学带隙大小分别为:3.42、3.40、3.38、3.35eV。随着S掺杂量由0%增加到2%,In-S-O薄膜的光学带隙从3.42eV转变为3.35eV。这归因于O的2p轨道和S的3p轨道杂化后价带宽化,使得禁带宽度相应减小。不同S掺杂量的In-S-O薄膜的PL光谱表明,在420nm附近检测到一个弱峰,这通常归因于近带边缘(NBE)发射。在650nm处的峰被指定为UV发射的二阶特征峰,在之前的研究中也可以找到类似的现象。600nm处的主峰来自导带底的浅施主与价带顶受主发生复合。VO被广泛认为是浅施主,受体可能是间隙氧或与金属空位(VM)。因此,主峰强度可代表氧空位强度。主峰强度随S掺入量的增加而降低,表明S可以有效抑制VO的产生。
在一些实施方式中,硫掺杂氧化铟半导体薄膜In-S-O薄膜中,离子结构为In-O-S-O-In结构网络,如图1所示。
当金属硝酸盐溶解在水中时,形成金属阳离子-水合物。对于In(NO3)3溶液,In3+与水分子形成六水合物[In(H2O)6 3+]。这些In(H2O)6 3+在随后的薄膜退火后,会形成具有M-O-M构架的In2O3薄膜,但是退火过程中存在不完全缩合,形成的过多OV,则成为In2O3 TFT偏压稳定性较差的主要因素。因此,减少In2O3薄膜中OV并促进M-O-M金属网络的形成,能够提升In2O3TFT器件性能,改善偏压稳定性。在溶液配置中,掺入SO4 2-离子能够有效替代水性配体,形成具有阴离子配体铟水合物,从而提升络合能力,降低In2O3薄膜退火过程中形成OV的可能性。另外,SO4 2-携带额外的氧原子,能够提可以在最终的氧化物薄膜中提供更多的氧,从而降低OV比例。图1展示了S掺杂形成In2O3金属网络结构,其中SO4 2-阴离子通过在退火后在In2O3薄膜中形成M-O-S-O-M键来连接相邻的金属阳离子。S-O的键能为522kJ/mol,相比于In-O(320kJ/mol)具有更强的键能,因此能够形成更加稳定的In-O-S-O-In结构网络。
在一些实施方式中,S原子在In-S-O薄膜中为S6+的形式存在。
本申请实施例还观察了具有不同S掺杂量的In-S-O膜的O1s区域的XPS光谱。为了讨论氧元素化学结构变化,对O1s峰进行分峰拟合,O 1s峰由三个独立的子峰拟合而成,分别代表与OM(晶格氧),OV(空位氧)和OH(吸附氧),其结合能位置分别为529.5eV、530.5eV、531.5eV。观测不同S掺杂量下OM、OV、OH占总氧峰的比例,随着S的掺杂量从0增加到2%,其中OM/(OM+OV+OH)的值分别由40.4%增加到54.5%,说明S掺杂能够促进In2O3薄膜的金属-氧结构网络的形成,而为OV/(OM+OV+OH)的值由26.6%下降到5.9%,表明S掺杂能够有效抑制氧空位形成。而具有不同S掺杂量的In 3d的相应XPS光谱表明,由于S-O键能(522kJ/mol)比In-O键能(320kJ/mol)强,因此随着S掺杂量的增加,In-O峰逐渐向低结合能移动。具有不同S掺杂量的In-S-O薄膜的S 2p区域的XPS光谱表明,在168eV处具有明显的特征峰,证明了S原子In-S-O薄膜中为S6+(周围为四个氧原子)。在162eV处无特征峰,表示不存在以金属-硫键(硫化物)形式存在的S2-。
在一些实施方式中,步骤S40中,将金属掩模版覆盖在退火后的薄膜上,并用胶带固定在玻璃板上,钨舟里放置Al丝,通过热蒸发镀膜机将源漏电极蒸镀在In-S-O薄膜上,制备出In-S-O薄膜晶体管(TFT)。
本发明实施例还提供一种薄膜晶体管,采用如上任一所述的薄膜晶体管的制备方法制备得到。
通过对制备得到的In-S-O TFT器件性能的测试发现:未掺杂的In2O3TFT具有高迁移率(33.6cm2/Vs),同时由于薄膜中OV浓度较高,导致较高的Ioff(10-8A)以及负VTH(-7.1V),需要施加额外的负栅压才能实现器件关闭,无法实现低功耗TFT;对In2O3薄膜进行S掺杂后,可以观察到关态电流明显下降(Ioff=2×10-10A),Ion/Ioff由105增加至107,VTH由-7.1V增加到4.6V,由于S掺杂后能够有效降低半导体层中OV浓度,使得载流子浓度降低,从而减小Ioff,VTH正向偏移。此外,S掺杂量为1%的In-S-O TFT的SS有明显降低,由1.82V/dec下降至0.42V/dec。SS的降低说明半导体层/绝缘层界面之间的Nt减少。而当S的掺杂量增加到2%时,In-S-O TFT的器件Ion/Ioff下降,SS(0.79V/dec)增加,这是SO4 2-阴离子含量的进一步增加可能会导致In2O3金属网络的破坏,并且过量SO4 2-阴离子可能会形成杂质缺陷,界面态缺陷增加,从而导致Ion明显下降,μ降至3.5cm2/Vs。
不同S掺杂量In-S-O TFT在30min内正偏压(PBS=20V)和负偏压(NBS=-20V)的偏压稳定性图表明,在±20V的偏压作用下,未掺杂In2O3TFT VTH发生明显的偏移,均偏移了10V以上。经过S掺杂,In-S-O TFT的偏压稳定性发生明显改善。当S掺杂量的增加到2%,VTH的偏移降低到2V以内。吸附在半导体缺陷处的O2能从导带捕获一个电子从而转变成O-或O2-的形式存在,表现为电子受主:O2(gas)+e-(solid)=2O-(solid)。正栅压下,引起吸附的[O-]solid增加,沟道处积累的电子浓度减少,从而导致VTH正偏;由于S掺杂减少了OV的浓度,In-S-O或In-S-O/SiO2电子捕获减少,从而提高PBS的稳定性。另一方面,In-S-O TFT在NBS下发生VTH负偏移。空气中的H2O分子可以不断与半导体层中的缺陷结合,形成带正电荷的水分子(H2O+),这一现象的反应方程式可以表示为:H2O(gas)+h+(solid)=
H2O+(solid),其中H2O、h+、H2O+分别为背沟道中的中性水分子、有源层中的空穴和带正电荷的水分子。沟道处积累的电子浓度增加,从而导致VTH负偏。由于S掺杂减少了OV的浓度,NBS也得到了提高。其中器件性能最好的是S掺杂量为1%的In-S-O TFT,最佳电学性能参数为:μsat=22.1cm2/Vs,Ion/Ioff=1.2×107,VTH=0.5V,SS=0.43V/dec。
下面通过具体实施例对本发明一种硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法做进一步的解释说明:
实施例1制备硫掺杂的氧化铟半导体薄膜晶体管
用天平称量配置溶液所需0.1mol/L的硝酸铟([In(NO3)3·xH2O])和浓硫酸(H2SO4)的总质量,加入5mL的去离子水,放置在室温的环境下搅拌4h,使溶液呈均匀透明状。将热生长了100nm的SiO2栅介电层的硅片依次用丙酮、乙醇、去离子水超声清洗15min,再用氮气吹干。旋涂之前,为了使衬底和溶液的涂覆性更好,需要用氧等离子清洗硅片10min,紧接着将处理好的硅片放在旋涂仪托盘中央,用注射器取配置好的溶液通过0.22μm的滤头滴在处理好的衬底上,设置旋涂仪的参数为4500rpm,30s,分别旋涂0%、0.5%、1%、2%mol的前驱体溶液,紧接着在350℃下退火2h。
将如图2(a)所示的金属掩模版覆盖在退火后的薄膜上,并用胶带固定在玻璃板上,钨舟里放置Al丝,通过热蒸发镀膜机将源漏电极蒸镀在In-S-O薄膜上,制备出In-S-OTFT,器件结构如图2(b)所示。
实施例2不同S掺杂量下In-S-O薄膜微观结构
金属氧化物薄膜的电子传输特性依赖于薄膜的晶体结构,为此对不同S掺杂量的In-S-O薄膜进行了GIXRD衍射分析。图3展示了不同S掺杂量In-S-O薄膜的GIXRD谱图,其中22~23°的衍射峰属于石英衬底峰。30.58°、35.47°、51.04°和60.68°的峰分别对应于In2O3晶体结构的(222),(400),(440)和(622)衍射峰。In-S-O薄膜均表现出(222)为主峰的多晶结构,为方铁锰矿相,也就是In2O3相(JCPD#060416)。通过公式可以计算出随着S掺杂量从0%增加到2%时,立方晶体In-S-O薄膜的晶格常数分别为:10.079、10.075、10.072、未掺杂In2O3薄膜的晶格常数与理论值非常接近,证明计算的有效性。利用谢乐公式计算出In-S-O薄膜的晶粒尺寸,分别为11.52、11.40、11.30、11.10nm。随着S掺杂量的增加,薄膜的晶粒尺寸以及晶格常数均减小。这是S6+ 相比于In3+ 具有更小离子半径。
通过AFM(图4)观察了In-S-O薄膜的表面形貌,扫描面积为2μm×2μm。AFM结果表明,0、0.5、1、2%掺杂量的In-S-O薄膜所对应的均方根粗糙度(RMS)分别为0.218、0.228、0.248、0.295nm,粗糙度略有增加,但是表面都非常光滑。高质量表面是实现高迁移率的TFT一个重要因素,它能够有效减小电子散射,有助于实现高性能TFT。
为了观察In-S-O薄膜的截面形貌,对其进行了TEM测试,从图5可以看出In-S-O薄膜展现了非常整齐原子排布,厚度约为3nm,In-S-O薄膜与SiO2界面清晰,这种高质量的界面接触能够大大减少界面缺陷,有助于形成良好的导电沟道。通过XRR测试进一步确认了不同S掺杂量的In-S-O薄膜厚度,如图6所示。通过计算得出,0、0.5、1和2%S掺杂量的In-S-O薄膜厚度分别为3.21、3.27、3.28、3.30nm。因此,XRR结果与截面TEM结果相符,确认了In-S-O薄膜的厚度。
实施例3不同S掺杂量下In-S-O薄膜光学性能
通过透过光谱测试了不同In-S-O薄膜光学带隙。如图7(a)所示,In-S-O薄膜的透过率在可见光波段400nm至800nm之间都超过85%,表明In-S-O薄膜在可见光范围内透光率好,在未来的透明电子产品中具有广阔的应用前景。图7(b)为In-S-O薄膜的光学带隙图,0、0.5、1、2%掺杂量的In-S-O薄膜所对应的光学带隙大小分别为:3.42、3.40、3.38、3.35eV。随着S掺杂量由0%增加到2%,In-S-O薄膜的光学带隙从3.42eV转变为3.35eV。这归因于O的2p轨道和S的3p轨道杂化后价带宽化,使得禁带宽度相应减小。图8展示了不同S掺杂量的In-S-O薄膜的PL光谱。在420nm附近检测到一个弱峰,这通常归因于近带边缘(NBE)发射。在650nm处的峰被指定为UV发射的二阶特征峰,在之前的研究中也可以找到类似的现象。600nm处的主峰来自导带底的浅施主与价带顶受主发生复合。VO被广泛认为是浅施主,受体可能是间隙氧或与金属空位(VM)。因此,主峰强度可代表氧空位强度。主峰强度随S掺入量的增加而降低,表明S可以有效抑制VO的产生。
实施例4不同S掺杂量下In-S-O薄膜成分
当金属硝酸盐溶解在水中时,形成金属阳离子-水合物。对于In(NO3)3溶液,In3+与水分子形成六水合物[In(H2O)6 3+]。这些In(H2O)6 3+在随后的薄膜退火后,会形成具有M-O-M构架的In2O3薄膜,但是退火过程中存在不完全缩合,形成的过多OV,则成为In2O3 TFT偏压稳定性较差的主要因素。因此,减少In2O3薄膜中OV并促进M-O-M金属网络的形成,能够提升In2O3TFT器件性能,改善偏压稳定性。在溶液配置中,掺入SO4 2-离子能够有效替代水性配体,形成具有阴离子配体铟水合物,从而提升络合能力,降低In2O3薄膜退火过程中形成OV的可能性。另外,SO4 2-携带额外的氧原子,能够提可以在最终的氧化物薄膜中提供更多的氧,从而降低OV比例。图1展示了S掺杂形成In2O3金属网络结构,其中SO4 2-阴离子通过在退火后在In2O3薄膜中形成M-O-S-O-M键来连接相邻的金属阳离子。S-O的键能为522kJ/mol,相比于In-O(320kJ/mol)具有更强的键能,因此能够形成更加稳定的In-O-S-O-In结构网络。
图9(a)描绘了具有不同S掺杂量的In-S-O膜的O1s区域的XPS光谱。为了讨论氧元素化学结构变化,对O1s峰进行分峰拟合,O 1s峰由三个独立的子峰拟合而成,分别代表与OM(晶格氧),OV(空位氧)和OH(吸附氧),其结合能位置分别为529.5eV、530.5eV、531.5eV。表1中显示了不同S掺杂量下OM、OV、OH占总氧峰的比例,随着S的掺杂量从0增加到2%,其中OM/(OM+OV+OH)的值分别由40.4%增加到54.5%,说明S掺杂能够促进In2O3薄膜的金属-氧结构网络的形成,而为OV/(OM+OV+OH)的值由26.6%下降到5.9%,表明S掺杂能够有效抑制氧空位形成。图9(b)显示了具有不同S掺杂量的In 3d的相应XPS光谱。由于S-O键能(522kJ/mol)比In-O键能(320kJ/mol)强,因此随着S掺杂量的增加,In-O峰逐渐向低结合能移动。图9(c)描绘了具有不同S掺杂量的In-S-O薄膜的S 2p区域的XPS光谱,在168eV处具有明显的特征峰,证明了S原子In-S-O薄膜中为S6+(周围为四个氧原子)。在162eV处无特征峰,表示不存在以金属-硫键(硫化物)形式存在的S2-。
表1不同S掺杂量的In-S-O薄膜的XPS O 1s峰的峰位,半高宽,OM,OV,OH积分面积和所占比例
实施例5不同S掺杂量TFT器件的性能测试
图10为不同S掺杂量的In-S-O TFT的转移输出曲线(黑暗条件下测得)。图11展示不同S掺杂量的In-S-O TFT电学性能参数(μ,VTH,SS)的平均值和分布图(统计15个器件),并且总结于表2中。
表2不同S掺杂量的In-S-O TFT电学性能参数
未掺杂的In2O3 TFT具有高迁移率(33.6cm2/Vs),同时由于薄膜中OV浓度较高,导致较高的Ioff(10-8A)以及负VTH(-7.1V),需要施加额外的负栅压才能实现器件关闭,无法实现低功耗TFT。对In2O3薄膜进行S掺杂后,可以观察到关态电流明显下降(Ioff=2×10-10A),Ion/Ioff由105增加至107,VTH由-7.1V增加到4.6V,由于S掺杂后能够有效降低半导体层中OV浓度,使得载流子浓度降低,从而减小Ioff,VTH正向偏移。此外,S掺杂量为1%In-S-O TFT的SS有明显降低,由1.82V/dec下降至0.42V/dec。SS的降低说明半导体层/绝缘层界面之间的Nt减少。而当S的掺杂量增加到2%时,In-S-O TFT的器件Ion/Ioff下降,SS(0.79V/dec)增加,这是SO4 2-阴离子含量的进一步增加可能会导致In2O3金属网络的破坏,并且过量SO4 2-阴离子可能会形成杂质缺陷,界面态缺陷增加,从而导致Ion明显下降,μ降至3.5cm2/Vs。
图12为不同S掺杂量In-S-O TFT在30min内正偏压(PBS=20V)和负偏压(NBS=-20V)的偏压稳定性图。在±20V的偏压作用下,未掺杂In2O3TFT VTH发生明显的偏移,均偏移了10V以上。经过S掺杂,In-S-O TFT的偏压稳定性发生明显改善。当S掺杂量的增加到2%,VTH的偏移降低到2V以内。吸附在半导体缺陷处的O2能从导带捕获一个电子从而转变成O-或O2-的形式存在,表现为电子受主:O2(gas)+e-(solid)=2O-(solid)。正栅压下,引起吸附的[O-]solid增加,沟道处积累的电子浓度减少,从而导致VTH正偏;由于S掺杂减少了OV的浓度,In-S-O或In-S-O/SiO2电子捕获减少,从而提高PBS的稳定性。另一方面,In-S-O TFT在NBS下发生VTH负偏移。空气中的H2O分子可以不断与半导体层中的缺陷结合,形成带正电荷的水分子(H2O+),这一现象的反应方程式可以表示为:H2O(gas)+h+(solid)=
H2O+(solid),其中H2O、h+、H2O+分别为背沟道中的中性水分子、有源层中的空穴和带正电荷的水分子。沟道处积累的电子浓度增加,从而导致VTH负偏。由于S掺杂减少了OV的浓度,NBS也得到了提高。其中器件性能最好的是S掺杂量为1%的In-S-O TFT,最佳电学性能参数为:μsat=22.1cm2/Vs,Ion/Ioff=1.2×107,VTH=0.5V,SS=0.43V/dec。
综上所述,本发明提供了一种硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法,利用水溶液法,采取去离子水作为溶剂,通过溶液旋涂法制备了不同S掺杂量的In-S-O薄膜。研究了随着S掺杂量改变,In-S-O薄膜的微观结构、光学带隙以及化学组成的变化,并对In-S-O TFT电学性能变化进行分析。发现随着S掺杂量的增加,In-S-O薄膜的结构未发生明显改变,所得In-S-O薄膜的晶格常数下降,晶粒尺寸减小。这归因于S6+ 相比In3 + 具有更小离子半径。AFM结果表明随着S掺杂量增加,样品表面均非常光滑,不会对表面粗糙度有明显影响,TEM结果表明样品的结晶性良好,原子排列规整,薄膜的质量良好。通过对PL、XPS测试结果分析,发现随着S掺杂量的增加,In-S-O薄膜内OV浓度下降。S掺杂能够形成更加稳定的In-O-S-O-In金属网络,能够有效降低In2O3薄膜内OV浓度。同时,S掺杂量为1%的In-S-O TFT表现出优异的器件性能,μsat=22.1cm2/Vs,Ion/Ioff=1.2×107,VTH=0.5V,SS=0.43V/dec,通过偏压稳定性测试,发现VTH的偏移量由10V降低到4V,In-S-OTFT表现出明显改善的偏压稳定性。最终,本发明提供的硫掺杂的氧化铟半导体薄膜,通过S的掺杂能够有效抑制In-S-O薄膜氧空位(OV),从而有效调控In-S-O薄膜中载流子浓度,提升了In-S-O薄膜晶体管器件性能,也为S如何影响In2O3薄膜的化学成分和电荷输运特性提供了一个清晰的基础认识。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种硫掺杂的氧化铟半导体薄膜,其特征在于,所述氧化铟半导体薄膜中掺杂有硫。
2.根据权利要求1所述的硫掺杂的氧化铟半导体薄膜,其特征在于,所述氧化铟半导体薄膜中硫的摩尔含量为0-2%。
3.一种硫掺杂的氧化铟半导体薄膜的应用,其特征在于,将如权利要求1-2任一所述的硫掺杂的氧化铟半导体薄膜应用于薄膜晶体管中。
4.一种薄膜晶体管的制备方法,其特征在于,包括步骤:
按照预定比例称量In(NO3)3·xH2O和H2SO4并混合到水中,室温搅拌至溶液呈透明状,得到预定浓度的前驱体溶液;
提供衬底,并在衬底上生长SiO2栅介电层,得到SiO2栅介电层/衬底;
将所述预定浓度的前驱体溶液旋涂在SiO2栅介电层/衬底的SiO2栅介电层上,随后进行退火处理,形成In-S-O薄膜/SiO2栅介电层/衬底;
将金属掩模版覆盖在所述In-S-O薄膜/SiO2栅介电层/衬底的In-S-O薄膜上,并通过热蒸镀将源电极、漏电极蒸镀在所述In-S-O薄膜上,制备得到所述薄膜晶体管。
5.根据权利要求4所述的薄膜晶体管的制备方法,其特征在于,所述预定浓度的前驱体溶液中,H2SO4的摩尔比为0-2%。
6.根据权利要求4所述的薄膜晶体管的制备方法,其特征在于,所述衬底包括硅片。
7.根据权利要求4所述的薄膜晶体管的制备方法,其特征在于,所述旋涂的参数为3000~4500rpm旋涂20~30s。
8.根据权利要求4所述的薄膜晶体管的制备方法,其特征在于,在旋涂之前还包括步骤:将生长了SiO2栅介电层的衬底依次用丙酮、乙醇、去离子水进行超声清洗,用氮气吹干之后,再用氧等离子清洗。
9.根据权利要求4所述的薄膜晶体管的制备方法,其特征在于,所述退火处理的条件为250~400℃下退火1~2h。
10.一种薄膜晶体管,其特征在于,采用如权利要求4-9任一所述的薄膜晶体管的制备方法制备得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211240509.4A CN115911104A (zh) | 2022-10-11 | 2022-10-11 | 硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211240509.4A CN115911104A (zh) | 2022-10-11 | 2022-10-11 | 硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115911104A true CN115911104A (zh) | 2023-04-04 |
Family
ID=86483097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211240509.4A Pending CN115911104A (zh) | 2022-10-11 | 2022-10-11 | 硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115911104A (zh) |
-
2022
- 2022-10-11 CN CN202211240509.4A patent/CN115911104A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101559484B1 (ko) | 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료 | |
Hwang et al. | Fabrication and characterization of sol-gel-derived zinc oxide thin-film transistor | |
KR101212626B1 (ko) | 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액 | |
Park et al. | The structural, optical and electrical characterization of high-performance, low-temperature and solution-processed alkali metal-doped ZnO TFTs | |
Bang et al. | Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors | |
KR101333316B1 (ko) | 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액 | |
Su et al. | Improved electrical and thermal stability of solution-processed Li-doped ZnO thin-film transistors | |
Ren et al. | Quasi-vertical GaN heterojunction diodes with p-NiO anodes deposited by sputtering and post-annealing | |
Kumar et al. | Magnetron-sputtered high performance Y-doped ZnO thin film transistors fabricated at room temperature | |
Kim et al. | Improvement in the performance of sol–gel processed In 2 O 3 thin-film transistor depending on Sb dopant concentration | |
Hong et al. | High performance indium dysprosium oxide thin-film transistors grown from aqueous solution | |
Kang et al. | Homogeneous ZnO pn junction formed by continuous atomic layer deposition process | |
Lee et al. | Effects of Ga composition ratio and annealing temperature on the electrical characteristics of solution-processed IGZO thin-film transistors | |
Chen et al. | Patterned ZnO nanorods network transistor fabricated by low-temperature hydrothermal process | |
Liu et al. | Enhancing transparent thin-film transistor device performances by using a Ti-doped GaZnO channel layer | |
Dondapati et al. | High-performance chemical-bath deposited CdS thin-film transistors with ZrO2 gate dielectric | |
CN115911104A (zh) | 硫掺杂的氧化铟半导体薄膜、薄膜晶体管及其制备方法 | |
Duan et al. | Transparent and conducting Ga-doped ZnO films on flexible substrates prepared by sol–gel method | |
Park et al. | Synergistic combination of amorphous indium oxide with tantalum pentoxide for efficient electron transport in low-power electronics | |
Choi et al. | Dual-gate InGaZnO thin-film transistors with organic polymer as a dielectric layer | |
Choi et al. | Luminescence and electrical properties of solution-processed ZnO thin films by adding fluorides and annealing atmosphere | |
Wei et al. | Mobility enhancement of tin oxide thin-film transistor by indium-doping | |
WO2009119968A1 (en) | Oxide semiconductor thin film and fabrication method thereof | |
Lee et al. | Sol–Gel-Derived Zn (1-x) MgxO Thin Films Used as Active Channel Layer of Thin-Film Transistors | |
KR102484464B1 (ko) | 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |